KR101138742B1 - 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101138742B1
KR101138742B1 KR1020107011963A KR20107011963A KR101138742B1 KR 101138742 B1 KR101138742 B1 KR 101138742B1 KR 1020107011963 A KR1020107011963 A KR 1020107011963A KR 20107011963 A KR20107011963 A KR 20107011963A KR 101138742 B1 KR101138742 B1 KR 101138742B1
Authority
KR
South Korea
Prior art keywords
photosensitive adhesive
semiconductor device
bis
manufacturing
polyimide
Prior art date
Application number
KR1020107011963A
Other languages
English (en)
Other versions
KR20100077211A (ko
Inventor
다카시 마스코
다카시 가와모리
가즈유키 미쓰쿠라
시게키 가토기
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20100077211A publication Critical patent/KR20100077211A/ko
Application granted granted Critical
Publication of KR101138742B1 publication Critical patent/KR101138742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00—Polymeric products of isocyanates or isothiocyanates
    • C08G18/06—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen
    • C08G18/70—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen characterised by the isocyanates or isothiocyanates used
    • C08G18/81—Unsaturated isocyanates or isothiocyanates
    • C08G18/8108—Unsaturated isocyanates or isothiocyanates having only one isocyanate or isothiocyanate group
    • C08G18/8116—Unsaturated isocyanates or isothiocyanates having only one isocyanate or isothiocyanate group esters of acrylic or alkylacrylic acid having only one isocyanate or isothiocyanate group
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J175/00—Adhesives based on polyureas or polyurethanes; Adhesives based on derivatives of such polymers
    • C09J175/04—Polyurethanes
    • C09J175/14—Polyurethanes having carbon-to-carbon unsaturated bonds
    • C09J175/16—Polyurethanes having carbon-to-carbon unsaturated bonds having terminal carbon-to-carbon unsaturated bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/027—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds
    • G03F7/032—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds with binders
    • G03F7/037—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds with binders the binders being polyamides or polyimides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

접속 단자를 가지는 기판(3) 상에 감광성 접착제(절연 수지층(7)를 적용하는 제1 공정, 감광성 접착제를 노광 및 현상에 의해, 접속 단자가 노출되는 개구(13)가 형성되도록 패터닝하는 제2 공정과, 개구(13)에 도전재를 충전하여 도전층(9)을 형성하는 제3 공정과, 접속용 전극부를 가지는 반도체 칩(5)를 감광성 접착제에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속하는 제4 공정을 포함하는, 반도체 장치(1)의 제조 방법.

Description

감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법{PHOTOSENSITIVE ADHESIVE, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 실장(實裝) 분야에서는, 기판과 반도체 칩을 복수개의 도전성 범프를 통해 접속하는 플립 칩 실장 방식이 주목받고 있다. 플립 칩 실장 방식에서는, 기판과 반도체 칩 간의 열 팽창 계수 차이에 따른 스트레스로 인해, 도전성 범프가 개입된 기판과 반도체 칩의 접속에 접속 이상이 생기는 경우가 있다. 이에, 상기 스트레스를 완화시킬 목적으로, 기판과 반도체 칩 사이에 수지를 충전함으로써 도전성 범프를 봉지하는 방식이 알려져 있다(예, 특허 문헌 1).
특허 문헌 1에 기재된 반도체 장치의 제조 방법에서는, 서로 대향하는 기판과 반도체 칩 사이에 복수의 도전성 범프와 전기 절연성을 가지는 수지로 이루어지는 수지 시트를 배치한다. 그리고, 가열 및 가압함으로써, 수지 시트를 용융시켜, 기판과 반도체 칩 사이에서 복수의 범프를 수지로 봉지한다.
일본 특허 제 3999840호 공보
그러나, 종래의 플립 칩 실장 방식에서는, 기판 상의 접속 단자와 도전성 범프 사이, 또는 반도체 칩과 도전성 범프 사이에, 수지를 개입시키는 경우가 있다. 이로 인해, 도전성 범프를 통한 기판과 반도체 칩과의 도통(導通)이 저해되어, 접속 신뢰성이 저하되는 문제가 있다.
그래서, 본 발명은 도전성 범프를 통한 접속 단자 사이의 접속 신뢰성의 저하를 억제하는 것을 목적으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 제1 접속부를 가지고 있는 제1 피착체 상에 감광성 접착제를 적용하는 제1 공정, 감광성 접착제를 노광 및 현상하여, 제1 접속부를 노출시키는 개구가 형성되도록 패터닝하는 제2 공정, 상기 개구에 도전재를 충전하여 도전층을 형성하는 제3 공정, 제2 접속부를 가지고 있는 제2 피착체를 감광성 접착제에 직접 접착하고, 상기 제1 접속부와 제2 접속부를 도전층을 통하여 전기적으로 접속하는 제4 공정을 포함한다.
상기 본 발명에 따른 반도체 장치의 제조 방법은, 패터닝된 절연 수지층을 형성하는 감광성 수지로서의 기능을 구비한 감광성 접착제를 사용하여 제1 접속부를 노출시키는 개구를 형성하고, 상기 개구에 도전재를 충전하는 것이다. 이로써, 제1 피착체와 도전층 사이에 수지가 개입되지 않고 감광성 접착제로 이루어지는 절연 수지층이 형성되므로, 제1 피착체와 도전층과의 도통이 확보되고, 제1 피착체와 도전층과의 접속 신뢰성의 저하를 억제하는 것도 가능해진다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 제1 피착체 또는 제2 피착체의 한면은 복수개의 반도체 칩으로 구성된 반도체 웨이퍼이며, 다른 한면은 기판이며, 제3 공정과 제4 공정과의 사이에, 또는 상기 제4 공정 이후에, 상기 반도체 웨이퍼를 반도체 칩 단위로 절단하여 분리하는 공정을 추가로 포함할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에서는, 패터닝한 후 제2 피착체에 대해 접착성을 가지는 감광성 접착제를 사용한다. 이로 인해, 패터닝한 후의 감광성 접착제에 제2 피착체에 대한 접착성을 특히 용이하게 부여할 수 있다는 점에서, 감광성 접착제는 알칼리 가용성 폴리머, 방사선 중합성 화합물 및 광 중합 개시제를 포함하는 것이 바람직하다. 동일한 관점에서, 알칼리 가용성 폴리머는, 카르복실기 또는 페놀성 수산기를 가지는 것이 보다 바람직하다.
알칼리 가용성 폴리머의 유리 전이 온도는 150℃ 이하인 것이 바람직하다. 이로써, 보다 낮은 온도에서 감광성 접착제를 제2 피착체에 부착할 수 있다.
알칼리 가용성 폴리머는 폴리이미드인 것이 바람직하다. 폴리이미드는, 테트라카르복시산 2무수물과 하기 화학식 (I-a), (I-b), (II-a), (II-b) 및 (II-c)로 각각 표시되는 방향족 디아민을 적어도 1종 포함하는 디아민과 반응시켜 얻어지는 것이 바람직하다.
[화학식 1]
Figure 112010034835637-pct00001
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 감광성 접착제는 열경화성 수지를 추가로 포함하는 것이 바람직하다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 감광성 접착제는 필름상으로 되어 있을 수도 있다.
본 발명에 따른 반도체 장치는, 상기 반도체 장치의 제조 방법에 의해 얻어진다.
본 발명에 의하면, 도전성 범프를 통한 접속 단자 간의 접속 신뢰성이 저하되는 것을 억제할 수 있다. 또한, 본 발명에 의하면, 수지를 충전하여 절연 수지층을 형성할 필요가 없기 때문에, 수지의 충전시에 생기는 공기의 개입에 의한 보이드 발생을 억제할 수 있다.
[도 1] 반도체 장치의 일 실시형태를 나타내는 단면도이다.
[도 2] 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면도이다.
[도 3] 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면도이다.
[도 4] 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면도이다.
[도 5] 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면도이다.
[도 6] 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면도이다.
[도 7] 반도체 장치의 제조 방법의 다른 실시형태를 나타내는 단면도이다.
[발명을 실시하기 위한 최선의 형태]
이하, 본 발명의 바람직한 실시형태에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
도 1은, 반도체 장치의 일 실시형태를 나타내는 단면도이다. 반도체 장치(1)는, 접속 단자(제1 접속부: 도시하지 않음)를 가지는 기판(제1 피착체)(3), 접속용 전극부(제2 접속부: 도시하지 않음)를 가지는 반도체 칩(제2 피착체)(5), 감광성 접착제로 이루어지는 절연 수지층(7) 및 도전재로 이루어지는 도전층(9)을 구비하고 있다. 기판(3)은, 반도체 칩(5)과 대향하는 회로 면(11)을 가지고 있으며, 반도체 칩(5)과 소정의 간격을 두고 배치되어 있다. 절연 수지층(7)은, 기판(3)과 반도체 칩(5) 사이에 있으며, 기판(3)과 반도체 칩(5) 각각과 접하여 형성되어 있으며, 소정의 패턴을 가지고 있다. 도전층(9)은, 기판(3) 및 반도체 칩(5) 사이에서, 절연 수지층(7)이 배치되어 있지 않은 부분에 형성되어 있다. 반도체 칩(5)의 접속용 전극부는 도전층(9)을 통해 기판(3)의 접속 단자와 전기적으로 접속되어 있다.
도 2 - 도 6은, 반도체 장치의 제조 방법의 일 실시형태를 나타내는 단면도이다. 본 실시형태에 있어 반도체 장치의 제조 방법은, 접속 단자를 가지는 기판(3) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하는 공정(제1 공정: 도 2 및 도 3), 절연 수지층(7)을 노광 및 현상하여 접속 단자를 노출시키는 개구(13)가 형성되도록 패터닝하는 공정(제2 공정: 도 4 및 도 5), 개구(13)에 도전재를 충전하여 도전층(9)을 형성하는 공정(제3 공정: 도 6), 접속용 전극부를 가지는 반도체 칩(5)을 기판(3)과 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속하는 공정(제4 공정)을 포함한다.
도 2에 나타낸 기판(3)의 회로 면(11) 상에, 감광성 접착제로 이루어지는 절연 수지층(7)이 적용된다(도 3). 미리 필름상으로 형성된 감광성 접착제(이하 경우에 따라 「접착 필름」이라고 함)를 준비하고, 이것을 기판(3)에 부착하는 방법이 간편하다. 그리고, 감광성 접착제는, 스핀 코트법 등을 사용하여 감광성 접착제를 포함하는 액상의 바니스를 기판(2)에 도포하고, 가열 건조하는 방법에 의해 적용할 수도 있다.
감광성 접착제는, 노광 및 현상에 의해 패터닝된 후 피착체에 대한 접착성을 나타내는, 알칼리 현상이 가능한 네가티브형의 감광성 접착제이다. 보다 상세하게는, 감광성 접착제를 노광 및 현상하여 패터닝함으로써 형성되는 레지스트 패턴은, 반도체 칩 및 기판 등의 피착체에 대해 접착성을 가진다. 예를 들면, 레지스트 패턴에 피착체를 필요에 따라 가열하면서 압착함으로써, 레지스트 패턴과 피착체를 접착시킬 수 있다. 관련된 기능을 가진 감광성 접착제에 대한 상세한 사항을 후술한다.
기판(3) 상에 적용된 절연 수지층(7)에, 소정의 위치에 개구가 형성되어 있는 마스크(15)를 통하여 활성 광선(전형적으로는 자외선)을 조사한다(도 4). 이로써, 절연 수지층(7)이 소정의 패턴으로 노광된다.
노광 후, 절연 수지층(7)에서 노광되지 않은 부분은 알칼리 현상액을 이용한 현상에 의해 제거함으로써, 기판(3)의 접속 단자가 노출되는 개구(13)가 형성되도록 절연 수지층(7)이 패터닝된다(도 5). 그리고, 네가티브형 대신 포지티브형의 감광성 접착제를 사용할 수 있으며, 이러한 경우에는 절연 수지층(7)에서 노광된 부분을 현상에 의해 제거한다.
얻어진 레지스트 패턴의 개구(13)에 도전재를 충전하여 도전층(9)을 형성한다(도 6). 도전재의 충전 방법은, 그라비아 인쇄, 롤에 의한 밀어넣어, 감압 충전 등 각종의 방법을 사용할 수 있다. 여기서 사용하는 도전재는 납땜(半田), 금, 은, 니켈, 구리, 백금, 팔라듐 또는 산화 루테늄 등의 금속, 또는 금속 산화물 등으로 이루어지는 전극 재료, 상기 금속의 범프 외에, 예를 들면, 도전성 입자와 수지 성분을 적어도 포함하여 구성되는 것을 들 수 있다. 상기 도전성 입자로는, 예를 들면, 금, 은, 니켈, 구리, 백금, 팔라듐 또는 산화 루테늄 등의 금속 또는 금속 산화물, 또는 유기 금속 화합물 등의 도전성 입자가 사용된다. 또한, 수지 성분으로는, 예를 들면, 에폭시 수지 및 그 경화제 등의 전술한 경화성 수지 조성물이 사용된다.
기판(3) 상의 절연 수지층(7)에, 반도체 칩(5)을 직접 접착시킨다. 반도체 칩(5)의 접속용 전극부는 도전층(9)을 통하여 기판(3)의 접속 단자와 전기적으로 접속된다. 그리고, 반도체 칩(5)의, 절연 수지층(7)과 접하는 측의 회로 면 상에, 패턴화된 절연 수지층(버퍼 코트막)이 형성될 수도 있다.
반도체 칩(5)의 접착은, 예를 들면, 감광성 접착제가 유동성을 발현하도록 하는 온도로 가열하면서 열 압착하는 방법에 의해 행해진다. 열 압착 후, 필요에 따라 절연 수지층(7)을 가열하여, 또한 경화를 진행시킨다.
반도체 칩(5)의, 절연 수지층(7)과 접하는 측의 회로 면(이면)에 이면 보호 필름을 붙이는 것이 바람직하다.
이상과 같이, 도 1에 나타낸 바와 같은 구성을 가지는 반도체 장치(1)를 얻을 수 있다. 반도체 장치의 제조 방법은, 이상 설명한 실시형태에 한정되지 않으며, 본 발명의 취지를 벗어나지 않는 한 적절하게 변경할 수 있다.
예를 들면, 감광성 접착제는 먼저 기판(3) 상에 적용하는 것으로 한정되지 않으며, 반도체 칩(5) 상에 먼저 적용할 수도 있다. 이 경우, 반도체 장치의 제조 방법은, 예를 들면, 접속용 전극부를 가지는 반도체 칩(5) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하는 제1 공정, 절연 수지층(7)을 노광 및 현상하여, 접속용 전극부를 노출시키는 개구(13)가 형성되도록 패터닝하는 제2 공정, 개구(13)에 도전재를 충전하여 도전층(9)을 형성하는 제3 공정, 접속 단자를 가지는 기판(3)을 반도체 칩(5)과 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속하는 제4 공정을 포함한다.
상기 제조 방법에서는, 각각 개편(個片)화(절단 분리)된 기판(3)과 반도체 칩(5) 사이를 접속하므로, 기판(3) 상의 접속 단자와 반도체 칩(5) 상의 접속용 전극부와의 접속이 용이하다는 점에서 바람직하다.
또한, 감광성 접착제는, 먼저 복수의 반도체 칩(5)으로 구성되는 반도체 웨이퍼 상에 적용할 수도 있다. 이 경우, 반도체 장치의 제조 방법은, 예를 들면, 접속용 전극부를 가지는 복수의 반도체 칩(5)으로 구성되는 반도체 웨이퍼(17) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하는 제1 공정(도 7), 절연 수지층(7)을 노광 및 현상하여 접속용 전극부를 노출시키는 개구(13)가 형성되도록 패터닝하는 제2 공정, 개구(13)에 도전재를 충전하여 도전층(9)을 형성하는 제3 공정, 접속 단자를 가지는 웨이퍼 크기의 기판(반도체 웨이퍼와 같은 정도의 크기를 가지는 기판)(3)을 반도체 웨이퍼(17)와 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 웨이퍼(17)를 구성하는 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속하는 제4 공정, 반도체 웨이퍼(17) / 절연 수지층(7) / 기판(3)의 적층체를 반도체 칩(5) 단위로 절단하여 분리하는(다이싱) 제5 공정을 포함한다.
또한, 상기 제조 방법은, 제1 공정에 있어서, 웨이퍼 크기의 기판(3) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하고, 제4 공정에 있어서, 반도체 웨이퍼(17)를 기판(3)과 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 웨이퍼(17)를 구성하는 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속하고, 제5 공정에 있어서, 반도체 웨이퍼(17) / 절연 수지층(7) / 기판(3)의 적층체를 반도체 칩(5) 단위로 절단 분리할 수 있다.
상기 제조 방법에서는, 반도체 웨이퍼(17)를 기판(3)과 접속하는 공정(제4 공정)은 웨이퍼 크기로 가능하므로 작업 효율 측면에서 바람직하다. 그리고, 반도체 웨이퍼(17)의, 절연 수지층(7)에 접하는 측의 회로 면(이면)에는, 이면 보호 필름을 붙이는 것이 바람직하다.
또한, 다른 반도체 장치의 제조 방법은, 접속용 전극부를 가지는 복수의 반도체 칩(5)으로 구성되는 반도체 웨이퍼(17) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하는 제1 공정, 절연 수지층(7)을 노광 및 현상하여 접속용 전극부를 노출시키는 개구(13)가 형성되도록 패터닝하는 제2 공정, 개구(13)에 도전재를 충전하여 도전층(9)을 형성하는 제3 공정, 반도체 웨이퍼(17)와 절연 수지층(7)의 적층체를 반도체 칩(5) 단위로 절단하여 분리하는(다이싱) 제4 공정, 및 접속 단자를 가지는 기판(3)을 개편화된 반도체 칩(5)과 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속하는 제5 공정을 포함한다.
또한, 상기 제조 방법은, 제1 공정에 있어서, 웨이퍼 크기의 기판(3) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하고, 제4 공정에 있어서, 웨이퍼 크기의 기판(3)과 절연 수지층(7)과의 적층체를 반도체 칩(5) 단위로 절단하여 분리하고, 제5 공정에 있어서, 반도체 칩(5)을 개편화된 기판(3)과 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 기판(3)의 접속 단자와 반도체 칩(5)의 접속용 전극부를 도전층(9)을 통하여 전기적으로 접속할 수 있다.
상기 제조 방법에서는, 감광성 접착제의 형성에서부터 도전재의 충전 공정(제3 공정)까지는 웨이퍼 크기로 행하고, 또 다이싱 공정(제4 공정)을 순조롭게 진행할 수 있다는 점에서 바람직하다.
또한, 감광성 접착제를 사용하여, 반도체 웨이퍼끼리 또는 반도체 칩끼리 접착함으로써 반도체 적층체를 구성할 수 있다. 이 적층체에는, 관통 전극을 형성할 수도 있다.
이 경우, 반도체 장치의 제조 방법은, 예를 들면, 관통 전극의 접속용 전극부를 가지는 제1 반도체 칩(5) 상에 감광성 접착제로 이루어지는 절연 수지층(7)을 적용하는 제1 공정, 절연 수지층(7)을 노광 및 현상하여 상기 접속용 전극부를 노출시키는 개구(13)가 형성되도록 패터닝하는 제2 공정, 개구(13)에 도전재를 충전하여 관통 전극 접속을 형성하는 제3 공정, 접속용 전극부를 가지는 제2 반도체 칩(5)을 제1 반도체 칩(5)과 절연 수지층(7)과의 적층체의 절연 수지층(7)에 직접 접착하고, 동시에, 제1 및 제2 반도체 칩(5)의 접속용 전극부끼리 도전층(9)을 통하여 전기적으로 접속하는 제4 공정을 포함한다. 상기 제조 방법에 있어서, 반도체 칩 대신 반도체 웨이퍼를 사용할 수도 있다.
이하, 상기 실시형태와 관련있는 반도체 장치의 제조 방법에 사용되는 감광성 접착제의 바람직한 실시형태를 설명한다.
본 실시형태의 감광성 접착제는 알칼리 가용성 폴리머, 방사선 중합성 화합물 및 광 중합 개시제를 포함한다.
알칼리 가용성 폴리머는 알칼리 현상액에 가용성이면 되고, 테트라메틸암모늄하이드라이드 수용액에 가용성인 것이 바람직하다. 예를 들면, 카르복실기 및/또는 페놀성 수산기를 포함하는 폴리머는, 알칼리 현상액에 대해 양호한 용해성을 가지는 경우가 많다.
노광 후 양호한 접착성을 확보하기 위해, 알칼리 가용성 폴리머의 유리 전이 온도(Tg)는 10 내지 150℃인 것이 바람직하다. 알칼리 가용성 폴리머의 Tg가 10℃ 미만이면, 노광 후 열 압착시에 보이드가 생성되기 쉬운 경향이 있다. Tg가 150℃를 초과하면, 노광 전 피착체의 부착 온도 및 노광 후 압착 온도가 높아지고, 주변 부재에 열 손상 또는 열 응력 등에 의해 쉽게 변형을 부여하기가 쉬워지는 경향이 있다. 그리고, 상기 Tg는, 점탄성 측정 장치(Rheometric)를 사용하여 필름상의 감광성 접착제의 점탄성의 온도 변화를 측정하였을 때 tanδ의 피크 온도이다.
알칼리 가용성 폴리머의 중량 평균 분자량은 5000 내지 150000인 것이 바람직하고, 10000 내지 100000이 보다 바람직하고, 10000 내지 50000이 더욱 바람직하다. 알칼리 가용성 폴리머의 중량 평균 분자량이 5000 미만이면, 감광성 접착제의 필름 형성능이 저하되는 경향이 있으며, 150000을 초과하면, 알칼리 현상액의 용해성이 저하되어 현상 시간이 길어지는 경향이 있다. 알칼리 가용성 폴리머의 중량 평균 분자량을 5000 내지 150000으로 함으로써, 노광한 후 재접착을 위한 양호한 가열 유동성을 확보할 수 있는 효과도 있다. 또한, 상기의 중량 평균 분자량은 고속 액체 크로마토그래피(예, SHIMADZU 「C-R4A」(상품명))를 사용하여 측정되는 표준 폴리스티렌 환산 값이다.
알칼리 가용성 폴리머는 에틸렌성 불포화기 등의 방사선 중합성 관능기를 함유할 수도 있다. 이 경우, 알칼리 가용성 폴리머는 방사선 중합성 화합물로서도 기능한다. 방사선 중합성 화합물로서 방사선 중합성 관능기를 가지고 있는 알칼리 가용성 폴리머만 사용할 수도 있으며, 관련있는 알칼리 가용성 폴리머와, 그외 다른 방사선 중합성 화합물을 조합하여 사용할 수도 있다.
알칼리 가용성 폴리머는, 폴리이미드, 폴리아미드이미드, 폴리아미드, 폴리벤조옥사졸, 아크릴 폴리머, 스티렌-말레인산 공중합체, 비닐 화합물 말레이미드 화합물 공중합체, 노볼락 수지 및 폴리 노르보르넨 수지로 이루어진 군으로부터 선택되는 1종 이상의 폴리머를 포함하는 것이 바람직하다. 이 중에서, 폴리이미드, 폴리아미드이미드, 폴리아미드, 폴리벤조옥사졸 및 아크릴 폴리머가 바람직하다.
알칼리 가용성 폴리머로 사용되는 폴리이미드는, 주쇄에 이미드 골격을 가지고 있는 1종 또는 2종 이상의 중합체로 구성된다. 폴리이미드는 카르복실기 및/또는 페놀성 수산기를 가지는 것이 바람직하다.
카르복실기를 가지는 폴리이미드는, 무수 트리멜리트산 및/또는 테트라카르복시산 2무수물과, 카르복실기 및 아미노기를 가지는 디아민을 반응시켜, 수득할 수 있다. 페놀성 수산기를 가지는 폴리이미드는, 테트라카르복시산 2무수물과 페놀성 수산기 및 아미노기를 가지는 디아민을 반응시켜 수득할 수 있다. 이러한 반응에 의해, 폴리이미드에 디아민으로부터 유래되는 카르복실기 또는 페놀성 수산기가 도입된다. 디아민의 종류 및 투입비, 반응 조건 등을 적절하게 조정함으로써, 폴리이미드의 산가를 원하는 범위로 제어할 수 있다.
테트라카르복시산 2무수물과 디아민의 반응(축합 반응)은, 당업자에게 이해되는 바와 같이, 공지의 방법으로 행할 수 있다. 예를 들면, 이 반응에 있어서는, 먼저, 유기용매 중에서 테트라카르복시산 2무수물과 디아민을 등가의 몰 또는 대략 등가 몰 비율로, 반응 온도 80℃ 이하, 바람직하게는 0 내지 60℃에서 부가 반응시킨다. 각 성분의 첨가 순서는 임의 순서이다. 반응이 진행됨에 따라, 반응액의 점도는 서서히 상승하고, 폴리이미드의 전구체인 폴리아미드산이 생성된다. 생성되는 폴리아미드산을 50 내지 80℃의 온도로 가열하여 해중합(解重合)함으로써 분자량을 조정할 수도 있다. 생성되는 폴리아미드산을 탈수 폐환하여, 폴리이미드를 제조한다. 탈수 폐환은, 가열에 의한 열 폐환법 또는 탈수제를 사용하는 화학 폐환법으로 행할 수 있다.
테트라카르복시산 2무수물과 디아민의 투입비는, 보다 구체적으로는, 테트라카르복시산 2무수물의 총량 1.0 mol에 대해, 디아민의 총량을 바람직하게는, 0.5 내지 2.0 mol, 보다 바람직하게는 0.8 내지 1.0 mol의 범위로 한다. 디아민의 비율이 2.0 mol을 초과하면 말단이 아미노기인 폴리이미드 올리고머가 다량 생성되는 경향이 있으며, 0.5 mol 미만이면 말단이 카르복시산 또는 산 무수물인 폴리이미드 올리고머가 다량 생성되는 경향이 있다. 폴리이미드 올리고머의 양이 많아지면, 폴리이미드의 중량 평균 분자량이 저하되어, 감광성 접착제 조성물의 내열성 등의 각종 특성이 저하되기 쉽다. 상기 투입비를 조정함으로써, 폴리이미드의 중량 평균 분자량이 5000 내지 150000 범위가 되도록 제조할 수 있다.
폴리이미드의 합성에 사용되는 디아민으로서는, 알칼리 현상액의 용해성을 특히 양호하게 하기 위해, 전술한 식 (I-a), (I-b), (II-a), (II-b) 및 (II-c)로 각각 표시되는 방향족 디아민 중 1종 이상이 바람직하다.
폴리이미드의 Tg를 저하시켜 열 응력을 저감하기 위해서는, 디아민은 또한 하기 일반식 (III)으로 표시되는 지방족 에테르 디아민을 포함하는 것이 바람직하다. 식 (III)에서, Q1, Q2 및 Q3는 각각 독립적으로 탄소수 1 내지 10의 알킬렌기이고, n1은 1 내지 80의 정수이다.
[화학식 2]
Figure 112010034835637-pct00002
식(III)의 지방족 에테르 디아민은, 보다 구체적으로는, 하기 화학식(IIIa, IIIb) 또는 (IIIc)으로 표시될 수 있다. 이들 중에서도, 노광 전 저온에서의 부착성 및 노광 후 재접착성을 높일 수 있다는 점에서, 식 (IIIa)의 지방족 에테르 디아민이 바람직하다.
[화학식 3]
Figure 112010034835637-pct00003
지방족 에테르 디아민의 시판품으로는, 예를 들면, 산테크노케미칼(주)제의 제파민 「D-230」, 「D-400」, 「D-2000」, 「D-4000」, 「ED-600」, 「ED-900」, 「ED-2001」, 「EDR-148」(이상 상품명), BASF(제)의 폴리에테르 아민 「D-230」, 「D-400」, 「D-2000」(이상 상품명)을 들 수 있다.
또한, 노광 후 피착체에 대한 양호한 접착성을 확보하기 위해, 하기 일반식 (IV)으로 표시되는 실록산 디아민을 사용하는 것이 바람직하다. 식 (IV)에서, R1 및 R2는 각각 독립적으로 탄소수 1 내지 5의 알킬렌기 또는 치환기를 가질 수 있는 페닐렌기이고, R3, R4, R5 및 R6는 각각 독립적으로 탄소수 1 내지 5의 알킬기, 페닐기 또는 페녹시기이고, n2는 1 내지 5의 정수이다.
[화학식 4]
Figure 112010034835637-pct00004
화학식(IV)으로 표시되는 실록산 디아민은, 예를 들면, 식에서 n2가 1인 경우, 1,1,3,3-테트라메틸-1,3-비스(4-아미노페닐)디실록산, 1,1,3,3-테트라페녹시-1,3-비스(4-아미노에틸)디실록산, 1,1,3,3-테트라페닐-1,3-비스(2-아미노에틸)디실록산, 1,1,3,3-테트라페닐-1,3-비스(3-아미노프로필)디실록산, 1,1,3,3-테트라메틸-1, 3-비스(2-아미노에틸)디실록산, 1,1,3,3-테트라메틸-1, 3-비스(3-아미노프로필)디실록산, 1,1,3,3-테트라메틸-1,3-비스(3-아미노부틸)디실록산, 1,3-디메틸-1,3-디메톡시-1,3-비스(4-아미노부틸)디실록산을 들 수 있다. n2가 2인 경우, 1,1,3,3,5,5-헥사 메틸-1,5-비스(4-아미노페닐)트리실록산, 1,1,5,5-테트라페닐-3,3-디메틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,5,5-테트라페닐-3,3-디메톡시-1,5-비스(4-아미노부틸)트리실록산, 1,1,5,5-테트라페닐-3,3-디메톡시-1,5-비스(5-아미노펜틸)트리실록산, 1,1,5,5-테트라 메틸-3,3-디메톡시-1,5-비스(2-아미노에틸)트리실록산, 1,1,5,5-테트라 메틸-3,3-디메톡시-1,5-비스(4-아미노부틸)트리실록산, 1,1,5,5-테트라 메틸-3,3-디메톡시-1,5-비스(5-아미노펜틸)트리실록산, 1,1,3,3,5,5-헥사메틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,3,3,5,5-헥사에틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,3,3,5,5-헥사프로필-1,5-비스(3-아미노프로필)트리실록산을 들 수 있다.
이들 디아민은 단독으로 또는 2종 이상을 조합 사용할 수 있다. 예를 들면, 식 (Ia), (Ib), (II-a), (II-b) 및 (II-c)로 각각 표시되는 방향족 디아민 중에서 1종 이상을, 전체 디아민의 10 내지 50 몰%, 일반식 (IV)로 표시되는 실록산 디아민을, 전체 디아민의 1 내지 20 몰%(또한, 바람직하게는 5 내지 10 몰%), 일반식 (III)로 표시되는 지방족 에테르 디아민을 전체 디아민의 10 내지 90 몰%로 하는 것이 바람직하다. 식 (Ia) 또는 (Ib)로 표시되는 방향족 디아민을 상기 비율로 사용함으로써, 양호한 현상성을 확보할 수 있다. 실록산 디아민이 전체 디아민의 1 몰% 미만이면, 노광 후 피착체에 대한 접착성이 저하되는 경향이 있으며, 20 몰%를 초과하면 알칼리 현상액에 대한 용해성이 저하되는 경향이 있다. 또한, 지방족 에테르 디아민이 전체 디아민의 10 몰% 미만이면, 폴리이미드의 Tg가 높아져 저온 가공성(저온에서의 부착성)이 저하되는 경향이 있으며, 90 몰%를 초과하면, 노광 후 열 압착시에 과잉 유동에 의해 보이드가 발생되기 쉬운 경향을 보인다.
디아민은, 상기 디아민 이외의 디아민을 추가로 포함할 수도 있다. 예를 들면, o-페닐렌디아민, m-페닐렌디아민, p-페닐렌디아민, 3,3'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐메탄, 3,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐에테르메탄, 비스(4-아미노-3,5-디메틸페닐)메탄, 비스(4-아미노-3,5-디이소프로필페닐)메탄, 3,3'-디아미노디페닐디플루오로메탄, 3,4'-디아미노디페닐디플루오로메탄, 4,4'-디아미노디페닐디플루오로메탄, 3,3'-디아미노디페닐술폰, 3,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술피드, 3,4'-디아미노디페닐술피드, 4,4'-디아미노디페닐술피드, 3,3'-디아미노디페닐케톤, 3,4'-디아미노디페닐케톤, 4,4'-디아미노디페닐케톤, 2,2-비스(3-아미노페닐)프로판, 2,2'-3,4'-디아미노디페닐)프로판, 2,2-비스(4-아미노페닐)프로판, 2,2-비스(3-아미노페닐)헥사 플루오로 프로판, 2,2-(3,4'-디아미노디페닐)헥사 플루오로 프로판, 2,2-비스(4-아미노페닐)헥사 플루오로 프로판, 1,3-비스(3-아미노페녹시)벤젠, 1,4-비스(3-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 3,3'-1,4-페닐렌 비스(1-메틸에틸리덴)비스 아닐린, 3,4'-1,4-페닐렌 비스(1-메틸에틸리덴)비스 아닐린, 4,4'-1,4-페닐렌 비스(1-메틸에틸리덴)비스 아닐린, 2,2-비스(4-(3-아미노페녹시)페닐)프로판, 2,2-비스(4-(3-아미노페녹시)페닐)헥사 플루오로 프로판, 2,2-비스(4-(4-아미노페녹시)페닐)헥사 플루오로 프로판, 비스(4-(3-아미노페녹시)페닐)술피드, 비스(4-(4-아미노페녹시)페닐)술피드, 비스(4-(3-아미노페녹시)페닐)술폰, 비스(4-(4-아미노페녹시)페닐)술폰, 1,3-비스(아미노메틸)시클로 헥산 및 2,2-비스(4-아미노페녹시페닐)프로판을 들 수 있다.
폴리이미드를 합성할 때 원료로 사용하는 테트라카르복시산 2무수물은, 접착제의 여러 특성(諸特性)의 저하를 억제하기 위하여, 무수 초산에서의 재결정에 의해 정제하는 것이 바람직하다. 또는, 테트라카르복시산2 무수물은, 융점보다 10 - 20℃ 낮은 온도에서 12시간 이상 동안 가열함으로써 건조할 수도 있다. 테트라카르복시산2 무수물의 순도는, 시차 주사 열량계(DSC)에 의해 측정되는 흡열 개시 온도와 흡열 피크 온도의 차이로 평가할 수 있으며, 재결정이나 건조 등에 의해 이 차이는 20℃ 이내, 보다 바람직하게는 10℃ 이내가 되도록 정제된 테트라카르복시산2 무수물을 폴리이미드의 합성에 사용하는 것이 바람직하다. 흡열 개시 온도 및 흡열 피크 온도는, DSC(파킨에르마사제 DSC-7형)를 사용하여, 샘플량: 5 mg, 온도 상승 속도: 5℃／min, 측정 분위기: 질소의 조건에서 측정한다.
테트라카르복시산 2무수물로는, 예를 들면, 피로멜리트산 2무수물, 3,3',4,4'-비페닐테트라카르복시산 2무수물, 2,2',3,3'-비페닐테트라카르복시산 2무수물, 2,2-비스(3,4-디카르복시페닐)프로판 2무수물, 2,2-비스(2,3-디카르복시페닐)프로판 2무수물, 1,1-비스(2,3-디카르복시페닐)에탄 2무수물, 1,1-비스(3,4-디카르복시페닐)에탄 2무수물, 비스(2,3-디카르복시페닐)메탄 2무수물, 비스(3,4-디카르복시페닐)메탄 2무수물, 비스(3,4-디카르복시페닐)술폰 2무수물, 3,4,9,10-페릴렌테트라카르복시산 2무수물, 비스(3,4-디카르복시페닐)에테르 2무수물, 벤젠-1,2,3,4-테트라카르복시산 2무수물, 3,4,3',4'-벤조페논테트라카르복시산 2무수물, 2,3,2',3'-벤조페논테트라카르복시산 2무수물, 3,3,3',4'-벤조페논테트라카르복시산 2무수물, 1,2,5,6-나프탈렌테트라카르복시산 2무수물, 1,4,5,8-나프탈렌테트라카르복시산 2무수물, 2,3,6,7-나프탈렌테트라카르복시산 2무수물, 1,2,4,5-나프탈렌테트라카르복시산 2무수물, 2,6-디클로로나프탈렌-1,4,5,8-테트라카르복시산 2무수물, 2,7-디클로로 나프탈렌-1,4,5, 8-테트라카르복시산 2무수물, 2,3,6,7-테트라클로로나프탈렌-1,4,5,8-테트라카르복시산 2무수물, 페난트렌-1,8,9,10-테트라카르복시산 2무수물, 피라진-2,3,5,6-테트라카르복시산 2무수물, 티오펜-2,3,5,6-테트라카르복시산 2무수물, 2,3,3',4'-비페닐테트라카르복시산 2무수물, 3,4,3',4'-비페닐테트라카르복시산 2무수물, 2,3,2',3'-비페닐테트라카르복시산 2무수물, 비스(3,4-디카르복시페닐)디메틸실란 2무수물, 비스(3,4-디카르복시페닐)메틸 페닐 실란 2무수물, 비스(3,4-디카르복시페닐)디페닐 실란 2무수물, 1,4-비스(3,4-디카르복시페닐디메틸실릴)벤젠 2무수물, 1,3-비스(3,4-디카르복시페닐-1,1,3,3-테트라 메틸 디시클로 헥산 2무수물, p-페닐렌 비스(트리멜리테이트 무수물), 에틸렌테트라카르복시산 2무수물, 1,2,3,4-부탄테트라카르복시산 2무수물, 데카하이드로나프탈렌-1,4,5,8-테트라카르복시산 2무수물, 4,8-디메틸-1,2,3,5,6,7-헥사하이드로나프탈렌-1,2,5,6-테트라카르복시산 2무수물, 시클로펜탄-1,2,3,4-테트라카르복시산 2무수물, 피롤리딘-2,3,4,5-테트라카르복시산 2무수물, 1,2,3,4-시클로부탄테트라카르복시산 2무수물, 비스(엑소비시클로[2,2,1]헵탄-2,3-디카르복시산 2무수물, 비시클로[2,2,2]-옥토-7-엔-2,3,5,6-테트라카르복시산 2무수물, 2,2-비스(3,4-디카르복시페닐)프로판 2무수물, 2,2-비스[4-(3,4-디카르복시페닐)페닐] 프로판 2무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로 프로판 2무수물, 2,2-비스[4-(3,4-디카르복시페닐)페닐]헥사플루오로 프로판 2무수물, 4,4'-비스(3,4-디카르복시페녹시)디페닐술피드 2무수물, 1,4-비스(2-하이드록시헥사플루오로이소프로필)벤젠 비스(트리멜리트산무수물), 1,3-비스(2-하이드록시헥사 플루오로이소프로필)벤젠 비스(트리멜리트산무수물), 5-(2,5-디옥소테트라 하이드로퓨릴-3-메틸-3-시클로헥센-1,2-디카르복시산 2무수물, 및 테트라하이드로퓨란-2,3,4,5-테트라카르복시산 2무수물을 들 수 있다.
특히, 용제에 대한 양호한 용해성을 부여하기 위하여, 하기 화학식 (V) 또는 (VI)로 표시되는 테트라카르복시산 2무수물이 바람직하다. 이 경우, 이들 식으로 표시되는 테트라카르복시산 2무수물의 비율은, 전체 테트라카르복시산 2무수물 100 몰%에 대해 50 몰% 이상으로 하는 것이 바람직하다. 이 비율이 50 몰% 미만이면, 용해성 향상 효과가 저하되는 경향이 있다.
[화학식 5]
Figure 112010034835637-pct00005
이상과 같은 테트라카르복시산 2무수물은 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 또한, 알칼리 현상액에 대한 용해성, 및 분자량 등의 조정을 위해, 필요에 따라 무수 트리멜리트산 등의 단관능 산무수물을 병용할 수도 있다.
방사선 중합성 화합물은, 자외선이나 전자 빔 등의 방사선의 조사에 의해, 중합되는 화합물이다. 방사선 중합성 화합물은, 아크릴레이트기 및 메타크릴레이트 기와 같은 에틸렌성 불포화기를 가지는 화합물인 것이 바람직하다. 방사선 중합성 화합물의 구체예로는, 아크릴산 메틸, 메타크릴산 메틸, 아크릴산 에틸, 메타크릴산 에틸, 아크릴산 부틸, 메타크릴산 부틸, 아크릴산 2-에틸 헥실, 메타크릴산 2-에틸헥실, 펜테닐아크릴레이트, 테트라하이드로 푸르푸릴아크릴레이트, 테트라하이드로 푸르푸릴 메타크릴레이트, 디에틸렌글리콜 디아크릴레이트, 트리에틸렌글리콜 디아크릴레이트, 테트라에틸렌글리콜 디아크릴레이트, 디에틸렌글리콜디메타크릴레이트, 트리에틸렌글리콜 디메타크릴레이트, 테트라에틸렌글리콜 디메타크릴레이트, 트리메티롤프로판 디아크릴레이트, 트리메티롤프로판 트리아크릴레이트, 트리메티롤프로판 디메타크릴레이트, 트리메티롤프로판 트리메타크릴레이트, 1,4-부탄디올디아크릴레이트, 1,6-헥산디올디아크릴레이트, 1,4-부탄디올디메타크릴레이트, 1,6-헥산디올디메타크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 펜타에리트리톨 트리메타크릴레이트, 펜타에리트리톨 테트라메타크릴레이트, 디펜타에리트리톨 헥사아크릴레이트, 디펜타에리트리톨 헥사메타크릴레이트, 스티렌, 디비닐벤젠, 4-비닐톨루엔, 4-비닐피리딘, N-비닐피롤리돈, 2-하이드록시에틸아크릴레이트, 2-하이드록시에틸메타크릴레이트, 1,3-아크릴로일옥시-2-하이드록시프로판, 1,2-메타크릴로일옥시-2-하이드록시프로판, 메틸렌비스아크릴아미드, N,N-디메틸아크릴아미드, N-메티롤아크릴아미드, 트리스(β-하이드록시에틸)이소시아누레이트의 트리아크릴레이트, 하기 일반식 (10)으로 표시되는 화합물, 우레탄아크릴레이트 또는 우레탄메타크릴레이트, 및 요소 아크릴레이트를 들 수 있다. 식 (10)에서, R3 및 R4는 각각 독립적으로 수소 원자 또는 메틸기를 나타내고, q 및 r는 각각 독립적으로 1 이상의 정수를 나타낸다.
[화학식 6]
Figure 112010034835637-pct00006
우레탄 아크릴레이트 및 우레탄 메타크릴레이트는, 예를 들면, 디올류, 하기 일반식 (21)으로 표시되는 이소시아네이트 화합물, 및 하기 일반식 (22)로 표시되는 화합물의 반응에 의해 생성된다.
[화학식 7]
Figure 112010034835637-pct00007
식 (21)에서, s는 0 또는 1이고, R5는 탄소 원자수 1 - 30의 2가 또는 3가의 유기기이다. 식 (22)에서, R6는 수소 원자 또는 메틸기를 나타내고, R7은 에틸렌기 또는 프로필렌기를 나타낸다.
요소 메타크릴레이트는, 예를 들면, 하기 일반식 (31)으로 표시되는 디아민과 하기 일반식 (32)로 표시되는 화합물과의 반응에 의해 생성된다.
[화학식 8]
Figure 112010034835637-pct00008
식 (31)에서, R8은 탄소 원자수 2 - 30의 2가의 유기기이다. 식 (32)에서, t는 0 또는 1이다.
상기 화합물 외에도, 관능기를 포함하는 비닐 공중합체에 적어도 1개의 에틸렌성 불포화기와 옥시실란 환, 이소시아네이트기, 수산기, 및 카르복실기 등의 관능기를 가지는 화합물을 부가 반응시켜 수득되는, 측쇄에 에틸렌성 불포화기를 가지고 있는 방사선 중합성 공중합체 등을 사용할 수 있다.
이들 방사선 중합성 화합물은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 그 중에서도 상기 일반식 (10)으로 표시되는 방사선 중합성 화합물이 경화 후 내용제성을 부여할 수 있다는 점에서 바람직하며, 우레탄 아크릴레이트 및 우레탄 메타크릴레이트는 경화 후 가요성을 부여할 수 있다는 점에서 바람직하다.
방사선 중합성 화합물의 분자량은 2000 이하가 바람직하다. 분자량이 2000을 초과하면, 감광성 접착제의 알칼리 현상액에 대한 용해성이 저하되는 경향이 있으며, 또한, 접착 필름의 부착성이 저하되어, 저온에서 반도체 웨이퍼 등의 피착체에 부착하는 것이 어려워질 수 있다.
방사선 중합성 화합물의 함유량은, 알칼리 가용성 폴리머 100 질량부에 대하여 5 내지 250 질량부인 것이 바람직하고, 20 내지 200 질량부인 것이 또한 바람직하다. 방사선 중합성 화합물의 양이 250 질량부를 초과하면, 중합한 방사선 중합성 화합물이 원인이 되어 열 압착 후 접착성이 저하될 뿐만 아니라 휨 현상이 증가되는 경향이 있다. 5 질량부 미만이면, 노광 후 내용제성이 낮아져, 패턴을 형성하기 어려울 수 있다.
또한, 노광 및 재접착 후 열 경화성을 높이기 위해, 필요에 따라 열 라디칼 발생제를 사용할 수도 있다.
광 중합 개시제는, 패턴 형성시 감도를 양호하게 하기 위해, 300 - 400 nm에서 흡수대를 가지는 것이 바람직하다. 광 중합 개시제의 구체예로는, 벤조페논, N,N'-테트라메틸-4,4'-디아미노벤조페논(미히라케톤), N,N'-테트라에틸-4,4'-디아미노벤조페논, 4-메톡시-4'-디메틸아미노벤조페논, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1,2,2-디메톡시-1,2-디페닐에탄-1-온, 1-하이드록시-시클로헥실-페닐-케톤, 2-메틸-1-(4-메틸티오)페닐-2-모르폴리노프로파논-1,2,4-디에틸티오옥산톤, 2-에틸안트라퀴논 및 페난트렌퀴논 등의 방향족 케톤, 벤조인메틸에테르, 벤조인에틸에테르 및 벤조인페닐에테르 등의 벤조인에테르, 메틸벤조인 및 에틸벤조인 등의 벤조인, 벤질디메틸케탈 등의 벤질 유도체, 2-(o-클로로페닐)-4,5-디페닐이미다졸 이량체, 2-(o-클로로페닐)-4,5-디(m-메톡시페닐)이미다졸 이량체, 2-(o-플루오로페닐)-4,5-페닐이미다졸 이량체, 2-(o-메톡시페닐)-4,5-디페닐이미다졸 이량체, 2-(p-메톡시페닐-)4,5-디페닐이미다졸 이량체, 2,4-디(p-메톡시페닐)-5-페닐이미다졸 이량체 및 2-(2,4-디메톡시페닐)-4,5-디페닐이미다졸 이량체 등의 2,4,5-트리아릴이미다졸 이량체, 9-페닐아크리딘 및 1,7-비스(9,9'-아크리디닐)헵탄 등의 아크리딘 유도체, 비스(2,6-디메톡시벤조일)-2,4,4-트리메틸-펜틸포스핀옥사이드 및 비스(2,4,6, -트리메틸벤조일)-페닐포스핀옥사이드 등의 비스아실포스핀옥사이드를 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
광 중합 개시제의 양은, 특별히 제한되지 않지만, 알칼리 가용성 폴리머 100 질량부에 대해 통상 0.01 - 30 질량부이다.
감광성 접착제는, 열경화성 수지를 추가로 포함하는 것이 바람직하다. 본 명세서에 있어서 열경화성 수지란, 열에 의해 가교 반응을 일으킬 수 있는 반응성 화합물을 말한다. 이와 같은 화합물로는, 예를 들면, 에폭시 수지, 시아네이트 수지, 비스말레이미드 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 알키드(alkyd) 수지, 아크릴 수지, 불포화 폴리에스테르 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 레조르시놀포름알데히드 수지, 크실렌 수지, 퓨란 수지, 폴리우레탄 수지, 케톤 수지, 트리아릴시아누레이트 수지, 폴리이소시아네이트 수지, 트리스(2-하이드록시에틸)이소시아누레이트를 함유하는 수지, 트리아릴트리멜리테이트를 함유하는 수지, 시클로펜타디엔으로부터 합성된 열경화성 수지, 방향족 디시안아미드의 삼량화에 의한 열경화성 수지 등을 들 수 있다. 그 중에서도, 고온에서 우수한 접착력을 갖는다는 점에서, 에폭시 수지, 시아네이트 수지 및 비스말레이미드 수지가 바람직하고, 취급성 및 반도체 장치의 조립 시의 열 이력에 대한 열 반응성 등에서 에폭시 수지가 특히 바람직하다. 이들 열경화성 수지는 단독으로 또는 2종 이상을 조합 사용할 수 있다.
에폭시 수지로서는, 분자 내에 적어도 2개의 에폭시기를 가지고 있는 화합물이 바람직하다. 경화성이나 경화물 특성 측면에서, 페놀의 글리시딜 에테르형의 에폭시 수지가 특히 바람직하다. 이와 같은 에폭시 수지로는, 예를 들면, 비스페놀 A, AD, S 또는 F의 글리시딜 에테르, 수소 첨가 비스페놀 A의 글리시딜 에테르, 비스페놀 A의 에틸렌 옥시드 부가체의 글리시딜 에테르, 비스페놀 A의 프로필렌옥시드 부가체의 글리시딜 에테르, 페놀 노볼락 수지의 글리시딜 에테르, 크레졸 노볼락 수지의 글리시딜 에테르, 비스페놀 A 노볼락 수지의 글리시딜 에테르, 나프탈렌 수지의 글리시딜 에테르, 삼관능형 또는 사관능형의 글리시딜 에테르, 디시클로펜타디엔페놀 수지의 글리시딜 에테르, 다이머산의 글리시틸에스테르, 삼관능형 또는 사관능형의 글리시딜 아민, 나프탈렌 수지의 글리시딜 아민을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합 사용할 수 있다.
시아네이트 수지로는, 예를 들면, 2,2'-비스(4-페닐시아네이트)이소프로필리덴, 1,1'-비스(4-페닐시아네이트)에탄, 비스(4-시아네이트-3,5-디메틸페닐)메탄, 1,3-비스[4-페닐시아네이트-1-(1-메틸에틸리덴)]벤젠, 시아네이트페놀디시클로펜탄디엔어덕트, 페놀 노볼락 시아네이트 에스테르, 비스(4-페닐시아네이트)티오에테르, 비스(4-페닐시아네이트)에테르, 레조르시놀디시아네이트, 1,1,1-트리스(4-페닐시아네이트)에탄, 2-페닐-2-(4-페닐시아네이트)이소프로필리덴을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합 사용할 수 있다.
비스말레이미드 수지로는, 예를 들면, o-, m- 또는 p-비스말레이미드 벤젠, 4-비스(p-말레이미드쿠밀)벤젠, 1,4-비스(m-말레이미드쿠밀)벤젠, 및 하기 일반식 (40), (41), (42) 또는 (43)로 표시되는 말레이미드 화합물을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합 사용할 수 있다.
[화학식 9]
Figure 112010034835637-pct00009
식 (40)에서, R40는 -O-, -CH2-, -CF2-, -SO2-, -S-, -CO-, -C(CH3)2- 또는-C(CF3)2-를 나타내고, 4개의 R41은 각각 독립적으로 수소 원자, 저급 알킬기 저급 알콕시기, 불소, 염소 또는 브롬을 나타내고, 2개의 Z1은 각각 독립적으로 에틸렌성 불포화 이중 결합을 가지는 디카르복시산 잔기를 나타낸다.
식 (41)에 있어서, R42는-O-, -CH2-, -CF2-, -SO2-, -S-, -CO-, -C(CH3)2- 또는 -C(CF3)2-를 나타내고, 4개의 R43는 각각 독립적으로 수소, 저급 알킬기, 저급 알콕시기, 불소, 염소 또는 브롬을 나타내고, 2개의 Z2는 각각 독립적으로 에틸렌성 불포화 이중 결합을 가지는 디카르복시산 잔기를 나타낸다.
식 (42)에 있어서, x는(0) - (4)의 정수를 나타내고, 복수개의 Z3는 각각 독립적으로 에틸렌성 불포화 이중 결합을 가지는 디카르복시산 잔기를 나타낸다.
식 (43)에 있어서, 2개의 R44는 각각 독립적으로 2가 탄화수소기를 나타내고, 복수개의 R45는 각각 독립적으로 1가 탄화수소기를 나타내고, 2개의 Z4는 각각 독립적으로 에틸렌성 불포화 이중 결합을 가지는 디카르복시산 잔기를 나타내고, y는 1 이상의 정수를 나타낸다.
식 (40) - (43)에서의 Z1, Z2, Z3 및 Z4로는, 말레인산 잔기, 시트라콘산잔기 등을 들 수 있다.
식 (41)으로 표시되는 비스말레이미드 수지로는, 예를 들면, 4,4-비스말레이미드디페닐에테르, 4,4-비스말레이미드디페닐메탄, 4,4-비스말레이미드-3,3'-디메틸디페닐메탄, 4,4-비스말레이미드디페닐술폰, 4,4-비스말레이미드디페닐술피드, 4,4-비스말레이미드디페닐케톤, 2'-비스(4-말레이미드페닐)프로판, 4-비스말레이미드디페닐플루오로메탄, 및 1, 1, 1, 3, 3, 3-헥사 플루오로-2,2-비스(4-말레이미드페닐)프로판을 들 수 있다.
식 (42)로 표시되는 비스말레이미드 수지로는, 예를 들면, 비스[4-(4-말레이미드페녹시)페닐]에테르, 비스[4-(4-말레이미드페녹시)페닐]메탄, 비스[4-(4-말레이미드페녹시)페닐]플루오로메탄, 비스[4-(4-말레이미드페녹시)페닐]술폰, 비스[4-(3-말레이미드페녹시)페닐]술폰, 비스[4-(4-말레이미드페녹시)페닐] 술피드, 비스[4-(4-말레이미드페녹시)페닐]케톤, 2-비스[4-(4-말레이미드페녹시)페닐]프로판, 및 1, 1, 1, 3, 3, 3-헥사 플루오로-2,2-비스[4-(4-말레이미드페녹시)페닐] 프로판을 들 수 있다.
열경화성 수지를 사용하는 경우, 이를 경화하기 위해, 경화제, 경화촉진제, 촉매 등의 첨가제를 감광성 접착제에 적절하게 가할 수 있다. 촉매를 첨가하는 경우에는 조촉매를 필요에 따라 사용할 수 있다.
에폭시 수지를 사용하는 경우, 에폭시 수지의 경화제 또는 경화촉진제를 사용하는 것이 바람직하고, 이들을 병용하는 것이 보다 바람직하다. 경화제로는, 예를 들면, 페놀계 화합물, 지방족 아민, 지환족 아민, 방향족 폴리아민, 폴리아미드, 지방족 산무수물, 지환족 산무수물, 방향족 산무수물, 디시안디아미드, 유기산 디히드라지드, 삼불화 붕소 아민 착체, 이미다졸류, 제3 급 아민, 분자 중 적어도 2개의 페놀성 수산기를 가지는 페놀계 화합물 등을 들 수 있다. 이들 중에서도, 알칼리 현상액에 대한 우수한 용해성 측면에서, 분자에 적어도 2개의 페놀성 수산기를 가지는 페놀계 화합물이 바람직하다.
상기 분자에 적어도 2개의 페놀성 수산기를 가지는 페놀계 화합물로는, 예를 들면, 페놀 노볼락 수지, 크레졸 노볼락 수지, t-부틸페놀 노볼락 수지, 디시클로펜타디엔크레졸 노볼락 수지, 디시클로펜타디엔페놀 노볼락 수지, 크실렌 변성 페놀 노볼락 수지, 나프톨 노볼락 수지, 트리스페놀 노볼락 수지, 테트라키스 페놀 노볼락 수지, 비스페놀 A 노볼락 수지, 폴리-p-비닐 페놀 수지, 페놀 아르알킬 수지 등을 들 수 있다.
경화촉진제로는, 에폭시 수지의 경화를 촉진하는 것이면 특별한 제한은 없으며, 예를 들면, 이미다졸류, 디시안디아미드 유도체, 디카르복시산디히드라지드, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 2-에틸-4-메틸 이미다졸-테트라페닐보레이트, 1,8-디아자비시클로[5.4.0]운데센-7-테트라페닐 보레이트 등을 들 수 있다.
에폭시 수지의 경화제의 양은, 에폭시 수지 100 질량부에 대하여 0 내지 200 질량부가 바람직하고, 경화촉진제의 양은, 에폭시 수지 100 질량부에 대하여 0 내지 50 질량부가 바람직하다.
열경화성 수지로서 시아네이트 수지를 사용하는 경우, 촉매와, 필요에 따라 조촉매를 사용하는 것이 바람직하다. 촉매로는, 예를 들면, 코발트, 아연, 구리 등의 금속염이나 금속 착체 등을 들 수 있고, 조촉매로는 알킬 페놀, 비스페놀 화합물, 페놀 노볼락 등의 페놀계 화합물 등이 바람직하다.
열경화성 수지로서 비스말레이미드 수지를 사용하는 경우, 경화제로서 라디칼 중합제를 사용하는 것이 바람직하다. 라디칼 중합제로는, 예를 들면, 아세틸시클로헥실술포닐퍼옥사이드, 이소부티릴퍼옥사이드, 벤조일퍼옥사이드, 옥타노일퍼옥사이드, 아세틸퍼옥사이드, 디쿠밀퍼옥사이드, 쿠멘하이드로퍼옥사이드, 아조비스이소부티로니트릴 등을 들 수 있다. 이 때, 라디칼 중합제의 사용량은 비스말레이미드 수지 100 질량부에 대하여 0.01 - 1.0 질량부가 바람직하다.
감광성 접착제는, 접착 강도를 높이는 등의 목적으로, 적절하게 커플링제를 함유할 수도 있다. 커플링제로는, 예를 들면, 실란 커플링제, 티탄계 커플링제 등을 들 수 있지만, 그 중에서도 실란 커플링제가 높은 접착력을 부여할 수 있다는 점에서 바람직하다.
커플링제를 사용하는 경우, 그 사용량은 폴리이미드 100 질량부에 대하여 0 내지 50 질량부가 바람직하고, 0 내지 20 질량부가 더욱 바람직하다. 50 질량부를 초과하면 감광성 접착제의 보존 안정성이 저하되는 경향이 있다.
실란 커플링제로는, 예를 들면, 비닐트리메톡시실란, 비닐트리에톡시실란, 비닐트리스(2-메톡시에톡시)실란, N-(2-아미노에틸) 3-아미노프로필메틸 디메톡시실란, N-(2-아미노에틸) 3-아미노프로필 트리메톡시실란, 3-아미노프로필 트리에톡시실란, 3-아미노프로필 트리메톡시실란, 3-글리시드옥시프로필 트리메톡시실란, 3-글리시드옥시프로필메틸 디메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-이소시아네이트프로필 트리에톡시실란, 3-메타크릴옥시프로필 트리메톡시실란, 3-머캅토프로필 트리메톡시실란, 3-우레이도프로필트리에톡시실란, N-(1,3-디메틸부틸리덴)-3-(트리에톡시실릴)-1-프로판아민, N,N'-비스[3-(트리메톡시실릴)프로필]에틸렌디아민, 폴리옥시에틸렌프로필 트리알콕시실란, 및 폴리에톡시 디메틸실록산을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합 사용할 수 있다.
감광성 접착제는 충전재(filler)를 함유할 수도 있다. 충전재로는, 예를 들면, 은 가루, 금 가루, 구리 가루 등의 금속 충전재, 실리카, 알루미나, 질화 붕소, 이산화티타늄, 유리, 산화철, 붕산 알루미늄, 세라믹 등의 비금속 무기 충전재, 카본, 고무계 충전재 등의 유기 충전재 등을 들 수 있다.
상기 충전재는 원하는 기능에 따라 구분하여 사용할 수 있다. 예를 들면, 금속 충전재는 접착 필름에 도전성 또는 틱소(thixo)성을 부여할 목적으로 첨가되고, 비금속 무기 충전재는 접착 필름에 저열팽창성, 저흡습성을 부여할 목적으로 첨가되고, 유기 충전재는 접착 필름에 인성을 부여할 목적으로 첨가된다. 이들 금속 충전재, 비금속 무기 충전재 및 유기 충전재는 단독으로 또는 2종 이상을 조합 사용할 수 있다. 충전재를 사용하는 경우의 혼합, 혼련은, 통상의 교반기, 스톤 밀(stone mill)기, 3롤, 볼 밀 등의 분산기를 적절하게, 조합시켜 행할 수 있다.
충전재를 사용하는 경우, 그 양은, 알칼리 가용성 폴리머 100 질량부에 대하여 1000 질량부 이하가 바람직하고, 500 질량부 이하가 보다 바람직하다. 하한은 특별한 제한은 없지만, 일반적으로 1 질량부이다. 충전재의 양이 1000 질량부를 초과하면 접착성이 저하되는 경향이 있다.
감광성 접착제의 노광 후 100℃에서의 저장 탄성률은 0.01 - 10 MPa인 것이 바람직하다. 저장 탄성률이 0.01 MPa 미만이면 패턴 형성 후 열 압착 시에 가해지는 열 및 압력에 대한 내성이 저하되어, 패턴이 쉽게 찌그러지는 경향이 있으며, 10 MPa를 초과하면 노광 후의 재접착성이 저하되어, 패턴 형성 후 피착체에 열 압착할 때 충분한 접착력을 얻기 위해 필요한 온도가 높아지는 경향이 있다.
상기 저장 탄성률의 값은 노광된 감광성 접착제로 이루어진 시험편의 동적 점탄성을 측정함으로써 얻어진다. 동적 점탄성은, 온도 상승 속도: 5℃／분, 주파수: 1 Hz, 측정 온도: -50℃ - 200℃의 조건에서 측정한다. 측정 장치는, 예를 들면, 레오메트릭스사의 점탄성 분석기 「RSA-2」가 사용된다.
동적 점탄성 측정을 위한 시험편은 전형적으로는 다음과 같이 하여 준비한다. 먼저, PET 필름 및 이의 일면 상에 형성된 두께 약 40 ㎛의 접착 필름이 구비된 접착 시트를 35 mm x 10 mm의 크기로 자르고, 고정 밀도 평행 노광기(오크제작소)를 사용하여 노광량: 1000 mJ/cm2의 조건에서 PET 필름 측에 자외선을 조사한다. 노광 후, PET 필름을 분리하여 상기 시험편을 얻을 수 있다.
감광성 접착제의, 노광 후, 및 가열 경화된 후의 260℃에서의 저장 탄성률은 1 MPa 이상인 것이 바람직하다. 이 저장 탄성률이 1 MPa 미만이면, 감광성 접착제를 사용하여 제조한 반도체 장치를 기판에 납땜으로 실장할 때, 고온의 가열에 의한 박리 또는 파괴를 억제하기 어려울 수 있다.
상기 저장 탄성률의 값은, 노광 후, 및 가열 경화된 후의 감광성 접착제로 이루어진 시험편의 동적 점탄성을 측정함으로써 얻어진다. 동적 점탄성은, 온도 상승 속도: 5℃／분, 주파수: 1Hz, 측정 온도: -50℃ 내지 300℃의 조건에서 측정한다. 측정 장치는, 예를 들면, 레오메트릭스사의 점탄성 분석기「RSA-2」를 사용한다.
상기 동적 점탄성 측정용 시험편은 전형적으로 노광 후의 동적 점탄성 측정을 위한 시험편의 제작 설명과 관련된 전술한 조건과 동일한 조건에서 노광시킨 접착 필름을, 또한 160℃의 오븐 내에서 3시간 가열하여 경화시켜 얻어진다.
노광 후, 및 가열 경화된 후의 열중량 분석에서, 감광성 접착제의 중량 감소율이 5%가 되는 온도(이하, 「5% 중량 감소 온도」라고 함)는 260℃ 이상인 것이 바람직하다. 5% 중량 감소 온도가 260℃ 미만이면, 감광성 접착제를 사용하여 얻은 반도체 장치를 기판에 납땜으로 실장할 때, 고온의 가열에 의한 박리 또는 파괴를 억제하기 어려울 수 있다. 또한, 가열시 발생하는 휘발 성분에 의해 주변 재료 또는 부재를 오염시킬 가능성이 높아진다.
5% 중량 감소 온도는, 온도 상승 속도: 10℃／분, 공기류량: 80mL/분, 측정 온도: 40℃ - 400℃의 조건에서 행해지는 열중량 분석에서, 초기의 중량에 대한 중량 감소율이 5%가 되는 온도이다. 열중량 분석을 위한 시료는, 노광 후, 및 가열 경화된 후의 저장 탄성률에 대한 전술한 조건과 동일한 조건에서 노광 및 가열한 접착 필름을, 막자사발을 사용하여 정밀하게 분쇄하여 준비한다. 측정 장치는, 예를 들면, 에스아이아이나노테크놀로지 가부시키가이샤의 시차열 열중량 동시 측정 장치 「EXSTAR(6300」를 사용한다.
이상의 여러 특성은 폴리이미드, 방사선 중합성 화합물 및 광 중합 개시제 또는 필요에 따라 열경화성 수지 및 충전재를 사용하여 감광성 접착제를 제조하고, 이들 종류와 배합비를 조정함으로써 달성할 수 있다.
필름형의 감광성 접착제(접착 필름)는, 예를 들면, 알칼리 가용성 폴리머, 방사선 중합성 화합물, 광 중합 개시제 및 필요에 따라 다른 성분을 유기용매 중에서 혼합하고, 혼합액을 혼련해 바니스(varnish)를 조제하고, 기재(基材) 상에 이 바니스의 층을 형성시켜, 가열에 의해 바니스 층을 건조한 후, 기재를 필요에 따라 제거하는 방법으로 수득할 수 있다.
상기의 혼합 및 혼련은, 통상의 교반기, 스톤 밀(stone mill)기, 3롤, 볼 밀 등의 분산기를 적절하게 조합하여 행할 수 있다. 열경화성 수지를 사용하는 경우에는, 건조 중에 열경화성 수지가 충분히 반응하지 않는 온도에서, 또한 용매가 충분히 승화하는 조건에서 건조한다. 구체적으로는, 통상적으로 60 내지 180℃에서 0.1 내지 90분간 가열함으로써 바니스 층을 건조한다.
열경화성 수지가 충분히 반응하지 않는 온도란, 구체적으로는, DSC(예를 들면, 퍼킨엘머사의 「DSC-7형」(상품명))를 사용하여, 샘플량 10 mg, 온도 상승 속도 5 ℃／min, 측정 분위기: 공기의 조건 하에서 측정하였을 때의 반응열의 피크 온도 이하의 온도이다.
바니스의 조제에 사용되는 유기용매, 즉, 바니스 용제는, 재료를 균일하게 용해 또는 분산할 수 있는 것이면, 특별히 제한되지 않는다. 예를 들면, 디메틸포름아미드, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브(cellosolve), 에틸셀로솔브 아세테이트, 디옥산, 시클로헥사논, 아세트산에틸, 및 N-메틸피롤리디논을 들 수 있다.
바니스 층의 두께는 바람직하게는 1 내지 100㎛이다. 이의 두께가 1 ㎛ 미만이면 피착체를 고정하는 기능이 저하되는 경향이 있으며, 100 ㎛를 초과하면 수득되는 접착 필름 중의 잔존 휘발분이 많아지는 경향을 보인다.
접착 필름의 잔존 휘발분은 바람직하게는 10 질량% 이하이다. 이 잔존 휘발분이 10%를 초과하면 조립을 위해 가열할 때 용매의 휘발에 의한 발포로 인해 접착 필름 내부에 보이드가 잔존하기 쉬워져, 내습 신뢰성이 쉽게 저하되는 경향이 있다. 또한, 가열 시에 발생하는 휘발 성분에 의해 주변 재료 또는 부재가 오염될 가능성도 높아진다. 이러한 잔존 휘발 성분은, 50 mm x 50 mm 크기로 절단한 접착 필름의 초기의 질량을 M1으로 하고, 이 접착 필름을 160℃의 오븐에서 3시간 가열한 후의 질량을 M2로 두었을 때, 잔존 휘발분(질량%) =｛(M2 - M1) / M1｝x 100으로 산출한다.
접착 필름을 형성하기 위해 이용할 수 있는 기재는, 상기의 건조 조건을 견디는 것이면 특별히 한정되지 않는다. 예를 들면, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 메틸펜텐 필름을 기재로 하여 사용할 수 있다. 기재로 하는 필름은 2종 이상 조합한 다층 필름일 수도 있으며, 표면을 실리콘계, 실리카계 등의 이형제(離型劑) 등으로 처리한 것일 수도 있다.
1 - 반도체 장치, 3 - 기판(제1 피착체), 5 - 반도체 칩(제2 피착체), 7 - 절연 수지층, 9 - 도전층, 11 - 회로 면, 13 - 개구, 17 - 반도체 웨이퍼.

Claims (10)

  1. 제1 접속부를 가지고 있는 제1 피착체 상에 감광성 접착제를 적용하는 제1 공정,
    상기 감광성 접착제를, 노광 및 현상하여, 상기 제1 접속부를 노출시키는 개구가 형성되도록 패터닝하는 제2 공정,
    상기 개구에 도전재를 충전하여 도전층을 형성하는 제3 공정,
    제2 접속부를 가지고 있는 제2 피착체를 상기 감광성 접착제에 직접 접착하고, 상기 제1 접속부와 상기 제2 접속부를 상기 도전층을 통하여 전기적으로 접속하는 제4 공정을 포함하고,
    상기 감광성 접착제가 알칼리 가용성 폴리머인 폴리이미드, 방사선 중합성 화합물 및 광 중합 개시제를 포함하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 피착체 또는 상기 제2 피착체의 한면은 복수 개의 반도체 칩으로 구성된 반도체 웨이퍼이고, 다른 한면은 기판이며,
    상기 제3 공정과 상기 제4 공정 사이에, 또는 상기 제4 공정 이후에, 상기 반도체 웨이퍼를 상기 반도체 칩 단위로 절단하여 분리하는 공정을 추가로 포함하는, 반도체 장치의 제조 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 폴리이미드가 카르복실기 또는 페놀성 수산기를 가지는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 폴리이미드의 유리 전이 온도가 150℃ 이하인, 반도체 장치의 제조 방법.
  6. 삭제
  7. 제1항에 있어서, 상기 폴리이미드가 테트라카르복시산 디안하이드라이드를 하기 화학식 (I-a), (I-b), (II-a), (II-b) 및 (II-c)로 각각 표시되는 방향족 디아민을 1종 이상 포함하는 디아민과 반응시켜 얻어지는 폴리이미드인, 반도체 장치의 제조 방법:
    [화학식 1]
    Figure 112011079985318-pct00010
  8. 제1항에 있어서, 상기 감광성 접착제가 열경화성 수지를 추가로 포함하는, 반도체 장치의 제조 방법.
  9. 삭제
  10. 삭제
KR1020107011963A 2007-12-04 2008-12-02 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법 KR101138742B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007313906 2007-12-04
JPJP-P-2007-313906 2007-12-04
PCT/JP2008/071883 WO2009072493A1 (ja) 2007-12-04 2008-12-02 感光性接着剤、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20100077211A KR20100077211A (ko) 2010-07-07
KR101138742B1 true KR101138742B1 (ko) 2012-04-24

Family

ID=40717671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107011963A KR101138742B1 (ko) 2007-12-04 2008-12-02 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US8349700B2 (ko)
EP (1) EP2219214A1 (ko)
JP (1) JP5526783B2 (ko)
KR (1) KR101138742B1 (ko)
CN (2) CN103021881A (ko)
TW (1) TW200941548A (ko)
WO (1) WO2009072493A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102174296A (zh) * 2005-07-05 2011-09-07 日立化成工业株式会社 粘接剂组合物、薄膜、薄片、半导体晶圆、半导体装置
JP2011215360A (ja) * 2010-03-31 2011-10-27 Toyobo Co Ltd 感光性樹脂組成物
US8790996B2 (en) * 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
TWI595572B (zh) * 2016-06-29 2017-08-11 摩爾創新科技股份有限公司 具有三維立體結構的電子組件的製造方法
US20200019060A1 (en) * 2017-03-21 2020-01-16 Toray Industries, Inc. Photosensitive resin composition, photosensitive resin composition film, insulating film, and electronic component
JP6399152B2 (ja) * 2017-05-31 2018-10-03 日立化成株式会社 液状感光性接着剤、接着剤層付き半導体ウェハの製造方法、半導体装置の製造方法及び半導体素子付き半導体ウェハの製造方法
JP7045929B2 (ja) * 2018-05-28 2022-04-01 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
CN108882552A (zh) * 2018-08-10 2018-11-23 武汉华星光电半导体显示技术有限公司 导电胶及电路板的邦定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027827A (ja) 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
WO2004070826A1 (ja) 2003-02-06 2004-08-19 Fujitsu Limited 電極間接続構造体の形成方法および電極間接続構造体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282706A (ja) * 1991-08-01 1993-10-29 Canon Inc 光記録媒体とその製造方法及び光記録媒体用基板
JP3221756B2 (ja) 1992-12-28 2001-10-22 新日鐵化学株式会社 プリント基板用耐熱性接着剤フィルム及びその使用方法並びにこれを用いたプリント基板の製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JPH1124257A (ja) 1997-07-04 1999-01-29 Hitachi Chem Co Ltd 感光性ポリイミド前駆体組成物及びそれを用いたパターン製造法
JP2000290501A (ja) 1999-04-05 2000-10-17 Nitto Denko Corp 感光性ポリイミド樹脂前駆体及び接着剤
JP4748292B2 (ja) 2000-03-15 2011-08-17 信越化学工業株式会社 フィルム状電子部品用接着剤及び電子部品
US6713880B2 (en) * 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP4343493B2 (ja) 2002-06-19 2009-10-14 三井化学株式会社 半導体チップの積層方法
US7250310B1 (en) 2004-06-21 2007-07-31 National Semiconductor Corporation Process for forming and analyzing stacked die
JP4528676B2 (ja) 2005-06-24 2010-08-18 トヨタ紡織株式会社 消音システム
CN102174296A (zh) * 2005-07-05 2011-09-07 日立化成工业株式会社 粘接剂组合物、薄膜、薄片、半导体晶圆、半导体装置
KR100621438B1 (ko) 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027827A (ja) 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
WO2004070826A1 (ja) 2003-02-06 2004-08-19 Fujitsu Limited 電極間接続構造体の形成方法および電極間接続構造体

Also Published As

Publication number Publication date
WO2009072493A1 (ja) 2009-06-11
JPWO2009072493A1 (ja) 2011-04-21
CN101868852B (zh) 2012-11-21
US8349700B2 (en) 2013-01-08
KR20100077211A (ko) 2010-07-07
US20110031631A1 (en) 2011-02-10
JP5526783B2 (ja) 2014-06-18
EP2219214A1 (en) 2010-08-18
CN101868852A (zh) 2010-10-20
TW200941548A (en) 2009-10-01
CN103021881A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5186706B2 (ja) 感光性接着剤組成物、並びにこれを用いて得られる接着フィルム、接着シート、接着剤層付半導体ウェハ、半導体装置及び電子部品
JP5758362B2 (ja) 半導体装置及びその製造方法
KR101014483B1 (ko) 접착제 조성물, 필름상 접착제, 접착시트, 및 그것을이용한 반도체장치
KR101138742B1 (ko) 감광성 접착제, 반도체 장치 및 반도체 장치의 제조 방법
JP5157255B2 (ja) 感光性接着剤組成物、及びそれを用いた接着フィルム、接着シート、接着剤パターン、並びに半導体装置
JP2012162725A (ja) フィルム状接着剤、接着シート、半導体装置、及び、半導体装置の製造方法
WO2010032529A1 (ja) 半導体装置及びその製造方法
JP5098607B2 (ja) 半導体装置の製造方法
JP5251094B2 (ja) 半導体装置及びその製造方法
JP5092719B2 (ja) 半導体装置及びその製造方法
JP2009141008A (ja) 半導体装置及びその製造方法、並びに、感光性接着フィルム
JP2009141017A (ja) 半導体装置及びその製造方法
JP5428152B2 (ja) 接続構造体の製造方法
JP2009141016A (ja) 半導体装置の製造方法、感光性接着剤及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee