JP2002057251A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子１表面のスクライブライン上にあ
る位置合わせマークを透過性薄膜３（２）、５（２）で
覆うことにより、位置合わせマークの認識と薬液からの
保護とを両立させた半導体装置及びその製造方法の提供
する。 【解決手段】 一面に集積回路及び電極パッド２が形成
された半導体素子１と、半導体素子１上に設けた応力緩
衝層３と、応力緩衝層に設けた開口３（１）を通して電
極パッド１から応力緩衝層３上面まで延びるリード配線
部４と、応力緩衝層３上面のリード配線部４上に配置し
た外部電極５と、外部電極５の配置部分を除いた応力緩
衝層３上及び各導電部分４上に設けた導体部保護層５と
を有する半導体装置であり、導体部保護層５は、端面が
半導体素子１の端面と同一面まで延長された端部領域７
を有し、端部領域７の厚さがそれ以外の領域の厚さより
も薄く形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、半導体素子上に応力緩衝層
と半導体保護層とを有し、それらの層の端部領域の厚さ
が他の領域の厚さよりも薄く、少なくとも半導体保護層
の端面が半導体素子の端面と同一面にあってそれらの端
面が外部に露出している半導体装置及びその製造方法に
関する。

【０００２】

【従来の技術】近年、各種の電子デバイスにおいては、
小型化や高性能化の要求が高まり、それらの要求に伴っ
て電子デバイスに用いられる半導体装置についても、高
度の集積回路化や高密度実装化とともに、情報処理速度
の高速化が要求されるようになってきている。すなわ
ち、これらの要求に対応して、半導体装置は、実装密度
を向上させるためにピン挿入型から表面実装型へ移行し
つつあり、また、多ピン化への対応のために、ＤＩＰ
（ｄｕａｌ ｉｎｌｉｎｅ ｐａｃｋａｇｅ）からＱＦ
Ｐ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）やＰＧＡ
（ｐｉｎ ｇｒｉｄ ａｒｒａｙ）等の各種パッケージ
が開発されるようになった。

【０００３】しかしながら、ＱＦＰは、パッケージの周
辺部に、実装基板との接続を行う接続リードが集中して
おり、接続リード自体が細くて変形し易いものであるた
め、多ピン化が進むに従って実装が困難になりつつあ
る。また、ＰＧＡは、実装基板と接続するための端子が
細長く、かなりの数の端子が集中配置されているため、
特性上情報の高速処理を行うことが難しく、しかも、ピ
ン挿入型であるため、表面実装ができず、高密度実装に
おいて不利になっている。

【０００４】最近になって、これらのパッケージが有す
る各種の課題を解決し、情報の高速処理に対応可能な半
導体装置を実現するために、半導体素子と配線回路部を
形成した基板との間に応力緩衝層を配置し、配線回路部
が形成された基板の実装基板面側に外部端子となるバン
プ電極を備えたＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａ
ｙ）パッケージが開発され、その内容が米国特許第５１
４８２６５号明細書に開示されている。この米国特許第
５１４８２６５号明細書に開示のパッケージは、実装基
板と接続する端子がボール状の半田であるので、ＱＦＰ
のように接続リードに変形が生じることはなく、実装面
全体に端子が分散配置されていることから端子間のピッ
チが大きくなり、表面実装を行うことが容易になる。ま
た、ＰＧＡに比べても、外部端子となるバンプ電極の長
さが短いため、インダクタンス成分が小さくなり、情報
処理速度を速め、情報の高速処理が可能になるものであ
る。

【０００５】一方、近年においては、携帯情報端末機器
が普及するのに伴い、半導体装置の小型化や高密度実装
化の要求が高まっている。このため、最近では、パッケ
ージサイズがチップとほぼ同じ大きさのＣＳＰ（Ｃｈｉ
ｐ ｓｃａｌｅ ｐａｃｋａｇｅ）が開発されており、
例えば、日経ＢＰ社発行（１９９８年２月）の「日経マ
イクロデバイス」（ｐｐ３８〜６４）には、種々のタイ
プのＣＳＰが開示されている。ここに開示されているＣ
ＳＰは、配線層が形成されたポリイミドやセラミック基
板上に、個片に切断された半導体素子を接着した後で、
配線層と半導体素子とをワイヤボンディングやシングル
ポイントボンディング、ギャングボンディング、バンプ
ボンディング等の手段によって電気的に接続し、それら
の接続部を樹脂封止し、最後に半田バンプ等の外部端子
を形成することによって製造されるものである。

【０００６】また、特開平９−２３２２５６号公報や特
開平１０−２７８２７号公報には、このＣＳＰを大量生
産するための製造方法についての開示がある。これらの
製造方法は、半導体ウェハ上にバンプを形成し、配線基
板をこのバンプを介して電気的に接続した後で、接続部
分を樹脂封止し、配線基板上に外部電極を形成し、最後
に半導体ウェハを個片に切断することにより個々の半導
体装置を製造しているものである。さらに、日経ＢＰ社
発行（１９９８年４月）の「日経マイクロデバイス」
（ｐｐ１６４〜１６７）には、別のＣＳＰを大量生産す
るための製造方法についての開示がある。この製造方法
は、半導体ウェハ上にメッキによりバンプを形成し、バ
ンプ以外の部分を樹脂封止し、前記バンプ部分に外部電
極を形成した後で、半導体ウェハを個片に切断して個々
の半導体装置を製造している。この他にも、特開平１０
−９２８６５号公報には、外部電極と半導体素子との間
に応力を緩衝する樹脂層を備えたタイプの半導体装置に
ついて開示されているもので、この半導体装置は、半導
体ウェハ単位で一括して加工した後で、最後に半導体ウ
ェハを個片化することによって個々の半導体装置を製造
している。

【０００７】

【発明が解決しようとする課題】前記半導体装置のよう
に、半導体ウエハ単位で一括して樹脂層や外部電極等を
形成した後で、半導体ウエハを切断し個片化し、個々の
半導体装置を製造しているタイプのものは、半導体ウェ
ハの全面を樹脂で封止しているため、回路形成のために
用いた位置合わせマークが樹脂層によって覆い隠されて
しまい、半導体ウェハを切断して個片化する際に、位置
合わせマークをダイシング位置合わせマークとして用い
ることができないものである。

【０００８】このような不都合を解決するために、特開
２０００−４０６７６号公報においては、ポリイミド樹
脂等で前記封止用樹脂をマスクし、位置合わせマークを
露出するようにした手段が開示されている。しかしなが
ら、この手段においては、封止用樹脂をマスクする処理
工程等が新たに付加されるため、全体の製造工程数が増
加することになり、その分、コストアップにつながるこ
とになる。また、位置合わせマークをそのまま露出させ
るようにした場合には、その後の各種の薬液を使用する
処理工程において、位置合わせマークが劣化したり、剥
離したりすることがないように、薬液等を考慮しなけれ
ばならなくなる。

【０００９】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、半導体素子表面のスクラ
イブライン上にある位置合わせマークを透過性薄膜で覆
うことにより、位置合わせマークの認識と薬液からの保
護とを両立させた半導体装置及びその製造方法の提供す
ることにある。

【００１０】

【課題を解決するための手段】前記目的を達成するため
に、本発明による半導体装置は、一面に集積回路及び電
極パッドが形成された半導体素子と、半導体素子上に設
けた応力緩衝層と、応力緩衝層に設けた開口を通して電
極パッドから応力緩衝層上面まで延びるリード配線部
と、応力緩衝層上面のリード配線部上に配置した外部電
極と、外部電極の配置部分を除いた応力緩衝層上及び各
導電部分上に設けた導体部保護層とを有するものであっ
て、導体部保護層は、端面が半導体素子の端面と同一面
まで延長された端部領域を有し、端部領域の厚さがそれ
以外の領域の厚さよりも薄く形成された手段を具備す
る。

【００１１】前記目的を達成するために、本発明による
半導体装置は、一面に集積回路及び電極パッドが形成さ
れた半導体素子と、半導体素子上に設けた応力緩衝層
と、応力緩衝層に設けた開口を通して電極パッドから応
力緩衝層上面まで延びるリード配線部と、応力緩衝層上
面のリード配線部上に配置した外部電極と、外部電極の
配置部分を除いた応力緩衝層上及び各導電部分上に設け
た導体部保護層とを有するものであって、応力緩衝層及
び導体部保護層は、端面がそれぞれ半導体素子の端面と
同一面まで延長された端部領域を有し、各端部領域の厚
さがそれ以外の領域の厚さよりも薄く形成された手段を
具備する。

【００１２】前記目的を達成するために、本発明による
半導体装置は、一面に集積回路及び電極パッドが形成さ
れた半導体素子と、半導体素子上に設けた半導体素子保
護層と、半導体素子保護層に設けた第１開口を通して電
極パッドから半導体素子保護層上面まで延びる第１リー
ド配線部と、半導体素子保護層及び第１リード配線部上
に設けた応力緩衝層と、応力緩衝層に設けた第２開口を
通して第１リード配線部から応力緩衝層上面まで延びる
第２リード配線部と、応力緩衝層上面の第２リード配線
部上に配置した外部電極と、外部電極の配置部分を除い
た応力緩衝層上及び第２リード配線部上に設けた導体部
保護層とを有するものであって、導体部保護層は、端面
が半導体素子の端面と同一面まで延長された端部領域を
有し、端部領域の厚さがそれ以外の領域の厚さよりも薄
く形成された手段を具備する。

【００１３】前記目的を達成するために、本発明による
半導体装置は、一面に集積回路及び電極パッドが形成さ
れた半導体素子と、半導体素子上に設けた半導体素子保
護層と、半導体素子保護層に設けた第１開口を通して電
極パッドから半導体素子保護層上面まで延びる第１リー
ド配線部と、半導体素子保護層及び第１リード配線部上
に設けた応力緩衝層と、応力緩衝層に設けた第２開口を
通して第１リード配線部から応力緩衝層上面まで延びる
第２リード配線部と、応力緩衝層上面の第２リード配線
部上に配置した外部電極と、外部電極の配置部分を除い
た応力緩衝層上及び第２リード配線部上に設けた導体部
保護層とを有するものであって、応力緩衝層及び導体部
保護層は、端面がそれぞれ半導体素子の端面と同一面ま
で延長された端部領域を有し、各端部領域の厚さがそれ
以外の領域の厚さよりも薄く形成された手段を具備す
る。

【００１４】前記目的を達成するために、本発明による
半導体装置は、一面に集積回路及び電極パッドが形成さ
れた半導体素子と、半導体素子上に設けた半導体素子保
護層と、半導体素子保護層上に設けたに応力緩衝層と、
半導体素子保護層に設けた第１開口及び応力緩衝層に設
けた第２開口を通して電極パッドから半導体素子保護層
上を通り応力緩衝層上面まで延びるリード配線部と、応
力緩衝層上面のリード配線部上に配置した外部電極と、
外部電極の配置部分を除いた応力緩衝層上及びリード配
線部上に設けた導体部保護層とを有するものであって、
応力緩衝層及び導体部保護層は、端面がそれぞれ半導体
素子の端面と同一面まで延長された端部領域を有し、各
端部領域の厚さがそれ以外の領域の厚さよりも薄く形成
された手段を具備する。

【００１５】前記目的を達成するために、本発明による
半導体装置は、一面に集積回路及び電極パッドが形成さ
れた半導体素子と、半導体素子上に設けた半導体素子保
護層と、半導体素子保護層上に設けたに応力緩衝層と、
半導体素子保護層に設けた第１開口及び応力緩衝層に設
けた第２開口を通して電極パッドから半導体素子保護層
上を通り応力緩衝層上面まで延びるリード配線部と、応
力緩衝層上面のリード配線部上に配置した外部電極と、
外部電極の配置部分を除いた応力緩衝層上及びリード配
線部上に設けた導体部保護層とを有するものであって、
導体部保護層は、端面が半導体素子の端面と同一面まで
延長された端部領域を有し、端部領域の厚さがそれ以外
の領域の厚さよりも薄く形成された手段を具備する。

【００１６】また、前記目的を達成するために、本発明
による半導体装置の製造方法は、半導体ウエハの回路形
成面に集積回路及び電極パッドを有する複数の半導体素
子を形成する第１工程と、複数の半導体素子上に応力緩
衝層を形成する第２工程と、応力緩衝層の電極パッド上
に開口を形成するとともに、半導体ウェハの切断用スク
ライブライン上の応力緩衝層の端部領域にスクライブラ
インの幅より広い溝部を形成する第３工程と、開口を通
して電極パッドから応力緩衝層上に至るリード配線部を
形成する第４工程と、応力緩衝層及びリード配線部を覆
うとともに、応力緩衝層及びリード配線部上に外部電極
接続用窓部を有し、かつ、応力緩衝層に形成した溝部の
位置に対応した位置に他の領域の厚みよりも薄くした第
２溝部を有する導体部保護層を形成する第５工程と、導
体部保護層の外部電極接続用窓部に外部電極を形成する
第６工程と、複数の最小単位の半導体装置を得るために
半導体ウエハを切断用スクライブラインに沿って切断す
る第７工程とを経て半導体装置を製造する手段を具備す
る。

【００１７】前記目的を達成するために、本発明による
半導体装置の製造方法は、半導体ウエハの回路形成面に
集積回路及び電極パッドを有する複数の半導体素子を形
成する第１工程と、電極パッド上に開口を有する応力緩
衝層を複数の半導体素子上に形成する第２工程と、半導
体ウェハの切断用スクライブライン上の応力緩衝層の端
部領域にスクライブラインの幅より広い溝部を形成する
第３工程と、開口を通して電極パッドから応力緩衝層上
に至るリード配線部を形成する第４工程と、応力緩衝層
及びリード配線部を覆うとともに、応力緩衝層及びリー
ド配線部上に外部電極接続用窓部を有し、かつ、応力緩
衝層に形成した溝部の位置に対応した位置に他の領域の
厚みよりも薄くした第２溝部を有する導体部保護層を形
成する第５工程と、導体部保護層の外部電極接続用窓部
に外部電極を形成する第６工程と、複数の最小単位の半
導体装置を得るために半導体ウエハを切断用スクライブ
ラインに沿って切断する第７工程とを経て半導体装置を
製造する手段を具備する。

【００１８】前記目的を達成するために、本発明による
半導体装置の製造方法は、半導体ウエハの回路形成面に
集積回路及び電極パッドを有する複数の半導体素子を形
成する第１工程と、電極パッド上に第１開口を有すると
ともに、半導体ウェハの切断用スクライブライン上の端
部領域にスクライブラインの幅より広い半導体素子露出
部を有する半導体素子保護層を複数の半導体素子上に形
成する第２工程と、第１開口を通して電極パッドから半
導体素子保護層上に至る第１リード配線部を形成する第
３工程と、半導体素子保護層上に応力緩衝層を形成する
第４工程と、応力緩衝層に第２開口を形成するととも
に、半導体ウェハの切断用スクライブライン上の応力緩
衝層の端部領域にスクライブラインの幅より広い溝部を
形成する第５工程と、第２開口を通して第１リード配線
部から応力緩衝層上に至る第２リード配線部を形成する
第６工程と、応力緩衝層及び第２リード配線部を覆うと
ともに、第２リード配線部上に外部電極接続用窓部を有
し、かつ、応力緩衝層に形成した溝部の位置に対応した
位置に他の領域の厚みよりも薄くした第２溝部を有する
導体部保護層を形成する第７工程と、導体部保護層の外
部電極接続用窓部に外部電極を形成する第８工程と、複
数の最小単位の半導体装置を得るために半導体ウエハを
切断用スクライブラインに沿って切断する第９工程とを
経て半導体装置を製造する手段を具備する。

【００１９】前記各手段によれば、半導体ウェハの切断
用スクライブライン上の端部領域に形成される導体部保
護層、または、同端部領域に形成される応力緩衝層及び
導体部保護層は、いずれも端部領域の厚さがそれ以外の
領域の厚さよりも薄く形成するとともに、その端面が半
導体素子の端面と同一面まで延長されて外部に露出させ
るように形成し、半導体素子表面のスクライブライン上
にある位置合わせマークを透過特性を有する導体部保護
層、または、応力緩衝層及び導体部保護層の各薄膜で覆
うようにしているので、半導体ウエハを切断用スクライ
ブラインに沿って切断する際に、位置合わせマークを確
実に認識しながら切断することができるとともに、半導
体ウエハの処理時に薬液によって位置合わせマークが劣
化したり、剥離したりすることがなくなって、使用する
薬液に対する自由度が拡がり、位置合わせマークの認識
と保護を両立させることができる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【００２１】図１は、本発明の第１の実施の形態に係わ
る半導体装置であって、その要部構成を示す断面図であ
る。

【００２２】図１において、１は半導体素子、２は電極
パッド、３は応力緩衝層、３（１）は応力緩衝層３に設
けた開口、３（２）は応力緩衝層３に設けた溝部、４は
リード配線部、５は導体部保護層、５（１）は導体部保
護層５に設けた複数の窓部、５（２）は導体部保護層５
に設けた溝部、６は外部電極、７は端部領域である。

【００２３】そして、半導体素子１は、一面に電極パッ
ド２や図示されていない集積回路部を形成配置される。
応力緩衝層３は、半導体素子１の一面に形成され、電極
パッド２上に開口３（１）が設けられ、後述する端部領
域７に溝部３（２）が設けられる。リード配線部４は、
電極パッド２上から開口３（１）を通して応力緩衝層３
上の一部に至る範囲に形成される。導体部保護層５は、
リード配線部４上を含む応力緩衝層３上に形成され、リ
ード配線部４上の一部に複数の窓部５（１）が設けら
れ、後述する端部領域７に溝部５（２）が設けられる。
外部電極６は、各窓部５（１）を通してリード配線部４
上に配置形成される。端部領域７は、半導体素子１、応
力緩衝層３、導体部保護層５の各端部領域を形成するも
ので、端部領域７における応力緩衝層３及び導体部保護
層５は、溝部３（２）、５（２）の形成により、この部
分の厚さがそれ以外の部分の厚さよりも薄くなるように
形成され、半導体素子１、応力緩衝層３、導体部保護層
５の各端面は、同一面上にあってそれぞれ外部に露出す
るように形成されている。

【００２４】ここで、第１の実施の形態による半導体装
置を製造方法について述べる。この半導体装置は、半導
体ウエハ（図示なし）の切り出しによって複数個の半導
体装置が同時に製造されるもので、半導体ウエハは、切
断部となるスクライブラインの交差部分に位置合わせマ
ーク（同じく図示なし）が形成され、その位置合わせマ
ークで囲まれた半導体ウエハの一面にそれぞれ半導体装
置を形成した後、半導体ウエハを位置合わせマークに沿
って切断することにより、複数個の半導体装置が製造さ
れるものである。

【００２５】始めに、シリコン（Ｓｉ）からなる半導体
ウエハの一面に、スクライブラインの交差部分となるア
ルミニウム（Ａｌ）の位置合わせマークを形成し、位置
合わせマークで囲まれた領域内にそれぞれアルミニウム
（Ａｌ）の電極パッド２を形成するとともに、集積回路
部（図示ない）を形成配置する。

【００２６】次に、位置合わせマークや電極パッド２等
を形成した半導体ウエハの一面に、エポキシ樹脂とオル
ソクレゾールノボラック型硬化剤とアクリルゴムとシリ
カフィラとからなる厚さが１００μｍで、硬化後の室温
の弾性率が３０００ＭＰａの未硬化のドライフィルムを
ロールラミネータを用い、温度１５０℃の環境下で接着
させ、接着させたドライフィルムを温度１５０℃で１時
間加熱硬化することにより応力緩衝層３を形成する。

【００２７】次いで、炭酸ガスレーザを用い、電極パッ
ド２上の応力緩衝層３に直径が約５０μｍの開口３
（１）を形成し、同時に、幅２００μｍのスクライブラ
イン上の応力緩衝層３に幅４００μｍの溝部３（２）を
形成し、溝部３（２）を通して半導体ウエハ上の位置合
わせマークを露出させる。このときの溝部３（２）の厚
さは約５μｍであり、溝部３（２）を通しての位置合わ
せマークに認識率は１００％である。

【００２８】続いて、酸素プラズマエッチングを実施
し、電極パッド２上にある応力緩衝層３の残渣を除去
し、併せて電極パッド２表面の酸化膜を除去した後、応
力緩衝層３の開口３（１）内及び応力緩衝層３上に、厚
さ５００Åのクローム（Ｃｒ）膜を蒸着し、その上に厚
さ０．５μｍの銅（Ｃｕ）膜を蒸着する。そして、この
蒸着膜上にネガ型感光性レジストをスピンコート塗布
し、プリベーク、露光、現像を行い、厚さが１５μｍの
レジスト配線パターンを形成する。形成した配線パター
ンの内部に電気メッキにより厚さ１０μｍの銅（Ｃｕ）
膜を形成し、その上に電気メッキにより厚さ２μｍのニ
ッケル（Ｎｉ）膜を形成する。この後、レジストを剥離
液を用いて剥離し、蒸着膜中の銅（Ｃｕ）膜を過硫酸ア
ンモニウム／硫酸系水溶液によりエッチングし、さらに
蒸着膜中のクローム（Ｃｒ）膜を過マンガン酸カリウム
系水溶液でエッチングし、リード配線部４を形成する。

【００２９】次に、リード配線部４上を含む応力緩衝層
３上に、スクリーン印刷によって感光性ソルダーレジス
トワニスを塗布し、塗布膜を温度８０℃で２０分間乾燥
した後、所定のパターンを用いて、露光、現像を行い、
温度１５０℃で１時間加熱硬化させることにより、リー
ド配線部４上の一部に複数の窓部５（１）を有し、スク
ライブライン上に溝部５（２）を有する導体部保護層５
を形成する。このときの応力緩衝層３の溝部３（２）の
厚さ及び導体部保護層５の溝部５（２）の厚さは約７μ
ｍ及び５μｍであり、溝部３（２）、５（２）を通して
の位置合わせマークに認識率は１００％である。

【００３０】次いで、窓部５（１）を通して露出したリ
ード配線部４のニッケル（Ｎｉ）膜上に置換メッキによ
り厚さ０．１μｍの金（Ａｕ）メッキ膜を形成する。こ
の後、メタルマスクを用いて金（Ａｕ）メッキ膜にフラ
ックスを塗布し、直径が約０．３５ｍｍのＳｎ−Ａｇ−
Ｃｕ系の半田ボールを載せ、その半田ボールを赤外線リ
フロー炉を用いて温度２６０℃で１０秒間加熱し、外部
電極６を形成する。

【００３１】最後に、半導体チップに形成されている位
置合わせマークを透過確認しながら、半導体チップをス
クライブラインに沿って厚さ０．２ｍｍのダイシングソ
ーにより切断し、複数の半導体装置を得ている。

【００３２】このような製造方法によって製造した第１
の実施の形態による半導体装置は、ダイシング直後に外
観検査したところ、パッケージ不良の発生度合いは皆無
であった。また、この半導体装置は、端部領域７のスク
ライブライン上にそれぞれ溝部３（２）、５（２）を形
成し、薄膜状態の応力緩和層３と導体部保護層５とを残
留させることにより、位置合わせマークの認識率を１０
０％にした状態で、位置合わせマークをその後の処理時
に用いる薬液によって剥離されるのを防ぐことができる
ものである。

【００３３】次に、図２は、本発明の第２の実施の形態
に係わる半導体装置であって、その要部構成を示す断面
図である。

【００３４】図２において、図１に示された構成要素と
同じ構成要素については同じ符号をつけている。

【００３５】前記第１の実施の形態の半導体装置（以
下、第１実施形態の装置という）と、この第２の実施の
形態の半導体装置（以下、第２実施形態の装置という）
との構成の違いは、端部領域７における応力緩衝層３の
溝部３（２）の構成に関して、第１実施形態の装置が厚
さ数μｍの薄膜部分からなっているのに対し、第２実施
形態の装置が厚さゼロの部分からなっている点だけであ
って、その他に、第１実施形態の装置と第２実施形態の
装置との間に構成上の相違はない。このため、第２実施
形態の装置の構成については、これ以上の説明を省略す
る。

【００３６】また、第２実施形態の装置の製造方法につ
いては、第１実施形態の装置の製造方法と同じであるの
で、第２実施形態の装置の製造方法についてもその説明
を省略する。

【００３７】このような製造方法によって製造した第２
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、やはりパッケージ不良の発生度合いは皆無であっ
た。また、この第２実施形態の装置は、端部領域７のス
クライブライン上に溝部５（２）を形成し、薄膜状態の
導体部保護層５だけを残留させることにより、位置合わ
せマークの認識率を１００％にした状態で、位置合わせ
マークをその後の処理時に用いる薬液によって剥離され
るのを防ぐことができる。

【００３８】次いで、図３は、本発明の第３の実施の形
態に係わる半導体装置であって、その要部構成を示す断
面図である。

【００３９】図３において、図１に示された構成要素と
同じ構成要素については同じ符号をつけている。

【００４０】前記第１の実施の形態の半導体装置（以
下、再び第１実施形態の装置という）と、この第３の実
施の形態の半導体装置（以下、第３実施形態の装置とい
う）との構成の違いは、応力緩衝層３の開口３（１）の
構成に関して、第１実施形態の装置が比較的傾斜が急な
立上り部を有しているのに対し、第３実施形態の装置が
比較的傾斜が緩やかな立上り部（テーパー状の立上り
部）を有している点だけであって、その他に、第１実施
形態の装置と第３実施形態の装置との間に構成上の相違
はない。このため、第３実施形態の装置の構成について
は、これ以上の説明を省略する。

【００４１】また、第３実施形態の装置の製造方法と第
１実施形態の装置の製造方法については、応力緩衝層３
の製造過程が、第３実施形態の装置の製造方法と第１実
施形態の装置の製造方法との間に違いがある。このた
め、第３実施形態の装置の製造方法においては、主とし
て応力緩衝層３の製造過程について説明する。

【００４２】位置合わせマークや電極パッド２等を形成
した半導体ウエハの一面に、マスク印刷法を用いて、傾
斜が緩やかな立上り部を有する開口３（１）を有する応
力緩衝層３を形成する。このとき、マスク印刷法に使用
する印刷用マスクは、プリント配線板において半田ペー
スト印刷等に使用する印刷用マスクと同じ構造のもので
あって、印刷は、半導体ウェハのパターンと印刷用マス
クとを位置合わせ状態で密着させ、その状態でスキージ
印刷をするいわゆるコンタクト印刷である。印刷時に
は、第一スキージで印刷用マスクのスキージ面全体をペ
ーストでコーティングし、第二スキージで印刷用マスク
の開口部を充填し、かつ、余分なペーストを除去した
後、印刷用マスクを半導体ウェハ上から取り除き、マス
ク印刷が完了する。その後、ペーストを印刷塗布した半
導体ウェハをホットプレートや加熱炉を用いて段階的に
加熱し、印刷塗布したペーストを硬化させ、開口３
（１）を有する応力緩衝層３を形成する。

【００４３】このとき、応力緩衝層３の形成に用いる材
料は、ペースト状のポリイミド材料であり、印刷塗布さ
れた後で加熱することにより硬化するものである。この
ペーストは、ペースト状のポリイミド及びその中に分散
した多数のポリイミドの微小粒子からなっており、この
ポリイミド微小粒子は、液状ポリイミドと同じ材料が硬
化したものであるので、液状ポリイミドが硬化した際に
は、一種類の材料からなる均一な応力緩衝層３を形成す
ることができる。また、液状ポリイミド中にポリイミド
微小粒子を分散させれば、材料の粘弾特性を調整するこ
とが可能となるため、印刷塗布特性が良好なペーストの
使用が可能になるものである。市販されているこのよう
な材料は、粘度が５３０Ｐａ・ｓ、チキソトロピー係数
が２．８であり、印刷塗布特性が良好なものである。こ
のような材料を用いると、濡れ広がりが小さくなり、図
３に示すような開口３（１）を有する応力緩衝層３を形
成することが可能となる。なお、応力緩衝層３は、１回
のマスク印刷によって必要な膜厚のものが得られない場
合、印刷塗布及び塗布材料の硬化を複数回繰り返すこと
によって所定の膜厚のものを得ることができる。

【００４４】この応力緩衝層３が形成された後、個々の
半導体装置が得られるまでの第３実施形態の装置におけ
る各製造過程は、前述した第１実施形態の装置の製造方
法における同製造過程と同じであるので、第３実施形態
の装置の製造方法についてはこれ以上の説明を省略す
る。

【００４５】このような製造方法によって製造した第３
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、同様にパッケージ不良の発生度合いは皆無であっ
た。また、第３実施形態の装置においても、端部領域７
のスクライブライン上にそれぞれ溝部３（２）、５
（２）を形成し、薄膜状態の応力緩和層３と導体部保護
層５とを残留させることにより、位置合わせマークの認
識率を１００％にした状態で、位置合わせマークをその
後の処理時に用いる薬液によって剥離されるのを防ぐこ
とができる。

【００４６】続く、図４は、本発明の第４の実施の形態
に係わる半導体装置であって、その要部構成を示す断面
図である。

【００４７】図４において、図３に示された構成要素と
同じ構成要素については同じ符号をつけている。

【００４８】前記第３の実施の形態の半導体装置（以
下、再び第３実施形態の装置という）と、この第４の実
施の形態の半導体装置（以下、第４実施形態の装置とい
う）との構成の違いは、応力緩衝層３における端部領域
７の近傍の厚みの変化状態に関して、第３実施形態が急
峻な立下り部を経て溝部３（２）に達する変化状態であ
るのに対し、第４実施形態の装置が緩やかな立下り部
（テーパー状の立下り部）溝部３（２）に達する変化状
態である点だけであって、その他に、第３実施形態の装
置と第４実施形態の装置との間に構成上の相違はない。
このため、第４実施形態の装置の構成については、これ
以上の説明を省略する。

【００４９】また、第４実施形態の装置の製造方法につ
いては、第３実施形態の装置の製造方法と同じであるの
で、第４実施形態の装置の製造方法についてもその説明
を省略する。

【００５０】このような製造方法によって製造した第４
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、同様にパッケージ不良の発生度合いは皆無であっ
た。また、第４実施形態の装置においても、端部領域７
のスクライブライン上にそれぞれ溝部３（２）、５
（２）を形成し、薄膜状態の応力緩和層３と導体部保護
層５とを残留させることにより、位置合わせマークの認
識率を１００％にした状態で、位置合わせマークをその
後の処理時に用いる薬液によって剥離されるのを防ぐこ
とができる。

【００５１】続いて、図５は、本発明の第５の実施の形
態に係わる半導体装置であって、その要部構成を示す断
面図である。

【００５２】図５において、図３に示された構成要素と
同じ構成要素については同じ符号をつけている。

【００５３】前記第３の実施の形態の半導体装置（以
下、再び第３実施形態の装置という）と、この第５の実
施の形態の半導体装置（以下、第５実施形態の装置とい
う）との構成の違いは、端部領域７における応力緩衝層
３の溝部３（２）の構成に関して、第３実施形態の装置
が厚さ数μｍの薄膜部分からなっているのに対し、第５
実施形態の装置が厚さゼロの部分からなっている点だけ
であって、その他に、第３実施形態の装置と第５実施形
態の装置との間に構成上の相違はない。このため、第５
実施形態の装置の構成については、これ以上の説明を省
略する。

【００５４】また、第５実施形態の装置の製造方法につ
いては、第３実施形態の装置の製造方法と同じであるの
で、第５実施形態の装置の製造方法についてもその説明
を省略する。

【００５５】このような製造方法によって製造した第５
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、同様にパッケージ不良の発生度合いは皆無であっ
た。また、第５実施形態の装置においても、端部領域７
のスクライブライン上に溝部５（２）を形成し、薄膜状
態の導体部保護層５だけを残留させることにより、位置
合わせマークの認識率を１００％にした状態で、位置合
わせマークをその後の処理時に用いる薬液によって剥離
されるのを防ぐことができる。

【００５６】次に、図６は、本発明の第６の実施の形態
に係わる半導体装置であって、その要部構成を示す断面
図である。

【００５７】図６において、図４に示された構成要素と
同じ構成要素については同じ符号をつけている。

【００５８】前記第４の実施の形態の半導体装置（以
下、再び第４実施形態の装置という）と、この第６の実
施の形態の半導体装置（以下、第６実施形態の装置とい
う）との構成の違いは、端部領域７における応力緩衝層
３の溝部３（２）の構成に関して、第４実施形態の装置
が厚さ数μｍの薄膜部分からなっているのに対し、第６
実施形態の装置が厚さゼロの部分からなっている点だけ
であって、その他に、第４実施形態の装置と第６実施形
態の装置との間に構成上の相違はない。このため、第６
実施形態の装置の構成については、これ以上の説明を省
略する。

【００５９】また、第６実施形態の装置の製造方法につ
いては、第４実施形態の装置の製造方法と同じであるの
で、第６実施形態の装置の製造方法についてもその説明
を省略する。

【００６０】このような製造方法によって製造した第６
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、同様にパッケージ不良の発生度合いは皆無であっ
た。また、第６実施形態の装置においても、端部領域７
のスクライブライン上に溝部５（２）を形成し、薄膜状
態の導体部保護層５だけを残留させることにより、位置
合わせマークの認識率を１００％にした状態で、位置合
わせマークをその後の処理時に用いる薬液によって剥離
されるのを防ぐことができる。

【００６１】次いで、図７は、本発明の第７の実施の形
態に係わる半導体装置であって、その要部構成を示す断
面図である。

【００６２】図７において、３（３）は応力緩衝層３に
設けた接続開口（第２開口）、４はリード配線部（第２
リード配線部）、８は半導体素子保護層、８（１）は半
導体素子保護層８に設けた開口（第１開口）、８（２）
は端部領域７に設けた半導体素子保護層８の切欠部、９
は補助リード配線部（第１リード配線部）であり、その
他に、図１に示された構成要素と同じ構成要素について
は同じ符号をつけている。

【００６３】そして、半導体素子保護層８は、電極パッ
ド２や図示されていない集積回路部を一面に形成配置さ
れた半導体素子１の同面に形成されるもので、電極パッ
ド２上に開口８（１）が設けられ、端部領域７に切欠部
８（２）が設けられる。補助リード配線部９は、電極パ
ッド２上から開口８（１）を通して半導体素子保護層８
上の一部に至る範囲に形成される。応力緩衝層３は、補
助リード配線部９上を含む半導体素子保護層８上に形成
されるもので、補助リード配線部９上の一部に複数の接
続開口３（３）が設けられ、端部領域７に溝部３（２）
が設けられる。リード配線部４は、補助リード配線部９
上から接続開口３（３）を通して応力緩衝層３上の一部
に至る範囲に形成される。導体部保護層５は、リード配
線部４上を含む応力緩衝層３上に形成され、リード配線
部４上の一部に複数の窓部５（１）が設けられ、端部領
域７に溝部５（２）が設けられる。外部電極６は、各窓
部５（１）を通してリード配線部４上に配置形成され
る。この場合においても、端部領域７は、半導体素子
１、応力緩衝層３、導体部保護層５の各端部領域を形成
するもので、端部領域７における応力緩衝層３及び導体
部保護層５は、溝部３（２）、５（２）の形成により、
この部分の厚さがそれ以外の部分の厚さよりも薄くなる
ように形成され、半導体素子１、応力緩衝層３、導体部
保護層５の各端面は、同一面上にあってそれぞれ外部に
露出するように形成されている。

【００６４】この第７の実施の形態による半導体装置を
製造方法について述べる。シリコン（Ｓｉ）からなる半
導体ウエハの一面に、スクライブラインの交差部分とな
るアルミニウム（Ａｌ）の位置合わせマークを形成し、
位置合わせマークで囲まれた領域内にそれぞれアルミニ
ウム（Ａｌ）の電極パッド２を形成するとともに、集積
回路部（図示ない）を形成配置する。

【００６５】次に、位置合わせマークや電極パッド２等
を形成した半導体ウエハの一面に、ネガ型感光性ポリイ
ミド樹脂をスピンコートにより塗布し、ホットプレート
上で温度７５℃で１０５秒間、それに続いて温度９０℃
で１０５秒間乾燥した後、所定のマスクを用いて露光
し、再びホットプレート上で温度１２５℃で６０秒間加
熱した後で現像した。この後、窒素（Ｎ₂ ）中で温度３
５０℃で６０分間加熱硬化し、電極パッド２上に開口８
（１）を有し、かつ、半導体素子１の端面から約１５０
μｍ内側までライン状に半導体素子１の表面を露出させ
た切欠部８（２）を有する半導体素子保護層８を形成す
る。

【００６６】次いで、アルゴン（Ａｒ）ガスを用いたス
パッタエッチングより、電極パッド２表面のアルミニウ
ム（Ａｌ）酸化膜を除去し、半導体素子保護層８及び電
極パッド２の露出部上に、厚さ５００Åのクローム（Ｃ
ｒ）膜をスパッタ蒸着し、その上に厚さ０．５μｍの銅
（Ｃｕ）膜をスパッタ蒸着して種膜を形成する。そし
て、この蒸着膜上にネガ型感光性レジストをスピンコー
ト塗布し、プリベーク、露光、現像を行い、厚さが１５
μｍのレジスト配線パターンを形成する。形成した配線
パターンの内部に電気メッキにより厚さ１０μｍの銅
（Ｃｕ）膜を形成して補助リード配線部９を形成する。

【００６７】続いて、エポキシ樹脂とオルソクレゾール
ノボラック型硬化剤とアクリル樹脂とポリアミドイミド
樹脂とシリカフィラとからなる厚さが１００μｍで、硬
化後の室温の弾性率が３０００ＭＰａの未硬化のドライ
フィルムをロールラミネータを用い、温度１８０℃の環
境下で接着させ、接着させたドライフィルムを温度２５
０℃で１時間加熱硬化することにより応力緩衝層３を形
成する。

【００６８】次に、炭酸ガスレーザを用い、補助リード
配線部９上の応力緩衝層３に直径が約５０μｍの接続開
口３（３）を形成し、同時に、幅２００μｍのスクライ
ブライン上の応力緩衝層３に幅４００μｍの溝部３
（２）を形成し、溝部３（２）を通して半導体ウエハ上
の位置合わせマークを露出させる。このときの溝部３
（２）の厚さは約７μｍであり、溝部３（２）を通して
の位置合わせマークに認識率は１００％である。

【００６９】次いで、アルゴン（Ａｒ）ガスによるスパ
ッタエッチングを実施し、応力緩衝層３の接続開口３
（３）内及び応力緩衝層３上に、厚さ５００Åのクロー
ム（Ｃｒ）膜を蒸着し、その上に厚さ０．５μｍの銅
（Ｃｕ）膜を蒸着する。そして、この蒸着膜上にネガ型
感光性レジストをスピンコート塗布し、プリベーク、露
光、現像を行い、厚さが１５μｍのレジスト配線パター
ンを形成する。形成した配線パターンの内部に電気メッ
キにより厚さ１０μｍの銅（Ｃｕ）膜を形成し、その上
に電気メッキにより厚さ２μｍのニッケル（Ｎｉ）膜を
形成する。この後、レジストを剥離液を用いて剥離し、
蒸着膜中の銅（Ｃｕ）膜を過硫酸アンモニウム／硫酸系
水溶液によりエッチングし、さらに蒸着膜中のクローム
（Ｃｒ）膜を過マンガン酸カリウム系水溶液でエッチン
グし、リード配線部４を形成する。

【００７０】続いて、リード配線部４上を含む応力緩衝
層３上に、スクリーン印刷によって感光性ソルダーレジ
ストワニスを塗布し、塗布膜を温度８０℃で２０分間乾
燥した後、所定のパターンを用いて、露光、現像を行
い、温度１５０℃で１時間加熱硬化させることにより、
リード配線部４上の一部に複数の窓部５（１）を有し、
スクライブライン上に溝部５（２）を有する導体部保護
層５を形成する。このときの応力緩衝層３の溝部３
（２）の厚さ及び導体部保護層５の溝部５（２）の厚さ
は約７μｍ及び１０μｍであり、溝部３（２）、５
（２）を通しての位置合わせマークに認識率は１００％
である。

【００７１】次に、窓部５（１）を通して露出したリー
ド配線部４のニッケル（Ｎｉ）膜上に置換メッキにより
厚さ０．１μｍの金（Ａｕ）メッキ膜を形成する。この
後、メタルマスクを用いて金（Ａｕ）メッキ膜にフラッ
クスを塗布し、直径が約０．３５ｍｍのＳｎ−Ａｇ−Ｃ
ｕ系の半田ボールを載せ、その半田ボールを赤外線リフ
ロー炉を用いて温度２６０℃で１０秒間加熱し、外部電
極６を形成する。

【００７２】最後に、半導体チップに形成されている位
置合わせマークを透過確認しながら、半導体チップをス
クライブラインに沿って厚さ０．２ｍｍのダイシングソ
ーにより切断し、複数の半導体装置を得ている。

【００７３】このような製造方法によって製造した第７
の実施の形態による半導体装置は、ダイシング直後に外
観検査したところ、同様にパッケージ不良の発生度合い
は皆無であった。また、第７の実施の形態による半導体
装置においては、端部領域７のスクライブライン上にそ
れぞれ溝部３（２）、５（２）を形成し、薄膜状態の応
力緩和層３と導体部保護層５とを残留させることによ
り、位置合わせマークの認識率を１００％にした状態
で、位置合わせマークをその後の処理時に用いる薬液に
よって剥離されるのを防ぐことができる。

【００７４】続く、図８は、本発明の第８の実施の形態
に係わる半導体装置であって、その要部構成を示す断面
図である。

【００７５】図８において、図７に示された構成要素と
同じ構成要素については同じ符号をつけている。

【００７６】前記第７の実施の形態の半導体装置（以
下、第７実施形態の装置という）と、この第８の実施の
形態の半導体装置（以下、第８実施形態の装置という）
との構成の違いは、端部領域７における応力緩衝層３の
溝部３（２）の構成に関して、第７実施形態の装置が厚
さ数μｍの薄膜部分からなっているのに対し、第８実施
形態の装置が厚さゼロの部分からなっている点だけであ
って、その他に、第７実施形態の装置と第８実施形態の
装置との間に構成上の相違はない。このため、第８実施
形態の装置の構成については、これ以上の説明を省略す
る。

【００７７】また、第８実施形態の装置の製造方法につ
いては、第７実施形態の装置の製造方法と同じであるの
で、第８実施形態の装置の製造方法についてもその説明
を省略する。

【００７８】このような製造方法によって製造した第８
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、やはりパッケージ不良の発生度合いは皆無であっ
た。また、この第８実施形態の装置は、端部領域７のス
クライブライン上に溝部５（２）を形成し、薄膜状態の
導体部保護層５だけを残留させることにより、位置合わ
せマークの認識率を１００％にした状態で、位置合わせ
マークをその後の処理時に用いる薬液によって剥離され
るのを防ぐことができる。

【００７９】続いて、図９は、本発明の第９の実施の形
態に係わる半導体装置であって、その要部構成を示す断
面図である。

【００８０】図９において、図３及び図７に示された構
成要素と同じ構成要素については同じ符号をつけてい
る。

【００８１】前記第３の実施の形態の半導体装置（以
下、再び第３実施形態の装置という）と、この第９の実
施の形態の半導体装置（以下、第９実施形態の装置とい
う）との構成の違いは、半導体素子保護層８と応力緩衝
層３の形成状態に関して、第３実施形態の装置が半導体
素子１の一面上に直接開口３（１）を有する応力緩衝層
３を配置形成しているのに対し、第９実施形態の装置が
半導体素子１の一面上に、開口８（１）を有する半導体
素子保護層８を介して開口３（１）を有する応力緩衝層
３を配置形成し、かつ、開口３（１）と開口８（１）を
電極パッド２上に形成している点だけであって、その他
に、第３実施形態の装置と第９実施形態の装置との間に
構成上の相違はない。このため、第９実施形態の装置の
構成については、これ以上の説明を省略する。

【００８２】また、第３実施形態の装置の製造方法と第
９実施形態の装置の製造方法については、第９実施形態
の装置の製造方法に第７実施形態の装置の製造方法に用
いられている半導体素子保護層８の製造過程が付加され
ている点おいて第３実施形態の装置の製造方法との間に
違いがある。このため、この第９実施形態の装置の製造
方法においては、主として半導体素子保護層８の製造過
程について説明する。

【００８３】位置合わせマークや電極パッド２等を形成
した半導体ウエハの一面に、ネガ型感光性ポリイミド樹
脂をスピンコートにより塗布し、ホットプレート上で温
度７５℃で１０５秒間、それに続いて温度９０℃で１０
５秒間乾燥した後、所定のマスクを用いて露光し、再び
ホットプレート上で温度１２５℃で６０秒間加熱した後
で現像した。この後、窒素（Ｎ₂ ）中で温度３５０℃で
６０分間加熱硬化し、電極パッド２上に開口８（１）を
有し、かつ、半導体素子１の端部領域７に半導体素子１
の表面を露出させた切欠部８（２）を有する半導体素子
保護層８を形成する。

【００８４】この半導体素子保護層８が形成された後、
マスク印刷法を用いて開口３（１）及び溝部３（２）を
有する応力緩衝層３を形成し、電極パッド２から２つの
開口８（１）、３（１）を通して応力緩衝層３上に至る
リード配線部４を形成し、リード配線部４上を含む応力
緩衝層３上に複数の窓部５（１）を有する導体保護層５
を形成し、各窓部５（１）領域に外部電極６を形成する
各製造過程は、前述した第３実施形態の装置の製造方法
における同製造過程と同じであるので、第９実施形態の
装置の製造方法についてはこれ以上の説明を省略する。

【００８５】このような製造方法によって製造した第９
実施形態の装置は、ダイシング直後に外観検査したとこ
ろ、同様にパッケージ不良の発生度合いは皆無であっ
た。また、第９実施形態の装置においても、端部領域７
のスクライブライン上にそれぞれ溝部３（２）、５
（２）を形成し、薄膜状態の応力緩和層３と導体部保護
層５とを残留させることにより、位置合わせマークの認
識率を１００％にした状態で、位置合わせマークをその
後の処理時に用いる薬液によって剥離されるのを防ぐこ
とができる。

【００８６】次に、図１０は、本発明の第１０の実施の
形態に係わる半導体装置であって、その要部構成を示す
断面図である。

【００８７】図１０において、図９に示された構成要素
と同じ構成要素については同じ符号をつけている。

【００８８】前記第９の実施の形態の半導体装置（以
下、再び第９実施形態の装置という）と、この第１０の
実施の形態の半導体装置（以下、第１０実施形態の装置
という）との構成の違いは、応力緩衝層３における端部
領域７の近傍の厚みの変化状態に関して、第９実施形態
が急峻な立下り部を経て溝部３（２）に達する変化状態
であるのに対し、第１０実施形態の装置が緩やかな立下
り部（テーパー状の立下り部）溝部３（２）に達する変
化状態である点だけであって、その他に、第９実施形態
の装置と第１０実施形態の装置との間に構成上の相違は
ない。このため、第１０実施形態の装置の構成について
は、これ以上の説明を省略する。

【００８９】また、第１０実施形態の装置の製造方法に
ついては、第９実施形態の装置の製造方法と同じである
ので、第１０実施形態の装置の製造方法についてもその
説明を省略する。

【００９０】このような製造方法によって製造した第１
０実施形態の装置は、ダイシング直後に外観検査したと
ころ、やはりパッケージ不良の発生度合いは皆無であっ
た。また、この第１０実施形態の装置は、端部領域７の
スクライブライン上にそれぞれ溝部３（２）、５（２）
を形成し、薄膜状態の応力緩和層３と導体部保護層５と
を残留させることにより、位置合わせマークの認識率を
１００％にした状態で、位置合わせマークをその後の処
理時に用いる薬液によって剥離されるのを防ぐことがで
きる。

【００９１】次いで、図１１は、本発明の第１１の実施
の形態に係わる半導体装置であって、その要部構成を示
す断面図である。

【００９２】図１１において、図９に示された構成要素
と同じ構成要素については同じ符号をつけている。

【００９３】前記第９の実施の形態の半導体装置（以
下、再び第９実施形態の装置という）と、この第１１の
実施の形態の半導体装置（以下、第１１実施形態の装置
という）との構成の違いは、端部領域７における応力緩
衝層３の溝部３（２）の構成に関して、第９実施形態の
装置が厚さ数μｍの薄膜部分からなっているのに対し、
第１１実施形態の装置が厚さゼロの部分からなっている
点だけであって、その他に、第９実施形態の装置と第１
１実施形態の装置との間に構成上の相違はない。このた
め、第１１実施形態の装置の構成については、これ以上
の説明を省略する。

【００９４】また、第１１実施形態の装置の製造方法に
ついては、第９実施形態の装置の製造方法と同じである
ので、第１１実施形態の装置の製造方法についてもその
説明を省略する。

【００９５】このような製造方法によって製造した第１
１実施形態の装置は、ダイシング直後に外観検査したと
ころ、やはりパッケージ不良の発生度合いは皆無であっ
た。また、この第１１実施形態の装置は、端部領域７の
スクライブライン上に溝部５（２）を形成し、薄膜状態
の導体部保護層５だけを残留させることにより、位置合
わせマークの認識率を１００％にした状態で、位置合わ
せマークをその後の処理時に用いる薬液によって剥離さ
れるのを防ぐことができる。

【００９６】次いで、図１２は、本発明の第１２の実施
の形態に係わる半導体装置であって、その要部構成を示
す断面図である。

【００９７】図１２において、図１０に示された構成要
素と同じ構成要素については同じ符号をつけている。

【００９８】前記第１０の実施の形態の半導体装置（以
下、再び第１０実施形態の装置という）と、この第１２
の実施の形態の半導体装置（以下、第１２実施形態の装
置という）との構成の違いは、端部領域７における応力
緩衝層３の溝部３（２）の構成に関して、第１０実施形
態の装置が厚さ数μｍの薄膜部分からなっているのに対
し、第１２実施形態の装置が厚さゼロの部分からなって
いる点だけであって、その他に、第１２実施形態の装置
と第１０実施形態の装置との間に構成上の相違はない。
このため、第１２実施形態の装置の構成については、こ
れ以上の説明を省略する。

【００９９】また、第１２実施形態の装置の製造方法に
ついては、第１０実施形態の装置の製造方法と同じであ
るので、第１２実施形態の装置の製造方法についてもそ
の説明を省略する。

【０１００】このような製造方法によって製造した第１
２実施形態の装置は、ダイシング直後に外観検査したと
ころ、やはりパッケージ不良の発生度合いは皆無であっ
た。また、この第１２実施形態の装置は、端部領域７の
スクライブライン上に導体部保護層５の溝部５（２）を
形成し、薄膜状態の導体部保護層５だけを残留させるこ
とにより、位置合わせマークの認識率を１００％にした
状態で、位置合わせマークをその後の処理時に用いる薬
液によって剥離されるのを防ぐことができる。

【０１０１】ところで、第７乃至第１２の実施の形態の
半導体装置に用いられる半導体素子保護層８は、使用可
能な材料として半導体素子１を外部環境に対して保護で
きるものであれば、前記の材料に限られるものではな
い。すなわち、使用可能な材料としては、ポリイミド、
ポリカーボネート、ポリエステル、ポリテトラフロロエ
チレン、ポリエチレン、ポリプロピレン、ポリビニリデ
ンフロリド、酢酸セルロース、ポリスルフォン、ポリア
クリロニトリル、ポリアミド、ポリアミドイミド、エポ
キシ、マレイミド、フェノール、シアネート、ポリオレ
フィン、ポリウレタン及びこれらの化合物を用いてもよ
く、これら化合物にアクリルゴム、シリコーンゴム、ニ
トリルブタジエンゴム等のゴム成分や、ポリイミドフィ
ラ等の有機化合物フィラやシリカなどの無機フィラを加
えた混合物を用いてもよい。さらに、これらの材料を含
んだ感光性材料を用いてもよい。

【０１０２】また、第１乃至第１２の実施の形態による
半導体装置に用いられる応力緩衝層３は、使用可能な材
料として応力を緩衝する必要があることから、低弾性樹
脂であることが好ましい。具体的には、フッ素ゴム、シ
リコーンゴム、フッ化シリコーンゴム、アクリルゴム、
水素化ニトリルゴム、エチレンプロピレンゴム、クロロ
スルホン化ポリスチレン、エピクロルヒドリンゴム、ブ
チルゴム、ウレタンゴムや、ポリカーボネート／アクリ
ロニトリルブタジエンスチレンアロイ、ポリシロキサン
ジメチレンテレフタレート／ポリエチレンテレフタレー
ト共重合ポリブチレンテレフタレート／ポリカーボネー
トアロイ、ポリテトラフルオロエチレン、フロリネイテ
ッドエチレンプロピレン、ポリアリレート、ポリアミド
／アクリロニトリルブタジエンスチレンアロイ、変性エ
ポキシ、変性ポリオレフィン、シロキサン変性ポリアミ
ドイミド等を挙げることができる。この他にも、エポキ
シ樹脂、不飽和ポリエステル樹脂、エポキシイソシアネ
ート樹脂、マレイミド樹脂、マレイミドエポキシ樹脂、
シアン酸エステル樹脂、シアン酸エステルエポキシ樹
脂、シアン酸エステルマレイミド樹脂、フェノール樹
脂、ジアリルフタレート樹脂、ウレタン樹脂、シアナミ
ド樹脂、マレイミドシアナミド樹脂等の各種熱硬化性樹
脂やこれらの樹脂を２種以上組み合わせた材料やこれら
の樹脂に無機フィラー等を配合した材料であってもよ
い。また、これらの樹脂に感光性を付与し、所定の露光
現像プロセスにより応力緩衝層３の形状をコントロール
することも可能である。

【０１０３】この場合、本発明の半導体装置について
は、応力緩衝層３の厚さと半導体素子１の大きさとを変
えたものを各種製造し、それらの半導体装置を実装基板
に搭載し、温度−５５℃乃至１２５℃の範囲において実
装信頼性の評価テスト行ったところ、応力緩衝層３の厚
さをｔ、半導体素子１の重心部から半導体素子１最外端
部までの距離をＲとしたとき、ｔとＲとの関係が、ｔ／
Ｒ≧０．０１の式を満たす場合に実装信頼性が良好にな
ることが判明している。

【０１０４】さらに、第１乃至第１２の実施の形態によ
る半導体装置に用いられるリード配線部４、９は、使用
材料として、金（Ａｕ）、銅（Ｃｕ）、アルミニウム
（Ａｌ）、及び、銅（Ｃｕ）やアルミニウム（Ａｌ）の
表面に金（Ａｕ）メッキを施したものを用いている。

【０１０５】また、第１乃至第１２の実施の形態による
半導体装置に用いられる導体部保護層５は、特に、使用
材料に制限がないが、エポキシ樹脂やポリイミド樹脂、
ポリアミド樹脂等の有機化合部に無機フィラが配合した
ものをスクリーン印刷等によってリード配線部４と外部
電極６との接続部分を除いたリード配線部４上を含む応
力緩衝層３上に形成するのが一般的である。その際、感
光性を付与した材料を付加させることも可能である。

【０１０６】さらに、第１乃至第１２の実施の形態によ
る半導体装置に用いられる外部電極６は、半導体装置を
搭載した基板に電気的に接続される導電体であることか
ら、使用材料として具体的に、錫（Ｓｎ）、亜鉛（Ｚ
ｎ）、鉛（Ｐｂ）を含んだ半田合金、銀（Ａｇ）、銅
（Ｃｕ）または金（Ａｕ）、あるいは半田合金、銀（Ａ
ｇ）、銅（Ｃｕ）を金（Ａｕ）で被覆し、ボール状に形
成したものを用いている。これらの材料以外において
も、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銅（Ｃ
ｕ）、白金（Ｐｔ）、チタン（Ｔｉ）等の金属、あるい
はこれらの金属を２種以上組み合わせた合金、もしくは
２層以上の多重膜として構成したものを用いるようにし
てもよい。

【０１０７】次に、前記第１乃至第１２の実施の形態の
半導体装置との特性の差を比較するために、別途、比較
例となる半導体装置を幾つか形成した。

【０１０８】図１３は、第１の比較例となる半導体装置
であって、その要部構成を示す断面図である。

【０１０９】図１３において、図３に示された構成要素
と同じ構成要素については同じ符号をつけている。

【０１１０】前記第３の実施の形態の半導体装置（以
下、再び第３実施形態の装置という）と、この第１比較
例の半導体装置（以下、第１比較例の装置という）との
構成の違いは、端部領域７における応力緩衝層３及び導
体部保護層５のの構成に関して、第３実施形態の装置が
それぞれ厚さ数μｍの薄膜部分からなる溝部３（２）及
び溝部５（２）を有し、半導体素子１の端面と溝部３
（２）及び溝部５（２）の各端面が同一面になるように
構成されているのに対し、第１比較例の装置がこのよう
な溝部３（２）及び溝部５（２）を具備しておらず、半
導体素子１の端面と応力緩衝層３及び導体部保護層５の
各端面が同一面になるように構成されている点だけであ
って、その他に、第３実施形態の装置と第１比較例の装
置との間に構成上の相違はない。このため、第１比較例
の装置の構成については、これ以上の説明を省略する。

【０１１１】この第１比較例の装置の製造方法について
述べると、始めに、シリコン（Ｓｉ）からなる半導体ウ
エハの一面に、スクライブラインの交差部分となるアル
ミニウム（Ａｌ）の位置合わせマークを形成し、位置合
わせマークで囲まれた領域内にそれぞれアルミニウム
（Ａｌ）の電極パッド２を形成するとともに、集積回路
部（図示ない）を形成配置する。

【０１１２】次に、位置合わせマークや電極パッド２等
を形成した半導体ウエハの一面に、エポキシ樹脂とオル
ソクレゾールノボラック型硬化剤とアクリルゴムとシリ
カフィラとからなる厚さが１００μｍで、硬化後の室温
の弾性率が３０００ＭＰａの未硬化のドライフィルムを
ロールラミネータを用い、温度１５０℃の環境下で接着
させ、接着させたドライフィルムを温度１５０℃で１時
間加熱硬化することにより応力緩衝層３を形成する。こ
の応力緩衝層３の形成時に、半導体ウエハの位置合わせ
マークを認識することができず、認識率は０％である。

【０１１３】次いで、酸素プラズマエッチングを実施
し、電極パッド２上にある応力緩衝層３の残渣を除去
し、併せて電極パッド２表面の酸化膜を除去した後、応
力緩衝層３の開口３（１）内及び応力緩衝層３上に、厚
さ５００Åのクローム（Ｃｒ）膜を蒸着し、その上に厚
さ０．５μｍの銅（Ｃｕ）膜を蒸着する。そして、この
蒸着膜上にネガ型感光性レジストをスピンコート塗布
し、プリベーク、露光、現像を行い、厚さが１５μｍの
レジスト配線パターンを形成する。形成した配線パター
ンの内部に電気メッキにより厚さ１０μｍの銅（Ｃｕ）
膜を形成し、その上に電気メッキにより厚さ２μｍのニ
ッケル（Ｎｉ）膜を形成する。この後、レジストを剥離
液を用いて剥離し、蒸着膜中の銅（Ｃｕ）膜を過硫酸ア
ンモニウム／硫酸系水溶液によりエッチングし、さらに
蒸着膜中のクローム（Ｃｒ）膜を過マンガン酸カリウム
系水溶液でエッチングし、リード配線部４を形成する。

【０１１４】続いて、リード配線部４上を含む応力緩衝
層３上に、スクリーン印刷によって感光性ソルダーレジ
ストワニスを塗布し、塗布膜を温度８０℃で２０分間乾
燥した後、所定のパターンを用いて、露光、現像を行
い、温度１５０℃で１時間加熱硬化させることにより、
リード配線部４上の一部に複数の窓部５（１）を有し、
スクライブライン上に溝部５（２）を有する導体部保護
層５を形成する。この導体部保護層５の形成時に、半導
体ウエハの位置合わせマークを認識することができず、
認識率は０％である。

【０１１５】次に、窓部５（１）を通して露出したリー
ド配線部４のニッケル（Ｎｉ）膜上に置換メッキにより
厚さ０．１μｍの金（Ａｕ）メッキ膜を形成する。この
後、メタルマスクを用いて金（Ａｕ）メッキ膜にフラッ
クスを塗布し、直径が約０．３５ｍｍのＳｎ−Ａｇ−Ｃ
ｕ系の半田ボールを載せ、その半田ボールを赤外線リフ
ロー炉を用いて温度２６０℃で１０秒間加熱し、外部電
極６を形成する。

【０１１６】最後に、半導体チップをスクライブライン
に沿って厚さ０．２ｍｍのダイシングソーにより切断
し、複数の半導体装置を得ている。

【０１１７】このような製造方法によって製造した第１
比較例による半導体装置は、ダイシング直後に外観検査
したところ、切断部分に多くの位置ずれが発生し、パッ
ケージ不良の発生度合いは１００％（全数不良）であっ
た。

【０１１８】次いで、図１４は、第２の比較例となる半
導体装置であって、その要部構成を示す断面図である。

【０１１９】図１４において、図６に示された構成要素
と同じ構成要素については同じ符号をつけている。

【０１２０】前記第６の実施の形態の半導体装置（以
下、再び第６実施形態の装置という）と、この第２比較
例の半導体装置（以下、第２比較例の装置という）との
構成の違いは、端部領域７における導体部保護層５の溝
部５（２）の構成に関して、第６実施形態の装置が厚さ
数μｍの薄膜部分からなり、半導体素子１の端面と溝部
５（２）の端面とが同一面になるように構成されている
のに対し、第２比較例の装置がこのような溝部５（２）
を具備しておらず、半導体素子１の端面と導体部保護層
５の各端面が同一面になるように構成されている点だけ
であって、その他に、第６実施形態の装置と第２比較例
の装置との間に構成上の相違はない。このため、第２比
較例の装置の構成についてはこれ以上の説明を省略す
る。

【０１２１】第２比較例の装置の製造方法は、第６の実
施の形態の装置の製造方法に比べ、スクリーン印刷によ
る導体部保護層５の形成時に、第６の実施の形態の装置
が導体部保護層５に溝部５（２）を形成しているのに対
し、第２比較例の装置の製造方法が導体部保護層５を溝
部５（２）を形成していない点だけであって、その他
に、第６実施形態の装置と第２比較例の装置との間に製
造方法についての相違はない。このため、第２比較例の
装置の製造方法についてもこれ以上の省略する。

【０１２２】このような製造方法によって製造した第２
比較例による半導体装置は、ダイシング直後に外観検査
したところ、やはり切断部分に多くの位置ずれが発生
し、パッケージ不良の発生度合いは１００％（全数不
良）であった。

【０１２３】続いて、図１５は、第３の比較例となる半
導体装置であって、その要部構成を示す断面図である。

【０１２４】図１５において、図９に示された構成要素
と同じ構成要素については同じ符号をつけている。

【０１２５】前記第９の実施の形態の半導体装置（以
下、再び第９実施形態の装置という）と、この第３比較
例の半導体装置（以下、第３比較例の装置という）との
構成の違いは、端部領域７における応力緩衝層３、導体
部保護層５、半導体素子保護層８の構成に関して、第９
実施形態の装置がそれぞれ厚さ数μｍの薄膜部分からな
る溝部３（２）、溝部５（２）を有し、半導体素子１の
端面と溝部３（２）と溝部５（２）の各端面とが同一面
になり、半導体素子保護層８の端面が溝部３（２）や溝
部５（２）よりも後退した位置にあるように構成されて
いるのに対し、第３比較例の装置がこのような溝部３
（２）や溝部５（２）を具備しておらず、半導体素子１
の端面と応力緩衝層３、導体部保護層５、半導体素子保
護層８の各端面が同一面になるように構成されている点
だけであって、その他に、第９実施形態の装置と第３比
較例の装置との間に構成上の相違はない。このため、第
３比較例の装置の構成についてはこれ以上の説明を省略
する。

【０１２６】第３比較例の装置の製造方法は、第９の実
施の形態の装置の製造方法に比べ、半導体素子保護層８
の形成時に、第９の実施の形態の装置が半導体素子１の
端面から１５０μｍの内側まで形成しているのに対し、
第３比較例の装置が半導体素子１の端面まで形成してい
る点、応力緩衝層３の形成時に、第９の実施の形態の装
置が溝部３（２）を形成しているのに対し、第３比較例
の装置がこのような溝部３（２）を形成していない点、
及び、導体部保護層５の形成時に、第９の実施の形態の
装置が溝部５（２）を形成しているのに対し、第３比較
例の装置がこのような溝部５（２）を形成していない点
だけであって、その他に、第９実施形態の装置と第３比
較例の装置との間に製造方法についての相違はない。こ
のため、第３比較例の装置の製造方法についてもこれ以
上の省略する。

【０１２７】このような製造方法によって製造した第３
比較例による半導体装置は、ダイシング直後に外観検査
したところ、同様に切断部分に多くの位置ずれが発生
し、パッケージ不良の発生度合いは１００％（全数不
良）であった。

【０１２８】続く、図１６は、第４の比較例となる半導
体装置であって、その要部構成を示す断面図である。

【０１２９】図１６において、図１２に示された構成要
素と同じ構成要素については同じ符号をつけている。

【０１３０】前記第１２の実施の形態の半導体装置（以
下、再び第１２実施形態の装置という）と、この第４比
較例の半導体装置（以下、第４比較例の装置という）と
の構成の違いは、端部領域７における導体部保護層５、
半導体素子保護層８の構成に関して、第１２実施形態の
装置が厚さ数μｍの薄膜部分からなる溝部５（２）を有
し、半導体素子１の端面と溝部５（２）の端面とが同一
面になり、半導体素子保護層８の端面が溝部５（２）よ
りも後退した位置にあるように構成されているのに対
し、第４比較例の装置がこのような溝部５（２）を具備
しておらず、半導体素子１の端面と導体部保護層５、半
導体素子保護層８の各端面が同一面になるように構成さ
れている点だけであって、その他に、第１２実施形態の
装置と第４比較例の装置との間に構成上の相違はない。
このため、第４比較例の装置の構成についてはこれ以上
の説明を省略する。

【０１３１】第４比較例の装置の製造方法は、第１２の
実施の形態の装置の製造方法に比べて、半導体素子保護
層８の形成時に、第１２の実施の形態の装置が半導体素
子１の端面から１５０μｍの内側まで形成しているのに
対し、第４比較例の装置が半導体素子１の端面まで形成
している点、導体部保護層５の形成時に、第１２の実施
の形態の装置が溝部５（２）を形成しているのに対し、
第４比較例の装置がこのような溝部５（２）を形成して
いない点だけであって、その他に、第１２実施形態の装
置と第４比較例の装置との間に製造方法についての相違
はない。このため、第４比較例の装置の製造方法につい
てもこれ以上の省略する。

【０１３２】このような製造方法によって製造した第４
比較例による半導体装置は、ダイシング直後に外観検査
したところ、同様に切断部分に多くの位置ずれが発生
し、パッケージ不良の発生度合いは１００％（全数不
良）であった。

【０１３３】

【発明の効果】以上のように、本発明の半導体装置及び
半導体装置の製造方法によれば、半導体ウェハの切断用
スクライブライン上の端部領域に形成される導体部保護
層、または、同端部領域に形成される応力緩衝層及び導
体部保護層は、いずれも端部領域の厚さがそれ以外の領
域の厚さよりも薄く形成するとともに、その端面が半導
体素子の端面と同一面まで延長されて外部に露出させる
ように形成し、半導体素子表面のスクライブライン上に
ある位置合わせマークを透過特性を有する導体部保護
層、または、応力緩衝層及び導体部保護層の各薄膜で覆
うようにしているので、半導体ウエハを切断用スクライ
ブラインに沿って切断する際に、位置合わせマークを確
実に認識しながら切断することができるとともに、半導
体ウエハの処理時に薬液によって位置合わせマークが劣
化したり、剥離したりすることがなくなって、使用する
薬液に対する自由度が拡がり、位置合わせマークの認識
と保護を両立させることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図２】本発明の第２の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図３】本発明の第３の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図４】本発明の第４の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図５】本発明の第５の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図６】本発明の第６の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図７】本発明の第７の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図８】本発明の第８の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図９】本発明の第９の実施の形態に係わる半導体装置
であって、その要部構成を示す断面図である。

【図１０】本発明の第１０の実施の形態に係わる半導体
装置であって、その要部構成を示す断面図である。

【図１１】本発明の第１１の実施の形態に係わる半導体
装置であって、その要部構成を示す断面図である。

【図１２】本発明の第１２の実施の形態に係わる半導体
装置であって、その要部構成を示す断面図である。

【図１３】第１の比較例となる半導体装置であって、そ
の要部構成を示す断面図である。

【図１４】第２の比較例となる半導体装置であって、そ
の要部構成を示す断面図である。

【図１５】第３の比較例となる半導体装置であって、そ
の要部構成を示す断面図である。

【図１６】第４の比較例となる半導体装置であって、そ
の要部構成を示す断面図である。

【符号の説明】

１ 半導体素子 ２ 電極パッド ３ 応力緩衝層 ３（１） 応力緩衝層３に設けた開口 ３（２） 応力緩衝層３に設けた溝部 ３（３） 応力緩衝層３に設けた接続開口（第２開口） ４ リード配線部（第２リード配線部） ５ 導体部保護層 ５（１） 導体部保護層５に設けた複数の窓部 ５（２） 導体部保護層５に設けた溝部 ６ 外部電極 ７ 端部領域 ８ 半導体素子保護層 ８（１） 半導体素子保護層８に設けた開口（第１開
口） ８（２） 端部領域７に設けた半導体素子保護層８の切
欠 ９ 補助リード配線部（第１リード配線部）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 21/78 Ｑ 23/28 Ｂ (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 山口 欣秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 風間 敦 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA02 BA03 BA05 CA12 DA04 DA07 DB15 5F044 QQ04 QQ06 QQ09 RR18 RR19 5F061 AA02 BA03 BA05 CA12 CB02 CB13

Claims (24)

【特許請求の範囲】
1. 【請求項１】 一面に集積回路及び電極パッドが形成さ
   れた半導体素子と、前記半導体素子上に設けた応力緩衝
   層と、前記応力緩衝層に設けた開口を通して電極パッド
   から前記応力緩衝層上面まで延びるリード配線部と、前
   記応力緩衝層上面の前記リード配線部上に配置した外部
   電極と、前記外部電極の配置部分を除いた前記応力緩衝
   層上及び前記各導電部分上に設けた導体部保護層とを有
   する半導体装置において、前記導体部保護層は、端面が
   前記半導体素子の端面と同一面まで延長された端部領域
   を有し、前記端部領域の厚さがそれ以外の領域の厚さよ
   りも薄く形成されていることを特徴とする半導体装置。
2. 【請求項２】 前記導体部保護層の端面は、前記半導体
   素子の端面とともに外部に露出していることを特徴とす
   る請求項１に記載の半導体装置。
3. 【請求項３】 一面に集積回路及び電極パッドが形成さ
   れた半導体素子と、前記半導体素子上に設けた応力緩衝
   層と、前記応力緩衝層に設けた開口を通して前記電極パ
   ッドから前記応力緩衝層上面まで延びるリード配線部
   と、前記応力緩衝層上面の前記リード配線部上に配置し
   た外部電極と、前記外部電極の配置部分を除いた前記応
   力緩衝層上及び前記各導電部分上に設けた導体部保護層
   とを有する半導体装置において、前記応力緩衝層及び前
   記導体部保護層は、端面がそれぞれ前記半導体素子の端
   面と同一面まで延長された端部領域を有し、前記各端部
   領域の厚さがそれ以外の領域の厚さよりも薄く形成され
   ていることを特徴とする半導体装置。
4. 【請求項４】 前記応力緩衝層及び前記導体部保護層の
   各端面は、前記半導体素子の端面とともに外部に露出し
   ていることを特徴とする請求項３に記載の半導体装置。
5. 【請求項５】 前記応力緩衝層は、前記端部領域の厚さ
   が前記端面に行くに従ってテーパー状に薄く形成されて
   いることを特徴とする請求項３に記載の半導体装置。
6. 【請求項６】 一面に集積回路及び電極パッドが形成さ
   れた半導体素子と、前記半導体素子上に設けた半導体素
   子保護層と、前記半導体素子保護層に設けた第１開口を
   通して前記電極パッドから前記半導体素子保護層上面ま
   で延びる第１リード配線部と、前記半導体素子保護層及
   び前記第１リード配線部上に設けた応力緩衝層と、前記
   応力緩衝層に設けた第２開口を通して前記第１リード配
   線部から前記応力緩衝層上面まで延びる第２リード配線
   部と、前記応力緩衝層上面の前記第２リード配線部上に
   配置した外部電極と、前記外部電極の配置部分を除いた
   前記応力緩衝層上及び前記第２リード配線部上に設けた
   導体部保護層とを有する半導体装置において、前記導体
   部保護層は、端面が前記半導体素子の端面と同一面まで
   延長された端部領域を有し、前記端部領域の厚さがそれ
   以外の領域の厚さよりも薄く形成されていることを特徴
   とする半導体装置。
7. 【請求項７】 前記導体部保護層の端面は、前記半導体
   素子の端面とともに外部に露出していることを特徴とす
   る請求項６に記載の半導体装置。
8. 【請求項８】 一面に集積回路及び電極パッドが形成さ
   れた半導体素子と、前記半導体素子上に設けた半導体素
   子保護層と、前記半導体素子保護層に設けた第１開口を
   通して前記電極パッドから前記半導体素子保護層上面ま
   で延びる第１リード配線部と、前記半導体素子保護層及
   び前記第１リード配線部上に設けた応力緩衝層と、前記
   応力緩衝層に設けた第２開口を通して前記第１リード配
   線部から前記応力緩衝層上面まで延びる第２リード配線
   部と、前記応力緩衝層上面の前記第２リード配線部上に
   配置した外部電極と、前記外部電極の配置部分を除いた
   前記応力緩衝層上及び前記第２リード配線部上に設けた
   導体部保護層とを有する半導体装置において、前記応力
   緩衝層及び前記導体部保護層は、端面がそれぞれ前記半
   導体素子の端面と同一面まで延長された端部領域を有
   し、前記各端部領域の厚さがそれ以外の領域の厚さより
   も薄く形成されていることを特徴とする半導体装置。
9. 【請求項９】 前記応力緩衝層及び前記導体部保護層の
   各端面は、前記半導体素子の端面とともに外部に露出し
   ていることを特徴とする請求項８に記載の半導体装置。
10. 【請求項１０】 一面に集積回路及び電極パッドが形成
    された半導体素子と、前記半導体素子上に設けた半導体
    素子保護層と、前記半導体素子保護層上に設けたに応力
    緩衝層と、前記半導体素子保護層に設けた第１開口及び
    前記応力緩衝層に設けた第２開口を通して前記電極パッ
    ドから前記半導体素子保護層上を通り前記応力緩衝層上
    面まで延びるリード配線部と、前記応力緩衝層上面の前
    記リード配線部上に配置した外部電極と、前記外部電極
    の配置部分を除いた前記応力緩衝層上及び前記リード配
    線部上に設けた導体部保護層とを有する半導体装置にお
    いて、前記応力緩衝層及び前記導体部保護層は、端面が
    それぞれ前記半導体素子の端面と同一面まで延長された
    端部領域を有し、前記各端部領域の厚さがそれ以外の領
    域の厚さよりも薄く形成されていることを特徴とする半
    導体装置。
11. 【請求項１１】 前記導体部保護層及び前記導体部保護
    層の端面は、前記半導体素子の端面とともに外部に露出
    していることを特徴とする請求項１０に記載の半導体装
    置。
12. 【請求項１２】 前記応力緩衝層は、前記端部領域の厚
    さが前記端面に行くに従ってテーパー状に薄く形成され
    ていることを特徴とする請求項１０に記載の半導体装
    置。
13. 【請求項１３】 一面に集積回路及び電極パッドが形成
    された半導体素子と、前記半導体素子上に設けた半導体
    素子保護層と、前記半導体素子保護層上に設けたに応力
    緩衝層と、前記半導体素子保護層に設けた第１開口及び
    前記応力緩衝層に設けた第２開口を通して前記電極パッ
    ドから前記半導体素子保護層上を通り前記応力緩衝層上
    面まで延びるリード配線部と、前記応力緩衝層上面の前
    記リード配線部上に配置した外部電極と、前記外部電極
    の配置部分を除いた前記応力緩衝層上及び前記リード配
    線部上に設けた導体部保護層とを有する半導体装置にお
    いて、前記導体部保護層は、端面が前記半導体素子の端
    面と同一面まで延長された端部領域を有し、前記端部領
    域の厚さがそれ以外の領域の厚さよりも薄く形成されて
    いることを特徴とする半導体装置。
14. 【請求項１４】 前記導体部保護層の端面は、前記半導
    体素子の端面とともに外部に露出していることを特徴と
    する請求項１３に記載の半導体装置。
15. 【請求項１５】 前記応力緩衝層は、前記端部領域の厚
    さが前記端面に行くに従ってテーパー状に薄く形成され
    ていることを特徴とする請求項１３に記載の半導体装
    置。
16. 【請求項１６】 半導体ウエハの回路形成面に集積回路
    及び電極パッドを有する複数の半導体素子を形成する第
    １工程と、前記複数の半導体素子上に応力緩衝層を形成
    する第２工程と、前記応力緩衝層の前記電極パッド上に
    開口を形成するとともに、前記半導体ウェハの切断用ス
    クライブライン上の前記応力緩衝層の端部領域に前記ス
    クライブラインの幅より広い溝部を形成する第３工程
    と、前記開口を通して前記電極パッドから前記応力緩衝
    層上に至るリード配線部を形成する第４工程と、前記応
    力緩衝層及び前記リード配線部を覆うとともに、前記応
    力緩衝層及び前記リード配線部上に外部電極接続用窓部
    を有し、かつ、前記応力緩衝層に形成した溝部の位置に
    対応した位置に他の領域の厚みよりも薄くした第２溝部
    を有する導体部保護層を形成する第５工程と、前記導体
    部保護層の外部電極接続用窓部に外部電極を形成する第
    ６工程と、複数の最小単位の半導体装置を得るために前
    記半導体ウエハを前記切断用スクライブラインに沿って
    切断する第７工程とを経て半導体装置を製造することを
    特徴とする半導体装置の製造方法。
17. 【請求項１７】 前記第３工程における開口及び溝部の
    形成はレーザー加工によって行われることを特徴とする
    請求項１６に記載の半導体装置の製造方法。
18. 【請求項１８】 半導体ウエハの回路形成面に集積回路
    及び電極パッドを有する複数の半導体素子を形成する第
    １工程と、前記電極パッド上に開口を有する応力緩衝層
    を前記複数の半導体素子上に形成する第２工程と、前記
    半導体ウェハの切断用スクライブライン上の前記応力緩
    衝層の端部領域に前記スクライブラインの幅より広い溝
    部を形成する第３工程と、前記開口を通して前記電極パ
    ッドから前記応力緩衝層上に至るリード配線部を形成す
    る第４工程と、前記応力緩衝層及び前記リード配線部を
    覆うとともに、前記応力緩衝層及び前記リード配線部上
    に外部電極接続用窓部を有し、かつ、前記応力緩衝層に
    形成した溝部の位置に対応した位置に他の領域の厚みよ
    りも薄くした第２溝部を有する導体部保護層を形成する
    第５工程と、前記導体部保護層の外部電極接続用窓部に
    外部電極を形成する第６工程と、複数の最小単位の半導
    体装置を得るために前記半導体ウエハを前記切断用スク
    ライブラインに沿って切断する第７工程とを経て半導体
    装置を製造することを特徴とする半導体装置の製造方
    法。
19. 【請求項１９】 前記第３工程における溝部の形成はレ
    ーザー加工によって行われることを特徴とする請求項１
    ８に記載の半導体装置の製造方法。
20. 【請求項２０】 前記第３工程における溝部は厚さゼロ
    のものを含むことを特徴とする請求項１６、１８のいず
    れかに記載の半導体装置の製造方法。
21. 【請求項２１】 半導体ウエハの回路形成面に集積回路
    及び電極パッドを有する複数の半導体素子を形成する第
    １工程と、前記電極パッド上に第１開口を有するととも
    に、前記半導体ウェハの切断用スクライブライン上の端
    部領域に前記スクライブラインの幅より広い半導体素子
    露出部を有する半導体素子保護層を前記複数の半導体素
    子上に形成する第２工程と、前記第１開口を通して前記
    電極パッドから前記半導体素子保護層上に至る第１リー
    ド配線部を形成する第３工程と、前記半導体素子保護層
    上に応力緩衝層を形成する第４工程と、前記応力緩衝層
    に第２開口を形成するとともに、前記半導体ウェハの切
    断用スクライブライン上の前記応力緩衝層の端部領域に
    前記スクライブラインの幅より広い溝部を形成する第５
    工程と、前記第２開口を通して前記第１リード配線部か
    ら前記応力緩衝層上に至る第２リード配線部を形成する
    第６工程と、前記応力緩衝層及び前記第２リード配線部
    を覆うとともに、前記第２リード配線部上に外部電極接
    続用窓部を有し、かつ、前記応力緩衝層に形成した溝部
    の位置に対応した位置に他の領域の厚みよりも薄くした
    第２溝部を有する導体部保護層を形成する第７工程と、
    前記導体部保護層の外部電極接続用窓部に外部電極を形
    成する第８工程と、複数の最小単位の半導体装置を得る
    ために前記半導体ウエハを前記切断用スクライブライン
    に沿って切断する第９工程とを経て半導体装置を製造す
    ることを特徴とする半導体装置の製造方法。
22. 【請求項２２】 前記第５工程における第２開口及び溝
    部の形成はレーザー加工によって行われることを特徴と
    する請求項２１に記載の半導体装置の製造方法。
23. 【請求項２３】 前記第４工程における溝部は厚さゼロ
    のものを含むことを特徴とする請求項２１に記載の半導
    体装置の製造方法。
24. 【請求項２４】 前記導体部保護層の第２溝部は、前記
    応力緩衝層の溝部の溝幅に等しいかそれよりも狭い溝幅
    を有するように形成されることを特徴とする請求項１
    ６、１８、２１のいずれかに記載の半導体装置の製造方
    法。