KR100597993B1 - 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법 - Google Patents

반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법 Download PDF

Info

Publication number
KR100597993B1
KR100597993B1 KR1020040024217A KR20040024217A KR100597993B1 KR 100597993 B1 KR100597993 B1 KR 100597993B1 KR 1020040024217 A KR1020040024217 A KR 1020040024217A KR 20040024217 A KR20040024217 A KR 20040024217A KR 100597993 B1 KR100597993 B1 KR 100597993B1
Authority
KR
South Korea
Prior art keywords
bump
semiconductor package
adhesive layer
semiconductor chip
electrode pad
Prior art date
Application number
KR1020040024217A
Other languages
English (en)
Other versions
KR20050098694A (ko
Inventor
여용운
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020040024217A priority Critical patent/KR100597993B1/ko
Priority to US10/976,427 priority patent/US7170170B2/en
Publication of KR20050098694A publication Critical patent/KR20050098694A/ko
Application granted granted Critical
Publication of KR100597993B1 publication Critical patent/KR100597993B1/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21H—PULP COMPOSITIONS; PREPARATION THEREOF NOT COVERED BY SUBCLASSES D21C OR D21D; IMPREGNATING OR COATING OF PAPER; TREATMENT OF FINISHED PAPER NOT COVERED BY CLASS B31 OR SUBCLASS D21G; PAPER NOT OTHERWISE PROVIDED FOR
    • D21H27/00—Special paper not otherwise provided for, e.g. made by multi-step processes
    • D21H27/18—Paper- or board-based structures for surface covering
    • D21H27/20—Flexible structures being applied by the user, e.g. wallpaper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21H—PULP COMPOSITIONS; PREPARATION THEREOF NOT COVERED BY SUBCLASSES D21C OR D21D; IMPREGNATING OR COATING OF PAPER; TREATMENT OF FINISHED PAPER NOT COVERED BY CLASS B31 OR SUBCLASS D21G; PAPER NOT OTHERWISE PROVIDED FOR
    • D21H17/00—Non-fibrous material added to the pulp, characterised by its constitution; Paper-impregnating material characterised by its constitution
    • D21H17/63—Inorganic compounds
    • D21H17/65—Acid compounds
    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21H—PULP COMPOSITIONS; PREPARATION THEREOF NOT COVERED BY SUBCLASSES D21C OR D21D; IMPREGNATING OR COATING OF PAPER; TREATMENT OF FINISHED PAPER NOT COVERED BY CLASS B31 OR SUBCLASS D21G; PAPER NOT OTHERWISE PROVIDED FOR
    • D21H21/00—Non-fibrous material added to the pulp, characterised by its function, form or properties; Paper-impregnating or coating material, characterised by its function, form or properties
    • D21H21/14—Non-fibrous material added to the pulp, characterised by its function, form or properties; Paper-impregnating or coating material, characterised by its function, form or properties characterised by function or properties in or on the paper
    • D21H21/36—Biocidal agents, e.g. fungicidal, bactericidal, insecticidal agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pest Control & Pesticides (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법에 관한 것으로, 인쇄회로기판의 전극단자와 접촉되는 제2범프부를 반도체 칩의 전극패드와 금속접착층을 통해 접촉되는 제1범프부에 비해 폭이 좁게 형성함에 따라 반도체 칩의 전극패드간 피치와 인쇄회로기판의 전극단자간 피치가 일치하지 않는 경우에도 범프를 통한 접촉 신뢰성을 향상시킬 수 있고, 범프가 인쇄회로기판의 전극단자들의 인접하는 배선들과 접촉되는 것을 방지하여 반도체 패키지의 오동작을 방지할 수 있게 되어 반도체 칩의 전극패드간 및 범프간 피치를 최소화할 수 있게 된다.

Description

반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법{BUMP FOR SEMICONDUCTOR PACKAGE, SEMICONDUCTOR PACKAGE APPLYING THE BUMP AND METHOD FOR FABRICATING THE SEMICONDUCTOR PACKAGE}
도1은 금속 재질의 범프를 적용한 반도체 패키지를 보인 예시도.
도2는 도1에 있어서, 범프의 상면에 형성된 솔더 캡을 통해 범프와 인쇄회로기판의 전극단자가 결합되는 예를 보인 예시도.
도3은 본 발명에 의한 금속 재질의 범프를 적용한 반도체 패키지를 보인 예시도.
도4는 도3에 있어서, 제2범프부의 상면에 솔더 캡을 통해 제2범프부와 인쇄회로기판의 전극단자가 결합되는 예를 보인 예시도.
도5a 내지 도5h는 본 발명에 의한 반도체 패키지의 제조방법을 순차적으로 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
110:전극패드 120:반도체 칩
130:보호막 140:금속접착층
150A:제1범프부 150B:제2범프부
160:전극단자 170:인쇄회로기판
본 발명은 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법에 관한 것으로, 보다 상세하게는 인쇄회로기판(printed circuit board : PCB)의 전극단자들과 반도체 칩의 전극패드들을 전기적으로 연결시키는 범프의 신뢰성 및 전기적 특성을 향상시키기에 적당하도록 한 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법에 관한 것이다.
일반적으로, 와이어 본딩(wire bonding) 방식에 의해 제작된 반도체 패키지는 인쇄회로기판의 전극단자들과 반도체 칩의 전극패드들이 도전성 와이어에 의해 전기적으로 연결되기 때문에 반도체 패키지의 사이즈가 반도체 칩에 비해 크고, 또한 와이어 본딩 공정에 소요되는 시간이 지체됨에 따라 소형화 및 대량 생산에 한계를 갖는다.
특히, 상기 반도체 칩이 고집적화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화 및 대량 생산하기 위한 다양한 노력들이 시도되고 있으며, 예를 들면 반도체 칩의 전극패드들 상에 형성된 솔더 재질이나 금속 재질의 범프를 통해 반도체 칩의 전극패드들과 인쇄회로기판의 전극단자들을 전기적으로 연결시키는 반도체 패키지가 제안되었다.
상기 솔더 재질의 범프를 이용한 반도체 패키지는 대표적으로 플립칩 볼 그리드 어레이(FCBGA:flip chip ball grid array) 방식이 적용되고 있으며, 상기 금 속 재질의 범프를 이용한 반도체 패키지는 대표적으로 칩-온-글래스(chip-on-glass) 방식이 적용되고 있다.
상기 플립칩 볼 그리드 어레이 방식은 반도체 칩의 전극패드들과 접촉되는 솔더 재질의 범프들을 기판(substrate)의 패드(pad)들과 전기적으로 연결하고, 상기 솔더 재질의 범프들을 외부의 환경이나 기계적인 문제로부터 보호하기 위해 언더필을 실시한 다음 상기 반도체 칩이 접촉된 기판의 배면에 솔더 볼들을 부착하여 인쇄회로기판의 전극단자들과 전기적으로 연결함으로써, 반도체 패키지를 제작한다.
상기 칩-온-글래스 방식은 반도체 칩의 전극패드들과 접촉되는 금속 재질의 범프들을 인쇄회로기판의 전극단자들과 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화시켜 반도체 칩의 전극패드들과 인쇄회로기판의 전극단자들을 금속 재질의 범프들을 통해 전기적으로 연결함으로써, 반도체 패키지를 제작한다.
도1은 상기 금속 재질의 범프를 적용한 반도체 패키지를 보인 예시도이다.
도1을 참조하면, 반도체 패키지는 전극패드(10)가 형성된 반도체 칩(20)과; 상기 반도체 칩(20)의 표면에 형성되어 상기 전극패드(10)를 선택적으로 노출시키는 보호막(30)과; 상기 전극패드(10)의 상부에 형성되고, 그 전극패드(10)의 상부로부터 전극패드(10) 주변의 보호막(30) 상부까지 연장되도록 형성된 금속접착층(40)과; 상기 금속접착층(40)의 상부에 형성된 금속재질의 범프(50)와; 상기 금속재질의 범프(50)의 상면과 접촉되는 전극단자(60)가 표면에 형성된 인쇄회로기판(70)으로 구성된다.
전술한 바와같이 칩-온-글래스 방식에 의해 제작되는 반도체 패키지는 반도체 칩(20)의 전극패드(10)와 접촉되도록 금속 재질의 범프(50)를 형성한 다음 인쇄회로기판(70)의 전극단자(60)와 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화시켜 반도체 칩(20)의 전극패드(10)와 인쇄회로기판(70)의 전극단자(60)를 전기적으로 연결함에 따라 기존의 와이어 본딩 방식에 의해 제작되는 반도체 패키지에 비해 전기신호의 이동거리가 단축되어 고속화에 유리하며, 또한 반도체 패키지의 크기를 줄일 수 있게 되어 제품의 소형화에 유리한 장점을 갖는다.
한편, 상기 반도체 칩(20)은 반도체 공정을 적용할 수 있기 때문에 전극패드(10)간 및 범프(50)간의 피치(pitch)를 최소화할 수 있지만, 상기 인쇄회로기판(70)은 반도체 공정을 적용할 수 없기 때문에 배선들 및 전극단자(60)들의 사이즈를 줄이는데 한계를 갖게 된다.
따라서, 상기 반도체 칩(20)의 전극패드(10)간 및 범프(50)간 피치를 최소화하여 반도체 칩(20)의 경박 단소화 및 다핀화를 도모하는 경우에, 상기 범프(50)간 피치와 상기 인쇄회로기판(70)의 전극단자(60)들간의 피치가 일치하지 않게 되어 접촉불량이 발생되고, 상기 범프(50)가 인쇄회로기판(70)의 전극단자(60)들의 인접하는 패터닝된 배선들과 접촉되는 불량이 발생되는 문제점이 있었다.
그리고, 도1에 도시된 바와같이 상기 보호막(30)에 의해 선택적으로 노출되는 반도체 칩(20)의 전극패드(10) 상에 금속접착층(40)을 형성하고, 금속 재질의 범프(50)를 도금법에 의해 형성하는 경우에, 금속접착층(40)의 식각에 의해 반도체 칩(20)의 전극패드(10)가 손상되는 것을 방지하기 위하여 금속접착층(40)을 전극패드(10)의 상부뿐만 아니라 그 전극패드(10)의 상부로부터 전극패드(10) 주변의 보호막(30) 상부까지 연장되도록 형성하고, 그 금속접착층(40)의 상부에 금속 재질의 범프(50)를 형성하므로, 금속 재질 범프(50) 상면의 중앙부가 가장자리에 비해 함몰되는 형상을 갖는다.
따라서, 상기한 바와같은 금속 재질의 범프(50)를 인쇄회로기판(70)의 전극단자(60)와 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화시키는 경우에, 금속 재질의 범프(50)와 인쇄회로기판(70)의 전극단자(60)의 전기적 접촉저항이 커지고, 접착 특성이 저하되는 문제점이 있었다.
도2는 도1에 있어서, 범프(50)의 상면에 형성된 솔더 캡(solder cap)을 통해 범프(50)와 인쇄회로기판(70)의 전극단자(60)가 결합되는 예를 보인 예시도이다.
도2를 참조하면, 금속 재질 범프(50)는 상면에 형성된 솔더 캡(80)을 통해 인쇄회로기판(70)의 전극단자(60)와 접촉된다.
상기 범프(50)의 상면에 형성된 솔더 캡(80)은 반도체 패키지의 제작공정 중의 방사선에 의해 알파 파티클이 발생되어 반도체 칩(20)의 오동작을 유발한다. 따라서, 상기 범프(50)를 감광성 포토레지스터를 통해 설정된 높이(H)로 형성하여 상기 솔더 캡(80)과 반도체 칩(20)을 설정된 높이(H)만큼 이격시킴으로써, 상기 솔더 캡(80)의 알파 파티클에 의한 반도체 칩(20)의 오동작을 방지한다.
그러나, 상기한 바와같이 감광성 포토레지스터를 통해 형성되는 범프(50)는 측벽이 수직하게 형성되지 않고, 일정한 경사를 갖기 때문에 범프(50)를 설정된 높 이(H)로 형성하기 위해서 상기 반도체 칩(20)의 전극패드(10)와 접촉되는 범프(50)의 면적을 넓게 확보하여야 하는데, 상기 반도체 칩(20)의 전극패드(10)간 및 범프(50)간 피치가 줄어드는 경우에 범프(50)간 단락(short)이 발생된다.
또한, 상기 솔더 캡(80)과 인쇄회로기판(70)의 전극단자(60)들이 접촉될 때, 솔더 캡(80)이 납작하게 주변으로 퍼져 나가기 때문에, 상기 반도체 칩(20)의 전극패드(10)간 및 범프(50)간 피치가 줄어드는 경우에 범프(50)간 단락이 발생된다.
따라서, 종래의 반도체 패키지는 반도체 칩(20)의 경박 단소화 및 다핀화에 한계를 갖는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 인쇄회로기판의 전극단자들과 반도체 칩의 전극패드들을 전기적으로 연결시키는 범프의 신뢰성 및 전기적 특성을 향상시킬 수 있는 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위한 반도체 패키지용 범프는 반도체 칩의 표면에 형성된 금속접착층과; 상기 금속접착층의 상부에 형성된 제1범프부와; 상기 제1범프부의 상부에 제1범프부에 비해 폭이 작게 형성된 제2범프부를 구비하여 구성되는 것을 특징으로 한다.
그리고, 상기 본 발명의 목적을 달성하기 위한 반도체 패키지는 전극패드가 형성된 반도체 칩과; 상기 반도체 칩의 표면에 형성되어 상기 전극패드를 선택적으로 노출시키는 보호막과; 상기 전극패드의 상부에 형성되고, 그 전극패드의 상부로부터 전극패드 주변의 보호막 상부까지 연장되도록 형성된 금속접착층과; 상기 금속접착층의 상부에 형성된 제1범프부와; 상기 제1범프부의 상부에 제1범프부에 비해 폭이 작게 형성된 제2범프부와; 상기 제2범프부의 상면과 접촉되는 전극단자가 표면에 형성된 인쇄회로기판을 구비하여 구성되는 것을 특징으로 한다.
그리고, 상기 본 발명의 목적을 달성하기 위한 반도체 패키지의 제조방법은 보호막에 의해 선택적으로 노출되는 적어도 하나의 전극패드가 형성된 반도체 칩 상에 금속접착층을 형성하는 공정과; 상기 금속접착층의 상부에 제1감광성 포토레지스트를 형성하고, 전면노광을 실시하는 공정과; 상기 전면노광된 제1감광성 포토레지스트 상에 제2감광성 포토레지스트를 형성하고, 국부노광을 실시하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트를 현상하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트가 현상되어 노출되는 금속접착층 상에 범프를 형성한 다음 제2감광성 포토레지스트와 제1감광성 포토레지스트를 제거하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트가 제거됨에 따라 노출되는 금속접착층을 식각하는 공정과; 상기 범프의 상면에 인쇄회로기판의 전극단자를 접촉시키는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법을 첨부한 도면을 참조하여 보다 상세히 설명한다.
도3은 본 발명에 의한 금속 재질의 범프를 적용한 반도체 패키지를 보인 예시도이다.
도3을 참조하면, 본 발명에 의한 반도체 패키지는 전극패드(110)가 형성된 반도체 칩(120)과; 상기 반도체 칩(120)의 표면에 형성되어 상기 전극패드(110)를 선택적으로 노출시키는 보호막(130)과; 상기 전극패드(110)의 상부에 형성되고, 그 전극패드(110)의 상부로부터 전극패드(110) 주변의 보호막(130) 상부까지 연장되도록 형성된 금속접착층(140)과; 상기 금속접착층(140)의 상부에 형성된 제1범프부(150A)와; 상기 제1범프부(150A)의 상부에 제1범프부(150A)에 비해 폭이 작게 형성된 제2범프부(150B)와; 상기 제2범프부(150B)의 상면과 접촉되는 전극단자(160)가 표면에 형성된 인쇄회로기판(170)으로 구성된다.
상기 제2범프부(150B)는 인쇄회로기판(170)의 전극단자(160)와 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화됨으로써, 반도체 칩(120)의 전극패드(110)와 인쇄회로기판(170)의 전극단자(160)가 제1범프부(150A)와 제2범프부(150B)를 통해 전기적으로 연결된다. 따라서, 와이어 본딩 방식의 반도체 패키지에 비해 전기신호의 이동거리가 단축되어 고속화에 유리하며, 또한 반도체 패키지의 크기를 줄일 수 있게 되어 제품의 소형화에 유리한 장점을 갖는다.
상기 이방 전도성 파티클이 함유된 폴리머는 열경화성 수지나 열경화성과 열가소성이 조합된 수지로 형성될 수 있으며, 이때 열경화성 수지나 열경화성과 열가소성이 조합된 수지에는 Au, Ni, Ag 또는 Cu 중에 선택된 하나의 재질로 이루어지고, 0.5㎛~10㎛ 정도의 입자 크기를 갖는 구형 또는 각형의 도전성 금속볼들이 함 유된다.
상기 이방 전도성 파티클이 함유된 폴리머로는 액상의 이방 전도성 접착제나 준 경화되어 일정 형상을 갖는 고상의 이방 전도성 필름이 적용될 수 있다.
한편, 상기 제2범프부(150B)가 제1범프부(150A)에 비해 폭이 작게 형성됨에 따라 반도체 칩(120)의 전극패드(110)간 및 범프(150A,150B)간 피치를 최소화하여 반도체 칩(120)의 경박 단소화 및 다핀화를 도모할 수 있게 된다.
즉, 반도체 칩(120)은 반도체 공정을 적용할 수 있기 때문에 전극패드(110)간 및 범프(150A,150B)간의 피치를 최소화할 수 있지만, 상기 인쇄회로기판(170)은 반도체 공정을 적용할 수 없기 때문에 배선들 및 전극단자(160)들의 사이즈를 줄이는데 한계를 갖게 되는데, 본 발명에서는 인쇄회로기판(170)의 전극단자(160)들과 연결되는 제2범프부(150B)의 폭을 작게 형성함으로써, 반도체 칩(120)의 전극패드(110)간 피치와 인쇄회로기판(170)의 전극단자(160)들간의 피치가 일치하지 않는 경우에도 접촉불량이 발생되는 것을 억제할 수 있고, 제2범프부(150B)가 인쇄회로기판(170)의 전극단자(160)들의 인접하는 배선들과 접촉되는 불량이 발생되는 것을 억제할 수 있게 된다.
본 발명에서는 도3에 도시된 바와같이 인쇄회로기판(170)의 전극단자(160)들과 연결되는 제2범프부(150B)가 제1범프부(150A)에 비해 폭이 작게 형성됨으로써, 제2범프부(150B)의 상면이 함몰된 영역없이 평탄하게 형성되고, 따라서 상면이 평탄한 제2범프부(150B)를 인쇄회로기판(170)의 전극단자(160)와 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화시킴에 따라 제2범프부(150B)와 인쇄회로기판(170)의 전극단자(160)의 전기적 접촉저항을 최소화하고, 접착 특성이 저하되는 것을 방지할 수 있게 된다. 이때, 제2범프부(150B)의 폭은 제1범프부(150A)의 폭에 비해 10㎛ ∼ 150㎛ 정도 작게 형성하는 것이 바람직하다.
삭제
도4는 도3에 있어서, 제2범프부(150B)의 상면에 솔더 캡을 통해 제2범프부(150B)와 인쇄회로기판(170)의 전극단자(160)가 결합되는 예를 보인 예시도이다.
도4를 참조하면, 제2범프부(150B)는 상면에 형성된 솔더 캡(180)을 통해 인쇄회로기판(170)의 전극단자(160)와 접촉된다.
상기 솔더 캡(180)은 Pb/Sn, Sn/(5%)Pb 및 Sn/(2.5)Ag 중에 하나의 재질, 또는 Ag, Au, Bi 및 P 중에 적어도 하나의 재질이 Sn 이나 Pb 에 포함된 합금재질로 형성된다.
전술한 바와같이 상기 솔더 캡(180)은 반도체패키지의 제작공정중의 방사선에 의해 알파 파티클이 발생되어 반도체칩(120)의 오동작을 유발한다. 따라서, 상기 솔더 캡(180)과 반도체 칩(120)을 설정된 높이(H)만큼 이격시킴으로써, 상기 솔더 캡(180)의 알파 파티클에 의한 반도체 칩(120)의 오동작을 방지하여야 한다.
본 발명에서는 도4에 도시된 바와같이 금속접착층(140)을 통해 반도체 칩(120)의 전극패드(110)와 접촉되는 제1범프부(150A)를 형성하고, 그 제1범프부(150A) 상에 인쇄회로기판(170)의 전극단자(160)와 접촉되는 제2범프부(150B)를 제1범프부(150A)에 비해 폭이 좁게 형성하여 범프(150A,150B)를 구성함에 따라 제1범프부(150A)의 면적을 넓게 확보하지 않고도, 범프(150A,150B)를 설정된 높이(H) 이상 형성할 수 있으며, 또한 제2범프부(150B)의 상면에 형성된 솔더 캡(180)과 인쇄회로기판(170)의 전극단자(160)들이 접촉될 때, 솔더 캡(180)이 납작하게 주변으로 퍼져 나가더라도, 인접하는 범프와 단락되는 것을 방지할 수 있게 된다. 이때, 제1범프부(150A)와 제2범프부(150B)는 필요에 따라 동일한 높이(H/2)로 형성되거나 또는 서로 다른 높이로 형성될 수 있다.
삭제
삭제
따라서, 본 발명에 의한 반도체 패키지는 반도체 칩(120)의 경박 단소화 및 다핀화가 가능해진다.
상기한 바와같은 본 발명에 의한 범프(150A,150B)는 Au, Sn/37Pb, Sn/95Pb, Cu, Sn/Ag 나 Ni 등의 재질로 형성할 수 있으며, 이와같은 범프(150A,150B)를 형성하기 위해 전기전해 도금법, Au-스터드법, 무전해 도금법 또는 스탠실프린트법이 적용될 수 있다.
한편, 상기 인쇄회로기판(170)의 전극단자(160)와 솔더 캡(180) 사이의 확산을 방지함과 아울러 접착특성을 향상시키기 위하여 상기 솔더 캡(180)의 상면에 확산방지막을 추가적으로 형성할 수 있으며, 이때 확산방지막은 Ni, V 및 P 중 선택된 하나의 재질로 형성하거나 또는 Ni, V 및 P 중 적어도 하나를 포함하는 합금재질로 형성할 수 있다.
도5a 내지 도5h는 본 발명에 의한 반도체 패키지의 제조방법을 순차적으로 보인 예시도로서, 이를 참조하여 본 발명에 의한 반도체 패키지의 제조방법을 상세히 설명하면 다음과 같다.
먼저, 도5a에 도시한 바와같이 전극패드(210)가 형성된 반도체 칩(220)의 상면에 보호막(230)을 형성한 다음 상기 전극패드(210)가 노출되도록 보호막(230)을 선택적으로 식각한다.
그리고, 도5b에 도시한 바와같이 상기 전극패드(210)가 노출된 보호막(230) 상에 금속접착층(240)을 형성한다. 이때, 금속접착층(240)은 스퍼터링, 열증착 또는 전자-빔 증착을 통해 100Å~20000Å 정도의 두께로 형성한다.
상기 전극패드(210)는 Ti, Al, Cr 또는 Cu 금속재질이나 Ti, Al, Cr 및 Cu 재질 중에 적어도 하나가 포함되는 합금재질로 형성될 수 있다.
또한, 상기 금속접착층(240)은 반도체 칩(220)의 전극패드(210)와 젖음특성이 우수한 TiW, Ti, Cr, Ni, V, Bi 및 Au 중 적어도 하나를 포함하는 금속재질로 형성될 수 있으며, 예를 들면 상기 금속접착층(240)은 TiW, Ti 또는 Cr 재질의 베이스층과, Ni 재질의 확산방지층과, Au 재질의 산화방지층의 3층막으로 구성될 수 있다.
그리고, 도5c에 도시한 바와같이 상기 금속접착층(240)의 상부에 제1감광성 포토레지스트(PR1)를 형성한 다음 전면노광을 실시한다. 이때, 제1감광성 포토레지스트(PR1)는 포지티브형(positive type)을 적용할 수 있다.
그리고, 도5d에 도시한 바와같이 상기 제1감광성 포토레지스트(PR1) 상에 제2감광성 포토레지스트(PR2)를 형성한 다음 빛을 선택적으로 투과 및 차단시키는 마스크(MK1)를 통해 국부노광을 실시한다. 이때, 제2감광성 포토레지스트(PR2)는 포지티브형을 적용할 수 있으며, 상기 마스크(MK1)는 상기 반도체 칩(220)의 전극패드(210)가 형성된 영역에 빛을 투과시키는 패턴이 형성될 수 있다.
그리고, 도5e에 도시한 바와같이 상기 제2감광성 포토레지스트(PR2)와 제1감광성 포토레지스트(PR1)를 현상하여 상기 금속접착층(240)을 노출시킨다. 이때, 전면노광된 제1감광성 포토레지스트(PR1)는 국부노광된 제2감광성 포토레지스트(PR2)에 비해 폭이 넓게 현상된다.
그리고, 도5f에 도시한 바와같이 상기 제1감광성 포토레지스트(PR1)와 제2감광성 포토레지스트(PR2)가 현상되어 노출된 금속접착층(240) 상에 전기도금 방법이 나 무전해 도금 방법을 통해 제1범프부(250A)와 제2범프부(250B)로 이루어지는 범프(250)를 형성한다. 이때, 전기도금 방법이나 무전해 도금 방법을 통해 형성되는 범프(250)는 상기 제1감광성 포토레지스트(PR1)와 제2감광성 포토레지스트(PR2)의 현상된 영역을 채우면서 형성되기 때문에 제1감광성 포토레지스트(PR1)의 현상된 영역을 채우는 제1범프부(250A)는 제2감광성 포토레지스트(PR2)의 현상된 영역을 채우는 제2범프부(250B)에 비해 폭이 넓게 형성된다.
한편, 전술한 도4와 같이 제2범프부(도4의 150B)의 상면에 솔더 캡(도4의 180)을 형성하는 경우에는 상기 범프(250)를 형성한 다음 솔더 캡을 형성할 수 있다.
그리고, 도5g에 도시한 바와같이 상기 제2감광성 포토레지스트(PR2)와 제1감광성 포토레지스트(PR1)를 제거한다.
그리고, 도5h에 도시한 바와같이 상기 범프(250A,250B)를 마스크로 적용하여 금속접착층(240)을 식각한다. 이때, 금속접착층(240)의 식각은 화학약품에 의한 습식식각이나 물리적 방법에 의한 건식식각을 통해 이루어진다.
이후, 상기 제2범프부(250B)와 인쇄회로기판의 전극단자 사이에 이방 전도성 파티클이 함유된 폴리머를 위치시킨 다음 열압착 및 경화시켜 제2범프부(250B)의 상면에 인쇄회로기판의 전극단자를 접촉시킨다.
한편, 상기 제2범프부(250B)의 상면에 솔더 캡이 형성된 경우에는 솔더 캡과 인쇄회로기판의 전극단자를 100~400℃ 정도의 온도로 압착시켜 본딩한다.
상기 본 발명에 의한 반도체 패키지의 제조방법은 전기전해 도금법이나 무전 해 도금법을 통해 범프(250)를 형성하는 예에 대해서만 설명하고 있으나, 이에 국한되지 않고 당업자에 의해 Au-스터드법이나 또는 스탠실프린트법 등이 적용될 수 있으며, 제2범프부(250B)의 폭을 제1범프부(250A)의 폭에 비해 좁게 형성하는 범프의 구조를 제작하는 본 발명의 주요한 기술적 사상을 이탈하지 않는 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있다.
상기한 바와같은 본 발명에 의한 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법은 인쇄회로기판의 전극단자와 접촉되는 제2범프부를 반도체 칩의 전극패드와 금속접착층을 통해 접촉되는 제1범프부에 비해 폭이 좁게 형성한다.
따라서, 반도체 칩의 전극패드간 피치와 인쇄회로기판의 전극단자간 피치가 일치하지 않는 경우에도 범프를 통한 접촉 신뢰성을 향상시킬 수 있고, 범프가 인쇄회로기판의 전극단자들의 인접하는 배선들과 접촉되는 것을 방지하여 반도체 패키지의 오동작을 방지할 수 있으며, 이로 인해 반도체 칩의 전극패드간 및 범프간 피치를 최소화할 수 있게 되어 반도체 칩의 경박 단소화 및 다핀화가 가능한 효과가 있다.
또한, 상기 인쇄회로기판의 전극단자와 접촉되는 제2범프부의 상면이 평판 형상으로 형성됨에 따라 제2범프부와 인쇄회로기판의 전극단자의 전기적 접촉저항을 최소화하고, 접착 특성이 저하되는 것을 방지할 수 있는 효과가 있다.
그리고, 상기 제2범프부의 상면에 솔더 캡을 형성하여 인쇄회로기판의 전극 단자와 접촉하는 경우에, 제1범프부의 면적을 넓게 확보하지 않고도, 범프를 설정된 높이 이상 형성할 수 있게 되어 인접하는 범프와 단락되는 것을 방지할 수 있으며, 또한 제2범프부의 상면에 형성된 솔더 캡과 인쇄회로기판의 전극단자들이 접촉될 때, 솔더 캡이 납작하게 주변으로 퍼져 나가더라도, 인접하는 범프와 단락되는 것을 방지할 수 있게 되어 반도체 칩의 경박 단소화 및 다핀화가 가능한 효과가 있다.

Claims (26)

  1. 반도체 칩과;
    상기 반도체칩의 표면에 형성된 금속접착층과;
    상기 금속접착층의 상부에 형성된 제1범프부와, 상기 제1범프부와 일체로 형성되고 상기 제1범프부의 상부에 제1범프부에 비해 폭이 작게 형성된 제2범프부로 구성된 범프부;를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지용 범프.
  2. 제 1 항에 있어서, 상기 반도체 칩은 보호막에 의해 전극패드가 선택적으로 노출되고, 상기 금속접착층이 반도체 칩의 전극패드 상부 및 그 전극패드의 상부로부터 전극패드 주변의 보호막 상부까지 연장되도록 형성된 것을 특징으로 하는 반도체 패키지용 범프.
  3. 제 1 항에 있어서, 상기 제1,제2범프부는 Au, Sn/37Pb, Sn/95Pb, Cu, Sn/Ag 및 Ni 중 선택된 하나의 재질로 형성된 것을 특징으로 하는 반도체 패키지용 범프.
  4. 제 1 항에 있어서, 상기 제1,제2범프부는 동일한 높이로 형성되거나 또는 서로 다른 높이로 형성된 것을 특징으로 하는 반도체 패키지용 범프.
  5. 제 2 항에 있어서, 상기 반도체 칩의 전극패드는 Ti, Al, Cr 및 Cu 중 선택된 하나의 금속재질로 형성되거나 또는 Ti, Al, Cr 및 Cu 중 적어도 하나를 포함하는 합금 재질로 형성된 것을 특징으로 하는 반도체 패키지용 범프.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 금속접착층은 상기 반도체 칩의 전극패드와 젖음특성이 우수한 TiW, Ti, Cr, Ni, V, Bi 및 Au 중 적어도 하나를 포함하는 금속재질로 형성된 것을 특징으로 하는 반도체 패키지용 범프.
  7. 제 1 항에 있어서, 상기 금속접착층은 100Å~20000Å 정도의 두께로 형성된 것을 특징으로 하는 반도체 패키지용 범프.
  8. 제 1 항에 있어서, 상기 제2범프부의 상면에 형성된 솔더 캡을 더 포함하여 구성된 것을 특징으로 하는 반도체 패키지용 범프.
  9. 제 8 항에 있어서, 상기 솔더 캡은 Pb/Sn, Sn/(5%)Pb 및 Sn/(2.5)Ag 중에 하나의 재질, 또는 Ag, Au, Bi 및 P 중에 적어도 하나의 재질이 Sn 이나 Pb 에 포함된 합금재질인 것을 특징으로 하는 반도체 패키지용 범프.
  10. 제 8 항에 있어서, 상기 솔더 캡의 상면에 Ni, V 및 P 중 선택된 하나의 재질로 형성되거나 또는 Ni, V 및 P 중 적어도 하나를 포함하는 합금재질로 형성된 확산방지막을 더 포함하여 구성된 것을 특징으로 하는 반도체 패키지용 범프.
  11. 제 1 항에 있어서, 상기 제2범프부의 폭은 상기 제1범프부의 폭에 비해 10㎛ ∼ 150㎛ 정도 작은 것을 특징으로 하는 반도체 패키지용 범프.
  12. 전극패드가 형성된 반도체 칩과;
    상기 반도체 칩의 표면에 형성되고, 상기 전극패드를 선택적으로 노출시키는 보호막과;
    상기 전극패드의 상부에 형성되고, 그 전극패드의 상부로부터 전극패드 주변의 보호막 상부까지 연장되도록 형성된 금속접착층과;
    상기 금속접착층의 상부에 형성된 제1범프부와, 상기 제1범프부와 일체로 형성되고 상기 제1범프부의 상부에 제1범프부에 비해 폭이 작게 형성된 제2범프부로 구성된 범프부; 및
    상기 범프부의 제2범프부 상면과 접촉되는 전극단자가 표면에 형성된 인쇄회로기판을 구비하여 구성되는 것을 특징으로 하는 반도체 패키지.
  13. 제 12 항에 있어서, 상기 제2범프부의 상면과 인쇄회로기판의 전극단자는 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화되어 접촉되는 것을 특징으로 하는 반도체 패키지.
  14. 제 13 항에 있어서, 상기 이방 전도성 파티클이 함유된 폴리머는 액상의 이방 전도성 접착제나 준 경화되어 일정 형상을 갖는 고상의 이방 전도성 필름인 것을 특징으로 하는 반도체 패키지.
  15. 제 13 항에 있어서, 상기 이방 전도성 파티클이 함유된 폴리머는 열경화성 수지 또는 열경화성과 열가소성이 조합된 수지를 주성분으로 하며, 구형 또는 각형 의 도전성 금속볼들이 함유된 것을 특징으로 하는 반도체 패키지.
  16. 제 15 항에 있어서, 상기 도전성 금속볼들은 Au, Ni, Ag 또는 Cu 중에 선택된 하나의 재질인 것을 특징으로 하는 반도체 패키지.
  17. 제 15 항에 있어서, 상기 도전성 금속볼들은 0.5㎛~10㎛ 정도의 입자 크기를 갖는 것을 특징으로 하는 반도체 패키지.
  18. 제 12 항에 있어서, 상기 제2범프부의 상면과 인쇄회로기판의 전극단자는 제2범프부의 상면에 형성된 솔더 캡을 통해 접촉되는 것을 특징으로 하는 반도체 패키지.
  19. 보호막에 의해 선택적으로 노출되는 적어도 하나의 전극패드가 형성된 반도체 칩 상에 금속접착층을 형성하는 공정과; 상기 금속접착층의 상부에 제1감광성 포토레지스트를 형성하고, 전면노광을 실시하는 공정과; 상기 전면노광된 제1감광성 포토레지스트 상에 제2감광성 포토레지스트를 형성하고, 국부노광을 실시하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트를 현상하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트가 현상되어 노출되는 금속접착층 상에 제1,제2범프부로 이루어지는 범프를 형성하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트를 제거하는 공정과; 상기 제2감광성 포토레지스트와 제1감광성 포토레지스트가 제거됨에 따라 노출되는 금속접착층을 식각하는 공정과; 상기 제2범프부의 상면에 인쇄회로기판의 전극단자를 접촉시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  20. 제 19 항에 있어서, 상기 제1,제2범프부로 이루어지는 범프는 전기도금 방법이나 무전해 도금 방법을 통해 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  21. 제 19 항에 있어서, 상기 금속접착층은 스퍼터링, 열증착 또는 전자-빔 증착을 통해 100Å~20000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  22. 제 19 항에 있어서, 상기 금속접착층을 식각하는 공정은 화학약품에 의한 습식식각이나 물리적 방법에 의한 건식식각을 통해 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  23. 제 19 항에 있어서, 상기 제2범프부의 상면에 인쇄회로기판의 전극단자를 접촉시키는 공정은 제2범프부와 인쇄회로기판의 전극단자 사이에 이방 전도성 파티클이 함유된 폴리머를 위치시킨 다음 열압착 및 경화시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  24. 제 19 항에 있어서, 상기 제1,제2범프부로 이루어지는 범프를 형성한 다음 제2범프부의 상면에 솔더 캡을 형성하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  25. 제 24 항에 있어서, 상기 제2범프부의 상면에 형성된 솔더 캡은 인쇄회로기판의 전극단자와 100~400℃ 정도의 온도로 압착되어 본딩되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  26. 제 24 항에 있어서, 상기 솔더 캡을 형성한 다음 솔더 캡의 상면에 확산방지층을 형성하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020040024217A 2004-04-08 2004-04-08 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법 KR100597993B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040024217A KR100597993B1 (ko) 2004-04-08 2004-04-08 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US10/976,427 US7170170B2 (en) 2004-04-08 2004-10-29 Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024217A KR100597993B1 (ko) 2004-04-08 2004-04-08 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법

Publications (2)

Publication Number Publication Date
KR20050098694A KR20050098694A (ko) 2005-10-12
KR100597993B1 true KR100597993B1 (ko) 2006-07-10

Family

ID=35059785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024217A KR100597993B1 (ko) 2004-04-08 2004-04-08 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법

Country Status (2)

Country Link
US (1) US7170170B2 (ko)
KR (1) KR100597993B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210152217A (ko) 2020-06-08 2021-12-15 주식회사 더스타일리시 항아토피성을 구현하는 속옷

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP4718809B2 (ja) * 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
WO2006105015A2 (en) * 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
JP4718305B2 (ja) * 2005-11-09 2011-07-06 新光電気工業株式会社 配線基板の製造方法および半導体装置の製造方法
TWI366902B (en) * 2007-02-16 2012-06-21 Taiwan Tft Lcd Ass Bump structure on a substrate
KR100857365B1 (ko) * 2007-02-28 2008-09-05 주식회사 네패스 반도체 장치의 범프 구조물
US20090133908A1 (en) * 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
US7807572B2 (en) * 2008-01-04 2010-10-05 Freescale Semiconductor, Inc. Micropad formation for a semiconductor
US20090289362A1 (en) * 2008-05-21 2009-11-26 Texas Instruments Incorporated Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
DE102008002954A1 (de) 2008-07-18 2010-01-21 Schott Solar Gmbh Löt-Stützstelle für Solarmodule und Dünnschichtsolarmodule
KR101148494B1 (ko) * 2009-05-07 2012-05-21 삼성전기주식회사 접속금속층을 갖는 반도체 장치 및 그 제조방법
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
KR101620350B1 (ko) 2010-03-29 2016-05-13 삼성전자주식회사 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8405199B2 (en) * 2010-07-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar for semiconductor substrate and method of manufacture
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
TWI474451B (zh) * 2011-09-15 2015-02-21 Chipmos Technologies Inc 覆晶封裝結構及其形成方法
TWI471992B (zh) * 2011-11-30 2015-02-01 矽品精密工業股份有限公司 具有導電凸塊之半導體裝置、封裝結構及製法
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2017109537A1 (en) * 2015-12-21 2017-06-29 Intel IP Corporation An electrical device and a method for forming an electrical device
US10217712B2 (en) * 2016-12-16 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process for manufacturing the same
WO2018182613A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Formation of tall metal pillars using multiple photoresist layers
US12015002B2 (en) * 2021-08-30 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure and method for forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JP2000323534A (ja) * 1999-05-13 2000-11-24 Sony Corp 半導体素子の実装構造及び実装方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP2002261111A (ja) 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210152217A (ko) 2020-06-08 2021-12-15 주식회사 더스타일리시 항아토피성을 구현하는 속옷

Also Published As

Publication number Publication date
KR20050098694A (ko) 2005-10-12
US20050224991A1 (en) 2005-10-13
US7170170B2 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
US7298042B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7101735B2 (en) Manufacturing method of semiconductor device
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US7378333B2 (en) Semiconductor device and manufacturing method thereof
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
US9847309B2 (en) Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
JP3450236B2 (ja) 半導体装置及びその製造方法
KR19980063339A (ko) 반도체장치의 제조방법 및 반도체장치
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
US20040157363A1 (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JPH031828B2 (ko)
US7843071B2 (en) Semiconductor device including wiring and manufacturing method thereof
KR100601762B1 (ko) 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법
CN111682006A (zh) 一种半导体封装结构及其制造方法
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
US6444561B1 (en) Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips
US20050042854A1 (en) [method of enhancing the adhesion between photoresist layer and substrate and bumping process]
JP2000195890A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 14