TWI474451B - 覆晶封裝結構及其形成方法 - Google Patents

覆晶封裝結構及其形成方法 Download PDF

Info

Publication number
TWI474451B
TWI474451B TW100133133A TW100133133A TWI474451B TW I474451 B TWI474451 B TW I474451B TW 100133133 A TW100133133 A TW 100133133A TW 100133133 A TW100133133 A TW 100133133A TW I474451 B TWI474451 B TW I474451B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
layer
filler
gap
Prior art date
Application number
TW100133133A
Other languages
English (en)
Other versions
TW201312715A (zh
Inventor
劉安鴻
劉宏信
楊佳達
黃祺家
李宜璋
黃祥銘
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW100133133A priority Critical patent/TWI474451B/zh
Priority to CN2012100342688A priority patent/CN103000599A/zh
Priority to US13/559,087 priority patent/US20130069228A1/en
Publication of TW201312715A publication Critical patent/TW201312715A/zh
Application granted granted Critical
Publication of TWI474451B publication Critical patent/TWI474451B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

覆晶封裝結構及其形成方法
本發明係關於一種半導體封裝結構；特別是關於一種使用於半導體領域的覆晶封裝結構。
覆晶封裝結構因為具有尺寸小、接腳密度大且散熱效率高等優點，因此被廣泛地使用於各種類型的電子邏輯元件，尤其在現今數位化社會中對電子產品的多工需求，使得諸如個人電腦中常見的中央處理器(Central Processing Unit，CPU)或圖形處理器(Graphics Processing Unit，GPU)，亦或是兼具無線網路及藍牙通訊技術的網路晶片等，都可輕易見到覆晶封裝結構的身影。
覆晶封裝結構主要係由基板、晶片及用以電性連接該基板及該晶片之凸塊結構所形成。當凸塊結構設置於基板及晶片間，並用以頂持及電性連接基板與晶片時，將使得基板與晶片間形成一間隙。同時，該間隙適可利用如自然流入或毛細現象等，以充填一填充劑，使其具有將晶片與基板固定及絕緣，並避免凸塊結構間彼此接觸而短路之功用。
然而，隨著製程的進步及對電子元件微小化的需求，基板與晶片的尺寸雖然愈趨縮小，但所需具備的訊號接腳數量卻不減反增。如此一來，不僅將導致基板與晶片間的間隙變小，從而增加製程上的困難，並且在另一方面，過小的間隙也將導致填充劑無法順利地流入及充填於其間，從而導致電路層氧化或接點間短路的情況，嚴重影響覆晶封裝結構的使用壽命。
有鑑於此，如何在微小化覆晶封裝結構的同時，依舊可維持兩者間所具有之間隙的尺寸，使填充料可順利地藉由毛細現象填充於其間，乃為目前業界引領期盼所欲解決之問題。
本發明之目的在於提供一種覆晶封裝結構，其在微小化基板與晶片尺寸的同時，不但可供晶片穩固地置於基板上，且可維持兩者間的間隙尺寸，從而使填充料可完整地填充於該間隙，以達到將晶片與基板固定並絕緣，同時避免凸塊結構彼此接觸而導致短路之目的。
為達上述目的，本發明之覆晶封裝結構包含一基板、一晶片、一凸塊結構以及一阻焊層。基板上具有一電路層，晶片具有一中央區域及位於中央區域兩側之二邊緣區域。凸塊結構係面對基板設置於晶片之中央區域，阻焊層係設置於基板，且部分覆蓋電路層。當晶片設置於基板上時，晶片係藉由凸塊結構與基板電性連接，且阻焊層適可與晶片之二邊緣區域接觸，以與凸塊結構共同支撐晶片。
為讓本發明之上述目的、技術特徵、和優點能更明顯易懂，下文係以較佳實施例、配合所附圖式進行詳細說明。
第1A圖及第1B圖係為本發明之覆晶封裝結構100之第一實施例。如圖所示，覆晶封裝結構100具有一基板110、一晶片120、一凸塊結構130以及一阻焊層140。其中，基板100上具有一電路層112(圖式中所繪製之電路層僅為示意)，且晶片120具有一中 央區域122及位於中央區域122兩側之二邊緣區域124。此外，凸塊結構130係面對基板110設置於晶片120之中央區域122，阻焊層140係設置於基板110，且用以部分覆蓋電路層112。其中，於本實施例中，凸塊結構130例如為金凸塊、結線凸塊及複合凸塊...等。
如第1B圖所示，當晶片120設置於基板110上時，晶片120適可藉由凸塊結構130與基板110電性連接，同時，阻焊層140適可與晶片120之二邊緣區域124相接觸，以與凸塊結構130共同支撐晶片120，避免晶片120僅中央區域122具有支撐，而產生左右傾斜的情況。
覆晶封裝結構100更進一步包含一抗氧化層150，其係覆蓋於基板110之電路層112上，用以協助避免電路層112之氧化。其中，抗氧化層150係為鎳金或鎳鈀金。此外，當阻焊層140與凸塊結構130共同支撐晶片120時，於基板110及晶片120間將形成一間隙200，且一填料層210適可填充於間隙200中，成為基板110及晶片120間的絕緣物質，在避免短路情況發生的同時，也具有固定基板110與晶片120之功效。
需說明的是，如第1A圖所示，於本發明之第一實施例中，阻焊層140係由基板110之二側邊116朝基板110之一中央部114，藉由覆蓋3/4基板110面積之方式設置，以與凸塊結構130共同支撐晶片120。因此，由於基板110與晶片120間尚留存有足夠的間隙200，故當使用填充劑(圖未示出)充填間隙200時，其將可順利無阻礙地流入間隙200中，以形成填料層210。舉例來說，當一封 裝結構具有8mm(寬)*11.5mm(長)之面積尺寸，且阻焊層140覆蓋了3/4該面積尺寸時，則中央部114將預留2mm寬的間隔，且二側邊116之寬度則各為3mm左右。
第2A圖及第2B圖係為本發明之第二實施例。如圖所示，第二實施例之覆晶封裝結構100所具有之基板110、晶片120、凸塊結構130及阻焊層140間的相互空間關係，係皆與第一實施例相同，其區別僅在於：第二實施例所示之阻焊層140係由基板110之二側邊116朝基板110之中央部114，藉由覆蓋1/2基板110面積之方式設置，以與凸塊結構130共同支撐晶片120。因此，相較於第一實施例，第二實施例所示之覆晶封裝結構100係使用較少之阻焊層140，即可與凸塊結構130來共同支撐晶片120，以避免晶片120發生左右傾斜的情況，同時依舊使填充劑可由未被阻焊層140覆蓋之處順利地流入於間隙200內進行充填。
第3A圖及第3B圖係為本發明之第三實施例。如圖所示，第三實施例之覆晶封裝結構100所具有之基板110、晶片120、凸塊結構130及阻焊層140間的相互空間關係，係皆與第一實施例及第二實施例相同，其區別僅在於，第三實施例所示之阻焊層140係由基板110之二側邊116朝基板110之中央部114，藉由覆蓋1/4基板110面積之方式設置，以與凸塊結構130共同支撐晶片120。因此，相較於第一實施例及第二實施例，第三實施例所示之覆晶封裝結構100可利用更為少量之阻焊層140，與凸塊結構130共同支撐晶片120，避免晶片120發生左右傾斜的情況，並使填充劑可更加順利地流入於間隙200中。
第4A圖及第4B圖係為本發明之第四實施例。如圖所示，第四實施例之覆晶封裝結構100所具有之基板110、晶片120及凸塊結構130間的相互空間關係，雖皆與前述之該等實施例相同，但於本實施例中，阻焊層140並非是從基板110之二側邊116朝基板110之中央部114之方式覆蓋於基板110上。相反地，第四實施例之阻焊層140乃是以設置於基板110之四邊角之方式，與凸塊結構130來共同支撐晶片120，使基板110與晶片120間可具有更多之間隙400，以供填充劑流入及填充於其間。
本發明更揭露形成前述覆晶封裝結構100之方法，如第5圖所示，包含下列步驟。首先，如步驟310所示，於基板100上形成電路層112，並於其上形成抗氧化層150以覆蓋並保護電路層112。接著如步驟320所示，形成阻焊層140於基板110，且使阻焊層140僅部分覆蓋電路層112。如步驟330所示，將具有凸塊結構130之晶片120設置於基板110上，使基板110與晶片120間形成間隙200。如步驟340所示，利用凸塊結構130與阻焊層140共同支撐晶片120。接著，如步驟350所示，將填充劑導入基板110與晶片120所形成之間隙200。最後，如步驟360所示，硬化該填充劑，使形成填料層210，以充填於間隙200間，藉以強化基板110與晶片120間之穩固性，同時避免基板110、晶片120及凸塊結構130間因絕緣不良而導致短路情況的發生。
此外，於步驟320的形成阻焊層140之方法中，更可進一步包含步驟321：形成阻焊層140，使其由基板110之二側邊116朝基板110之一中央部114以覆蓋3/4基板110之面積、覆蓋1/2基板 110之面積以及覆蓋1/4基板110之面積之方式設置於基板110，以與凸塊結構130共同支撐晶片120。或者，於步驟320中，也可進一步包含步驟322：形成阻焊層140於基板110之四邊角，以與凸塊結構130共同支撐晶片120。
如第6圖所示，前述之覆晶封裝結構100之形成方法，亦可在如步驟321及步驟322所形成之阻焊層140後，具有下列步驟。首先，如步驟323所示，將填充劑塗佈於基板110中，以覆蓋阻焊層140未覆蓋之電路層112。接著，如步驟331所示，將具有凸塊結構130之晶片120設置於基板110，使該晶片120與基板110對應之區域形成間隙200。如步驟340所示，利用凸塊結構130與阻焊層140共同支撐晶片120。而多餘之填充劑可由未覆蓋阻焊層140之區域流出，最後，如步驟360所示，硬化該填充劑，使其形成填料層210，以充填於間隙200間。
於本發明中，凸塊結構130較佳係為金結線凸塊(Gold Stud Bump)且係以單一或複數矩陣之方式，面對基板110設置於晶片120之中央區域122。此外，基板110與晶片120間所形成之間隙200所具有之一高度，係介於20~50微米之間，且較佳係為30微米，而阻焊層140之厚度可介於5~20微米之間，其較佳係為15微米，如此將使一般規格的填充劑即可順利流動，而無須使用特殊規格的填充劑，降低生產所需成本。
需說明的是，於第5圖中所述之步驟350中所提及之填充劑可為底部填充劑(Underfill)及封裝材料(Molding Material)填充劑，其可於間隙200形成後，再予以流入進行填充，達到本發明 避免短路及固定基板110與晶片120之功效。另一方面，於第6圖之步驟323中所提及之填充劑，則為非導電性黏著劑(Non-Conductive Past，NCP)。其需先塗佈於阻焊層140未覆蓋之電路層112後，才得以進行後續基板110與晶片120間之設置作業，以供多餘之填充劑可由基板110上該阻焊層140未覆蓋之區域順利流出。
綜上所述，由於本發明之覆晶封裝結構100可藉由凸塊結構130及阻焊層140的設置，維持基板110與晶片120間所具有之間隙200之高度，故其可在不變動原有填充劑的前提下，依舊完成將填充劑充填於間隙200之作業，從而形成填料層210，以達到將晶片120與基板110絕緣，同時避免凸塊結構130彼此接觸而導致短路之目的。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。
100‧‧‧覆晶封裝結構
110‧‧‧基板
112‧‧‧電路層
114‧‧‧中央部
116‧‧‧側邊
120‧‧‧晶片
122‧‧‧中央區域
124‧‧‧邊緣區域
130‧‧‧凸塊結構
140‧‧‧阻焊層
150‧‧‧抗氧化層
200‧‧‧間隙
210‧‧‧填料層
第1A圖係為本發明覆晶封裝結構之第一實施例示意圖；第1B圖係為第1A圖之A-A線段之剖面圖；第2A圖係為本發明覆晶封裝結構之第二實施例示意圖；第2B圖係為第2A圖之B-B線段之剖面圖；第3A圖係為本發明覆晶封裝結構之第三實施例示意圖； 第3B圖係為第3A圖之C-C線段之剖面圖；第4A圖係為本發明覆晶封裝結構之第四實施例示意圖；第4B圖係為第4A圖之D-D線段之剖面圖；第5圖係為本發明覆晶封裝結構之製造流程圖；以及第6圖係為本發明覆晶封裝結構之另一製造流程圖。
100‧‧‧覆晶封裝結構
110‧‧‧基板
120‧‧‧晶片
130‧‧‧凸塊結構
140‧‧‧阻焊層

Claims (8)

  1. 一種覆晶封裝結構，包含：一基板，其上形成有一電路層；一晶片，具有一中央區域及位於該中央區域兩側之二邊緣區域；一凸塊結構，係面對該基板設置於該晶片之該中央區域；以及一阻焊層(solder resist)，係設置於該基板之四邊角，且部分覆蓋該電路層；其中，當該晶片設置於該基板上時，該晶片係藉由該凸塊結構與該基板電性連接，且該阻焊層適可與該晶片之該二邊緣區域接觸，以與該凸塊結構共同支撐該晶片。
  2. 如請求項1所述之覆晶封裝結構，更包含一抗氧化層，係覆蓋於該基板之該電路層。
  3. 如請求項1所述之覆晶封裝結構，更包含一間隙(gap)及一填料層，該間隙係形成於該基板與該晶片之間，而該填料層則充填於該間隙內。
  4. 如請求項3所述之覆晶封裝結構，其中該間隙具有一高度，且該高度係介於20~50微米。
  5. 一種形成一覆晶封裝結構之方法，包含下列步驟：(a)於一基板上形成一電路層，並於其上形成一抗氧化層以覆蓋該電路層；(b)形成一阻焊層於該基板之四邊角，以部分覆蓋該電路層； (c)將具有一凸塊結構之一晶片設置於該基板，並於該基板與該晶片間形成一間隙，其中，該晶片具有一中央區域及位於該中央區域兩側之二邊緣區域，且該晶片之該二邊緣區域之面積部分接觸該阻焊層；以及(d)利用該凸塊結構與該阻焊層以共同支撐該晶片。
  6. 如請求項5所述之方法，更包含下列步驟：(e)將一填充劑導入該基板與該晶片所形成之該間隙；以及(f)硬化該填充劑，使其成為一填料層，充填於該間隙。
  7. 如請求項5所述之方法，更包含下列步驟：(b1)將一填充劑塗佈於該基板上，以覆蓋該阻焊層未覆蓋之該電路層。
  8. 如請求項7所述之方法，更包含下列步驟：(g)使該填充劑覆蓋該電路層之區域形成於該間隙；以及(h)硬化該填充劑，使其成為一填料層並充填於該間隙。
TW100133133A 2011-09-15 2011-09-15 覆晶封裝結構及其形成方法 TWI474451B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100133133A TWI474451B (zh) 2011-09-15 2011-09-15 覆晶封裝結構及其形成方法
CN2012100342688A CN103000599A (zh) 2011-09-15 2012-02-09 覆晶封装结构及其形成方法
US13/559,087 US20130069228A1 (en) 2011-09-15 2012-07-26 Flip-chip package structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100133133A TWI474451B (zh) 2011-09-15 2011-09-15 覆晶封裝結構及其形成方法

Publications (2)

Publication Number Publication Date
TW201312715A TW201312715A (zh) 2013-03-16
TWI474451B true TWI474451B (zh) 2015-02-21

Family

ID=47879904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133133A TWI474451B (zh) 2011-09-15 2011-09-15 覆晶封裝結構及其形成方法

Country Status (3)

Country Link
US (1) US20130069228A1 (zh)
CN (1) CN103000599A (zh)
TW (1) TWI474451B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509756B (zh) * 2013-09-30 2015-11-21 Chipmos Technologies Inc 薄膜覆晶封裝結構
CN103531579B (zh) * 2013-11-06 2017-04-05 北京思比科微电子技术股份有限公司 一种改善半导体芯片封装可靠性的结构及其制备方法
FR3030111B1 (fr) 2014-12-12 2017-12-22 Commissariat Energie Atomique Procede de realisation d'une connexion electrique dans un via borgne et connexion electrique obtenue
CN110459524A (zh) * 2019-08-12 2019-11-15 北京比特大陆科技有限公司 封装用基板、芯片及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701483A (en) * 2005-06-17 2007-01-01 Chipmos Technologies Inc Tape and device for cof package
TW200941651A (en) * 2008-03-21 2009-10-01 Chipmos Technologies Inc Flip chip package structure and process thereof

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191022A (ja) * 1992-01-14 1993-07-30 Mitsubishi Electric Corp プリント配線板
TW550278B (en) * 1996-11-12 2003-09-01 Gen Electric A curable polyphenylene ether-thermosetting resin composition
JP2002170853A (ja) * 2000-12-01 2002-06-14 Nec Corp フリップチップ実装方法
JP4746753B2 (ja) * 2001-03-05 2011-08-10 ルネサスエレクトロニクス株式会社 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム
US6815831B2 (en) * 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
WO2004088421A1 (ja) * 2003-03-31 2004-10-14 Hoya Corporation マスクブランクス、マスクブランクスの製造方法、転写マスクの製造方法及び半導体装置の製造方法
JP4381795B2 (ja) * 2003-12-19 2009-12-09 パナソニック株式会社 電子部品実装方法
US7902678B2 (en) * 2004-03-29 2011-03-08 Nec Corporation Semiconductor device and manufacturing method thereof
KR100597993B1 (ko) * 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
CN100591195C (zh) * 2007-05-28 2010-02-17 华硕电脑股份有限公司 电子组装体及其制作方法
CN101681859B (zh) * 2007-06-15 2011-10-19 罗姆股份有限公司 半导体器件
JP2009004447A (ja) * 2007-06-19 2009-01-08 Toshiba Corp プリント回路板、電子機器、および半導体パッケージ
JP4909823B2 (ja) * 2007-06-29 2012-04-04 株式会社東芝 プリント回路板、電子部品の実装方法および電子機器
TWI357137B (en) * 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
CN100573863C (zh) * 2008-04-30 2009-12-23 日月光半导体制造股份有限公司 覆晶封装结构及其制造方法
JP2010272811A (ja) * 2009-05-25 2010-12-02 Fdk Module System Technology Corp 半導体装置
JP5463092B2 (ja) * 2009-07-07 2014-04-09 アルプス電気株式会社 電子回路ユニットおよびその製造方法
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
US9030103B2 (en) * 2013-02-08 2015-05-12 Cree, Inc. Solid state light emitting devices including adjustable scotopic / photopic ratio
JP6124258B2 (ja) * 2013-08-21 2017-05-10 アルプス電気株式会社 電子回路ユニット及び電子回路ユニットの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701483A (en) * 2005-06-17 2007-01-01 Chipmos Technologies Inc Tape and device for cof package
TW200941651A (en) * 2008-03-21 2009-10-01 Chipmos Technologies Inc Flip chip package structure and process thereof

Also Published As

Publication number Publication date
TW201312715A (zh) 2013-03-16
CN103000599A (zh) 2013-03-27
US20130069228A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
CN106920778B (zh) 电子封装件及封装用的基板
TW201701427A (zh) 具有橫向導通電路的封裝基材
JP2011077108A (ja) 半導体装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
CN106463427B (zh) 半导体装置及其制造方法
TWI474451B (zh) 覆晶封裝結構及其形成方法
CN112563215A (zh) 电子封装件及其制法
US9165789B2 (en) Fabrication method of packaging substrate
TW201528459A (zh) 晶片的封裝結構及其製造方法
CN103811363A (zh) 半导体封装件的制法
CN114551369A (zh) 电子封装件及其制法
JP6237647B2 (ja) 放熱部材を備えた半導体装置
CN103050449A (zh) 封装件及其制法
CN104425418A (zh) 半导体封装件及其制法
CN103137498B (zh) 半导体封装结构及其制作方法
JP5171720B2 (ja) 半導体装置
TWI885490B (zh) 電子封裝件及其製法
TWI591788B (zh) 電子封裝件之製法
JP5587464B2 (ja) 半導体装置の製造方法
CN223260601U (zh) 封装结构
CN103187386B (zh) 基板结构、封装结构及其制法
TWI612587B (zh) 一種無基板半導體封裝製造方法
TW201822331A (zh) 電子封裝件
CN118800734A (zh) 电子封装件及其制法
TWI570861B (zh) 封裝結構及其製法