TW201701427A - 具有橫向導通電路的封裝基材 - Google Patents

具有橫向導通電路的封裝基材 Download PDF

Info

Publication number
TW201701427A
TW201701427A TW105128135A TW105128135A TW201701427A TW 201701427 A TW201701427 A TW 201701427A TW 105128135 A TW105128135 A TW 105128135A TW 105128135 A TW105128135 A TW 105128135A TW 201701427 A TW201701427 A TW 201701427A
Authority
TW
Taiwan
Prior art keywords
circuit
redistribution
redistribution circuit
disposed
package substrate
Prior art date
Application number
TW105128135A
Other languages
English (en)
Other versions
TWI582922B (zh
Inventor
胡迪群
Original Assignee
胡迪群
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 胡迪群 filed Critical 胡迪群
Publication of TW201701427A publication Critical patent/TW201701427A/zh
Application granted granted Critical
Publication of TWI582922B publication Critical patent/TWI582922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

本發明揭露一種封裝基材，包括：第一電路重新分配層、第二電路重新分配層、以及橫向導通電路；第一電路重新分配層依據第一設計準則製作完成，具有第一重新分配電路；第一重新分配電路包括第一左邊重新分配電路以及第一右邊重新分配電路；第二電路重新分配層依據第二設計準則製作完成，具有第二重新分配電路；第二重新分配電路包括第二左邊重新分配電路以及第二右邊重新分配電路；橫向導通電路依據第一設計準則製作完成，設置於第一左邊重新分配電路以及第一右邊重新分配電路之間；橫向導通電路電性耦合至第一左邊重新分配電路以及第一右邊重新分配電路；第二設計準則具有比第一設計準則低的電路密度。

Description

具有橫向導通電路的封裝基材
本發明涉及一種多晶片封裝用的封裝基材；特別是一種具有提供多晶片封裝之晶片與晶片之間的橫向導通電路(lateral communication circuit)的封裝基材。
如圖1所示，美國專利US 8,901,748 B2公開了一個晶片封裝單元10，具有封裝基材12；封裝基材12埋設有一個橋接單元28，用以橋接上方的晶片14與晶片16。上蓋18覆蓋於封裝基材12以及兩個晶片14,16的上方，散熱鰭片22設置於上蓋18上方；橋接單元28上方製作有電路34以及金屬墊35提供CPU晶片16、以及記憶體晶片14之間的電性連接。兩個晶片14,16藉著焊錫球24與縱向導通金屬26電性耦合到外部的電源(圖中未顯示)。CPU晶片16與記憶體晶片14藉著焊錫球30,32與橋接單元28電性連接；CPU晶片16與記憶體晶片14藉著橋接單元28而互相耦合。
這個習知技術的缺點是製作複雜度較高，例如，其中的內埋式橋接單元28，需要在一個單獨的製造方法中事先製備完成，然後再埋設於封裝基材12內，包含熱膨脹係數(CTE)的匹配問題、單元切割、電路對位…等等複雜因素，都需要被考慮，使得整個封裝單元10的製作過程非常複雜。
針對現有技術的上述不足，根據本發明的實施例，希望提供一種結構簡單，製造過程具有較高的電路密度、相鄰晶片間以最短路徑電性耦合、以及更高可靠性的多晶片封裝用的封裝基材。
根據實施例，本發明提供的一種封裝基材，包括第一電路重新分配層、第二電路重新分配層、以及橫向導通電路，其中：第一電路重新分配層RDL1依據第一設計準則製作完成，具有第一介電層以及埋設於第一介電層中的第一重新分配電路；第一重新分配電路包括第一左邊重新分配電路以及第一右邊重新分配電路；第二電路重新分配層RDL2依據第二設計準則製作完成，具有第二介電層以及埋設於第二介電層中的第二重新分配電路；第二重新分配電路包括第二左邊重新分配電路以及第二右邊重新分配電路；第二左邊重新分配電路設置於第一左邊重新分配電路的底部，並且電性耦合至第一左邊重新分配電路；第二右邊重新分配電路設置於第一右邊重新分配電路的底部，並且電性耦合至第一右邊重新分配電路；橫向導通電路(lateral communication circuit)依據第一設計準則製作完成，設置於第一左邊重新分配電路以及第一右邊重新分配電路之間；橫向導通電路電性耦合至第一左邊重新分配電路以及第一右邊重新分配電路；其中，第二設計準則具有比第一設計準則低的電路密度。
根據一個實施例，本發明前述封裝基材中，第二重新分配電路具有比第一重新分配電路較寬的導線寬度、較厚的導線厚度，以及具有比第一重 新分配電路以及橫向導通電路低的電路密度。
根據一個實施例，本發明前述封裝基材中，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路。
根據一個實施例，本發明前述封裝基材中，更包含由金屬、玻璃、陶瓷或是矽所製成的支撐框架，該支撐框架設置於第一電路重新分配層上方；支撐框架整體設置於第一電路重新分配層以及第二電路重新分配層的上方。
根據一個實施例，本發明前述封裝基材中，更包含由金屬、玻璃、陶瓷或是矽所製成的支撐框架，該支撐框架至少部份埋設於第一電路重新分配層的介電層中以及第二電路重新分配層的介電層中。
根據一個實施例，本發明前述封裝基材中，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；支撐框架環繞兩個晶片的週邊，且在厚度方向上，不會與第一電路重新分配層以及第二電路重新分配層相重疊。
根據一個實施例，本發明前述封裝基材中，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；支撐框架至少環繞所述之第一重新分配電路的週邊；支撐框架整體設置於所述之兩個晶片的下方。
根據一個實施例，本發明前述封裝基材中，更包含第三電路重新分配層，該第三電路重新分配層依據第三設計準則製作完成，具有第三介電層以及埋設於第三介電層中的第三重新分配電路；第三重新分配電路包括第三左邊重新分配電路以及第三右邊重新分配電路；第三左邊重新分配電路設置於第二左邊重新分配電路的底部，並且電性耦合至第二左邊重新分配電路；第三右邊重新分配電路設置於第二右邊重新分配電路的底部，並且電性耦合至所述之第二右邊重新分配電路；其中，第三設計準則具有比第二設計準則低的電路密度。
相對於現有技術，本發明提供的一種多晶片封裝的簡化晶片之間的互相電性耦合的結構，提供一種更可靠的封裝基材，其中的橫向導通電路設置於封裝基材上方，提供設置於上方的晶片與晶片之間的最短導通電路路徑。
10T‧‧‧為第一上層金屬墊
1B‧‧‧為第一下層金屬墊
1T‧‧‧為第一上層金屬墊
20T‧‧‧為第二上層金屬墊
2B‧‧‧為第二下層金屬墊
2T‧‧‧為第二上層金屬墊
30T‧‧‧為第三上層金屬墊
501、502‧‧‧為橫向導通電路
503‧‧‧為頂部金屬墊
511‧‧‧為第一右邊重新分佈電路
51‧‧‧為第一左邊重新分配電路
522‧‧‧為第二右邊重新分配電路
52‧‧‧為第二左邊重新分配電路
541、542‧‧‧為晶片
543‧‧‧為底部填充材料
544‧‧‧為封裝膠體
56‧‧‧為支撐框架
601、602‧‧‧為橫向導通電路
611‧‧‧為第一右邊重新分佈電路
61‧‧‧為第一左邊重新分配電路
622‧‧‧為第二右邊重新分配電路
62‧‧‧為第二左邊重新分配電路
633‧‧‧為第三右邊重新分配電路
63‧‧‧為第三左邊重新分配電路
641、642‧‧‧為晶片
643‧‧‧為底部填充材料
644‧‧‧為封裝材料
66‧‧‧為支撐框架
D10‧‧‧為第一介電層
D1‧‧‧為第一介電層
D20‧‧‧為第二介電層
D2‧‧‧為第二介電層
D30‧‧‧為第三介電層
RDL10‧‧‧為第一電路重新分配層
RDL1‧‧‧為第一電路重新分配層
RDL20‧‧‧為第二電路重新分配層
RDL2‧‧‧為第二電路重新分配層
RDL30‧‧‧為第三電路重新分配層
圖1是習知技術之晶片封裝單元的結構示意圖。
圖2為本發明的第一實施例的結構示意圖。
圖3為使用圖2的封裝基材的多晶片封裝的結構示意圖。
圖4A~4B為圖2的第一修飾實施例的結構示意圖。
圖5A~5B為圖2的第二修飾實施例的結構示意圖。
圖6為本發明的第二實施例的結構示意圖。
圖7為使用圖6的封裝基材的多晶片封裝的結構示意圖。
圖8A~8B為圖7的第一修飾實施例的結構示意圖。
圖9A~圖9B為圖7的第二修飾實施例的結構示意圖。
圖10A~10B為圖4B或圖8B的頂視圖。
下面結合附圖、以及具體實施例，進一步闡述本發明。這些實施例應理解為僅用於說明本發明而不用於限制本發明的保護範圍。在閱讀了本發明記載的內容之後，本領域技術人員可以對本發明作各種改動或修改，這些等效變化、以及修改同樣落入本發明權利要求所限定的範圍。
圖2顯示本發明的第一實施例。
圖2顯示一種多晶片封裝用的封裝基材。本實施例包含有兩個電路重新分配層，其中，第一電路重新分配層RDL1是依據第一設計準則所製成，例如積體電路(IC)的設計準則(design rule)，即是以具有相對較細的電路、較高密度的技術所構建而成。第一電路重新分配層RDL1具有埋設於第一介電層D1中的第一重新分配電路(redistribution circuitry,RDC)。第一重新分配電路51、511還包括第一左邊重新分配電路51、以及第一右邊重新分配電路511；第一重新分配電路51、511具有多個第一上層金屬墊1T，第一上層金屬墊1T上方裸露，適合至少一個晶片安裝於上方。第一重新分配電路51、511具有多個第一下層金屬墊1B，第一下層金屬墊1B具有一個密度低於第一上層金屬墊1T的分配密度低，以便將電路向下展開。
第二電路重新分配層RDL2係依據第二設計準則所製成，即是以具有相對較粗、較寬的電路、較低密度的技術所構建而成，例如印刷電路板 (PCB)的設計準則(design rule)。第二電路重新分配層RDL2包含有埋設於第二介電層D2的第二重新分配電路。第二重新分配電路，包括有一個第二左邊重新分配電路52、以及一個第二右邊重新分配電路522；第二左邊重新分配電路52設置於第一左邊重新分配電路51的底部，並且電性耦合至上方的第一左邊重新分配電路51。第二右邊重新分配電路522設置於第一右側重新分配電路511的底部，並且電性耦合到上方的第一右邊重新分佈電路511。第二重新分配電路52、522具有多個第二上層金屬墊2T、以及多個第二下層金屬墊2B；第二下層金屬墊2B具有一個密度低於第二上層金屬墊2T的密度。
橫向導通電路501、502是依據第一設計準則建立，埋設於第一電路重新分配層RDL1中，且安置於第一左邊重新分配電路51、以及第一右邊重新分配電路511之間；第一電路重新分配層RDL1的頂表面，具有多個裸露的金屬墊503(1T)，設置於第一左邊重新分配電路51的上方，也設置於第一右邊重新分配電路511的上方，以便在後續步驟中，相鄰晶片可以藉此些金屬墊503(1T)互相以最短路徑做電性耦合。換句話說，橫向導通電路501、502電性耦合至第一左邊重新分配電路51、以及第一右邊重新分配電路511。第二重新分配電路52、522具有相對較寬、較粗的導線，因此，比起第一重新分配電路51、511而言，第二重新分配電路52、522具有較低的電路密度。
圖3顯示使用圖2的封裝基材的多晶片封裝。
圖中顯示一對晶片541、542，安置於第一電路重新分配層RDL1的頂表面，作為一個範例說明。左邊晶片541設置於第一左邊重新分配電路 51上方；右邊晶片542設置於第一右邊重新分配電路511上方；晶片541、542分別電性耦合至下方金屬墊503(1T)。底部填充材料543填充在晶片541、542、以及第一介電層D1的頂表面之間的空間中，然後將封裝膠體544封裝晶片541、542的周邊，提供進一步的保護。
圖4A~4B顯示圖2的第一修飾實施例。
圖4A顯示在第一個重新分配層RDL1的頂表面，設置有一個矩形支撐框架56，用於加強下方的薄膜封裝基材，其厚度約在毫米(mm)或是微米(um)。支撐框架56的材料可以是金屬、玻璃、陶瓷、或是矽。
圖4B顯示使用圖4A的封裝基材的多晶片封裝
圖4B顯示一對晶片541、542，設置於第一電路重新分配層RDL1的頂表面。底部填充材料543填充在晶片541、542、以及第一介電層D1的頂表面之間的空間中。然後將封裝膠體544施加到封裝晶片541、542的周邊，提供進一步的保護，圖4B顯示支撐框架56環繞在兩個晶片541、542週邊。
圖5A~5B顯示圖2的第二修飾實施例。
圖5A顯示矩形支撐框架56埋設於介電層D1、D2內，用以加強薄膜封裝基材的強度，矩形支撐框架56厚度為毫米或是微米。支撐框架56的材料可以是金屬，玻璃，陶瓷，或是矽。圖中顯示支撐框架56完全埋入於介電層D1、D2中，係作為範例說明，其他變化設計例如支撐框架56僅部分結構埋設於介電層中(圖中未顯示)，也可依據設計需求而製作使用。圖中顯示支撐框架56的最上面的表面，與第一介電層D1的最上面的表面為共 平面。
圖5B顯示使用圖5A的封裝基材的多晶片封裝
圖5B顯示一對晶片541、542，設置於第一電路重新分配層RDL1的頂表面。底部填充材料543填充在晶片541、542、以及第一介電層D1的頂表面之間的空間中。然後將封裝膠體544施加到封裝晶片541、542的周邊，提供進一步的保護；圖5B顯示支撐框架56環繞第一重新分配電路51、511週邊；且支撐框架56整體設置於晶片541、542的下方。
圖6顯示本發明的第二實施例。
圖6顯示一種多晶片封裝用的封裝基材，包含有三個電路重新分配層RDL10、RDL20、以及RDL30。第一電路重新分配層RDL10是依據第一設計準則所製作，使用相對較細的電路、較高密度的技術所構建，第一電路重新分配層RDL10具有埋設於第一介電層D10的第一重新分配電路。第一重新分配電路還包括第一左邊重新分配電路61、以及第一右邊重新分配電路611；第一重新分配電路61、611具有多個第一上層金屬墊10T裸露於上方，適合電性耦合至上方的晶片。第一重新分配電路61、611具有多個第一下層金屬墊10B，多個第一下層金屬墊10B的密度，比第一上層金屬墊10T的密度低；以便將電路向下展開。
第二電路重新分配層RDL2係依據第二設計準則所製作，具有比第一設計準則相對較寬的線寬、比第一設計準則的密度較低。第二電路重新分配層RDL2具有埋設於第二介電層D20的第二重新分配電路62、622，第二重新分配電路還包括一個第二左邊重新分配電路62、以及第二右邊重新分 配電路622；第二左邊重新分配電路62設置於第一左邊重新分配電路61的底部，並且電性耦合至第一左邊重新分配電路61；第二右邊重新分配電路622設置於第一右側重新分配電路611的底部，並且電性耦合到第一重新分佈電路611。第二重新分配電路62、622具有多個第二上層金屬墊20T、以及多個第二下層金屬墊20B，第二下層金屬墊20B的密度比第二上層金屬墊20T的密度低；以便將電路向下展開。
第三電路重新分配層RDL30是依據第三設計準則所建置，具有一個相對較寬的線寬，比第二設計準則的密度低。第三電路重新分配層RDL30具有埋設於第三介電層D30中的第三重新分配電路63、633。第三重新分配電路還包括一個第三左邊重新分配電路63、以及第三右邊重新分佈電路633。第三左側重新分配電路63設置於第二左邊重新分配電路62的底部，並且電性耦合至第二左邊重新分配電路62。第三右邊重新分佈電路633設置於第二右邊重新分配電路622的底部，並且電性耦合到第二右邊重新分佈電路622。第三重新分配電路63、633具有多個第三上層金屬墊30T、以及多個第三下層金屬墊30B，第三下層金屬墊30B的密度比第三上層金屬墊30T的密度低，以便將電路向下展開。
橫向導通電路601、602是依據第一設計準則建立，設置於第一電路重新分配層RDL10中，且設置於第一左邊重新分配電路61、以及第一右邊重新分配電路611中間。橫向導通電路601,602具有多個裸露在頂部的金屬墊10T；金屬墊10T後續適合電性耦合至上方的晶片。第二重新分配電路62、622具有比第一重新分配電路61、611相對較寬的導線、較低電路密度。第三重新分配電路63、633具有比第二重新分配電路62、622相對較寬的 線寬、較低電路密度，以便將電路向下展開。
圖7顯示使用圖6的封裝基材的多晶片封裝。
一對晶片641、642，設置於第一電路重新分配層RDL10的頂表面。底部填充材料643填充在晶片641、642、以及第一介電層D10的頂表面之間的空間中；然後將封裝膠體644施加到封裝晶片641、642的周邊，提供進一步的保護。
圖8A~8B顯示圖7的第一修飾實施例。
圖8A顯示在矩形支撐框架66設置於第一個重新分配層RDL10的頂表面，用於加強該薄膜封裝基材；矩形支撐框架66具有的厚度尺寸毫米或是微米級。支撐框架66的材料可以是金屬、玻璃、陶瓷或矽。
圖8B顯示使用圖8A的封裝基材的多晶片封裝。
圖8B顯示一對晶片641、642，設置於第一電路重新分配層RDL10的頂表面。底部填充材料643填充在晶片641、642、以及第一介電層D10的頂表面之間的空間中；然後將封裝膠體644施加到晶片641、642周邊，提供進一步的保護。圖8B表示支撐框架66環繞在兩個晶片641、642週邊。
圖9A~圖9B顯示圖7的第二修飾實施例。
圖9A顯示矩形支撐框架66埋設於介電層D10、D20、D30中，加強薄膜封裝基材的穩定性；矩形支撐框架66的厚度在毫米(mm)或是微米(um)。矩形支撐框架66的材料可以是金屬、玻璃、陶瓷、或矽。圖中顯示支撐框架66整個埋設於介電層中，但是，部分埋入(圖中未顯示)於介電層中的 結構，也可以依據不同的設計而製作使用。
圖9B顯示使用圖9A的封裝基材的多晶片封裝。
圖9B顯示一對晶片641、642，設置於第一電路重新分配層RDL10的頂表面。底部填充材料643填充在晶片641、642、以及第一介電層D10的頂表面之間的空間中。然後將封裝膠體644施加到晶片641、642周圍，提供進一步的保護。圖9B顯示支撐框架66環繞第一重新分配電路61、611、以及第二重新分配電路62、622；局部環繞第三重新分配電路63、633。
圖10A~10B顯示圖4B或圖8B的頂視圖。
圖10A顯示支撐框架56,66包圍在兩個晶片的週邊。多個橫向導通電路501、502、601、602分別設置於兩個晶片之間，提供相鄰晶片之間最短路徑的電性耦合。
圖10B顯示支撐框架56、66包圍在九個晶片的週邊。多個橫向導通電路501、502、601、602被構造為晶片之間最短路徑的電性耦合。
以上，雖然藉由參照特定實施例描述本發明，但對本發明所屬領域之具有通常知識者而言，在不悖離下述申請專利範圍所界定的本發明之精神及範圍的情況下，可輕易進行各種變更及替代，仍應屬於本技藝權利人之權利範圍。
1B‧‧‧為第一下層金屬墊
1T‧‧‧為第一上層金屬墊
2B‧‧‧為第二下層金屬墊
2T‧‧‧為第二上層金屬墊
501、502‧‧‧為橫向導通電路
503‧‧‧為頂部金屬墊
511‧‧‧為第一右邊重新分佈電路
51‧‧‧為第一左邊重新分配電路
522‧‧‧為第二右邊重新分配電路
52‧‧‧為第二左邊重新分配電路
D1、D2‧‧‧為介電層
RDL1、RDL2‧‧‧為電路重新分配層

Claims (20)

  1. 一種具有橫向導通電路的封裝基材，包括第一電路重新分配層、第二電路重新分配層、以及橫向導通電路，其中：第一電路重新分配層依據第一設計準則製作完成，具有第一介電層以及埋設於第一介電層中的第一重新分配電路；第一重新分配電路包括第一左邊重新分配電路以及第一右邊重新分配電路；第二電路重新分配層依據第二設計準則製作完成，具有第二介電層以及埋設於第二介電層中的第二重新分配電路；第二重新分配電路包括第二左邊重新分配電路以及第二右邊重新分配電路；第二左邊重新分配電路設置於第一左邊重新分配電路的底部，並且電性耦合至第一左邊重新分配電路；第二右邊重新分配電路設置於第一右邊重新分配電路的底部，並且電性耦合至第一右邊重新分配電路；橫向導通電路依據第一設計準則製作完成，設置於第一左邊重新分配電路以及第一右邊重新分配電路之間；橫向導通電路電性耦合至第一左邊重新分配電路以及第一右邊重新分配電路；以及第二設計準則具有比第一設計準則低的電路密度。
  2. 如權利要求1所述之具有橫向導通電路的封裝基材，其中，第二重新分配電路具有較寬的導線寬度、較厚的導線厚度，以及具有比第一重新分配電路以及橫向導通電路低的電路密度。
  3. 如權利要求1所述之具有橫向導通電路的封裝基材，更包含至少 兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路。
  4. 如權利要求1所述之具有橫向導通電路的封裝基材，更包含由金屬、玻璃、陶瓷或是矽所製成的支撐框架，該支撐框架設置於第一電路重新分配層上方；支撐框架整體設置於第一電路重新分配層以及第二電路重新分配層的上方。
  5. 如權利要求1所述之具有橫向導通電路的封裝基材，更包含由金屬、玻璃、陶瓷或是矽所製成的支撐框架，該支撐框架至少部份埋設於第一電路重新分配層的介電層中以及第二電路重新分配層的介電層中。
  6. 如權利要求4所述之具有橫向導通電路的封裝基材，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；支撐框架環繞兩個晶片，且在厚度方向上，不會與第一電路重新分配層以及第二電路重新分配層相重疊。
  7. 如權利要求5所述之具有橫向導通電路的封裝基材，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；支撐框架環繞所述之第一重新分配電路的週邊；支撐框架整體設置於所述之兩個晶片的下方。
  8. 如權利要求1所述之具有橫向導通電路的封裝基材，更包含第三電路重新分配層，該第三電路重新分配層依據第三設計準則製作完成，具有第三介電層以及埋設於第三介電層中的第三重新分配電路；第三重新分配電路包括第三左邊重新分配電路以及第三右邊重新分配電路；第三左邊重新分配電路設置於第二左邊重新分配電路的底部，並且電性耦合至第二左邊重新分配電路；第三右邊重新分配電路設置於第二右邊重新分配電路的底部，並且電性耦合至所述之第二右邊重新分配電路；第三設計準則具有比第二設計準則低的電路密度。
  9. 如權利要求8所述之具有橫向導通電路的封裝基材，其中，第三重新分配電路比第二重新分配電路具有較寬的導線寬度、較厚的導線厚度，以及比第二重新分配電路低的電路密度。
  10. 如權利要求8所述之具有橫向導通電路的封裝基材，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路。
  11. 如權利要求8所述之具有橫向導通電路的封裝基材，更包含由金屬、玻璃、陶瓷或是矽所構成的支撐框架，設置於第一電路重新分配層的頂面。
  12. 如權利要求8所述之具有橫向導通電路的封裝基材，更包含由金屬、玻璃、陶瓷或是矽所構成的支撐框架，至少部份埋設於第一介電層以及 第二介電層中。
  13. 如權利要求11所述之具有橫向導通電路的封裝基材，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；支撐框架環繞兩個晶片週邊，且在厚度方面不會與第一電路重新分配層以及第二電路重新分配層重疊。
  14. 如權利要求12所述之具有橫向導通電路的封裝基材，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；支撐框架環繞第一重新分配電路週邊；支撐框架整體設置於兩個晶片的下方。
  15. 如權利要求1所述之具有橫向導通電路的封裝基材，其中，第一左邊重新分配電路包括左邊上方金屬墊；第一右邊重新分配電路包括右邊上方金屬墊；橫向導通電路電性連接左邊上方金屬墊以及右邊上方金屬墊。
  16. 如權利要求15所述之具有橫向導通電路的封裝基材，其中，第一左邊重新分配電路還包括一個左邊下方金屬墊，第一右邊重新分配電路還包括一個右邊下方金屬墊，橫向導通電路電性連接左邊下方金屬墊以及右邊下方金屬墊。
  17. 如權利要求15所述之具有橫向導通電路的封裝基材，更包含至少兩個晶片，第一晶片設置於第一左邊重新分配電路的頂面，並且電性耦合 至第一左邊重新分配電路；第二晶片設置於第一右邊重新分配電路的頂面，並且電性耦合至第一右邊重新分配電路；左邊上方金屬墊設置於第一晶片下方且電性耦合至第一晶片；右邊上方金屬墊設置於第二晶片下方且電性耦合至第二晶片。
  18. 如權利要求1所述之具有橫向導通電路的封裝基材，更包含支撐框架，該支撐框架由玻璃、陶瓷或是矽所製成；從封裝基材的俯視圖觀察，該支撐框架環繞第一電路重新分配層的週邊。
  19. 如權利要求3所述之具有橫向導通電路的封裝基材，更包含支撐框架，該支撐框架由玻璃、陶瓷或是矽所製成；從封裝基材的俯視圖觀察，該支撐框架環繞第一電路重新分配層與至少兩個晶片的週邊。
  20. 如權利要求7所述之具有橫向導通電路的封裝基材，支撐框架的最上面的表面，與第一介電層的最上面的表面為共平面。
TW105128135A 2015-09-21 2016-08-31 具有橫向導通電路的封裝基材 TWI582922B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/859,464 US9543249B1 (en) 2015-09-21 2015-09-21 Package substrate with lateral communication circuitry

Publications (2)

Publication Number Publication Date
TW201701427A true TW201701427A (zh) 2017-01-01
TWI582922B TWI582922B (zh) 2017-05-11

Family

ID=57329593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128135A TWI582922B (zh) 2015-09-21 2016-08-31 具有橫向導通電路的封裝基材

Country Status (3)

Country Link
US (1) US9543249B1 (zh)
CN (1) CN106158819A (zh)
TW (1) TWI582922B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393797B2 (en) 2017-05-31 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package with redistribution layers
TWI797260B (zh) * 2018-04-10 2023-04-01 美商英特爾股份有限公司 晶粒鋪設技術

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806044B2 (en) * 2016-02-05 2017-10-31 Dyi-chung Hu Bonding film for signal communication between central chip and peripheral chips and fabricating method thereof
US10037946B2 (en) 2016-02-05 2018-07-31 Dyi-chung Hu Package structure having embedded bonding film and manufacturing method thereof
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10483156B2 (en) 2017-11-29 2019-11-19 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10825696B2 (en) 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
US11075159B2 (en) * 2018-07-16 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11018082B2 (en) * 2018-07-30 2021-05-25 Dyi-chung Hu Space transformer and manufacturing method thereof
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
EP3754698B1 (en) * 2019-06-17 2024-02-28 MediaTek Inc. Semiconductor package structure
US11094654B2 (en) * 2019-08-02 2021-08-17 Powertech Technology Inc. Package structure and method of manufacturing the same
WO2021072670A1 (zh) * 2019-10-16 2021-04-22 华为技术有限公司 芯片和集成芯片
WO2022126434A1 (zh) * 2020-12-16 2022-06-23 华为技术有限公司 一种芯片封装以及芯片封装的制备方法
TWI800129B (zh) 2021-12-01 2023-04-21 財團法人工業技術研究院 導體線路載板模組
US20240178159A1 (en) * 2022-11-30 2024-05-30 Mediatek Inc. Coreless substrate package and fabrication method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
WO1999009595A1 (en) * 1997-08-19 1999-02-25 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
TW560698U (en) * 2002-09-09 2003-11-01 Via Tech Inc Structure of chip package
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103579145B (zh) * 2012-08-10 2017-12-08 欣兴电子股份有限公司 穿孔中介板及其制法与封装基板及其制法
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
TWI582913B (zh) * 2013-08-02 2017-05-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI546920B (zh) * 2013-12-23 2016-08-21 矽品精密工業股份有限公司 半導體裝置及其製法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393797B2 (en) 2017-05-31 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package with redistribution layers
TWI793082B (zh) * 2017-05-31 2023-02-21 台灣積體電路製造股份有限公司 晶片封裝體
TWI797260B (zh) * 2018-04-10 2023-04-01 美商英特爾股份有限公司 晶粒鋪設技術
TWI799280B (zh) * 2018-04-10 2023-04-11 美商英特爾股份有限公司 晶粒鋪設技術

Also Published As

Publication number Publication date
TWI582922B (zh) 2017-05-11
US9543249B1 (en) 2017-01-10
CN106158819A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI582922B (zh) 具有橫向導通電路的封裝基材
TWI570842B (zh) 電子封裝件及其製法
TWI645527B (zh) 電子封裝件及其製法
TWI236721B (en) Leadframe for leadless flip-chip package and method for manufacturing the same
TWI611542B (zh) 電子封裝結構及其製法
TWI541954B (zh) 半導體封裝件及其製法
JP6110734B2 (ja) 半導体装置
TW201724380A (zh) 電子封裝件及封裝用之基板
TW201926588A (zh) 電子封裝件及其製法
TWI680550B (zh) 堆疊式封裝結構及其製法
TW201044548A (en) Package on package to prevent circuit pattern lift defect and method of fabricating the same
US10361150B2 (en) Substrate construction and electronic package including the same
TW201812932A (zh) 電子封裝件及其製法
TWI734651B (zh) 電子封裝件及其製法
TWI556402B (zh) 封裝堆疊結構及其製法
TWI491017B (zh) 半導體封裝件及其製法
TWI736859B (zh) 電子封裝件及其製法
TWI474451B (zh) 覆晶封裝結構及其形成方法
KR20110115304A (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
TWI569339B (zh) 封裝結構之製法及其封裝基板
TW200529387A (en) Chip package structure
TWI819582B (zh) 電子封裝件及其基板結構
TW201814854A (zh) 電子封裝件及其製法
TWI798952B (zh) 電子封裝件及其製法
TWI567883B (zh) 具有複合基材的電子系統