CN103855132B - 用于三维集成电路的装置和方法 - Google Patents

用于三维集成电路的装置和方法 Download PDF

Info

Publication number
CN103855132B
CN103855132B CN201310067840.5A CN201310067840A CN103855132B CN 103855132 B CN103855132 B CN 103855132B CN 201310067840 A CN201310067840 A CN 201310067840A CN 103855132 B CN103855132 B CN 103855132B
Authority
CN
China
Prior art keywords
pseudo
substrate
metal structure
face
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310067840.5A
Other languages
English (en)
Other versions
CN103855132A (zh
Inventor
吴胜郁
蔡佩君
张志鸿
郭庭豪
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103855132A publication Critical patent/CN103855132A/zh
Application granted granted Critical
Publication of CN103855132B publication Critical patent/CN103855132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了用于三维集成电路的装置和方法，其中，一种结构包括：衬底，包括位于衬底上的多条线；多个连接件，形成在半导体管芯的顶面上，半导体管芯形成在衬底上并通过多个连接件和形成在衬底顶面的角部处的伪金属结构连接至衬底，伪金属结构具有两个不连续部分。

Description

用于三维集成电路的装置和方法
技术领域
本发明总的来说涉及半导体领域，更具体地，涉及用于三维集成电路的装置和方法。
背景技术
由于各种电子部件(例如，三极管、二极管、电阻器、电容器等等)在集成密度方面的持续改进而使半导体产业经历了快速成长。在很大程度上，这种集成密度的改进源自于最小部件尺寸的持续缩小，这允许更多的部件被集成到给定区域内。近年来随着对甚至更小的电子器件需求的不断增长，也增加了对半导体管芯更小且更有创造性的封装技术的需要。
随着半导体技术的发展，出现了三维集成电路器件来作为进一步缩小半导体芯片的物理尺寸的有效代替。在三维集成电路中，通过由多种凸块提供的接触件在管芯上产生封装。通过使用三维集成电路器件，能够实现更高的密度。此外，三维集成电路器件可实现更小的形状因子、较高的成本效益、提高的性能和较低的功耗。
在三维集成电路中，第一半导体管芯可以通过多个凸块和金属线接合在第二半导体管芯或封装衬底上。具体地，多个凸块可形成在第一半导体管芯的顶面上。可以在每个凸块之上形成焊球。金属线可形成在第二半导体管芯或封装衬底的顶面上。第一半导体管芯可以通过凸块和它们对应的金属线之间的匹配工艺来倒装至第二半导体管芯(或封装衬底)。随后，可采用回流工艺来熔化焊球，使得第一半导体管芯的凸块和第二半导体管芯(或封装衬底)的金属线可形成多个铜柱导线直连(BOT)结构。这样的BOT结构有助于将两个半导体管芯(或半导体管芯和封装衬底)接合在一起来形成三维集成电路。
三维集成电路技术具有多种优势。封装晶圆级的多个半导体管芯的有利特点是多芯片晶圆级封装技术可以降低制造成本。
发明内容
根据本发明的一个方面，提供了一种结构，包括：衬底，包括位于所述衬底的顶面上的多条线；多个连接件，形成在半导体管芯的顶面上，半导体管芯接合至衬底并通过多个连接件连接至衬底；以及伪金属结构，形成在衬底的顶面的角部处，伪金属结构具有两个不连续部分。
优选地，连接件由铜形成；以及连接件和线形成多个铜柱导线直连(BOT)结构。
优选地，连接件包括：铜部；以及焊料部，形成在铜部的顶部上。
优选地，伪金属结构由铜形成。
优选地，角部包括：中心区域，包括以行和列配置的多个铜柱导线直连结构；边缘区域，被阻焊层所覆盖；以及外围区域，位于中心区域和边缘区域之间，伪金属结构的不连续部分位于外围区域中。
优选地，伪金属结构的第一不连续部分与伪金属结构的第二不连续部分隔开大于约120um的距离。
优选地，角部的长度等于所述的顶面的长度的三分之一；以及角部的宽度等于衬底的顶面的宽度的三分之一。
根据本发明的又一方面，提供了一种方法，包括：在衬底的顶面上形成多条线和伪金属结构，伪金属结构包括第一部分和第二部分，第一部分与第二部分隔开一间隙并且伪金属结构位于两条邻近的线之间的空置空间处；在衬底的顶面的边缘区域上形成阻焊层；在衬底上方安装半导体管芯，半导体管芯包括位于半导体管芯的第一侧上的多个连接件，并且衬底的顶面的中心区域在半导体管芯的下方；以及在边缘区域和中心区域之间形成外围区域。
优选地，间隙位于所述外围区域中。
优选地，该方法进一步包括：在衬底的顶面的角部中形成第一线、第二线和第一伪金属结构，其中，在衬底的顶面的角部中，第二线邻近第一线；以及第一伪金属结构包括第一导电部分、第二导电部分和第一导电部分与第二导电部分之间的间隙，并且间隙位于外围区域中且第一伪金属结构位于第一线和第二线之间的空置空间处。
优选地，角部的宽度等于衬底的顶面的宽度的三分之一；以及角部的长度等于衬底的顶面的长度的三分之一。
优选地，伪金属结构包括位于第一部分和第二部分之间的细线，并且细线的宽度小于25um。
附图说明
为了更加完整地理解本实施例及其优点，现在接合附图作为参考进行下列的描述，其中：
图1示出了根据实施例的具有伪金属结构的半导体器件的截面图；
图2示出了根据实施例的图1所示衬底的最上面的表面的俯视图；
图3示出了根据实施例的具有伪金属结构的衬底的角部的俯视图；
图4示出了根据其他实施例的具有伪金属结构的衬底的角部的俯视图；以及
图5示出了根据又一些实施例的具有伪金属结构的衬底的角部的俯视图。
除非特别说明，否则不同附图中的对应数字和符号通常表示对应的部分。绘制附图以清楚地示出各个实施例的相关方面，并且没有必要按比例绘制。
具体实施方式
下面详细讨论本发明实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例仅仅示出制造和使用的特殊方法而不是限制本公开的范围。
本公开描述了特定条件下的实施例，即三维集成电路的角部处的应力降低装置和方法。然而，本公开还可以应用于各种半导体器件。在下文中，将参照附图详细说明各种实施例。
图1示出了根据实施例的具有伪金属结构的半导体器件的截面图。半导体器件100可包括半导体管芯101和衬底150。如图1所示，半导体管芯101通过多个铜柱导线直连(BOT)连接件而安装在衬底150上。如图1所示，金属线152和153形成在衬底150顶部上。金属凸块122和123形成在半导体管芯101的第一侧。根据实施例，半导体管芯101的第一侧是形成有源电路的一侧。
根据铜柱导线直连封装的制造工艺，在半导体管芯101安装至衬底150之前，可在每个金属凸块(例如，金属凸块122和123)上形成焊球(例如，焊球124和125)。此外，在半导体管芯101附接至衬底150之后，焊球124和125可通过回流工艺被熔化。结果，半导体管芯101接合在衬底150上。
如图1所示，衬底150进一步包括多个伪金属结构(例如，伪金属结构154和156)。在一些实施例中，伪金属结构可以是金属线。可选地，其在伪金属结构的各种实施例的范围内以包括其他形状，诸如但不限于伪金属面、多边形等。
伪金属结构置于有效金属线之间，使得衬底150顶面上方空置的空间被伪的金属结构所占用。衬底150的顶面的角部处的伪金属结构可以被分成两个部分，诸如图1中所示的第一伪金属部分154和第二伪金属部分156。
根据一个实施例，第一伪金属部分154和第二伪部分156由诸如铜等的导电材料形成。伪金属部分154和156不连接至任何有源电路，电源等。
如图1所示，第一伪金属部分154与第二伪金属部分156部分隔开距离R。第一伪金属部分154与半导体管芯101的边缘隔开水平距离R1。第二伪金属部分156与半导体管芯101的边缘隔开水平距离R2。根据一个实施例，R近似等于约120um。R1近似等于60um。R2近似等于60um。应该注意，两个伪金属部分之间大约120um的间距是最小值要求。换言之，两个伪金属部分之间的距离至少为大约120um。
半导体器件100的伪金属结构能够帮助平衡衬底150的顶面的金属密度，使得可以减少一些应力所引起的缺陷，诸如衬底翘曲、层分离等。结果，可以改进半导体器件100的电性能。伪金属结构(例如，伪结构154和156)的详细形成将在下面参照图3至图5进行描述。
图1进一步了示出可以在衬底150上方形成阻焊层158。阻焊层158位于衬底150顶面的边缘处。如图1所示，第二伪金属部分156部分被阻焊层158覆盖。
如图1所示，可以在衬底150和半导体管芯101之上形成封装层160。更具体地，半导体管芯101嵌入到封装层160中。根据一个实施例，封装层160可以是模塑料层、底部填充层等。在整个说明书中，封装层160可以可选地被称为模塑料层160。
模塑料层160可以由基于环氧树脂的树脂等形成。可选地，模塑料层160可以被包括聚苯并恶唑(PBO)、SU-8感光环氧树脂、膜型聚合物材料等的感光材料代替。
根据一个实施例，模塑料层160可以是环氧树脂，其被分配在半导体管芯101的顶面和衬底150之间的间隙处。可以液态形式施加环氧树脂，然后可以在固化工艺之后变硬。
根据另一个实施例，模塑料层160可以由可固化材料组成，诸如基于聚合物的材料、基于树脂的材料、聚酰亚胺、环氧树脂和任何它们的组合。可通过旋涂工艺、干膜层压工艺等形成模塑料层160。
具有模塑料层(例如，模塑料层160)的有利特征是模塑料层160能够有助于保护半导体管芯101免受热、震动、潮湿和腐蚀的影响。另外，模塑料层160有助于防止半导体器件100在诸如热循环工艺的可靠性测试期间开裂。模塑料层160的另一有利特征是可以帮助在半导体器件100的制造工艺期间减小机械和热应力。
图2示出了根据实施例的图1所示衬底的最上面的表面的俯视图。如图2所示，衬底150的顶面可以包括四个角部，即，角部302、304、306和308。如图2所示，衬底150的宽度被定义为W，并且衬底150的长度被定义为L。角部(例如，角部302)的长度为L1且宽度为W1。根据一个实施例，L1近似等于L的三分之一。类似地，W1近似等于W的三分之一。
衬底150的顶面进一步包括限制区域310。如图2所示，限制区域310是沿着衬底150的边缘形成的带区域。根据一个实施例，限制区域310的宽度可以为R，其约为120um。如上参照图1所示，两个伪金属结构之间的间隔至少为约120um。
根据一个实施例，伪金属结构(未示出，但在图1中示出)可以置于衬底150没有被有效金属线占用的空置空间中。然而，为了减少半导体器件的应力，伪金属结构没有放置在限制区域310中。换言之，一个伪金属结构可被分成两部分，以使限制区域310不具有伪金属结构。以下将参照图3至图5描述详细的伪金属结构的布局。
具有图2所示限制区域310的有利特征是没有伪金属结构的限制区域可帮助在衬底150顶面和随后形成的封装层(图1所示)之间建立牢固的接合。这种牢固的接合能够防止发生诸如分层、层分离等的缺陷。
图3示出了根据实施例的具有伪金属结构的衬底的角部的俯视图。图2的角部306用于说明伪金属结构(例如，伪线406)的详细结构。角部306可被划分成三部分，即，中心区域420、边缘区域450以及处于中心区域420和边缘区450之间的外围区域。
如图3所示，在中心区域420中，可以具有以行和列配置的多个细长形凸块(例如，凸块422)和线(例如，线424)。如图3所示，每个凸块都被安装在相应的线上以形成铜柱导线直连结构。中心区域420进一步包括被形成为与中心区域420的铜柱导线直连结构相邻的多个伪金属结构(例如，伪金属结构426)。
用阻焊层覆盖边缘区域450。如图3所示，伪金属结构(例如，伪金属结构406)形成在阻焊层的下方。应该注意，边缘区域450位于由虚线470示出的半导体管芯101的外侧。
角部的外围区域包括多个细长形凸块(例如，凸块404)和线(例如，线402)。如图3所示，相对于衬底(未示出)的中心对角线地定向外围区域的角部处的线。相反，与半导体管芯的边缘垂直地定向远离外围区域的角部的线。外围区域进一步包括多个伪金属结构(例如，伪金属结构406)。如图3所示，每个伪金属结构都不是连续的线。相反，如虚线矩形408所示，伪金属结构被分成两部分。
虚线470表明半导体管芯101(未示出，但在图1中示出)的边缘形成在衬底150的上方。如图3所示，伪金属结构的第一不连续部分位于虚线470的外侧。伪金属结构的第二不连续部分位于虚线470内。根据一个实施例，伪金属结构的第一不连续部分和虚线470之间的距离大约为60um。类似地，伪金属结构的第二不连续部分和虚线470之间的距离大约为60um。总之，伪金属结构的第一不连续部分和第二不连续部分之间的间隙约为120um。
具有不连续部分的伪金属结构的有利特征是图3所示伪金属结构有助于提高伪金属层和模塑料层(图1所示)之间的接合附着力。根据一个实施例，半导体管芯101边缘下方的衬底的顶面部分处的应力高于衬底顶面的其他部分的应力。可能由模塑料层和伪金属层之间的热膨胀系数(CTE)失配引起应力。
在不去除图3所示部分伪金属结构的情况下，模塑料层和伪金属结构的金属表面可能形成较差的接合。相反，通过去除半导体管芯101边缘下方的伪金属结构的部分，模塑料层和暴露的衬底表面可以在易受CTE引起的应力影响的位置处形成强有力的接合。结果，可以改进由伪金属结构和模塑料层之间的较差接合所引起的较差粘附力。结果，可以减少一些应力诱发的缺陷，诸如分层。
图4示出了根据其他实施例的具有伪金属结构的衬底的角部的俯视图。图4所示的结构与图3所示的结构相似，除了可以具有连接在伪金属结构的两个不连续部分之间的细线(虚线矩形504和508所示)或多条细线(虚线矩形502、506和510所示)。根据一个实施例，细线的宽度小于25um。
图5示出了根据又一些实施例的具有伪金属结构的衬底的角部的俯视图。图5所示的结构类似于图3所示的结构，除了半导体器件的中心区域602是插槽/沟槽式开口焊料掩模部件而非图4所示的窗式开口焊料掩模部件。
尽管已经详细描述了实施例及其优点，但应该理解，可以进行各种替换和更改而不背离所附权利要求限定的实施例的精神和范围。
此外，本申请的范围不旨在限于说明书中描述的工艺、机械装置、制造以及物质组成、工具、方法和步骤的特定实施例。本领域技术人员容易理解，根据本公开可以利用与本文描述的对应实施例基本执行相同功能或实现基本相同结果的目前现有或即将开发的工艺、机械装置、制造、物质组成、工具、方法、或步骤。因此，所附权利要求旨在包括在这种工艺、机械装置、制造、物质组成、工具、方法、或步骤的范围内。此外，每个权利要求都构成独立的实施例，并且各种权利要求和实施例的组合均在本公开的范围内。

Claims (12)

1.一种半导体结构，包括：
衬底，包括位于所述衬底的顶面上的多条线；
多个连接件，形成在半导体管芯的顶面上，所述半导体管芯接合至所述衬底并通过所述多个连接件连接至所述衬底；以及
伪金属结构，形成在所述衬底的顶面的角部处，所述伪金属结构具有两个不连续部分，
其中，所述伪金属结构的第一不连续部分位于所述半导体管芯的一边缘的内侧，所述伪金属结构的第二不连续部分位于所述半导体管芯的所述边缘的外侧。
2.根据权利要求1所述的结构，其中：
所述连接件由铜形成；以及
所述连接件和所述线形成多个铜柱导线直连(BOT)结构。
3.根据权利要求2所述的结构，其中，所述连接件包括：
铜部；以及
焊料部，形成在所述铜部的顶部上。
4.根据权利要求1所述的结构，其中，所述伪金属结构由铜形成。
5.根据权利要求1所述的结构，其中，所述角部包括：
中心区域，包括以行和列配置的多个铜柱导线直连结构；
边缘区域，被阻焊层所覆盖；以及
外围区域，位于所述中心区域和所述边缘区域之间，所述伪金属结构的所述第一不连续部分位于所述外围区域中。
6.根据权利要求1所述的结构，其中：
所述伪金属结构的所述第一不连续部分与所述伪金属结构的所述第二不连续部分隔开大于120um的距离。
7.根据权利要求1所述的结构，其中：
所述角部的长度等于所述衬底的顶面的长度的三分之一；以及
所述角部的宽度等于所述衬底的顶面的宽度的三分之一。
8.一种形成半导体结构的方法，包括：
在衬底的顶面上形成多条线和伪金属结构，所述伪金属结构包括第一部分和第二部分，所述第一部分与所述第二部分隔开一间隙并且所述伪金属结构位于两条邻近的线之间的空置空间处；
在所述衬底的顶面的边缘区域上形成阻焊层；
在所述衬底上方安装半导体管芯，所述半导体管芯包括位于所述半导体管芯的第一侧上的多个连接件，并且所述衬底的顶面的中心区域在所述半导体管芯的下方；以及
在所述边缘区域和所述中心区域之间形成外围区域。
9.根据权利要求8所述的方法，其中：
所述间隙位于所述外围区域中。
10.根据权利要求8所述的方法，进一步包括：
在所述衬底的顶面的角部中形成第一线、第二线和第一伪金属结构，其中：
在所述衬底的顶面的角部中，所述第二线邻近所述第一线；以及
所述第一伪金属结构包括第一导电部分、第二导电部分和所述第一导电部分与所述第二导电部分之间的间隙，并且所述间隙位于所述外围区域中且所述第一伪金属结构位于所述第一线和所述第二线之间的空置空间处。
11.根据权利要求10所述的方法，其中：
所述角部的宽度等于所述衬底的顶面的宽度的三分之一；以及
所述角部的长度等于所述衬底的顶面的长度的三分之一。
12.根据权利要求8所述的方法，其中，所述伪金属结构包括位于所述第一部分和所述第二部分之间的细线，并且所述细线的宽度小于25um。
CN201310067840.5A 2012-12-06 2013-03-04 用于三维集成电路的装置和方法 Active CN103855132B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/706,436 US8823170B2 (en) 2012-12-06 2012-12-06 Apparatus and method for three dimensional integrated circuits
US13/706,436 2012-12-06

Publications (2)

Publication Number Publication Date
CN103855132A CN103855132A (zh) 2014-06-11
CN103855132B true CN103855132B (zh) 2016-09-14

Family

ID=50862592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310067840.5A Active CN103855132B (zh) 2012-12-06 2013-03-04 用于三维集成电路的装置和方法

Country Status (2)

Country Link
US (1) US8823170B2 (zh)
CN (1) CN103855132B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437672B (zh) * 2011-12-16 2014-05-11 利用氣體充壓以抑制載板翹曲的載板固定方法
CN108376674B (zh) * 2018-05-04 2024-03-08 扬州扬杰电子科技股份有限公司 一种vdmos功率器件塑封防分层翘曲结构
US11282798B2 (en) * 2020-02-20 2022-03-22 Globalfoundries U.S. Inc. Chip corner areas with a dummy fill pattern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363952A (zh) * 2002-01-30 2002-08-14 威盛电子股份有限公司 晶圆级封装制作工艺及其晶片结构
CN2617033Y (zh) * 2003-04-11 2004-05-19 威盛电子股份有限公司 一种倒装片封装结构
CN1765020A (zh) * 2003-02-25 2006-04-26 德塞拉股份有限公司 带有凸起的球栅格阵列

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363952A (zh) * 2002-01-30 2002-08-14 威盛电子股份有限公司 晶圆级封装制作工艺及其晶片结构
CN1765020A (zh) * 2003-02-25 2006-04-26 德塞拉股份有限公司 带有凸起的球栅格阵列
CN2617033Y (zh) * 2003-04-11 2004-05-19 威盛电子股份有限公司 一种倒装片封装结构

Also Published As

Publication number Publication date
US8823170B2 (en) 2014-09-02
CN103855132A (zh) 2014-06-11
US20140159232A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
TWI364820B (en) Chip structure
US20120086111A1 (en) Semiconductor device
CN110718544B (zh) 半导体装置
JP2009295959A (ja) 半導体装置及びその製造方法
US20110074037A1 (en) Semiconductor device
JP2007103423A (ja) 半導体装置及びその製造方法
JP2009099922A (ja) 積層半導体パッケージ及びこれの製造方法
JP2012028429A (ja) 半導体装置およびその製造方法
CN103855132B (zh) 用于三维集成电路的装置和方法
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
US8318548B2 (en) Method for manufacturing semiconductor device
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
TWI567911B (zh) 具改良佈線結構之球柵陣列封裝結構及其基板
US7479706B2 (en) Chip package structure
JP2008251929A (ja) 積層型半導体装置
US20080164620A1 (en) Multi-chip package and method of fabricating the same
JP2005252074A (ja) 半導体装置及び電子装置
JP4889359B2 (ja) 電子装置
JP2011222901A (ja) 半導体装置
US9564391B2 (en) Thermal enhanced package using embedded substrate
JP2009016738A (ja) 半導体装置
JP2008047662A (ja) 半導体装置
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
US11069587B2 (en) Integrated semiconductor device and process for manufacturing an integrated semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant