CN2617033Y - 一种倒装片封装结构 - Google Patents
一种倒装片封装结构 Download PDFInfo
- Publication number
- CN2617033Y CN2617033Y CN 03241572 CN03241572U CN2617033Y CN 2617033 Y CN2617033 Y CN 2617033Y CN 03241572 CN03241572 CN 03241572 CN 03241572 U CN03241572 U CN 03241572U CN 2617033 Y CN2617033 Y CN 2617033Y
- Authority
- CN
- China
- Prior art keywords
- substrate
- tube core
- weld pad
- chip
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种倒装片封装结构。该结构利用涂布一区块或多区块散热膏的方式，于倒装芯片与封装衬底之间制作一个或多个散热块，或是于倒装芯片的工作面制作大面积的焊料凸点，又或是于封装衬底的工作面制作大面积的焊料凸点，藉由芯片与衬底大区域的接触来增加散热路径，进而达到提升倒装片封装结构散热速率的目的。应用本实用新型的倒装片封装结构及其制作方法于实际生产线时，不仅可以避免散热路径太集中所引发的元件被破坏的问题，芯片的工作面也可以承受更大的电流与热应力。
Description
技术领域
本实用新型涉及一种倒装片封装(flip chip package，FC package)结构，尤其涉及一种具优良散热特性(heat dissipation performance)的倒装片封装结构。
背景技术
近年来，随着笔记本电脑、个人数据助理(PDA)与移动电话等便携式机器的小型化与高功能化，以及中央处理单元(CPU)与存储器模块(memorymodule)等的功能复杂化，使半导体工艺不仅需向高集成度发展，也必需向高密度(high density)封装发展，于是各种轻、薄、短、小的封装体便不断地被开发出来。倒装片(flip chip，FC)封装结构与传统的封装结构相比，具有散热快、低电感、多端子以及芯片尺寸大小的优点，其应用范围因为这些优点不断地被扩展，并且在未来的几年内的使用量将成数倍成长。
请参照图1，图1为现有一倒装片封装(flip chip package，FC package)结构30的剖面示意图。如图1所示，现有倒装片封装结构30包含有一管芯(die)32，管芯32具有一有源表面34(active surface)，且多个焊垫(die pad，未显示)设置于有源表面34上。倒装片封装结构30另包含有一衬底(substrate)36，衬底36是一多层板，衬底36具有一上表面38，且多个凸点焊垫(bump pad，未显示)设置于上表面38之上。
封装时管芯32的有源表面34朝向衬底36的上表面38，且各焊垫(未显示)的位置(site)与各凸点焊垫(未显示)的位置相对应。多个焊料凸点(solderbump)42分别设置于各焊垫(未显示)与各凸点焊垫(未显示)之间，以提供各焊垫(未显示)至各凸点焊垫(未显示)的物理连接。而通常在各焊垫(未显示)与各焊料凸点42之间另包含有一凸点介金属层(under bump metallurgy layer，未显示)，视工艺与元件设计的需要，可用来作为接合层、阻挡层、润湿层或是导电层。同时，管芯32之中包含有至少一超大规模集成电路(very largescale integration，VLSI)或是至少一极超大规模集成电路(ultra large scaleintegration，ULSI)等级以上的集成电路，也是通过上述各焊垫(未显示)、各焊料凸点42以及各凸点焊垫(未显示)而被电连接至衬底36。
倒装片封装结构30中另包含有一底部密封材料(underfill material)层44，底部密封材料层44填满衬底36与管芯32之间的空隙，以保护倒装片封装结构30免受恶劣环境的影响，并消除焊料凸点42连接处的应力(stress)。在衬底36的一下表面45之上，设置有多个焊球焊垫(solder ball pad)46，以及多个分别位于各焊球焊垫46下方的焊球(solder balls)48。而在管芯的一背面47之上，则设置有一散热装置49，如散热片、散热鳍片、或风扇等。
请参照图2，图2为现有技术中制作一倒装片封装结构的流程图50。如图2所示，首先于一芯片之上制作多个焊料凸点(步骤52)。芯片通常是一硅晶片(silicon wafer)，且芯片之中包含有多个管芯(die)，而各管芯均包含有有源表面以及多个设于有源表面上的焊垫，一保护层(未显示)覆盖于芯片的表面，且保护层(未显示)分别暴露出部分的各焊垫，所谓的于芯片上制作多个焊料凸点，即是于各焊垫的上方制作一焊料凸点以及一介于焊料凸点与焊垫的凸点介金属层。然后进行一晶片切割(wafer saw)工艺(步骤54)，以将各管芯切割(dice)成为分离状态(a plurality of separate dies)，晶片切割工艺中又包含有一贴胶布(wafer mount)工艺与一切割(wafer saw)工艺。接着进行一芯片键合(die bond)工艺(步骤56)，即是将至少一管芯的有源表面朝向一衬底的上表面置放，且衬底的上表面设置有多个凸点焊垫(bump pad)，值得注意的是，各焊垫必需对准相对应的各凸点焊垫。
再进行一回流(reflow)工艺(步骤58)，以利用各焊料凸点将管芯固定于衬底上。随后进行一等离子体清洁(plasma clean)工艺(步骤62)，由于在将各管芯切割成为分离状态之后另包含有一沾助焊剂(flux)的工艺，以于进行回流工艺时帮助焊接，因此于焊接完毕之后必需进行此等离子体清洁工艺，以清洁管芯及衬底的表面。接着进行一填充(under fill)工艺(步骤64)，将一底部密封材料(underfill material)填满衬底与管芯之间的空隙。再进行一烘烤(curing)工艺(步骤66)，以固化底部密封材料。然后进行一焊球设置(solder ballmounting)工艺(步骤68)，即于衬底的下表面形成多个焊球焊垫(solder ballpad)，再于各焊球焊垫的下方分别形成一焊球(solder ball)。最后贴附(attach)一散热装置(步骤72)，于管芯的背面(back side)设置一散热装置，完成倒装片封装结构的制作。
然而，现有技术的倒装片封装结构30却存在一个非常严重的问题。即因为焊料凸点的截面积过小(too small)，管芯的有源表面经由焊料凸点与衬底接触(contact)的面积有限，同时底部密封材料是散热较差的材料，造成倒装片封装结构30通过管芯有源表面所传导的热非常有限，以至于散热的主要路径(path)是经由管芯的背面。虽然于现有技术的倒装片封装结构30中，已经于管芯的背面装设了散热装置，以避免散热的路径太集中时因来不及散热而导致元件被破坏，但是在处处讲求高集成度、高速度化，还得同时维持高可靠度的今天，此种设计已经不适用于许多新产品。
因此，如何能发展出一种新的倒装片封装结构及其制作方法，以解决上述问题，便成为十分重要的课题。
实用新型内容
本实用新型的主要目的在于提供一种倒装片封装结构，增加从封装衬底散热的途径，以提供较好的散热特性以及高可靠度(high reliability)表现。
在本实用新型的优选实施例中，先提供一芯片，该芯片包含有多个管芯，各该管芯均包含有多个设于该管芯的一有源表面的焊垫，以及一保护层覆盖于该芯片表面，且该保护层分别暴露出部分的各该焊垫，再进行一凸点介金属工艺以及一凸点工艺以于各该焊垫的上方分别形成一凸点介金属层以及一焊料凸点的堆叠体，然后于各该管芯的该有源表面的至少一预定区域内制作至少一散热块，接着进行一晶片切割工艺，以将各该管芯切割成为分离状态，随后提供一衬底，该衬底的一上表面包含有多个凸点焊垫，再将至少一该管芯的该有源表面朝向该衬底的该上表面置放，并使各该焊垫与相对应的各该凸点焊垫相接触，最后进行一回流工艺以利用各该焊料凸点将该管芯固定于该衬底之上。
本实用新型利用涂布一区块或多区块散热膏的方式，于芯片与衬底之间制作一个或多个散热块，或是于芯片的工作面制作大面积的焊料凸点，又或是于衬底的工作面制作大面积的焊料凸点，藉由芯片与衬底大区域的接触来增加散热路径，进而达到提升倒装片封装结构散热速率(heatdissipation rate)的目的。应用本实用新型的倒装片封装结构及其制作方法于实际生产线时，不仅可以避免散热路径太集中所引发的元件被破坏的问题，芯片的工作面也可以承受更大的电流与热应力，同时可以制作出具有高集成度、高速度以及高可靠度的倒装片封装产品。
附图说明
图1为现有一倒装片封装结构的剖面示意图；
图2为现有技术中制作一倒装片封装结构的流程图；
图3为本实用新型的第一实施例中一倒装片封装结构的剖面示意图；
图4为本实用新型第一实施例中制作倒装片封装结构的第一种方法的流程图；
图5为本实用新型第一实施例中制作倒装片封装结构的第二种方法的流程图；
图6为本实用新型的第二实施例中一倒装片封装结构的剖面示意图；
图7为本实用新型第二实施例中制作倒装片封装结构的第一种方法的流程图；
图8为本实用新型第二实施例中制作倒装片封装结构的第二种方法的流程图；以及
图9为本实用新型中散热块的分布示意图。
附图中的附图标记说明如下：
30、100、200 倒装片封装结构
32、102、202 管芯
34、104、204 管芯有源表面
36、106、206 衬底
38、108、208 衬底上表面
42、112、212 焊料凸点
113 散热块
44、114、214 底部密封材料层
45、115 衬底下表面
46、116、216 焊球焊垫
47、117、217 管芯背面
48、118、218 焊球
49、119、219 散热装置
50、130、160、230、260 流程图
52、132、162、232 于一芯片上制作多个焊料凸点
134、166 进行一涂布工艺
54、136、164、234、264 进行一晶片切割工艺
56、138、168、236、268 进行一芯片键合工艺
58、142、172、238、272 进行一回流工艺
62、144、174、242、274 进行一等离子体清洁工艺
64、146、176、244、276 进行一填充工艺
66、148、178、246、278 进行一烘烤工艺
68、152、182、248、282 进行一焊球设置工艺
72、154、184、252、284 贴附一散热装置
231、262 混合UBM设计
266 于一衬底上制作多个焊料凸点
302 管芯 304 核心电路区域
306 非核心电路区域 308 散热块
具体实施方式
请参照图3，图3为本实用新型的第一实施例中一倒装片封装结构100的剖面示意图。如图3所示，倒装片封装结构100包含有一管芯102，管芯102具有一有源表面104，且多个焊垫(未显示)设置于有源表面104之上。倒装片封装结构100另包含有一衬底106，衬底106是一多层板，并且构成衬底106的材料包含有陶瓷(ceramic)、塑料(plastic)或是玻璃(glass)。衬底106具有一上表面108，且多个凸点焊垫(未显示)设置于表面108之上。
封装时管芯102的有源表面104朝向衬底106的上表面108，且各焊垫(未显示)的位置(site)与各凸点焊垫(未显示)的位置相对应。多个焊料凸点112分别设置于各焊垫(未显示)与各凸点焊垫(未显示)之间，以提供各焊垫(未显示)至各凸点焊垫(未显示)的物理连接。而通常在各焊垫(未显示)与各焊料凸点112之间另包含有一凸点介金属层(未显示)，视工艺与元件设计的需要，可用来作为接合层、阻挡层、润湿层或是导电层。值得注意的是，管芯102以及衬底106之间，另设置有至少一散热块(heat dissipationbump)113，用来提升倒装片封装结构100的散热表现。
一般于管芯102之中，均包含有一核心电路区域(core circuit region，未显示)以及一非核心电路区域(none core circuit region，未显示)，而散热块113可能位于核心电路区域(未显示)的下方；或是位于非核心电路区域(未显示)的下方。散热块113是一金属散热块，如锡银合金(tin-silver-alloy)散热块、锡铅合金(tin-lead-alloy)散热块等或是一石墨添加物(graphite additive)散热块。
同时，管芯102之中包含有至少一超大规模集成电路或是至少一极超大规模集成电路等级以上的集成电路，通过上述各焊垫(未显示)、各焊料凸点112以及各凸点焊垫(未显示)而被电连接至衬底106。倒装片封装结构100中另包含有一底部密封材料层114，底部密封材料层114填满衬底106与管芯102之间的空隙，以保护倒装片封装结构100免受恶劣环境的影响，并消除焊料凸点112连接处的应力(stress)。在衬底106的下表面115之上，设置有多个焊球焊垫116，以及多个分别位于各焊球焊垫116下方的焊球118。而在芯片102的背面117之上，则设置有一散热装置(heat sink)119。
请参阅图4，图4为本实用新型第一实施例中制作倒装片封装结构的第一种方法的流程图130。如图4所示，首先于一芯片之上制作多个焊料凸点(步骤132)。芯片通常是一硅晶片，且晶片之中包含有多个管芯，而各管芯均包含有一有源表面以及多个设于有源表面上的焊垫，一保护层(未显示)覆盖于芯片的表面，且保护层(未显示)分别暴露出部分的各焊垫，所谓的于芯片上制作多个焊料凸点，即是于各焊垫的上方分别制作一焊料凸点以及一介于焊料凸点与焊垫的凸点介金属层。
而制作凸点的方法，通常包括下列两种：第一种方法是先利用一无电镀工艺(electroless process)于各焊垫的上方分别形成一凸点介金属层，再利用一模版进行一涂布(printing)工艺，以于各凸点介金属层之上印刷焊料(solder)。第二种方法是先利用一溅镀工艺(sputtering process)或是一物理气相沉积工艺(physical vapor deposition process，PVD process)于各焊垫的上方形成整层的凸点介金属层，再于凸点介金属层的上方形成一图案化光致抗蚀剂层(patterned photoresist layer)，且图案化光致抗蚀剂层之中包含有多个直达各凸点介金属层的开口(opening)，然后进行一无电镀工艺以形成各焊料凸点，且各焊料凸点填满(fill in)各开口并延伸至部分的图案化光致抗蚀剂层之上，接着去除图案化光致抗蚀剂层，最后利用各焊料凸点作为掩模进行一蚀刻工艺，以去除部分的凸点介金属层，使各焊料凸点与各相对应的凸点介金属层成为多个独立的堆叠结构。
接着，进行一涂布工艺(步骤134)，以将散热膏(thermal paste)涂布于各管芯有源表面的至少一预定区域(predefined area)内，以形成散热块。由于一般管芯均包含有一核心电路区域以及一非核心电路区域，因此预定区域可视设计的需要而被设置于核心电路区域之内；或者被设置于非核心电路区域之内。另外，构成散热膏的材料可包含锡银合金、锡铅合金或是石墨添加物。
然后进行一晶片切割工艺(步骤136)，以将各管芯切割成为分离状态，晶片切割工艺中又包含有一贴胶布工艺与一切割工艺。接着进行一芯片键合(die bond)工艺(步骤138)，即是将至少一管芯的有源表面朝向一衬底的一上表面置放，且衬底的上表面设置有多个焊垫，值得注意的是，各焊垫必需对准相对应的各凸点焊垫。
再进行一回流工艺(步骤142)，以利用各焊料凸点将管芯固定于衬底之上。随后进行一等离子体清洁工艺(步骤144)，由于在将各管芯切割成为分离状态之后另包含有一沾助焊剂的工艺，以于进行回流工艺时帮助焊接，因此于焊接完毕之后必需进行此等离子体清洁工艺，以清洁管芯及衬底表面。接着进行一填充工艺(步骤146)，将一底部密封材料填满衬底与管芯之间的空隙。再进行一烘烤工艺(步骤148)，以固化底部密封材料。然后进行一焊球设置工艺(步骤152)，将多个焊球与衬底焊球焊垫接合。最后贴附一散热装置(步骤154)，于管芯的一背面设置一散热装置，完成倒装片封装结构的制作。
请参照图5，图5为本实用新型第一实施例中制作倒装片封装结构的第二种方法的流程图160。如图五所示，首先于一芯片之上制作多个焊料凸点(步骤162)。由于制作方法与前述第一种方法所公开的步骤132完全相同，因此不再赘述。
然后进行一晶片切割工艺(步骤164)，以将各管芯切割成为分离状态，晶片切割工艺中又包含有一贴胶布工艺与一切割工艺。
接着，进行一涂布工艺(步骤166)，本方法是将散热膏涂布于一衬底的一上表面的至少一预定区域内。该预定区域可视设计的需要而被设置于衬底之上相对应于管芯的核心电路区域之内；或者被设置于衬底之上相对应于管芯的非核心电路区域之内。另外，构成散热膏的材料可包含有锡银合金、锡铅合金或是石墨添加物。
接着，依序进行一芯片键合工艺(步骤168)、一回流工艺(步骤172)、一等离子体清洁工艺(步骤174)、一填充工艺(步骤176)、一烘烤工艺(步骤178)、一焊球设置工艺(步骤182)，最后贴附一散垫装置(步骤184)，以完成倒装片封装结构的制作。由于上述制作方法与前述第一种方法所公开的步骤138、142、144、146、148、152及154完全相同，因此不再赘述。
由上述可知，本实用新型第一实施例的制作方法与现有技术的不同点，在于进行一散热膏涂布工艺于管芯有源表面(第一方法，即图4)或是衬底上表面(第二方法，即图5)的预定区域中，以形成本实用新型的散热块。
请参照图6，图6为本实用新型的第二实施例中一倒装片封装结构200的剖面示意图。如图6所示，倒装片封装结构200包含有一管芯202，管芯202具有一有源表面204且多个焊垫(未显示)设置于有源表面204之上。倒装片封装结构200另包含有一衬底206，衬底206是一多层板，并且构成衬底206的材料包含有陶瓷、塑料或是玻璃。衬底206具有一上表面208，且多个凸点焊垫(未显示)设置于上表面208之上。
封装时管芯202的有源表面204朝向衬底206的上表面208，且各焊垫(未显示)的位置与各凸点焊垫(未显示)的位置相对应。多个焊料凸点212设置于各焊垫(未显示)与各凸点焊垫(未显示)之间或设置于管芯202与衬底206之间，以提供管芯202至衬底206的物理连接。值得注意的是，用来提供管芯202至衬底206的物理连接的各焊料凸点212具有相同的高度(height)，但不同的面积(area)。同样地，在各焊垫(未显示)与各焊料凸点112之间亦包含有一凸点介金属层(未显示)，视工艺与元件设计的需要，可用来作为接合层、阻挡层、润湿层或是导电层，并且因为各焊料凸点212具有不同的面积，各凸点介金属层亦具有不同的面积。
本实施例的特征(feature)，在于倒装片封装结构200中包含有大面积的凸点介金属层设计，并藉由管芯202与衬底206之间大面积的焊料凸点212，来提供大面积的散热路径，并可能用来提供额外的信号(signal)、接地(grond)、电源(power)甚至于未接连(NC)端子。因此，倒装片封装结构200之中并不需要设置散热块，但是若有设计上的需要时，仍然可以设置散热块。
另外，管芯202之中所包含的至少一超大规模集成电路或是至少一极超大规模集成电路等级以上的集成电路，是通过上述各焊垫(未显示)、各焊料凸点212以及各凸点焊垫(未显示)而被电连接至衬底206。倒装片封装结构200中另包含有一底部密封材料层214，底部密封材料层214填满衬底206与管芯202之间的空隙，以保护倒装片封装结构200免受恶劣环境的影响，并消除焊料凸点212连接处的应力(stress)。衬底206的下表面215设置有多个焊球焊垫216，以及多个分别位于各焊球焊垫216下方的焊球218。而在芯片202的背面217之上，则设置有一散热装置219。
请参阅图7，图7为本实用新型第二实施例中制作倒装片封装结构的第一种方法的流程图230。如图7所示，首先提供一种混合凸点介金属设计(hybrid UBM design，步骤231)，所谓的混合凸点介金属设计，即是先依照实际的需求设计出面积(size)不同的凸点介金属层，以便在尔后制作焊料凸点的步骤时，会依照凸点介金属层的面积，自动形成面积不同的焊料凸点，而在这些面积不同的焊料凸点之中具有较大面积者，便可用来提供大面积的散热途径，换句话说，其除了可以用来传递信号之外，亦可以用来作为散热块用。再于一芯片之上制作多个焊料凸点(步骤232)。芯片通常是一硅晶片，且晶片之中包含有多个管芯，而各管芯均包含有一有源表面以及多个设于有源表面上的焊垫，一保护层(未显示)覆盖于芯片的表面，且保护层(未显示)分别暴露出部分的各焊垫，所谓的于芯片上制作多个焊料凸点，即是依照混合凸点介金属设计于芯片上制作多个焊料凸点以及多个凸点介金属层。由于本实施例制作凸点介金属层与焊料凸点的方法可参照前一实施例，故于此不再赘述。值得注意的是，用来提供管芯(未显示)至衬底(未显示)的物理连接的各焊料凸点具有相同的高度，但不同的面积。
然后进行一晶片切割工艺(步骤234)，以将各管芯切割成为分离状态，晶片切割工艺中又包含有一贴胶布工艺与一切割工艺。再进行一芯片键合工艺(步骤236)，即是将至少一管芯的有源表面朝向衬底的上表面置放，且衬底的上表面设置有多个凸点焊垫，值得注意的是，各焊垫必需对准相对应的各凸点焊垫。
再进行一回流工艺(步骤238)，以利用各焊料凸点将管芯固定于衬底之上。随后进行一等离子体清洁工艺(步骤242)，由于在将各管芯切割成为分离状态之后另包含有一沾助焊剂的工艺，以于进行回流工艺时帮助焊接，因此于焊接完毕之后必需进行此等离子体清洁工艺，以清洁管芯及衬底表面。接着进行一填充工艺(步骤244)，将一底部密封材料填满衬底与管芯之间的空隙。再进行一烘烤工艺(步骤246)，以固化底部密封材料。然后进行一焊球设置(步骤248)工艺，将多个焊球与衬底焊球焊垫接合。最后贴附一散热装置(步骤252)，于管芯的一背面设置一散热装置，完成倒装片封装结构的制作。
请参照图8，图8为本实用新型第二实施例中制作倒装片封装结构的第二种方法的流程图260。如图八所示，首先提供一种混合凸点介金属设计(步骤262)，由于所谓的混合凸点介金属设计可参照本实施例中的第一种制作方法，故于此不再赘述。再进行一晶片切割工艺(步骤264)，以将各管芯切割成为分离状态，晶片切割工艺中又包含有一贴胶布工艺与一切割工艺。接着依照混合凸点介金属设计，于一衬底上制作多个焊料凸点(步骤266)，由于本实施例制作凸点介金属层与焊料凸点的方法可参照前一实施例，故于此不再赘述。值得注意的是，用来提供管芯(未显示)至衬底(未显示)的物理连接的各焊料凸点具有相同的高度，但不同的面积。再进行一芯片键合(die bond)工艺(步骤268)，即是将至少一管芯的有源表面朝向衬底的上表面置放，且各焊垫必需对准相对应的各凸点焊垫。
接着，依序进行一芯片键合工艺(步骤268)、一回流工艺(步骤272)、一等离子体清洁工艺(步骤274)、一填充工艺(步骤276)、一烘烤工艺(步骤278)、一焊球设置工艺(步骤282)，最后贴附一散热装置(步骤284)，以完成倒装片封装结构的制作。由于上述制作方法与前述第一种方法所公开的步骤236、238、242、244、246、248及252完全相同，因此不再赘述。
由上述可知，本实用新型第二实施例的制作方法与现有技术的不同点，在于先提供一种混合凸点介金属设计，再于管芯的有源表面(第一方法，即图7)形成配合此种设计的焊料凸点，或是于提供一种混合凸点介金属设计之后，再于衬底的上表面(第二方法，即图8)形成配合此种设计的焊料凸点。
简而言之，本实用新型利用涂布一区块或多区块散热膏的方式，或是于芯片的工作面制作大面积的焊料凸点的方式，或是于衬底的工作面制作大面积的焊料凸点的方式，来达到增加散热面积的目的。应用本实用新型的倒装片封装结构及其制作方法于实际生产线时，可以制作出具有高集成度、高速度以及高可靠度的倒装片封装产品。请参阅图9，图9为本实用新型中散热块308的分布示意图。如图9所示，多个散热块308是被设置于一管芯302的一非核心电路区域306之内。但如前所述，散热块308亦可以被设置于管芯302的核心电路区域304之内(未显示)。
相较于现有倒装片封装结构的散热方法，本实用新型利用涂布一区块或多区块散热膏的方式，于芯片与衬底之间制作一个或多个散热块，或是于芯片的工作面制作大面积的焊料凸点，又或是于衬底的工作面制作大面积的焊料凸点，藉由芯片与衬底大区域的接触来增加散热路径，以达到提升倒装片封装结构散热速率(heat dissipation rate)的目的。如此一来，不仅可以避免因散热路径太集中而引发的元件被破坏问题，相对而言芯片工作面也可以承受更大的电流与热应力，进而提升封装体在高温的情况下的电性表现以及可靠度。
以上所述仅为本实用新型的优选实施例，凡依本实用新型权利要求所做的均等变化与修饰，皆应属本实用新型专利的涵盖范围。
Claims (10)
1.一种具有优良散热特性的倒装片封装结构，其特征在于，该封装结构包括：
一衬底，该衬底具有多个凸点焊垫设于一上表面之上；
至少一管芯，该管芯具有多个设于所述管芯的一有源表面的焊垫，且各该焊垫相对应于各该凸点焊垫；
多个位于各该焊垫以及各该凸点焊垫之间的焊料凸点，用来提供各该焊垫至各该凸点焊垫的电连接；以及
至少一散热块设置于该管芯以及该衬底之间，用以提供该管芯以及该衬底大区域的接触，进而提升该倒装片封装结构的散热速率。
2.如权利要求1所述的结构，其特征在于，各该焊垫与各该焊料凸点之间另包含有一凸点介金属层。
3.如权利要求1所述的结构，其特征在于，该散热块包含有一锡银合金散热块、一锡铅合金散热块或一石墨添加物散热块。
4.如权利要求1所述的结构，其特征在于，该管芯包含有一核心电路区域以及一非核心电路区域，且该散热块位于该核心电路区域。
5.如权利要求1所述的结构，其特征在于，该管芯包含有一核心电路区域以及一非核心电路区域，且该散热块位于该非核心电路区域。
6.如权利要求1所述的结构，其特征在于，该散热块是一焊料凸点，其面积大于其他焊料凸点的面积。
7.如权利要求1所述的结构，其特征在于，该散热块可用以传递一信号。
8.如权利要求1所述的结构，其特征在于，更包含有一底部密封材料层填满该衬底与该管芯之间的空隙。
9.如权利要求1所述的结构，其特征在于，更包含有一散热装置设置于该管芯的一背面。
10.如权利要求1所述的结构，其特征在于，更包含有多个焊球分别设置于各该衬底下表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03241572 CN2617033Y (zh) | 2003-04-11 | 2003-04-11 | 一种倒装片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03241572 CN2617033Y (zh) | 2003-04-11 | 2003-04-11 | 一种倒装片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2617033Y true CN2617033Y (zh) | 2004-05-19 |
Family
ID=34250365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03241572 Expired - Lifetime CN2617033Y (zh) | 2003-04-11 | 2003-04-11 | 一种倒装片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2617033Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855132A (zh) * | 2012-12-06 | 2014-06-11 | 台湾积体电路制造股份有限公司 | 用于三维集成电路的装置和方法 |
| CN104752375A (zh) * | 2013-12-27 | 2015-07-01 | 奇鋐科技股份有限公司 | 半导体散热结构 |
| CN107369662A (zh) * | 2017-06-19 | 2017-11-21 | 北京嘉楠捷思信息技术有限公司 | 一种散热装置 |
-
2003
- 2003-04-11 CN CN 03241572 patent/CN2617033Y/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855132A (zh) * | 2012-12-06 | 2014-06-11 | 台湾积体电路制造股份有限公司 | 用于三维集成电路的装置和方法 |
| CN103855132B (zh) * | 2012-12-06 | 2016-09-14 | 台湾积体电路制造股份有限公司 | 用于三维集成电路的装置和方法 |
| CN104752375A (zh) * | 2013-12-27 | 2015-07-01 | 奇鋐科技股份有限公司 | 半导体散热结构 |
| CN107369662A (zh) * | 2017-06-19 | 2017-11-21 | 北京嘉楠捷思信息技术有限公司 | 一种散热装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9934998B2 (en) | Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy | |
| TWI606523B (zh) | 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法 | |
| TWI567864B (zh) | 在基板上形成高繞線密度互連位置的半導體裝置及方法 | |
| CN102169875B (zh) | 半导体装置及其制造方法 | |
| CN1241252C (zh) | 半导体装置及其制造方法、电路基片和电子仪器 | |
| TWI581345B (zh) | 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法 | |
| CN1267993C (zh) | 半导体装置及其制造方法 | |
| US11515290B2 (en) | Semiconductor package | |
| CN2664198Y (zh) | 多芯片封装结构 | |
| CN1835229A (zh) | 半导体器件和制造半导体器件的方法 | |
| TW201347053A (zh) | 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝 | |
| CN1658372A (zh) | 半导体装置及其制造方法 | |
| CN1581483A (zh) | 半导体装置及其制造方法、电路基板及电子机器 | |
| JP2012119648A (ja) | フリップチップ半導体ダイのパッドレイアウトを形成する半導体素子および方法 | |
| US20230335540A1 (en) | Semiconductor package and method of fabricating the same | |
| TW201108356A (en) | Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die | |
| CN1853271A (zh) | 用于双衬底封装的方法和装置 | |
| TW201214649A (en) | Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die | |
| KR20010060183A (ko) | Ｉｃ 디바이스 패키지 제조 방법 | |
| US20120208326A9 (en) | Semiconductor Device and Method of Forming Narrow Interconnect Sites on Substrate with Elongated Mask Openings | |
| CN1956158A (zh) | 焊料凸块的制造方法、中间结构 | |
| CN1767178A (zh) | 半导体载板及其制造方法与半导体封装组件 | |
| WO2023086202A1 (en) | Semiconductor device packages | |
| US8354298B2 (en) | Semiconductor device and manufacturing method of a semiconductor device | |
| CN2617033Y (zh) | 一种倒装片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20130411 Granted publication date: 20040519 |