JP2009099922A - 積層半導体パッケージ及びこれの製造方法 - Google Patents

積層半導体パッケージ及びこれの製造方法 Download PDF

Info

Publication number
JP2009099922A
JP2009099922A JP2007311666A JP2007311666A JP2009099922A JP 2009099922 A JP2009099922 A JP 2009099922A JP 2007311666 A JP2007311666 A JP 2007311666A JP 2007311666 A JP2007311666 A JP 2007311666A JP 2009099922 A JP2009099922 A JP 2009099922A
Authority
JP
Japan
Prior art keywords
stacked
semiconductor chip
semiconductor
adhesive member
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007311666A
Other languages
English (en)
Inventor
Cheol Ho Joh
哲 浩 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009099922A publication Critical patent/JP2009099922A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ワイヤーボンディング行程中半導体チップの破損を防止した積層半導体パッケージ及びこれの製造方法を提供する。
【解決手段】積層半導体パッケージは、第１の接続パッド１２及び第２の接続パッド１４を含む基板１０、基板１０上に配置され、第１の半導体チップ２１〜２４が階段形態に積層された第１の積層パッケージグループ２０、第１のエッジボンディングパッド及び第１の接続パッド１２を電気的に連結する第１の導電性ワイヤー３０、第１の積層パッケージグループ２０の上部に配置された第１の上部半導体チップ２４上に配置された接着部材２５、接着部材２５上に配置され、階段形態に積層された第２の半導体チップ５１〜５４を含む第２の積層パッケージグループ５０及び第２のエッジボンディングパッド及び第２の接続パッド１４を電気的に連結する第２の導電性ワイヤー６０を含む。
【選択図】図１

Description

本発明は、積層半導体パッケージ及びこれの製造方法に関するものである。
最近に入って、半導体製造技術の開発に伴って短時間内により多くのデータを処理するに適した半導体素子を有する多様な種類の半導体パッケージが開発されている。
半導体パッケージは、純度高いシリコンから成るウェハー上に半導体素子を含む半導体チップを製造する半導体チップ製造工程、半導体チップを電気的に検査するダイソーティング工程及び良品半導体チップをパッケージングするパッケージング工程などを通じて製造される。
最近は、半導体パッケージのサイズが半導体チップサイズの約１００％〜１０５％に過ぎないチップスケールパッケージ及び半導体素子のデータ容量及び処理速度を向上させるために複数の半導体チップを相互に積層させた積層半導体パッケージなどが開発されている。
さらに最近は、半導体チップの集積度を向上させてデータ容量及び処理速度を向上させる半導体製品の技術開発は勿論複数の半導体チップを積層してデータ容量及び処理速度を向上させる半導体製品が開発されている。
複数の半導体チップを積層した積層半導体パッケージの場合、積層された半導体チップのボンディングパッド及び基板の接続パッドを導電性ワイヤーで連結する高度の技術が要求される。
最近、より多くの半導体チップを積層してデータ容量及び処理速度を向上させるために半導体チップの寸法は次第に薄くなっており、この結果最近半導体チップは数十μｍ〜数百μｍに過ぎない寸法を有する。
しかしながら、数十μｍ〜数百μｍの寸法を有する半導体チップを積層し、積層された半導体チップのボンディングパッド及び基板の接続パッドをワイヤーボンディング設備のキャピラリを用いてボンディングするとき、キャピラリによって半導体チップに印加された過度な衝撃によって半導体チップが破損される問題点を有する。
上記のような従来技術の問題点を解決するために、本発明は、半導体チップのボンディングパッド及び基板の接続パッドを導電性ワイヤーでワイヤーボンディングするとき半導体チップの破損を防止して複数の半導体チップを積層できる積層半導体パッケージを提供することを一つの目的とする。
また、本発明は、前記積層半導体パッケージの製造方法を提供することを他の目的とする。
上記の目的を達成するために、本発明による積層半導体パッケージは、第１の接続パッド及び第２の接続パッドを含む基板と、前記基板上に配置され、第１のエッジボンディングパッドが露出した第１の半導体チップが階段形態に積層された第１の積層パッケージグループと、前記第１のエッジボンディングパッド及び前記第１の接続パッドを電気的に連結する第１の導電性ワイヤーと、前記第１の積層パッケージグループの上部に配置された第１の上部半導体チップ上に配置された接着部材と、前記接着部材上に配置され、階段形態に積層されて第２のエッジボンディングパッドが露出して前記第１の上部半導体チップと整列した第２の下部半導体チップを含む第２の半導体チップを含む第２の積層パッケージグループと、前記第２のエッジボンディングパッド及び前記第２の接続パッドを電気的に連結する第２の導電性ワイヤーとを含む。
積層半導体パッケージの前記第１の半導体チップは第１の方向に沿って階段形態に付着し、前記第２の半導体チップは前記第１の方向とは反対方向である第２の方向に沿って階段形態に付着する。
積層半導体パッケージの前記第１の半導体チップの間には第１の寸法を有する第１の接着部材が介在し、前記接着部材は前記第１の寸法より厚い第２の寸法を有する。
積層半導体パッケージの前記第２の半導体チップの間には第１の寸法を有する第２の接着部材が介在し、前記接着部材は前記第１の寸法より厚い第２の寸法を有する。
積層半導体パッケージの前記第１の積層半導体パッケージグループ及び前記第２の積層半導体パッケージグループは少なくとも２個が交互に配置される。
積層半導体パッケージの前記接着部材は、前記第１の上部半導体チップ及び前記第１の上部半導体チップのエッジボンディングパッドを電気的に連結する前記第１の導電性ワイヤーのループ部を覆う。
上記の他の目的を達成するために、本発明による積層半導体パッケージの製造方法は、第１の接続パッド及び第２の接続パッドを含む基板上に第１のエッジボンディングパッドが露出した第１の半導体チップを階段形態に積層して第１の積層パッケージグループを形成する段階と、前記第１のエッジボンディングパッド及び前記第１の接続パッドを第１の導電性ワイヤーで電気的に連結する段階と、前記第１の積層パッケージグループの第１の上部半導体チップ上に接着部材を形成する段階と、前記接着部材上に階段形態に積層されて第２のエッジボンディングパッドが露出し、前記第１の上部半導体チップと整列した第２の下部半導体チップを有する第２の半導体チップを含む第２の積層パッケージグループを形成する段階と、前記第２のエッジボンディングパッド及び前記第２の接続パッドを第２の導電性ワイヤーで電気的に連結する段階とを含む。
積層半導体パッケージの製造方法で、前記第１の半導体チップは第１の方向に沿って階段形態に付着し、前記第２の半導体チップは前記第１の方向とは反対方向である第２の方向に沿って階段形態に付着する。
前記第１の積層パッケージグループを形成する段階で、前記第１の半導体チップの間には第１の接着部材が介在する。
積層半導体パッケージの製造方法で、前記第１の接着部材は第１の寸法を有し、前記接着部材は第１の寸法より厚い第２の寸法を有する。
積層半導体パッケージの製造方法で、前記第１の積層パッケージグループを形成する段階で、前記第２の半導体チップの間には第２の接着部材が介在する。
積層半導体パッケージの製造方法で、前記第２の接着部材は第１の寸法を有し、前記接着部材は前記第１の寸法より厚い第２の寸法を有する。
前記接着部材を形成する段階で、前記接着部材は前記第１の上部半導体チップの前記エッジボンディングパッドと電気的に連結された前記第１の導電性ワイヤーのループ部を覆う。
本発明によれば、複数の半導体チップを第１の方向に向かって階段形態に配置して第１の積層パッケージグループを形成し、第１の積層パッケージグループ上に接着部材を用いて複数の半導体チップを第１の方向とは反対方向である第２の方向に向かって階段形態に配置して第２の積層パッケージグループを形成するとき、第１の積層パッケージグループの上部半導体チップ及び第２の積層パッケージグループの下部半導体チップが整列し、ワイヤーボンディング工程中半導体チップの破損を防止して多数の半導体チップを積層することができる。
以下、添付した図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は、本発明の一実施形態による積層半導体パッケージの断面図である。図２は、図１に示されている積層半導体パッケージの第１の半導体チップを示した平面図である。
図１及び図２を参照すると、積層半導体パッケージ１００は、基板１０と、第１の積層パッケージグループ２０と、第１の導電性ワイヤー３０と、接着部材４０と、第２の積層パッケージグループ５０と、第２の導電性ワイヤー６０とを含む。
基板１０は、平面上から見たとき、直六面体プレート形状を有することができる。基板１０は、例えば印刷回路基板でありうる。
基板１０は、第１の接続パッド１２、第２の接続パッド１４及びボールランド１６を含む。
第１の接続パッド１２及び第２の接続パッド１４は基板１０の上面上に配置され、ボールランド１６は基板１０の上面と対向する下面上に配置される。
第１の接続パッド１２は基板１０の上面の一側エッジに配置され、第２の接続パッド１４は基板１０の上面の一側エッジと対向する上面の他側エッジに配置される。ボールランド１６は第１の接続パッド１２及び／又は第２の接続パッド１４と電気的に連結される。
第１の積層パッケージグループ２０は基板１０の上面上に付着する。第１の積層パッケージグループ２０は複数の第１の半導体チップ２１，２２，２３，２４及び隣接した第１の半導体チップ２１，２２，２３，２４を接着するための第１の接着部材２５を含む。
図２を参照すると、第１の半導体チップ２１，２２，２３，２４はチップ領域（ＣＲ）及びボンディング領域（ＢＲ）を含む。ボンディング領域（ＢＲ）はチップ領域（ＣＲ）と隣接するように配置される。
複数のエッジボンディングパッド２６はボンディング領域（ＢＲ）内に配置される。例えば、エッジボンディングパッド２６は図２に示されているＹ−軸と平行な方向に配置される。
基板１０上に付着した第１の積層パッケージグループ２０の第１の半導体チップ２１，２２，２３，２４の各エッジボンディングパッド２６は第１の接続パッド１２と隣接するように配置される。
隣接した一対の第１の半導体チップ２１，２２，２３，２４の間には第１の寸法を有する第１の接着部材２５が配置される。第１の接着部材２５は、例えば両面接着テープ又は接着剤でありうる。
第１の積層パッケージグループ２０の第１の半導体チップ２１，２２，２３，２４は第１の方向（ＦＤ）に沿って階段形態に積層され、この結果積層された第１の半導体チップ２１，２２，２３，２４のボンディング領域（ＢＲ）のエッジボンディングパッド２６は露出する。
第１の導電性ワイヤー３０は、相互に隣接するように配置された第１の半導体チップ２１，２２，２３，２４の各エッジボンディングパッド２６及び基板１０の各第１の接続パッド１２を電気的に連結する。
図３は図１のセクションＡを示す部分拡大図である。
図１及び図３を参照すると、接着部材４０は第１の積層パッケージグループ２０の第１の半導体チップ２４上に直接配置される。本実施形態で、接着部材４０は第１の半導体チップ２４と同一な形状及び同一な面積を有し、接着部材４０は第１の半導体チップ２４のエッジボンディングパッド２６と電気的に連結された第１の導電性ワイヤー３０のループ部３２を覆う。すなわち、接着部材４０は第１の導電性ワイヤー３０のループ部３２を後述する第２の積層パッケージグループ５０から絶縁する。
図１を再び参照すると、第２の積層パッケージグループ５０は接着部材４０上に付着する。第２の積層パッケージグループ５０は複数の第２の半導体チップ５１，５２，５３，５４及び第２の接着部材５５を含む。
図４は、図１の第２の積層パッケージグループの第２の半導体チップを示した平面図である。
図４を参照すると、第２の半導体チップ５１，５２，５３，５４はチップ領域（ＣＲ）及びボンディング領域（ＢＲ）を含む。ボンディング領域（ＢＲ）はチップ領域（ＣＲ）と隣接するように配置され、ボンディング領域（ＢＲ）には複数のエッジボンディングパッド５６が配置される。例えば、エッジボンディングパッド５６は図４に示されているＹ−軸と平行な方向に配置される。
第２の積層パッケージグループ５０の各第２の半導体チップ５１，５２，５３，５４の各エッジボンディングパッド５６は、基板１０の第２の接続パッド１４と隣接するように配置される。本実施形態で、第２の半導体チップ５１，５２，５３，５４の形状及びサイズは第１の半導体チップ２１，２２，２３，２４と実質的に同一である。
第２の積層パッケージグループ５０の第２の半導体チップ５１，５２，５３，５４は、例えば第１の方向（ＦＤ）とは反対方向である第２の方向（ＳＤ）に沿って階段形態に相互に積層されて、第２の半導体チップ５１，５２，５３，５４のボンディング領域（ＢＲ）のエッジボンディングパッド５６は露出する。
隣接した第２の半導体チップ５１，５２，５３，５４の間には第１の寸法を有する第２の接着部材５５が介在する。第２の接着部材５５は、例えば第１の寸法を有する両面接着テープ又は接着剤でありうる。
本実施形態で、第２の半導体チップ５１，５２，５３，５４のうち接着部材４０と直接接着した第２の半導体チップ５１は第１の積層パッケージグループ２０の第１の半導体チップ２４と整列する。すなわち、接着部材４０の両側にそれぞれ配置された第１の積層パッケージグループ２０の第１の半導体チップ２４のエッジ及び第２の積層パッケージグループ５０の第２の半導体チップ５１のエッジは整列する。
第１の積層パッケージグループ２０の第１の半導体チップ２４及び第２の積層パッケージグループ５０の第２の半導体チップ５１が相互に整列する場合、接着部材４０及び第１の半導体チップ２４が第２の半導体チップ５１を支持する。従って、ワイヤーボンディング設備（図示せず）のキャピラリ（図示せず）によって第２の半導体チップ５１のエッジボンディングパッド５６及び第２の導電性ワイヤー６０がワイヤーボンディングされるとき、キャピラリによる第２の半導体チップ５１の破損を防止することができる。
これとは異なって、第２の積層パッケージグループ５０の第２の半導体チップ５１が第１の積層パッケージグループ２０の第１の半導体チップ２４から突出した状態で第２の半導体チップ５１のエッジボンディングパッド５６に第２の導電性ワイヤー６０がボンディングされる場合、キャピラリによって第２の半導体チップ５１の破損が発生できる。
第２の導電性ワイヤー６０は、基板１０の第２の接続パッド１４及び第２の接続パッド１４と隣接するように配置された第２の半導体チップ５１，５２，５３，５４の各エッジボンディングパッド５６を電気的に連結する。
本実施形態で、少なくとも２個の第１の積層パッケージグループ２０及び第２の積層パッケージグループ５０は交互に配置され、これにより積層半導体パッケージ１００は約２０個の第１及び第２の半導体チップが積層できる。
モールディング部材７０は、基板１０上に積層された第１及び第２の積層パッケージグループ２０，５０、第１及び第２の導電性ワイヤー３０，６０をモールディングする。モールディング部材７０として使用できる物質の例としてはエポキシ樹脂などを挙げることができる。
図５及び図６は本発明の一実施形態による積層半導体パッケージの製造方法を示した断面図である。
図５を参照すると、積層半導体パッケージを製造するために基板１０上には第１の積層パッケージグループ２０が配置される。
基板１０は、平面上から見たとき、直六面体プレート形状を有する。基板１０は、例えば第１の接続パッド１２、第２の接続パッド１４及びボールランド１６を有する印刷回路基板でありうる。
第１の接続パッド１２は基板１０の上面の一側エッジに配置され、第２の接続パッド１４は基板１０の上面の一側エッジと対向する他側エッジに配置される。ボールランド１６は、基板１０の上面と対向する下面上に配置される。ボールランド１６は、第１の接続パッド１２及び／又は第２の接続パッド１４と電気的に連結される。
第１の積層パッケージグループ２０を基板１０上に形成するために複数の第１の半導体チップ２１，２２，２３，２４が設けられる。
第１の半導体チップ２１，２２，２３，２４はそれぞれチップ領域及びボンディング領域を有し、各第１の半導体チップ２１，２２，２３，２４のボンディング領域には複数のエッジボンディングパッド２６が配置される。
第１の半導体チップ２１の上面のチップ領域には第１の接着部材２５によって他の第１の半導体チップ２２の後面が付着し、これにより第１の半導体チップ２１のエッジボンディングパッド２６は露出する。
次に、他の第１の半導体チップ２２の上面のチップ領域には第１の接着部材２５によってさらに他の第１の半導体チップ２３の後面が付着し、これにより他の半導体チップ２２のエッジボンディングパッド２６は露出する。
その次に、さらに他の半導体チップ２３の上面のチップ領域には第１の接着部材２５によって最後の第１の半導体チップ２４の後面が付着し、これにより最後の第１の半導体チップ２４のエッジボンディングパッド２６は露出する。
本実施形態で、第１の接着部材２５は第１の寸法を有し、第１の接着部材２５は、例えば両面接着テープ又は接着剤でありうる。
前述したように第１の半導体チップ２１，２２，２３，２４を積層する場合、第１の半導体チップ２１，２２，２３，２４は第１の方向（ＦＤ）に向かって階段形態に積層される。
第１の積層パッケージグループ２０が基板１０上に形成された後、基板１０の第１の接続パッド１２及び第１の半導体チップ２１，２２，２３，２４の各エッジボンディングパッド２６は第１の導電性ワイヤー３０によって電気的に連結される。
図６を参照すると、第１の半導体チップ２１，２２，２３，２４のエッジボンディングパッド２６及び基板１０の第１の接続パッド１２が第１の導電性ワイヤー３０によって電気的に接続された後、第１の積層パッケージグループ２０の上部に配置された第１の半導体チップ２４上には接着部材４０が配置される。
接着部材４０は、例えば第１の半導体チップ２４の上面に塗布された流動性接着剤でありうる。これとは異なって、接着部材４０は第１の半導体チップ２４の上面に塗布された接着テープでありうる。接着部材４０の付着面積は第１の半導体チップ２４の面積と実質的に同一であることができる。
本実施形態で、接着部材４０は第１の半導体チップ２４のエッジボンディングパッド２６と電気的に連結された第１の導電性ワイヤー３０のループ部３２を覆う第２の寸法を有する。本実施形態で、接着部材４０の第２の寸法は、例えば第１の接着部材２５の第１の寸法より厚い寸法を有する。
第１の半導体チップ２４のエッジボンディングパッド２６と電気的に連結された第１の導電性ワイヤー３０は接着部材４０によって後述する第２の積層パッケージグループ５０の第２の半導体チップ５１と電気的に絶縁される。
第１の積層パッケージグループ２０の第１の半導体チップ２４上に接着部材４０が配置された後、接着部材４０上には第２の積層パッケージグループ５０が配置される。
第２の積層パッケージグループ５０は複数の第２の半導体チップ５１，５２，５３，５４を含む。
第２の半導体チップ５１，５２，５３，５４はそれぞれチップ領域及びボンディング領域を有し、各第２の半導体チップ５１，５２，５３，５４のボンディング領域には複数のエッジボンディングパッド５６が配置される。
複数の第２の半導体チップ５１，５２，５３，５４のうち、第２の半導体チップ５１は接着部材４０上に直接付着する。
この時、第２の積層パッケージグループ５０の第２の半導体チップ５１は第１の積層パッケージグループ２０の第１の半導体チップ２４と正確に整列する。
本実施形態で、第２の半導体チップ５１が第１の半導体チップ２４と正確に整列することによってワイヤーボンディング工程中第２の半導体チップ５１の破損を防止することができる。
第２の半導体チップ５１の上面のチップ領域には第２の接着部材５５によって他の第２の半導体チップ５２の後面が付着し、これにより第２の半導体チップ５１のエッジボンディングパッド５６は露出する。
次に、他の第２の半導体チップ５２の上面のチップ領域には第２の接着部材５５によってさらに他の第２の半導体チップ５３の後面が付着し、これにより他の半導体チップ５２のエッジボンディングパッド５６は露出する。
その次に、さらに他の第２の半導体チップ５３の上面チップ領域には第２の接着部材５５によって最後の第２の半導体チップ５４の後面が付着し、これにより最後の第２の半導体チップ５４のエッジボンディングパッド５６は露出する。
本実施形態で、第２の接着部材５５は第１の寸法を有し、第２の接着部材５５は、例えば両面接着テープ又は接着剤でありうる。
前述したように、第２の半導体チップ５１，５２，５３，５４を積層する場合、第２の半導体チップ５１，５２，５３，５４は第１の方向（ＦＤ）とは反対方向である第２の方向（ＳＤ）に向かって階段形態に積層される。
第２の積層パッケージグループ５０が接着部材４０上に形成された後、基板１０の第２の接続パッド１４及び第２の半導体チップ５１，５２，５３，５４のエッジボンディングパッド５６は第２の導電性ワイヤー６０によって電気的に連結される。
この時、第２の積層パッケージグループ５０の第２の半導体チップ５１は接着部材４０及び第１の積層パッケージグループ２０の第１の半導体チップ２４によって支持されて、第２の半導体チップ５１に第２の導電性ワイヤー６０がボンディングされるとき、第２の半導体チップ５１の破損を防止することができる。
このような方法で第１及び第２の積層パッケージグループ２０、５０及び第１及び第２の導電性ワイヤー３０，６０は多数回交互に配置できる。例えば、本発明による積層半導体パッケージ１００は約２０個〜約３０個の半導体チップを容易に積層することができる。
図１を再び参照すると、基板１０上に第１及び第２の積層パッケージグループ２０、５０が配置された後、モールディング部材７０によって第１及び第２の積層パッケージグループ２０，５０及び第１及び第２の導電性ワイヤー３０，６０はモールディングされて積層半導体パッケージ１００が製造される。
以上、ここでは本発明を特定実施形態に関連して示して説明したが、本発明はそれに限定されるものでなく、本発明の特許請求の範囲は本発明の精神と分野を離脱しない限度内で本発明が多様に改造及び変形できるということを当業者が容易に分かる。
本発明の一実施形態による積層半導体パッケージの断面図である。 図１に示されている積層半導体パッケージの第１の半導体チップを示した平面図である。 図１のセクションＡを示す部分拡大図である。 図１の第２の積層パッケージグループの第２の半導体チップを示した平面図である。 本発明の一実施形態による積層半導体パッケージの製造方法を示した断面図である。 本発明の一実施形態による積層半導体パッケージの製造方法を示した断面図である。
符号の説明
１０ 基板
１２ 第１の接続パッド
１４ 第２の接続パッド
１６ ボールランド
２０ 積層パッケージグループ
２１，２２，２３，２４ 第１の半導体チップ
２５ 第１の接着部材
３０ 第１の導電性ワイヤー
４０ 接着部材
５０ 第２の積層パッケージグループ
５１，５２，５３，５４ 第２の半導体チップ
５５ 第２の接着部材
６０ 第２の導電性ワイヤー
１００ 積層半導体パッケージ

Claims (13)

  1. 第１の接続パッド及び第２の接続パッドを含む基板と、
    前記基板上に配置され、第１のエッジボンディングパッドが露出した第１の半導体チップが階段形態に積層された第１の積層パッケージグループと、
    前記第１のエッジボンディングパッド及び前記第１の接続パッドを電気的に連結する第１の導電性ワイヤーと、
    前記第１の積層パッケージグループの上部に配置された第１の上部半導体チップ上に配置された接着部材と、
    前記接着部材上に配置され、階段形態に積層されて第２のエッジボンディングパッドが露出して前記第１の上部半導体チップと整列した第２の下部半導体チップを含む第２の半導体チップを含む第２の積層パッケージグループと、
    前記第２のエッジボンディングパッド及び前記第２の接続パッドを電気的に連結する第２の導電性ワイヤーと、
    を含むことを特徴とする積層半導体パッケージ。
  2. 前記第１の半導体チップは第１の方向に沿って階段形態に付着し、前記第２の半導体チップは前記第１の方向とは反対方向である第２の方向に沿って階段形態に付着したことを特徴とする請求項１に記載の積層半導体パッケージ。
  3. 前記第１の半導体チップの間には第１の寸法を有する第１の接着部材が介在し、前記接着部材は前記第１の寸法より厚い第２の寸法を有することを特徴とする請求項１に記載の積層半導体パッケージ。
  4. 前記第２の半導体チップの間には第１の寸法を有する第２の接着部材が介在し、前記接着部材は前記第１の寸法より厚い第２の寸法を有することを特徴とする請求項１に記載の積層半導体パッケージ。
  5. 前記第１の積層半導体パッケージグループ及び前記第２の積層半導体パッケージグループは少なくとも２個が交互に配置されることを特徴とする請求項１に記載の積層半導体パッケージ。
  6. 前記接着部材は、前記第１の上部半導体チップ及び前記第１の上部半導体チップのエッジボンディングパッドを電気的に連結する前記第１の導電性ワイヤーのループ部を覆うことを特徴とする請求項１に記載の積層半導体パッケージ。
  7. 第１の接続パッド及び第２の接続パッドを含む基板上に第１のエッジボンディングパッドが露出した第１の半導体チップを階段形態に積層して第１の積層パッケージグループを形成する段階と、
    前記第１のエッジボンディングパッド及び前記第１の接続パッドを第１の導電性ワイヤーで電気的に連結する段階と、
    前記第１の積層パッケージグループの第１の上部半導体チップ上に接着部材を形成する段階と、
    前記接着部材上に階段形態に積層されて第２のエッジボンディングパッドが露出し、前記第１の上部半導体チップと整列した第２の下部半導体チップを有する第２の半導体チップを含む第２の積層パッケージグループを形成する段階と、
    前記第２のエッジボンディングパッド及び前記第２の接続パッドを第２の導電性ワイヤーで電気的に連結する段階と、
    を含むことを特徴とする積層半導体パッケージの製造方法。
  8. 前記第１の半導体チップは第１の方向に沿って階段形態に付着し、前記第２の半導体チップは前記第１の方向とは反対方向である第２の方向に沿って階段形態に付着することを特徴とする請求項７に記載の積層半導体パッケージの製造方法。
  9. 前記第１の積層パッケージグループを形成する段階で、前記第１の半導体チップの間には第１の接着部材が介在することを特徴とする請求項７に記載の積層半導体パッケージの製造方法。
  10. 前記第１の接着部材は第１の寸法を有し、前記接着部材は第１の寸法より厚い第２の寸法を有することを特徴とする請求項９に記載の積層半導体パッケージの製造方法。
  11. 前記第１の積層パッケージグループを形成する段階で、前記第２の半導体チップの間には第２の接着部材が介在することを特徴とする請求項７に記載の積層半導体パッケージの製造方法。
  12. 前記第２の接着部材は第１の寸法を有し、前記接着部材は前記第１の寸法より厚い第２の寸法を有することを特徴とする請求項１１に記載の積層半導体パッケージの製造方法。
  13. 前記接着部材を形成する段階で、前記接着部材は前記第１の上部半導体チップの前記エッジボンディングパッドと電気的に連結された前記第１の導電性ワイヤーのループ部を覆うことを特徴とする請求項７に記載の積層半導体パッケージの製造方法。
JP2007311666A 2007-10-16 2007-11-30 積層半導体パッケージ及びこれの製造方法 Pending JP2009099922A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103880A KR100886717B1 (ko) 2007-10-16 2007-10-16 적층 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
JP2009099922A true JP2009099922A (ja) 2009-05-07

Family

ID=40533378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311666A Pending JP2009099922A (ja) 2007-10-16 2007-11-30 積層半導体パッケージ及びこれの製造方法

Country Status (5)

Country Link
US (1) US7705468B2 (ja)
JP (1) JP2009099922A (ja)
KR (1) KR100886717B1 (ja)
CN (1) CN101414603B (ja)
TW (1) TWI351752B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2013522887A (ja) * 2010-03-18 2013-06-13 モサイド・テクノロジーズ・インコーポレーテッド オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539402B1 (ko) * 2008-10-23 2015-07-27 삼성전자주식회사 반도체 패키지
JP4776675B2 (ja) * 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
KR101640832B1 (ko) * 2010-07-16 2016-07-19 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조 방법
KR20120035297A (ko) 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20130037952A1 (en) * 2011-08-09 2013-02-14 SK Hynix Inc. Semiconductor package and method for manufacturing the same
KR20140081544A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법
WO2014131152A1 (en) * 2013-02-26 2014-09-04 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including alternating stepped semiconductor die stacks
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
US10062765B2 (en) * 2017-01-10 2018-08-28 SK Hynix Inc. Nonvolatile memory device including multiple planes
CN109755182A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 芯片堆叠封装结构及其形成方法
JP2019161095A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
CN111348613B (zh) * 2018-12-21 2023-12-26 中芯集成电路（宁波）有限公司 封装方法及封装结构
US10978419B1 (en) * 2019-10-14 2021-04-13 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
KR20220015066A (ko) * 2020-07-30 2022-02-08 삼성전자주식회사 멀티-칩 패키지

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH1027880A (ja) * 1996-07-09 1998-01-27 Sumitomo Metal Mining Co Ltd 半導体装置
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2004072009A (ja) * 2002-08-09 2004-03-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006313798A (ja) * 2005-05-06 2006-11-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
JP2009049118A (ja) * 2007-08-17 2009-03-05 Toshiba Corp 半導体素子とそれを用いた半導体パッケージ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US5987357A (en) * 1997-07-30 1999-11-16 Intermedics Inc. Stackable microelectronic components with self-addressing scheme
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7402911B2 (en) * 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
KR100842907B1 (ko) * 2006-09-07 2008-07-02 주식회사 하이닉스반도체 멀티 칩 패키지
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
US8138591B2 (en) * 2006-09-23 2012-03-20 Stats Chippac Ltd Integrated circuit package system with stacked die
US7408245B2 (en) * 2006-12-22 2008-08-05 Powertech Technology Inc. IC package encapsulating a chip under asymmetric single-side leads
US7875985B2 (en) * 2006-12-22 2011-01-25 Qimonda Ag Memory device
US7880309B2 (en) * 2007-07-30 2011-02-01 Qimonda Ag Arrangement of stacked integrated circuit dice having a direct electrical connection
US7906853B2 (en) * 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
JP4498403B2 (ja) * 2007-09-28 2010-07-07 株式会社東芝 半導体装置と半導体記憶装置
US7952183B2 (en) * 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH1027880A (ja) * 1996-07-09 1998-01-27 Sumitomo Metal Mining Co Ltd 半導体装置
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2004072009A (ja) * 2002-08-09 2004-03-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006313798A (ja) * 2005-05-06 2006-11-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
JP2009049118A (ja) * 2007-08-17 2009-03-05 Toshiba Corp 半導体素子とそれを用いた半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2013522887A (ja) * 2010-03-18 2013-06-13 モサイド・テクノロジーズ・インコーポレーテッド オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法
US9177863B2 (en) 2010-03-18 2015-11-03 Conversant Intellectual Property Management Inc. Multi-chip package with offset die stacking and method of making same

Also Published As

Publication number Publication date
US7705468B2 (en) 2010-04-27
TWI351752B (en) 2011-11-01
KR100886717B1 (ko) 2009-03-04
CN101414603A (zh) 2009-04-22
TW200919693A (en) 2009-05-01
US20090096075A1 (en) 2009-04-16
CN101414603B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
JP2009099922A (ja) 積層半導体パッケージ及びこれの製造方法
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR102247916B1 (ko) 계단식 적층 구조를 갖는 반도체 패키지
TWI481001B (zh) 晶片封裝結構及其製造方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
JP2009044110A (ja) 半導体装置及びその製造方法
JP2007201478A (ja) 半導体チップの積層
KR20040014156A (ko) 반도체장치
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US20100148340A1 (en) Semiconductor device and method of manufacturing the same
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
KR20190099731A (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US7638365B2 (en) Stacked chip package and method for forming the same
US7042104B2 (en) Semiconductor package using flexible film and method of manufacturing the same
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
US7224055B2 (en) Center pad type IC chip with jumpers, method of processing the same and multi chip package
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지
KR20110107125A (ko) 반도체 패키지
KR100988403B1 (ko) 반도체 패키지 및 웨이퍼 레벨 반도체 패키지 제조 방법
KR20110105165A (ko) 인터포저 및 이를 갖는 스택 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR100876896B1 (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009