KR20220015066A - 멀티-칩 패키지 - Google Patents

멀티-칩 패키지 Download PDF

Info

Publication number
KR20220015066A
KR20220015066A KR1020200095094A KR20200095094A KR20220015066A KR 20220015066 A KR20220015066 A KR 20220015066A KR 1020200095094 A KR1020200095094 A KR 1020200095094A KR 20200095094 A KR20200095094 A KR 20200095094A KR 20220015066 A KR20220015066 A KR 20220015066A
Authority
KR
South Korea
Prior art keywords
pad
substrate
semiconductor chips
semiconductor chip
bonding
Prior art date
Application number
KR1020200095094A
Other languages
English (en)
Inventor
노현준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200095094A priority Critical patent/KR20220015066A/ko
Priority to US17/182,296 priority patent/US20220037285A1/en
Publication of KR20220015066A publication Critical patent/KR20220015066A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48149—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors

Abstract

멀티-칩 패키지는 패키지 기판, 제 1 그룹의 반도체 칩, 제 1 그룹의 패드 와이어 및 제 1 기판 와이어를 포함할 수 있다. 상기 패키지 기판은 제 1 기판 패드를 포함할 수 있다. 상기 제 1 그룹의 반도체 칩은 상기 패키지 기판의 상부면에 제 1 방향을 따라 계단식으로 적층된 복수개의 제 1 반도체 칩들 및 상기 제 1 반도체 칩들의 상부면들 각각에 배치된 제 1 본딩 패드들을 포함할 수 있다. 상기 제 1 그룹의 패드 와이어는 상기 제 1 그룹의 반도체 칩의 상기 제 1 본딩 패드들을 전기적으로 서로 연결할 수 있다. 상기 제 1 기판 와이어는 상기 제 1 그룹의 반도체 칩 내의 상기 제 1 반도체 칩들 중에서 최하부에 위치한 제 1 반도체 칩을 제외한 나머지 제 1 반도체 칩들 중 어느 하나의 제 1 본딩 패드를 상기 제 1 기판 패드에 전기적으로 연결할 수 있다. 따라서, 최하부 반도체 칩과 기판 패드 사이의 수평 길이가 짧아지게 되어, 멀티-칩 패키지는 작은 크기를 가질 수 있다.

Description

멀티-칩 패키지{MULTI-CHIP PACKAGE}
본 발명은 멀티-칩 패키지에 관한 것이다. 보다 구체적으로, 본 발명은 복수개의 반도체 칩들이 계단식으로 적층된 구조를 갖는 멀티-칩 패키지에 관한 것이다.
일반적으로, 멀티-칩 패키지는 패키지 기판, 복수개의 반도체 칩들, 도전성 와이어들 등을 포함할 수 있다. 반도체 칩들은 패키지 기판의 상부면에 계단식으로 적층되어, 반도체 칩들 각각의 본딩 패드가 노출될 수 있다. 도전성 와이어들은 반도체 칩들의 본딩 패드들 및 반도체 칩들 중 어느 하나의 본딩 패드와 패키지 기판의 기판 패드를 전기적으로 연결시킬 수 있다.
관련 기술들에 따르면, 반도체 칩들 중에서 최하부에 배치된 반도체 칩의 본딩 패드가 도전성 와이어를 매개로 패키지 기판에 전기적으로 연결될 수 있다. 도전성 와이어들 사이의 쇼트 방지를 위해서, 최하부 반도체 칩과 기판 패드 사이의 수평 길이를 길게 설정할 수 있다. 이로 인하여, 멀티-칩 패키지의 크기가 증가될 수 있다.
또한, 적층된 반도체 칩들 상에 다른 반도체 칩들이 계단식으로 적층된 경우, 도전성 와이어는 다른 반도체 칩들 중에서 최하부에 위치한 오버행(overhang) 반도체 칩의 본딩 패드를 패키지 기판의 기판 패드에 전기적으로 연결시킬 수 있다. 이러한 도전성 와이어를 패키지 기판의 본딩 패드에 정확하게 본딩하기 위해서, 오버행 반도체 칩과 기판 패드 사이의 수평 길이가 늘어날 수 있다. 그러므로, 멀티-칩 패키지의 크기는 더욱 증가될 수 있다.
본 발명은 작은 크기를 갖는 멀티-칩 패키지를 제공한다.
본 발명의 일 견지에 따른 멀티-칩 패키지는 패키지 기판, 제 1 그룹의 반도체 칩, 제 2 그룹의 반도체 칩, 제 1-1 패드 와이어, 제 1-2 패드 와이어, 제 1-3 패드 와이어, 제 1 기판 와이어, 제 2-1 패드 와이어, 제 2-2 패드 와이어, 제 2-3 패드 와이어, 제 2 기판 와이어 및 몰딩 부재를 포함할 수 있다. 상기 패키지 기판은 제 1 기판 패드와 제 2 기판 패드를 포함할 수 있다. 상기 제 1 그룹의 반도체 칩은 상기 패키지 기판의 상부면에 제 1 방향을 따라 계단식으로 적층된 제 1-1 내지 제 1-4 반도체 칩들 및 상기 제 1-1 내지 제 1-4 반도체 칩들의 상부면들 각각에 배치된 제 1-1 내지 제 1-4 본딩 패드들을 포함할 수 있다. 상기 제 2 그룹의 반도체 칩은 상기 제 1 그룹의 반도체 칩의 상부면에 상기 제 1 방향과 반대인 제 2 방향을 따라 계단식으로 적층된 제 2-1 내지 제 2-4 반도체 칩들 및 상기 제 2-1 내지 제 2-4 반도체 칩들의 상부면들 각각에 배치된 제 2-1 내지 제 2-4 본딩 패드들을 포함할 수 있다. 상기 제 1-1 패드 와이어는 상기 제 1-1 본딩 패드와 상기 제 1-2 본딩 패드를 전기적으로 연결할 수 있다. 상기 제 1-2 패드 와이어는 상기 제 1-2 본딩 패드와 상기 제 1-3 본딩 패드를 전기적으로 연결할 수 있다. 상기 제 1-3 패드 와이어는 상기 제 1-3 본딩 패드와 상기 제 1-4 본딩 패드를 전기적으로 연결할 수 있다. 상기 제 1 기판 와이어는 상기 제 1-2 본딩 패드와 상기 제 1 기판 패드를 전기적으로 연결할 수 있다. 상기 제 2-1 패드 와이어는 상기 제 2-1 본딩 패드와 상기 제 2-2 본딩 패드를 전기적으로 연결할 수 있다. 상기 제 2-2 패드 와이어는 상기 제 2-2 본딩 패드와 상기 제 2-3 본딩 패드를 전기적으로 연결할 수 있다. 상기 제 2-3 패드 와이어는 상기 제 2-3 본딩 패드와 상기 제 2-4 본딩 패드를 전기적으로 연결할 수 있다. 상기 제 2 기판 와이어는 상기 제 2-2 본딩 패드와 상기 제 2 기판 패드를 전기적으로 연결할 수 있다. 상기 몰딩 부재는 상기 패키지 기판의 상부면에 형성되어 상기 제 1 및 제 2 그룹의 반도체 칩들을 덮을 수 있다. 상기 상기 제 1 기판 패드와 상기 제 1-2 본딩 패드 사이의 수평 길이는 상기 패키지 기판의 상부면과 상기 제 1-2 반도체 칩의 상부면 사이의 수직 길이 이하일 수 있다. 상기 제 2 기판 패드와 상기 제 2-2 본딩 패드 사이의 수평 길이는 상기 패키지 기판의 상부면과 상기 제 2-2 반도체 칩의 상부면 사이의 수직 길이 이하일 수 있다.
본 발명의 다른 견지에 따른 멀티-칩 패키지는 패키지 기판, 제 1 그룹의 반도체 칩, 제 2 그룹의 반도체 칩, 제 1 그룹의 패드 와이어, 제 1 기판 와이어, 제 2 그룹의 패드 와이어 및 제 2 기판 와이어를 포함할 수 있다. 상기 패키지 기판은 제 1 기판 패드와 제 2 기판 패드를 포함할 수 있다. 상기 제 1 그룹의 반도체 칩은 상기 패키지 기판의 상부면에 제 1 방향을 따라 계단식으로 적층된 복수개의 제 1 반도체 칩들 및 상기 제 1 반도체 칩들의 상부면들 각각에 배치된 제 1 본딩 패드들을 포함할 수 있다. 상기 제 2 그룹의 반도체 칩은 상기 제 1 그룹의 반도체 칩의 상부면에 상기 제 1 방향과 반대인 제 2 방향을 따라 계단식으로 적층된 복수개의 제 2 반도체 칩들 및 상기 제 2 반도체 칩들의 상부면들 각각에 배치된 제 2 본딩 패드들을 포함할 수 있다. 상기 제 1 그룹의 패드 와이어는 상기 제 1 그룹의 반도체 칩의 상기 제 1 본딩 패드들을 전기적으로 서로 연결할 수 있다. 상기 제 1 기판 와이어는 상기 제 1 그룹의 반도체 칩 내의 상기 제 1 반도체 칩들 중에서 아래에서 두 번째에 위치한 제 1 반도체 칩의 제 1 본딩 패드를 상기 제 1 기판 패드에 전기적으로 연결할 수 있다. 상기 제 2 그룹의 패드 와이어는 상기 제 2 그룹의 반도체 칩의 상기 제 2 본딩 패드들을 전기적으로 서로 연결할 수 있다. 상기 제 2 기판 와이어는 상기 제 2 그룹의 반도체 칩 내의 상기 제 2 반도체 칩들 중에서 아래에서 두 번째에 위치한 제 2 반도체 칩의 제 2 본딩 패드를 상기 제 2 기판 패드에 전기적으로 연결할 수 있다.
본 발명의 또 다른 견지에 따른 멀티-칩 패키지는 패키지 기판, 제 1 그룹의 반도체 칩, 제 1 그룹의 패드 와이어 및 제 1 기판 와이어를 포함할 수 있다. 상기 패키지 기판은 제 1 기판 패드를 포함할 수 있다. 상기 제 1 그룹의 반도체 칩은 상기 패키지 기판의 상부면에 제 1 방향을 따라 계단식으로 적층된 복수개의 제 1 반도체 칩들 및 상기 제 1 반도체 칩들의 상부면들 각각에 배치된 제 1 본딩 패드들을 포함할 수 있다. 상기 제 1 그룹의 패드 와이어는 상기 제 1 그룹의 반도체 칩의 상기 제 1 본딩 패드들을 전기적으로 서로 연결할 수 있다. 상기 제 1 기판 와이어는 상기 제 1 그룹의 반도체 칩 내의 상기 제 1 반도체 칩들 중에서 최하부에 위치한 제 1 반도체 칩을 제외한 나머지 제 1 반도체 칩들 중 어느 하나의 제 1 본딩 패드를 상기 제 1 기판 패드에 전기적으로 연결할 수 있다.
상기된 본 발명에 따르면, 기판 와이어가 최하부 반도체 칩이 아닌 최하부 반도체 칩의 상부에 배치된 어느 하나의 반도체 칩의 본딩 패드를 패키지 기판의 기판 패드에 전기적으로 연결시킬 수 있다. 따라서, 패드 와이어와 기판 와이어 사이에 충분히 넓은 간격이 보장되어, 최하부 반도체 칩과 기판 패드 사이의 수평 길이를 길게 설정할 수 있다. 결과적으로, 최하부 반도체 칩과 기판 패드 사이의 수평 길이가 짧아지게 되어, 멀티-칩 패키지는 작은 크기를 가질 수 있다.
또한, 서로 다른 방향들을 따라 적어도 2개의 그룹들의 반도체 칩들이 적층된 경우, 기판 와이어는 최하부 반도체 칩인 오버행 반도체 칩의 상부에 배치된 어느 하나의 반도체 칩의 본딩 패드를 패키지 기판의 기판 패드에 전기적으로 연결시킬 수 있다. 따라서, 최하부 반도체 칩보다 높게 위치한 어느 한 반도체 칩이 기판 와이어를 매개로 패키지 기판의 기판 패드에 연결되므로, 오버행 반도체 칩과 기판 패드 사이에 짧은 수평 길이가 설정되어 있더라도, 기판 와이어를 기판 패드에 정확하게 본딩할 수가 있다. 결과적으로, 오버행 반도체 칩과 기판 패드 사이의 수평 길이가 줄어들게 되어, 멀티-칩 패키지는 더욱 작은 크기를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 2 내지 도 7은 도 1에 도시된 멀티-칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 멀티-칩 패키지(multi-chip package)(100)는 패키지 기판(package substrate)(150), 제 1 그룹의 반도체 칩(110), 제 1 그룹의 패드 와이어(pad wire)(160), 제 1 기판 와이어(substrate wire)(170), 몰딩 부재(molding member)(180) 및 외부접속단자(external terminal)(190)들을 포함할 수 있다.
패키지 기판(150)은 절연 기판, 절연 기판의 상부면에 배치된 상부 패드들, 절연 기판의 하부면에 배치된 하부 패드들 및 절연 기판에 내장되어 상부 패드들과 하부 패드들을 전기적으로 연결하는 도전 패턴들을 포함할 수 있다. 본 실시예에서, 상부 패드들을 반도체 칩의 본딩 패드(bonding pad)와 구분하기 위해서, 상부 패드들 중의 일부를 제 1 기판 패드(152)로 칭할 수 있다.
외부접속단자(190)들은 패키지 기판(150)의 하부면에 배치된 하부 패드들에 실장될 수 있다. 외부접속단자(190)들은 솔더 볼(solder ball)들을 포함할 수 있다.
또한, 패드 와이어는 반도체 칩들의 본딩 패드들을 전기적으로 연결하는 와이어를 칭하고, 기판 와이어는 반도체 칩의 본딩 패드를 패키지 기판(150)의 기판 패드에 전기적으로 연결하는 와이어를 칭할 수 있다.
제 1 그룹의 반도체 칩(110)은 패키지 기판(150)의 상부면에 배치될 수 있다. 제 1 그룹의 반도체 칩(110)은 계단식으로 적층된 복수개의 제 1 반도체 칩들을 포함할 수 있다. 제 1 반도체 칩들은 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 1 반도체 칩들 각각의 상부면 가장자리가 위를 향해 노출될 수 있다.
본 실시예에서, 제 1 그룹의 반도체 칩(110)은 제 1-1 반도체 칩(110-1), 제 1-2 반도체 칩(110-2), 제 1-3 반도체 칩(110-3) 및 제 1-4 반도체 칩(110-4)을 포함할 수 있다. 제 1-1 반도체 칩(110-1), 제 1-2 반도체 칩(110-2), 제 1-3 반도체 칩(110-3) 및 제 1-4 반도체 칩(110-4)은 실질적으로 동일한 두께를 가질 수 있다. 다른 실시예로서, 제 1-1 반도체 칩(110-1), 제 1-2 반도체 칩(110-2), 제 1-3 반도체 칩(110-3) 및 제 1-4 반도체 칩(110-4)은 서로 다른 두께들을 가질 수 있다. 또한, 제 1 그룹의 반도체 칩(110)은 2개, 3개 또는 5개 이상의 적층된 반도체 칩들을 포함할 수도 있다.
제 1-1 반도체 칩(110-1)은 제 1-1 본딩 패드(112-1)를 포함할 수 있다. 제 1-1 본딩 패드(112-1)는 제 1-1 반도체 칩(110-1)의 상부면 가장자리에 배치될 수 있다. 제 1-2 반도체 칩(110-2)은 제 1-2 본딩 패드(112-2)를 포함할 수 있다. 제 1-2 본딩 패드(112-2)는 제 1-2 반도체 칩(110-2)의 상부면 가장자리에 배치될 수 있다. 제 1-3 반도체 칩(110-3)은 제 1-3 본딩 패드(112-3)를 포함할 수 있다. 제 1-3 본딩 패드(112-3)는 제 1-3 반도체 칩(110-3)의 상부면 가장자리에 배치될 수 있다. 제 1-4 반도체 칩(110-4)은 제 1-4 본딩 패드(112-4)를 포함할 수 있다. 제 1-4 본딩 패드(112-4)는 제 1-4 반도체 칩(110-4)의 상부면 가장자리에 배치될 수 있다.
제 1-1 반도체 칩(110-1)은 패키지 기판(150)의 상부면에 배치될 수 있다. 제 1-2 반도체 칩(110-2)은 제 1-1 반도체 칩(110-1)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 1-1 본딩 패드(112-1)가 위를 향해 노출될 수 있다. 제 1-3 반도체 칩(110-3)은 제 1-2 반도체 칩(110-2)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 1-2 본딩 패드(112-2)가 위를 향해 노출될 수 있다. 제 1-4 반도체 칩(110-4)은 제 1-3 반도체 칩(110-3)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 1-3 본딩 패드(112-3)가 위를 향해 노출될 수 있다. 제 1-1 내지 제 1-4 반도체 칩(110-4)들은 다이 어태치 필름(die attach film : DAF)(185)을 매개로 서로 부착될 수 있다.
제 1 그룹의 패드 와이어(160)는 제 1-1 반도체 칩(110-1), 제 1-2 반도체 칩(110-2), 제 1-3 반도체 칩(110-3) 및 제 1-4 반도체 칩(110-4)을 서로 전기적으로 연결시킬 수 있다. 제 1 그룹의 패드 와이어(160)는 제 1-1 패드 와이어(160-1), 제 1-2 패드 와이어(160-2) 및 제 1-3 패드 와이어(160-3)를 포함할 수 있다. 제 1-1 패드 와이어(160-1)는 제 1-1 본딩 패드(112-1)와 제 1-2 본딩 패드(112-2)를 전기적으로 연결시킬 수 있다. 제 1-1 패드 와이어(160-1)는 제 1-2 본딩 패드(112-2)와 제 1-3 본딩 패드(112-3)를 전기적으로 연결시킬 수 있다. 제 1-3 패드 와이어(160-3)는 제 1-3 본딩 패드(112-3)와 제 1-4 본딩 패드(112-4)를 전기적으로 연결시킬 수 있다.
제 1 기판 와이어(170)는 제 1-2 본딩 패드(112-2)를 제 1 기판 패드(152)에 전기적으로 연결시킬 수 있다. 본 실시예에서는, 제 1 기판 와이어(170)가 최하부에 배치된 제 1-1 반도체 칩(110-1)의 제 1-1 본딩 패드(112-1)를 제 1 기판 패드(152)에 연결시키는 것이 아니라, 제 1 기판 와이어(170)가 제 1-1 반도체 칩(110-1)의 바로 위에 배치된 제 1-2 반도체 칩(110-2)의 제 1-2 본딩 패드(112-2)를 제 1 기판 패드(152)에 연결시킬 수 있다. 즉, 제 1 기판 와이어(170)는 제 1 그룹의 반도체 칩(110)들 중에서 아래로부터 두 번째에 배치된 반도체 칩인 제 1-2 반도체 칩(110-2)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다.
여기서, 제 1 기판 와이어(170)와 다른 패드 와이어 사이의 전기적 쇼트 방지를 위해서, 제 1 기판 와이어(170)에 의해 전기적으로 연결된 본딩 패드와 제 1 기판 패드(152) 사이의 수평 길이는 패키지 기판(150)의 상부면으로부터 제 1 기판 와이어(170)가 연결된 본딩 패드까지의 수직 길이일 수 있다. 기존에는, 제 1 기판 와이어(170)가 최하부 반도체 칩인 제 1-1 반도체 칩(110-1)의 제 1-1 본딩 패드(112-1)에 연결되므로, 제 1-1 본딩 패드(112-1)와 제 1 기판 패드(152) 사이의 수평 길이는 패키지 기판(150)의 상부면으로부터 제 1-1 반도체 칩(110-1)의 상부면까지의 수직 길이, 즉 제 1-1 반도체 칩(110-1)의 두께일 수 있다. 이로 인하여, 최하부 반도체 칩인 제 1-1 반도체 칩(110-1)의 측면과 제 1 기판 패드(152) 사이의 수평 길이가 길게 설정될 수 있다. 따라서, 패키지 기판(150)의 크기가 증가됨으로써, 멀티-칩 패키지 또한 큰 크기를 가질 수 있다.
반면에, 본 실시예에서는, 전술한 바와 같이, 제 1 기판 와이어(170)가 최하부 반도체 칩의 바로 위에 배치된 제 1-2 반도체 칩(110-2)의 제 1-2 본딩 패드(112-2)를 제 1 기판 패드(152)에 연결시킬 수 있다. 따라서, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)는 패키지 기판(150)의 상부면으로부터 제 1-2 반도체 칩(110-2)의 상부면까지의 수직 길이(T1)일 수 있다. 즉, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)는 제 1-1 반도체 칩(110-1)의 두께와 제 1-2 반도체 칩(110-2)의 두께를 합산한 두께일 수 있다. 비록 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)가 제 1-2 반도체 칩(110-2)의 두께를 더 포함하고 있지만, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)의 측정 시점이 패키지 기판(150)의 중앙부를 향하는 제 1-1 본딩 패드(112-1)의 안쪽인 제 1-2 본딩 패드(112-2)가 되므로, 제 1 기판 패드(152)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)가 줄어들게 되어, 제 1-1 반도체 칩(110-1)의 측면과 제 1 기판 패드(152) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)가 패키지 기판(150)의 상부면으로부터 제 1-2 반도체 칩(110-2)의 상부면까지의 수직 길이(T1)와 실질적으로 동일한 것으로 예시하였으나, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152) 사이의 수평 길이(L1)는 패키지 기판(150)의 상부면으로부터 제 1-2 반도체 칩(110-2)의 상부면까지의 수직 길이(T1) 이하일 수도 있다.
몰딩 부재(180)는 패키지 기판(150)의 상부면에 형성되어, 제 1 그룹의 반도체 칩(110)과 제 1 그룹의 패드 와이어(160) 및 제 1 기판 와이어(170)를 덮을 수 있다. 몰딩 부재(180)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다.
도 2 내지 도 7은 도 1에 도시된 멀티-칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 2를 참조하면, 제 1 그룹의 반도체 칩(110)을 패키지 기판(150)의 상부면에 배치할 수 있다. 구체적으로, 제 1-1 반도체 칩(110-1)을 패키지 기판(150)의 상부면에 부착할 수 있다. 제 1-2 반도체 칩(110-2)을 제 1-1 반도체 칩(110-1)의 상부면에 제 1 방향을 따라 계단식으로 적층할 수 있다. 따라서, 제 1-1 본딩 패드(112-1)가 위를 향해 노출될 수 있다. 제 1-3 반도체 칩(110-3)을 제 1-2 반도체 칩(110-2)의 상부면에 제 1 방향을 따라 계단식으로 적층할 수 있다. 따라서, 제 1-2 본딩 패드(112-2)가 위를 향해 노출될 수 있다. 제 1-4 반도체 칩(110-4)을 제 1-3 반도체 칩(110-3)의 상부면에 제 1 방향을 따라 계단식으로 적층할 수 있다. 따라서, 제 1-3 본딩 패드(112-3)가 위를 향해 노출될 수 있다.
도 3을 참조하면, 볼(ball)을 제 1-2 본딩 패드(112-2) 상에 형성할 수 있다.
도 4를 참조하면, 제 1-1 패드 와이어(160-1)를 제 1-1 본딩 패드(112-1)로부터 제 1-2 본딩 패드(112-2) 상의 볼까지 인출할 수 있다. 따라서, 제 1-1 본딩 패드(112-1)와 제 1-2 본딩 패드(112-2)는 제 1-1 패드 와이어(160-1)에 의해 전기적으로 연결될 수 있다.
도 5를 참조하면, 제 1 기판 와이어(170)를 제 1-2 본딩 패드(112-2) 상의 볼로부터 제 1 기판 패드(152)까지 인출할 수 있다. 따라서, 제 1-2 본딩 패드(112-2)와 제 1 기판 패드(152)는 제 1 기판 와이어(170)에 의해 전기적으로 연결될 수 있다.
도 6을 참조하면, 제 1-2 기판 와이어를 제 1-3 본딩 패드(112-3)로부터 제 1-2 본딩 패드(112-2)까지 인출할 수 있다. 따라서, 제 1-2 본딩 패드(112-2)와 제 1-3 본딩 패드(112-3)는 제 1-2 기판 와이어에 의해 전기적으로 연결될 수 있다.
도 7을 참조하면, 제 1-3 기판 와이어를 제 1-4 본딩 패드(112-4)로부터 제 1-3 본딩 패드(112-3)까지 인출할 수 있다. 따라서, 제 1-3 본딩 패드(112-3)와 제 1-4 본딩 패드(112-4)는 제 1-3 기판 와이어에 의해 전기적으로 연결될 수 있다.
몰딩 부재(180)를 패키지 기판(150)의 상부면에 형성하여, 제 1 그룹의 반도체 칩(110), 제 1 그룹의 패드 와이어(160) 및 제 1 기판 와이어(170)를 몰딩 부재(180)로 덮을 수 있다. 외부접속단자(190)들을 패키지 기판(150)의 하부면에 실장하여, 도 1에 도시된 멀티-칩 패키지(100)를 완성할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100a)는 제 1 기판 와이어를 제외하고는 도 1에 도시된 멀티-칩 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 8을 참조하면, 제 1 기판 와이어(170a)는 제 1-3 본딩 패드(112-3)를 제 1 기판 패드(152)에 전기적으로 연결시킬 수 있다. 즉, 제 1 기판 와이어(170a)는 제 1 그룹의 반도체 칩(110)들 중에서 아래로부터 세 번째에 배치된 반도체 칩인 제 1-3 반도체 칩(110-3)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다.
제 1-3 본딩 패드(112-3)와 제 1 기판 패드(152) 사이의 수평 길이(L1a)는 패키지 기판(150)의 상부면으로부터 제 1-3 반도체 칩(110-3)의 상부면까지의 수직 길이(T1a)일 수 있다. 즉, 제 1-3 본딩 패드(112-3)와 제 1 기판 패드(152) 사이의 수평 길이(L1a)는 제 1-1 반도체 칩(110-1)의 두께, 제 1-2 반도체 칩(110-2)의 두께 및 제 1-3 반도체 칩(110-3)의 두께를 합산한 두께일 수 있다. 제 1-3 본딩 패드(112-3)와 제 1 기판 패드(152) 사이의 수평 길이(L1a)의 측정 시점이 패키지 기판(150)의 중앙부에 근접한 제 1-3 본딩 패드(112-3)가 되므로, 제 1 기판 패드(152)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 1-3 본딩 패드(112-3)와 제 1 기판 패드(152) 사이의 수평 길이(L1a)가 줄어들게 되어, 제 1-1 반도체 칩(110-1)의 측면과 제 1 기판 패드(152) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100a) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 1-3 본딩 패드(112-3)와 제 1 기판 패드(152) 사이의 수평 길이(L1a)가 패키지 기판(150)의 상부면으로부터 제 1-3 반도체 칩(110-3)의 상부면까지의 수직 길이(T1a)와 실질적으로 동일한 것으로 예시하였으나, 제 1-3 본딩 패드(112-3)와 제 1 기판 패드(152) 사이의 수평 길이(L1a)는 패키지 기판(150)의 상부면으로부터 제 1-3 반도체 칩(110-3)의 상부면까지의 수직 길이(T1a) 이하일 수도 있다.
도 9는 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100b)는 제 1 기판 와이어를 제외하고는 도 1에 도시된 멀티-칩 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 9를 참조하면, 제 1 기판 와이어(170b)는 제 1-4 본딩 패드(112-4)를 제 1 기판 패드(152)에 전기적으로 연결시킬 수 있다. 즉, 제 1 기판 와이어(170b)는 제 1 그룹의 반도체 칩(110)들 중에서 아래로부터 네 번째에 배치된 반도체 칩인 제 1-4 반도체 칩(110-4)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다.
제 1-4 본딩 패드(112-4)와 제 1 기판 패드(152) 사이의 수평 길이(L1b)는 패키지 기판(150)의 상부면으로부터 제 1-4 반도체 칩(110-4)의 상부면까지의 수직 길이(T1b)일 수 있다. 즉, 제 1-4 본딩 패드(112-4)와 제 1 기판 패드(152) 사이의 수평 길이(L1b)는 제 1-1 반도체 칩(110-1)의 두께, 제 1-2 반도체 칩(110-2)의 두께, 제 1-3 반도체 칩(110-3)의 두께 및 제 1-4 반도체 칩(110-4)의 두께를 합산한 두께일 수 있다. 제 1-4 본딩 패드(112-4)와 제 1 기판 패드(152) 사이의 수평 길이(L1b)의 측정 시점이 패키지 기판(150)의 중앙부에 근접한 제 1-4 본딩 패드(112-4)가 되므로, 제 1 기판 패드(152)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 1-4 본딩 패드(112-4)와 제 1 기판 패드(152) 사이의 수평 길이(L1b)가 줄어들게 되어, 제 1-1 반도체 칩(110-1)의 측면과 제 1 기판 패드(152) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100b) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 1-4 본딩 패드(112-4)와 제 1 기판 패드(152) 사이의 수평 길이(L1b)가 패키지 기판(150)의 상부면으로부터 제 1-4 반도체 칩(110-4)의 상부면까지의 수직 길이(T1b)와 실질적으로 동일한 것으로 예시하였으나, 제 1-4 본딩 패드(112-4)와 제 1 기판 패드(152) 사이의 수평 길이(L1b)는 패키지 기판(150)의 상부면으로부터 제 1-4 반도체 칩(110-4)의 상부면까지의 수직 길이(T1b) 이하일 수도 있다.
도 10은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100c)는 제 2 그룹의 반도체 칩, 제 2 그룹의 패드 와이어 및 제 2 기판 와이어를 더 포함한다는 점을 제외하고는 도 1에 도시된 멀티-칩 패키지(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 10을 참조하면, 패키지 기판(150)은 제 2 기판 패드(154)를 더 포함할 수 있다. 제 2 기판 패드(154)는 제 1 기판 패드(152)의 반대측에 위치할 수 있다.
제 2 그룹의 반도체 칩(120)은 제 1 그룹의 반도체 칩(110)의 상부면에 배치될 수 있다. 제 2 그룹의 반도체 칩(120)은 계단식으로 적층된 복수개의 제 2 반도체 칩들을 포함할 수 있다. 제 2 반도체 칩들은 제 1 방향의 반대인 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 2 반도체 칩들 각각의 상부면 가장자리가 위를 향해 노출될 수 있다.
본 실시예에서, 제 2 그룹의 반도체 칩(120)은 제 2-1 반도체 칩(120-1), 제 2-2 반도체 칩(120-2), 제 2-3 반도체 칩(120-3) 및 제 2-4 반도체 칩(120-4)을 포함할 수 있다. 제 2-1 반도체 칩(120-1), 제 2-2 반도체 칩(120-2), 제 2-3 반도체 칩(120-3) 및 제 2-4 반도체 칩(120-4)은 실질적으로 동일한 두께를 가질 수 있다. 다른 실시예로서, 제 2-1 반도체 칩(120-1), 제 2-2 반도체 칩(120-2), 제 2-3 반도체 칩(120-3) 및 제 2-4 반도체 칩(120-4)은 서로 다른 두께들을 가질 수 있다. 또한, 제 2 그룹의 반도체 칩(120)은 2개, 3개 또는 5개 이상의 적층된 반도체 칩들을 포함할 수도 있다.
제 2-1 반도체 칩(120-1)은 제 2-1 본딩 패드(122-1)를 포함할 수 있다. 제 2-1 본딩 패드(122-1)는 제 2-1 반도체 칩(120-1)의 상부면 가장자리에 배치될 수 있다. 제 2-2 반도체 칩(120-2)은 제 2-2 본딩 패드(122-2)를 포함할 수 있다. 제 2-2 본딩 패드(122-2)는 제 2-2 반도체 칩(120-2)의 상부면 가장자리에 배치될 수 있다. 제 2-3 반도체 칩(120-3)은 제 2-3 본딩 패드(122-3)를 포함할 수 있다. 제 2-3 본딩 패드(122-3)는 제 2-3 반도체 칩(120-3)의 상부면 가장자리에 배치될 수 있다. 제 2-4 반도체 칩(120-4)은 제 2-4 본딩 패드(122-4)를 포함할 수 있다. 제 2-4 본딩 패드(122-4)는 제 2-4 반도체 칩(120-4)의 상부면 가장자리에 배치될 수 있다.
제 2-1 반도체 칩(120-1)은 제 1-4 반도체 칩(110-4)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 1-4 본딩 패드(112-4)가 위를 향해 노출될 수 있다. 제 2-2 반도체 칩(120-2)은 제 2-1 반도체 칩(120-1)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 2-1 본딩 패드(122-1)가 위를 향해 노출될 수 있다. 제 2-3 반도체 칩(120-3)은 제 2-2 반도체 칩(120-2)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 2-2 본딩 패드(122-2)가 위를 향해 노출될 수 있다. 제 2-4 반도체 칩(120-4)은 제 2-3 반도체 칩(120-3)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 2-3 본딩 패드(122-3)가 위를 향해 노출될 수 있다. 제 2-1 내지 제 2-4 반도체 칩(120-4)들은 다이 어태치 필름(185)을 매개로 서로 부착될 수 있다.
제 2 그룹의 패드 와이어(162)는 제 2-1 반도체 칩(120-1), 제 2-2 반도체 칩(120-2), 제 2-3 반도체 칩(120-3) 및 제 2-4 반도체 칩(120-4)을 서로 전기적으로 연결시킬 수 있다. 제 2 그룹의 패드 와이어(162)는 제 2-1 패드 와이어(162-1), 제 2-2 패드 와이어(162-2) 및 제 2-3 패드 와이어(162-3)를 포함할 수 있다. 제 2-1 패드 와이어(162-1)는 제 2-1 본딩 패드(122-1)와 제 2-2 본딩 패드(122-2)를 전기적으로 연결시킬 수 있다. 제 2-1 패드 와이어(162-1)는 제 2-2 본딩 패드(122-2)와 제 2-3 본딩 패드(122-3)를 전기적으로 연결시킬 수 있다. 제 2-3 패드 와이어(162-3)는 제 2-3 본딩 패드(122-3)와 제 2-4 본딩 패드(122-4)를 전기적으로 연결시킬 수 있다.
제 2 기판 와이어(172)는 제 2-2 본딩 패드(122-2)를 제 2 기판 패드(154)에 전기적으로 연결시킬 수 있다. 본 실시예에서는, 제 2 기판 와이어(172)가 오버행(overhang) 반도체 칩인 제 2-1 반도체 칩(120-1)의 제 2-1 본딩 패드(122-1)를 제 2 기판 패드(154)에 연결시키는 것이 아니라, 제 2 기판 와이어(172)가 제 2-1 반도체 칩(120-1)의 바로 위에 배치된 제 2-2 반도체 칩(120-2)의 제 2-2 본딩 패드(122-2)를 제 2 기판 패드(154)에 연결시킬 수 있다. 즉, 제 2 기판 와이어(172)는 제 2 그룹의 반도체 칩(120)들 중에서 아래로부터 두 번째에 배치된 반도체 칩인 제 2-2 반도체 칩(120-2)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다.
여기서, 제 2 기판 와이어(172)와 다른 패드 와이어 사이의 전기적 쇼트 방지를 위해서, 제 2 기판 와이어(172)에 의해 전기적으로 연결된 본딩 패드와 제 2 기판 패드(154) 사이의 수평 길이는 패키지 기판(150)의 상부면으로부터 제 2 기판 와이어(172)가 연결된 본딩 패드까지의 수직 길이일 수 있다. 기존에는, 제 2 기판 와이어(172)가 오버행 반도체 칩인 제 2-1 반도체 칩(120-1)의 제 2-1 본딩 패드(122-1)에 연결되므로, 제 2-1 본딩 패드(122-1)와 제 2 기판 패드(154) 사이의 수평 길이는 패키지 기판(150)의 상부면으로부터 제 2-1 반도체 칩(120-1)의 상부면까지의 수직 길이일 수 있다. 이로 인하여, 오버행 반도체 칩인 제 2-1 반도체 칩(120-1)의 측면과 제 2 기판 패드(154) 사이의 수평 길이가 길게 설정될 수 있다. 따라서, 패키지 기판(150)의 크기가 증가됨으로써, 멀티-칩 패키지 또한 큰 크기를 가질 수 있다.
반면에, 본 실시예에서는, 전술한 바와 같이, 제 2 기판 와이어(172)가 오버행 반도체 칩의 바로 위에 배치된 제 2-2 반도체 칩(120-2)의 제 2-2 본딩 패드(122-2)를 제 2 기판 패드(154)에 연결시킬 수 있다. 따라서, 제 2-2 본딩 패드(122-2)와 제 2 기판 패드(154) 사이의 수평 길이(L2)는 패키지 기판(150)의 상부면으로부터 제 2-2 반도체 칩(120-2)의 상부면까지의 수직 길이(T2)일 수 있다. 제 2-2 본딩 패드(122-2)와 제 2 기판 패드(154) 사이의 수평 길이(L2)의 측정 시점이 패키지 기판(150)의 중앙부를 향하는 제 2-1 본딩 패드(122-1)의 안쪽인 제 2-2 본딩 패드(122-2)가 되므로, 제 2 기판 패드(154)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 2-2 본딩 패드(122-2)와 제 2 기판 패드(154) 사이의 수평 길이(L2)가 줄어들게 되어, 제 2-1 반도체 칩(120-1)의 측면과 제 2 기판 패드(154) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100c) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 2-2 본딩 패드(122-2)와 제 2 기판 패드(154) 사이의 수평 길이(L2)가 패키지 기판(150)의 상부면으로부터 제 2-2 반도체 칩(120-2)의 상부면까지의 수직 길이(T2)와 실질적으로 동일한 것으로 예시하였으나, 제 2-2 본딩 패드(122-2)와 제 2 기판 패드(154) 사이의 수평 길이(L2)는 패키지 기판(150)의 상부면으로부터 제 2-2 반도체 칩(120-2)의 상부면까지의 수직 길이(T2) 이하일 수도 있다.
다른 실시예로서, 본 실시예의 멀티-칩 패키지(100c)는 도 8에 도시된 와이어 본딩 구조 또는 도 9에 도시된 와이어 본딩 구조를 포함할 수도 있다.
도 11은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100d)는 제 2 기판 와이어를 제외하고는 도 10에 도시된 멀티-칩 패키지(100c)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 11을 참조하면, 제 2 기판 와이어(172d)는 제 2-3 본딩 패드(122-3)를 제 2 기판 패드(154)에 전기적으로 연결시킬 수 있다. 즉, 제 2 기판 와이어(172d)는 제 2 그룹의 반도체 칩(120)들 중에서 아래로부터 세 번째에 배치된 반도체 칩인 제 2-3 반도체 칩(120-3)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다.
제 2-3 본딩 패드(122-3)와 제 2 기판 패드(154) 사이의 수평 길이(L2d)는 패키지 기판(150)의 상부면으로부터 제 2-3 반도체 칩(120-3)의 상부면까지의 수직 길이(T2d)일 수 있다. 제 2-3 본딩 패드(122-3)와 제 2 기판 패드(154) 사이의 수평 길이(L2d)의 측정 시점이 패키지 기판(150)의 중앙부에 근접한 제 2-3 본딩 패드(122-3)가 되므로, 제 2 기판 패드(154)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 2-3 본딩 패드(122-3)와 제 2 기판 패드(154) 사이의 수평 길이(L2d)가 줄어들게 되어, 제 2-1 반도체 칩(120-1)의 측면과 제 2 기판 패드(154) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100d) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 2-3 본딩 패드(122-3)와 제 2 기판 패드(154) 사이의 수평 길이(L2d)가 패키지 기판(150)의 상부면으로부터 제 2-3 반도체 칩(120-3)의 상부면까지의 수직 길이(T2d)와 실질적으로 동일한 것으로 예시하였으나, 제 2-3 본딩 패드(122-3)와 제 2 기판 패드(154) 사이의 수평 길이(L2d)는 패키지 기판(150)의 상부면으로부터 제 2-3 반도체 칩(120-3)의 상부면까지의 수직 길이(T2d) 이하일 수도 있다.
다른 실시예로서, 본 실시예의 멀티-칩 패키지(100d)는 도 8에 도시된 와이어 본딩 구조 또는 도 9에 도시된 와이어 본딩 구조를 포함할 수도 있다.
도 12는 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100e)는 제 2 기판 와이어를 제외하고는 도 10에 도시된 멀티-칩 패키지(100c)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 12를 참조하면, 제 2 기판 와이어(172e)는 제 2-4 본딩 패드(122-4)를 제 2 기판 패드(154)에 전기적으로 연결시킬 수 있다. 즉, 제 2 기판 와이어(172e)는 제 2 그룹의 반도체 칩(120)들 중에서 아래로부터 네 번째에 배치된 반도체 칩인 제 2-4 반도체 칩(120-4)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다.
제 2-4 본딩 패드(122-4)와 제 2 기판 패드(154) 사이의 수평 길이(L2e)는 패키지 기판(150)의 상부면으로부터 제 2-4 반도체 칩(120-4)의 상부면까지의 수직 길이(T2e)일 수 있다. 제 2-4 본딩 패드(122-4)와 제 2 기판 패드(154) 사이의 수평 길이(L2e)의 측정 시점이 패키지 기판(150)의 중앙부에 근접한 제 2-4 본딩 패드(122-4)가 되므로, 제 2 기판 패드(154)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 2-4 본딩 패드(122-4)와 제 2 기판 패드(154) 사이의 수평 길이(L2e)가 줄어들게 되어, 제 2-1 반도체 칩(120-1)의 측면과 제 2 기판 패드(154) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100e) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 2-4 본딩 패드(122-4)와 제 2 기판 패드(154) 사이의 수평 길이(L2e)가 패키지 기판(150)의 상부면으로부터 제 2-4 반도체 칩(120-4)의 상부면까지의 수직 길이(T2e)와 실질적으로 동일한 것으로 예시하였으나, 제 2-4 본딩 패드(122-4)와 제 2 기판 패드(154) 사이의 수평 길이(L2e)는 패키지 기판(150)의 상부면으로부터 제 2-4 반도체 칩(120-4)의 상부면까지의 수직 길이(T2e) 이하일 수도 있다.
다른 실시예로서, 본 실시예의 멀티-칩 패키지(100e)는 도 8에 도시된 와이어 본딩 구조 또는 도 9에 도시된 와이어 본딩 구조를 포함할 수도 있다.
도 13은 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100f)는 제 3 그룹의 반도체 칩, 제 3 그룹의 패드 와이어 및 제 3 기판 와이어를 더 포함한다는 점을 제외하고는 도 10에 도시된 멀티-칩 패키지(100c)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 13을 참조하면, 패키지 기판(150)은 제 3 기판 패드(156)를 더 포함할 수 있다. 제 3 기판 패드(156)는 제 1 기판 패드(152)의 바깥쪽에 위치할 수 있다.
제 3 그룹의 반도체 칩(130)은 제 2 그룹의 반도체 칩(120)의 상부면에 배치될 수 있다. 제 3 그룹의 반도체 칩(130)은 계단식으로 적층된 복수개의 제 3 반도체 칩들을 포함할 수 있다. 제 3 반도체 칩들은 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 3 반도체 칩들 각각의 상부면 가장자리가 위를 향해 노출될 수 있다.
본 실시예에서, 제 3 그룹의 반도체 칩(130)은 제 3-1 반도체 칩(130-1), 제 3-2 반도체 칩(130-2), 제 3-3 반도체 칩(130-3) 및 제 3-4 반도체 칩(130-4)을 포함할 수 있다. 제 3-1 반도체 칩(130-1), 제 3-2 반도체 칩(130-2), 제 3-3 반도체 칩(130-3) 및 제 3-4 반도체 칩(130-4)은 실질적으로 동일한 두께를 가질 수 있다. 다른 실시예로서, 제 3-1 반도체 칩(130-1), 제 3-2 반도체 칩(130-2), 제 3-3 반도체 칩(130-3) 및 제 3-4 반도체 칩(130-4)은 서로 다른 두께들을 가질 수 있다. 또한, 제 3 그룹의 반도체 칩(130)은 2개, 3개 또는 5개 이상의 적층된 반도체 칩들을 포함할 수도 있다.
제 3-1 반도체 칩(130-1)은 제 3-1 본딩 패드(132-1)를 포함할 수 있다. 제 3-1 본딩 패드(132-1)는 제 3-1 반도체 칩(130-1)의 상부면 가장자리에 배치될 수 있다. 제 3-2 반도체 칩(130-2)은 제 3-2 본딩 패드(132-2)를 포함할 수 있다. 제 3-2 본딩 패드(132-2)는 제 3-2 반도체 칩(130-2)의 상부면 가장자리에 배치될 수 있다. 제 3-3 반도체 칩(130-3)은 제 3-3 본딩 패드(132-3)를 포함할 수 있다. 제 3-3 본딩 패드(132-3)는 제 3-3 반도체 칩(130-3)의 상부면 가장자리에 배치될 수 있다. 제 3-4 반도체 칩(130-4)은 제 3-4 본딩 패드(132-4)를 포함할 수 있다. 제 3-4 본딩 패드(132-4)는 제 3-4 반도체 칩(130-4)의 상부면 가장자리에 배치될 수 있다.
제 3-1 반도체 칩(130-1)은 제 2-4 반도체 칩(120-4)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 2-4 본딩 패드(122-4)가 위를 향해 노출될 수 있다. 제 3-2 반도체 칩(130-2)은 제 3-1 반도체 칩(130-1)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 3-1 본딩 패드(132-1)가 위를 향해 노출될 수 있다. 제 3-3 반도체 칩(130-3)은 제 3-2 반도체 칩(130-2)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 3-2 본딩 패드(132-2)가 위를 향해 노출될 수 있다. 제 3-4 반도체 칩(130-4)은 제 3-3 반도체 칩(130-3)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 3-3 본딩 패드(132-3)가 위를 향해 노출될 수 있다. 제 3-1 내지 제 3-4 반도체 칩(130-4)들은 다이 어태치 필름(185)을 매개로 서로 부착될 수 있다.
제 3 그룹의 패드 와이어(164)는 제 3-1 반도체 칩(130-1), 제 3-2 반도체 칩(130-2), 제 3-3 반도체 칩(130-3) 및 제 3-4 반도체 칩(130-4)을 서로 전기적으로 연결시킬 수 있다. 제 3 그룹의 패드 와이어(164)는 제 3-1 패드 와이어(164-1), 제 3-2 패드 와이어(164-2) 및 제 3-3 패드 와이어(164-3)를 포함할 수 있다. 제 3-1 패드 와이어(164-1)는 제 3-1 본딩 패드(132-1)와 제 3-2 본딩 패드(132-2)를 전기적으로 연결시킬 수 있다. 제 3-1 패드 와이어(164-1)는 제 3-2 본딩 패드(132-2)와 제 3-3 본딩 패드(132-3)를 전기적으로 연결시킬 수 있다. 제 3-3 패드 와이어(164-3)는 제 3-3 본딩 패드(132-3)와 제 3-4 본딩 패드(132-4)를 전기적으로 연결시킬 수 있다.
제 3 기판 와이어(174)는 제 3-2 본딩 패드(132-2)를 제 3 기판 패드(156)에 전기적으로 연결시킬 수 있다. 제 3 기판 와이어(174)가 제 3-1 반도체 칩(130-1)의 바로 위에 배치된 제 3-2 반도체 칩(130-2)의 제 3-2 본딩 패드(132-2)를 제 3 기판 패드(156)에 연결시킬 수 있다. 즉, 제 3 기판 와이어(174)는 제 3 그룹의 반도체 칩(130)들 중에서 아래로부터 두 번째에 배치된 반도체 칩인 제 3-2 반도체 칩(130-2)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다. 다른 실시예로서, 제 3 기판 와이어(174)는 제 3-3 본딩 패드(132-3) 또는 제 3-4 본딩 패드(132-4)를 제 3 기판 패드(156)에 전기적으로 연결시킬 수도 있다.
제 3-2 본딩 패드(132-2)와 제 3 기판 패드(156) 사이의 수평 길이(L3)는 패키지 기판(150)의 상부면으로부터 제 3-2 반도체 칩(130-2)의 상부면까지의 수직 길이(T3)일 수 있다. 제 3-2 본딩 패드(132-2)와 제 3 기판 패드(156) 사이의 수평 길이(L3)의 측정 시점이 패키지 기판(150)의 중앙부를 향하는 제 3-1 본딩 패드(132-1)의 안쪽인 제 3-2 본딩 패드(132-2)가 되므로, 제 3 기판 패드(156)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 3-2 본딩 패드(132-2)와 제 3 기판 패드(156) 사이의 수평 길이(L3)가 줄어들게 되어, 제 3-1 반도체 칩(130-1)의 측면과 제 3 기판 패드(156) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100f) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 3-2 본딩 패드(132-2)와 제 3 기판 패드(156) 사이의 수평 길이(L3)가 패키지 기판(150)의 상부면으로부터 제 3-2 반도체 칩(130-2)의 상부면까지의 수직 길이(T3)와 실질적으로 동일한 것으로 예시하였으나, 제 3-2 본딩 패드(132-2)와 제 3 기판 패드(156) 사이의 수평 길이(L3)는 패키지 기판(150)의 상부면으로부터 제 3-2 반도체 칩(130-2)의 상부면까지의 수직 길이(T3) 이하일 수도 있다.
도 14는 본 발명의 또 다른 실시예에 따른 멀티-칩 패키지를 나타낸 단면도이다.
본 실시예에 따른 멀티-칩 패키지(100g)는 제 4 그룹의 반도체 칩, 제 4 그룹의 패드 와이어 및 제 4 기판 와이어를 더 포함한다는 점을 제외하고는 도 13에 도시된 멀티-칩 패키지(100f)의 구성요소들과 실질적으로 동일한 구성요소들을 포함할 수 있다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략할 수 있다.
도 14를 참조하면, 패키지 기판(150)은 제 4 기판 패드(158)를 더 포함할 수 있다. 제 4 기판 패드(158)는 제 2 기판 패드(154)의 바깥쪽에 위치할 수 있다.
제 4 그룹의 반도체 칩(140)은 제 3 그룹의 반도체 칩(130)의 상부면에 배치될 수 있다. 제 4 그룹의 반도체 칩(140)은 제 2 방향을 따라 계단식으로 적층된 복수개의 제 4 반도체 칩들을 포함할 수 있다. 따라서, 제 4 반도체 칩들 각각의 상부면 가장자리가 위를 향해 노출될 수 있다.
본 실시예에서, 제 4 그룹의 반도체 칩(140)은 제 4-1 반도체 칩(140-1), 제 4-2 반도체 칩(140-2), 제 4-3 반도체 칩(140-3) 및 제 4-4 반도체 칩(140-4)을 포함할 수 있다. 제 4-1 반도체 칩(140-1), 제 4-2 반도체 칩(140-2), 제 4-3 반도체 칩(140-3) 및 제 4-4 반도체 칩(140-4)은 실질적으로 동일한 두께를 가질 수 있다. 다른 실시예로서, 제 4-1 반도체 칩(140-1), 제 4-2 반도체 칩(140-2), 제 4-3 반도체 칩(140-3) 및 제 4-4 반도체 칩(140-4)은 서로 다른 두께들을 가질 수 있다. 또한, 제 4 그룹의 반도체 칩(140)은 2개, 3개 또는 5개 이상의 적층된 반도체 칩들을 포함할 수도 있다.
제 4-1 반도체 칩(140-1)은 제 4-1 본딩 패드(142-1)를 포함할 수 있다. 제 4-1 본딩 패드(142-1)는 제 4-1 반도체 칩(140-1)의 상부면 가장자리에 배치될 수 있다. 제 4-2 반도체 칩(140-2)은 제 4-2 본딩 패드(142-2)를 포함할 수 있다. 제 4-2 본딩 패드(142-2)는 제 4-2 반도체 칩(140-2)의 상부면 가장자리에 배치될 수 있다. 제 4-3 반도체 칩(140-3)은 제 4-3 본딩 패드(142-3)를 포함할 수 있다. 제 4-3 본딩 패드(142-3)는 제 4-3 반도체 칩(140-3)의 상부면 가장자리에 배치될 수 있다. 제 4-4 반도체 칩(140-4)은 제 4-4 본딩 패드(142-4)를 포함할 수 있다. 제 4-4 본딩 패드(142-4)는 제 4-4 반도체 칩(140-4)의 상부면 가장자리에 배치될 수 있다.
제 4-1 반도체 칩(140-1)은 제 3-4 반도체 칩(130-4)의 상부면에 제 1 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 3-4 본딩 패드(132-4)가 위를 향해 노출될 수 있다. 제 4-2 반도체 칩(140-2)은 제 4-1 반도체 칩(140-1)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 4-1 본딩 패드(142-1)가 위를 향해 노출될 수 있다. 제 4-3 반도체 칩(140-3)은 제 4-2 반도체 칩(140-2)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 4-2 본딩 패드(142-2)가 위를 향해 노출될 수 있다. 제 4-4 반도체 칩(140-4)은 제 4-3 반도체 칩(140-3)의 상부면에 제 2 방향을 따라 계단식으로 적층될 수 있다. 따라서, 제 4-3 본딩 패드(142-3)가 위를 향해 노출될 수 있다. 제 4-1 내지 제 4-4 반도체 칩(140-4)들은 다이 어태치 필름(185)을 매개로 서로 부착될 수 있다.
제 4 그룹의 패드 와이어(166)는 제 4-1 반도체 칩(140-1), 제 4-2 반도체 칩(140-2), 제 4-3 반도체 칩(140-3) 및 제 4-4 반도체 칩(140-4)을 서로 전기적으로 연결시킬 수 있다. 제 4 그룹의 패드 와이어(166)는 제 4-1 패드 와이어(166-1), 제 4-2 패드 와이어(166-2) 및 제 4-3 패드 와이어(166-3)를 포함할 수 있다. 제 4-1 패드 와이어(166-1)는 제 4-1 본딩 패드(142-1)와 제 4-2 본딩 패드(142-2)를 전기적으로 연결시킬 수 있다. 제 4-1 패드 와이어(166-1)는 제 4-2 본딩 패드(142-2)와 제 4-3 본딩 패드(142-3)를 전기적으로 연결시킬 수 있다. 제 4-3 패드 와이어(166-3)는 제 4-3 본딩 패드(142-3)와 제 4-4 본딩 패드(142-4)를 전기적으로 연결시킬 수 있다.
제 4 기판 와이어(176)는 제 4-2 본딩 패드(142-2)를 제 4 기판 패드(158)에 전기적으로 연결시킬 수 있다. 본 실시예에서는, 제 4 기판 와이어(176)가 오버행 반도체 칩인 제 4-1 반도체 칩(140-1)의 제 4-1 본딩 패드(142-1)를 제 4 기판 패드(158)에 연결시키는 것이 아니라, 제 4 기판 와이어(176)가 제 4-1 반도체 칩(140-1)의 바로 위에 배치된 제 4-2 반도체 칩(140-2)의 제 4-2 본딩 패드(142-2)를 제 4 기판 패드(158)에 연결시킬 수 있다. 즉, 제 4 기판 와이어(176)는 제 4 그룹의 반도체 칩(140)들 중에서 아래로부터 두 번째에 배치된 반도체 칩인 제 4-2 반도체 칩(140-2)과 패키지 기판(150)을 전기적으로 연결시킬 수 있다. 다른 실시예로서, 제 4 기판 와이어(176)는 제 4-3 본딩 패드(142-3) 또는 제 4-4 본딩 패드(142-4)를 제 4 기판 패드(158)에 전기적으로 연결시킬 수도 있다.
제 4-2 본딩 패드(142-2)와 제 4 기판 패드(158) 사이의 수평 길이(L4)는 패키지 기판(150)의 상부면으로부터 제 4-2 반도체 칩(140-2)의 상부면까지의 수직 길이(T4)일 수 있다. 제 4-2 본딩 패드(142-2)와 제 4 기판 패드(158) 사이의 수평 길이(L4)의 측정 시점이 패키지 기판(150)의 중앙부를 향하는 제 4-1 본딩 패드(142-1)의 안쪽인 제 4-2 본딩 패드(142-2)가 되므로, 제 4 기판 패드(158)도 패키지 기판(150)의 중앙부를 향해서 안쪽으로 배치될 수 있다. 결과적으로, 제 4-2 본딩 패드(142-2)와 제 4 기판 패드(158) 사이의 수평 길이(L4)가 줄어들게 되어, 제 4-1 반도체 칩(140-1)의 측면과 제 4 기판 패드(158) 사이의 수평 길이 역시 줄어들 수 있다. 이에 따라, 패키지 기판(150)의 크기가 감소됨으로써, 멀티-칩 패키지(100g) 또한 작은 크기를 가질 수 있다.
본 실시예에서, 제 4-2 본딩 패드(142-2)와 제 4 기판 패드(158) 사이의 수평 길이(L4)가 패키지 기판(150)의 상부면으로부터 제 4-2 반도체 칩(140-2)의 상부면까지의 수직 길이(T4)와 실질적으로 동일한 것으로 예시하였으나, 제 4-2 본딩 패드(142-2)와 제 4 기판 패드(158) 사이의 수평 길이(L4)는 패키지 기판(150)의 상부면으로부터 제 4-2 반도체 칩(140-2)의 상부면까지의 수직 길이(T4) 이하일 수도 있다.
상기된 본 실시예들에 따르면, 기판 와이어가 최하부 반도체 칩이 아닌 최하부 반도체 칩의 상부에 배치된 어느 하나의 반도체 칩의 본딩 패드를 패키지 기판의 기판 패드에 전기적으로 연결시킬 수 있다. 따라서, 패드 와이어와 기판 와이어 사이에 충분히 넓은 간격이 보장되어, 최하부 반도체 칩과 기판 패드 사이의 수평 길이를 길게 설정할 수 있다. 결과적으로, 최하부 반도체 칩과 기판 패드 사이의 수평 길이가 짧아지게 되어, 멀티-칩 패키지는 작은 크기를 가질 수 있다.
또한, 서로 다른 방향들을 따라 적어도 2개의 그룹들의 반도체 칩들이 적층된 경우, 기판 와이어는 최하부 반도체 칩인 오버행 반도체 칩의 상부에 배치된 어느 하나의 반도체 칩의 본딩 패드를 패키지 기판의 기판 패드에 전기적으로 연결시킬 수 있다. 따라서, 최하부 반도체 칩보다 높게 위치한 어느 한 반도체 칩이 기판 와이어를 매개로 패키지 기판의 기판 패드에 연결되므로, 오버행 반도체 칩과 기판 패드 사이에 짧은 수평 길이가 설정되어 있더라도, 기판 와이어를 기판 패드에 정확하게 본딩할 수가 있다. 결과적으로, 오버행 반도체 칩과 기판 패드 사이의 수평 길이가 줄어들게 되어, 멀티-칩 패키지는 더욱 작은 크기를 가질 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 제 1 그룹의 반도체 칩 110-1 ; 제 1-1 반도체 칩
110-2 ; 제 1-2 반도체 칩 110-3 ; 제 1-3 반도체 칩
110-4 ; 제 1-4 반도체 칩 112-1 ; 제 1-1 본딩 패드
112-2 ; 제 1-2 본딩 패드 112-3 ; 제 1-3 본딩 패드
112-4 ; 제 1-4 본딩 패드 120 ; 제 2 그룹의 반도체 칩
120-1 ; 제 2-1 반도체 칩 120-2 ; 제 2-2 반도체 칩
120-3 ; 제 2-3 반도체 칩 120-4 ; 제 2-4 반도체 칩
122-1 ; 제 2-1 본딩 패드 122-2 ; 제 2-2 본딩 패드
122-3 ; 제 2-3 본딩 패드 122-4 ; 제 2-4 본딩 패드
130 ; 제 3 그룹의 반도체 칩 130-1 ; 제 3-1 반도체 칩
130-2 ; 제 3-2 반도체 칩 130-3 ; 제 3-3 반도체 칩
130-4 ; 제 3-4 반도체 칩 132-1 ; 제 3-1 본딩 패드
132-2 ; 제 3-2 본딩 패드 132-3 ; 제 3-3 본딩 패드
132-4 ; 제 3-4 본딩 패드 140 ; 제 4 그룹의 반도체 칩
140-1 ; 제 4-1 반도체 칩 140-2 ; 제 4-2 반도체 칩
140-3 ; 제 4-3 반도체 칩 140-4 ; 제 4-4 반도체 칩
142-1 ; 제 4-1 본딩 패드 142-2 ; 제 4-2 본딩 패드
142-3 ; 제 4-3 본딩 패드 142-4 ; 제 4-4 본딩 패드
150 ; 패키지 기판 152 ; 제 1 기판 패드
154 ; 제 2 기판 패드 156 ; 제 3 기판 패드
158 ; 제 4 기판 패드 160 ; 제 1 그룹의 패드 와이어
160-1 ; 제 1-1 패드 와이어 160-2 ; 제 1-2 패드 와이어
160-3 ; 제 1-3 패드 와이어 162 ; 제 2 그룹의 패드 와이어
162-1 ; 제 2-1 패드 와이어 162-2 ; 제 2-2 패드 와이어
162-3 ; 제 2-3 패드 와이어 164 ; 제 3 그룹의 패드 와이어
164-1 ; 제 3-1 패드 와이어 164-2 ; 제 3-2 패드 와이어
164-3 ; 제 3-3 패드 와이어 166 ; 제 4 그룹의 패드 와이어
166-1 ; 제 4-1 패드 와이어 166-2 ; 제 4-2 패드 와이어
166-3 ; 제 4-3 패드 와이어 170 ; 제 1 기판 와이어
172 ; 제 2 기판 와이어 174 ; 제 3 기판 와이어
176 ; 제 4 기판 와이어 180 ; 몰딩 부재
185 ; 다이 어태치 필름 190 ; 외부접속단자

Claims (10)

  1. 제 1 기판 패드와 제 2 기판 패드를 포함하는 패키지 기판;
    상기 패키지 기판의 상부면에 제 1 방향을 따라 계단식으로 적층된 제 1-1 내지 제 1-4 반도체 칩들 및 상기 제 1-1 내지 제 1-4 반도체 칩들의 상부면들 각각에 배치된 제 1-1 내지 제 1-4 본딩 패드들을 포함하는 제 1 그룹의 반도체 칩;
    상기 제 1 그룹의 반도체 칩의 상부면에 상기 제 1 방향과 반대인 제 2 방향을 따라 계단식으로 적층된 제 2-1 내지 제 2-4 반도체 칩들 및 상기 제 2-1 내지 제 2-4 반도체 칩들의 상부면들 각각에 배치된 제 2-1 내지 제 2-4 본딩 패드들을 포함하는 제 2 그룹의 반도체 칩;
    상기 제 1-1 본딩 패드와 상기 제 1-2 본딩 패드를 전기적으로 연결하는 제 1-1 패드 와이어;
    상기 제 1-2 본딩 패드와 상기 제 1-3 본딩 패드를 전기적으로 연결하는 제 1-2 패드 와이어;
    상기 제 1-3 본딩 패드와 상기 제 1-4 본딩 패드를 전기적으로 연결하는 제 1-3 패드 와이어;
    상기 제 1-2 본딩 패드와 상기 제 1 기판 패드를 전기적으로 연결하는 제 1 기판 와이어;
    상기 제 2-1 본딩 패드와 상기 제 2-2 본딩 패드를 전기적으로 연결하는 제 2-1 패드 와이어;
    상기 제 2-2 본딩 패드와 상기 제 2-3 본딩 패드를 전기적으로 연결하는 제 2-2 패드 와이어;
    상기 제 2-3 본딩 패드와 상기 제 2-4 본딩 패드를 전기적으로 연결하는 제 2-3 패드 와이어;
    상기 제 2-2 본딩 패드와 상기 제 2 기판 패드를 전기적으로 연결하는 제 2 기판 와이어; 및
    상기 패키지 기판의 상부면에 형성되어 상기 제 1 및 제 2 그룹의 반도체 칩들을 덮는 몰딩 부재를 포함하고,
    상기 제 1 기판 패드와 상기 제 1-2 본딩 패드 사이의 수평 길이는 상기 패키지 기판의 상부면과 상기 제 1-2 반도체 칩의 상부면 사이의 수직 길이 이하이고,
    상기 제 2 기판 패드와 상기 제 2-2 본딩 패드 사이의 수평 길이는 상기 패키지 기판의 상부면과 상기 제 2-2 반도체 칩의 상부면 사이의 수직 길이 이하인 멀티-칩 패키지.
  2. 제 1 항에 있어서, 상기 제 1 기판 패드와 상기 제 1-2 본딩 패드 사이의 상기 수평 길이는 상기 패키지 기판의 상부면과 상기 제 1-2 반도체 칩의 상부면 사이의 상기 수직 길이와 동일한 멀티-칩 패키지.
  3. 제 1 항에 있어서, 상기 제 2 기판 패드와 상기 제 2-2 본딩 패드 사이의 상기 수평 길이는 상기 패키지 기판의 상부면과 상기 제 2-2 반도체 칩의 상부면 사이의 상기 수직 길이와 동일한 멀티-칩 패키지.
  4. 제 1 항에 있어서,
    상기 제 2 그룹의 반도체 칩의 상부면에 상기 제 1 방향을 따라 계단식으로 적층된 제 3-1 내지 제 3-4 반도체 칩들 및 상기 제 3-1 내지 제 3-4 반도체 칩들의 상부면들 각각에 배치된 제 3-1 내지 제 3-4 본딩 패드들을 포함하는 제 3 그룹의 반도체 칩; 및
    상기 제 3 그룹의 반도체 칩의 상부면에 상기 제 2 방향을 따라 계단식으로 적층된 제 4-1 내지 제 4-2 반도체 칩들 및 상기 제 4-1 내지 제 4-4 반도체 칩들의 상부면들 각각에 배치된 제 4-1 내지 제 4-4 본딩 패드들을 포함하는 제 4 그룹의 반도체 칩을 더 포함하고,
    상기 패키지 기판은 상기 제 1 기판 패드의 바깥쪽에 배치되어 상기 제 3 그룹의 반도체 칩에 전기적으로 연결된 제 3 기판 패드, 및 상기 제 2 기판 패드의 바깥쪽에 배치되어 상기 제 4 그룹의 반도체 칩에 전기적으로 연결된 제 4 기판 패드를 더 포함하는 멀티-칩 패키지.
  5. 제 4 항에 있어서,
    상기 제 3-1 본딩 패드와 상기 제 3-2 본딩 패드를 전기적으로 연결하는 제 3-1 패드 와이어;
    상기 제 3-2 본딩 패드와 상기 제 3-3 본딩 패드를 전기적으로 연결하는 제 3-2 패드 와이어;
    상기 제 3-3 본딩 패드와 상기 제 3-4 본딩 패드를 전기적으로 연결하는 제 3-3 패드 와이어;
    상기 3-2 본딩 패드와 상기 제 3 기판 패드를 전기적으로 연결하는 제 3 기판 와이어;
    상기 제 4-1 본딩 패드와 상기 제 4-2 본딩 패드를 전기적으로 연결하는 제 4-1 패드 와이어;
    상기 제 4-2 본딩 패드와 상기 제 4-3 본딩 패드를 전기적으로 연결하는 제 4-2 패드 와이어;
    상기 제 4-3 본딩 패드와 상기 제 4-4 본딩 패드를 전기적으로 연결하는 제 4-3 패드 와이어; 및
    상기 제 4-2 본딩 패드와 상기 제 4 기판 패드를 전기적으로 연결하는 제 4 기판 와이어를 더 포함하는 멀티-칩 패키지.
  6. 제 1 기판 패드와 제 2 기판 패드를 포함하는 패키지 기판;
    상기 패키지 기판의 상부면에 제 1 방향을 따라 계단식으로 적층된 복수개의 제 1 반도체 칩들 및 상기 제 1 반도체 칩들의 상부면들 각각에 배치된 제 1 본딩 패드들을 포함하는 제 1 그룹의 반도체 칩;
    상기 제 1 그룹의 반도체 칩의 상부면에 상기 제 1 방향과 반대인 제 2 방향을 따라 계단식으로 적층된 복수개의 제 2 반도체 칩들 및 상기 제 2 반도체 칩들의 상부면들 각각에 배치된 제 2 본딩 패드들을 포함하는 제 2 그룹의 반도체 칩;
    상기 제 1 그룹의 반도체 칩의 상기 제 1 본딩 패드들을 전기적으로 서로 연결하는 제 1 그룹의 패드 와이어;
    상기 제 1 그룹의 반도체 칩 내의 상기 제 1 반도체 칩들 중에서 아래에서 두 번째에 위치한 제 1 반도체 칩의 제 1 본딩 패드를 상기 제 1 기판 패드에 전기적으로 연결하는 제 1 기판 와이어;
    상기 제 2 그룹의 반도체 칩의 상기 제 2 본딩 패드들을 전기적으로 서로 연결하는 제 2 그룹의 패드 와이어; 및
    상기 제 2 그룹의 반도체 칩 내의 상기 제 2 반도체 칩들 중에서 아래에서 두 번째에 위치한 제 2 반도체 칩의 제 2 본딩 패드를 상기 제 2 기판 패드에 전기적으로 연결하는 제 2 기판 와이어를 포함하는 멀티-칩 패키지.
  7. 제 6 항에 있어서, 상기 제 1 기판 패드와 상기 제 1 기판 와이어가 연결된 상기 제 1 본딩 패드 사이의 수평 길이는 상기 패키지 기판의 상부면과 상기 제 1 기판 와이어가 연결된 상기 제 1 반도체 칩의 상부면 사이의 수직 길이 이하인 멀티-칩 패키지.
  8. 제 6 항에 있어서, 상기 제 2 기판 패드와 상기 제 2 기판 와이어가 연결된 상기 제 2 본딩 패드 사이의 수평 길이는 상기 패키지 기판의 상부면과 상기 제 2 기판 와이어가 연결된 상기 제 2 반도체 칩의 상부면 사이의 수직 길이 이하인 멀티-칩 패키지.
  9. 제 6 항에 있어서,
    상기 패키지 기판의 상부면에 상기 제 1 기판 패드의 바깥쪽에 배치된 제 3 기판 패드;
    상기 제 2 그룹의 반도체 칩의 상부면에 상기 제 1 방향을 따라 계단식으로 적층된 복수개의 제 3 반도체 칩들 및 상기 제 3 반도체 칩들의 상부면들 각각에 배치된 제 3 본딩 패드들을 포함하는 제 3 그룹의 반도체 칩;
    상기 제 3 그룹의 반도체 칩의 상기 제 3 본딩 패드들을 전기적으로 서로 연결하는 제 3 그룹의 패드 와이어; 및
    상기 제 3 그룹의 반도체 칩 내의 상기 제 3 반도체 칩들 중에서 아래에서 두 번째에 위치한 제 3 반도체 칩의 제 3 본딩 패드를 상기 제 3 기판 패드에 전기적으로 연결하는 제 3 기판 와이어를 더 포함하는 멀티-칩 패키지.
  10. 제 9 항에 있어서,
    상기 패키지 기판의 상부면에 상기 제 2 기판 패드의 바깥쪽에 배치된 제 4 기판 패드;
    상기 제 3 그룹의 반도체 칩의 상부면에 상기 제 2 방향을 따라 계단식으로 적층된 복수개의 제 4 반도체 칩들 및 상기 제 4 반도체 칩들의 상부면들 각각에 배치된 제 4 본딩 패드들을 포함하는 제 4 그룹의 반도체 칩;
    상기 제 4 그룹의 반도체 칩의 상기 제 4 본딩 패드들을 전기적으로 서로 연결하는 제 4 그룹의 패드 와이어; 및
    상기 제 4 그룹의 반도체 칩 내의 상기 제 4 반도체 칩들 중에서 아래에서 두 번째에 위치한 제 4 반도체 칩의 제 4 본딩 패드를 상기 제 4 기판 패드에 전기적으로 연결하는 제 4 기판 와이어를 더 포함하는 멀티-칩 패키지.
KR1020200095094A 2020-07-30 2020-07-30 멀티-칩 패키지 KR20220015066A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200095094A KR20220015066A (ko) 2020-07-30 2020-07-30 멀티-칩 패키지
US17/182,296 US20220037285A1 (en) 2020-07-30 2021-02-23 Multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200095094A KR20220015066A (ko) 2020-07-30 2020-07-30 멀티-칩 패키지

Publications (1)

Publication Number Publication Date
KR20220015066A true KR20220015066A (ko) 2022-02-08

Family

ID=80003351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200095094A KR20220015066A (ko) 2020-07-30 2020-07-30 멀티-칩 패키지

Country Status (2)

Country Link
US (1) US20220037285A1 (ko)
KR (1) KR20220015066A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20110138945A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지

Also Published As

Publication number Publication date
US20220037285A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US7402911B2 (en) Multi-chip device and method for producing a multi-chip device
KR100382035B1 (ko) 반도체 장치
US5744862A (en) Reduced thickness semiconductor device with IC packages mounted in openings on substrate
US6987325B2 (en) Bond pad rerouting element and stacked semiconductor device assemblies including the rerouting element
US20070035015A1 (en) Stack structure with semiconductor chip embedded in carrier
KR20050020373A (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
US7501709B1 (en) BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance
KR101140113B1 (ko) 반도체 디바이스
KR100255476B1 (ko) 볼 그리드 어레이 패키지
US6384485B1 (en) Semiconductor device
US7180182B2 (en) Semiconductor component
US6340839B1 (en) Hybrid integrated circuit
KR20010049663A (ko) 반도체장치
US5324985A (en) Packaged semiconductor device
JPH0774278A (ja) セラミック・パッケージ組立部品
KR20220015066A (ko) 멀티-칩 패키지
US5801927A (en) Ceramic package used for semiconductor chips different in layout of bonding pads
KR100232221B1 (ko) 반도체 패키지 및 그 제조 방법
US20170040289A1 (en) Semiconductor package
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
JPS6267828A (ja) 半導体デバイスの実装構造
US11749612B2 (en) Semiconductor package device
KR100876896B1 (ko) 적층 반도체 패키지
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
US20050230850A1 (en) Microelectronic assembly having a redistribution conductor over a microelectronic die