JPH0774278A - セラミック・パッケージ組立部品 - Google Patents

セラミック・パッケージ組立部品

Info

Publication number
JPH0774278A
JPH0774278A JP3052327A JP5232791A JPH0774278A JP H0774278 A JPH0774278 A JP H0774278A JP 3052327 A JP3052327 A JP 3052327A JP 5232791 A JP5232791 A JP 5232791A JP H0774278 A JPH0774278 A JP H0774278A
Authority
JP
Japan
Prior art keywords
ceramic
bridge
semiconductor device
ceramic package
package assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3052327A
Other languages
English (en)
Inventor
Ernest J Russell
ジェイ ラッセル アーネスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0774278A publication Critical patent/JPH0774278A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイスを取り付けパッケージの外部
のリード線に接続する際のワイヤーの長さをより短くす
る。 【構成】 セラミック半導体用パッケージ（３１）は、
長さをより短くした結合ワイヤー（３６ａ）と別の相互
結線とを供給する、半導体デバイス（３０）用のセラミ
ック・ブリッジ（３３）を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体用の取り付けデ
バイスに関し、更に詳しくは、半導体デバイスを取り付
けパッケージの外部のリード線に接続する際のワイヤー
の長さをより短くして使用できるボンディング・ブリッ
ジを用いた半導体用セラミック・パッケージに関する。
【０００２】
【従来の技術】半導体用パッケージ内に中間ボンディン
グ・パッドを使用する方法は、合衆国特許第4,754,317
号に開示されている。この特許においては、１つの半導
体デバイスが、リード・フレーム取り付けベースにとり
付けられ、多数の接続パッドもまた、絶縁物質の上の半
導体デバイスのまわりの、この取り付けベースに取り付
けられている。結合ワイヤーで、半導体デバイスの上の
結合パッドと、ヘッダーの上の半導体ベースの上の絶縁
物質の上の結合パッドとの間を接続している。同時に、
結合ワイヤーで、ヘッダーの取り付けベースの上の結合
パッドと、ヘッダー・リード・フィンガーとを接続す
る。接続ワイヤーを２つの部分に分けているので、各接
続ワイヤーの径間は制限される。
【０００３】
【発明が解決しようとする課題】数個の半導体デバイス
をセラミック・パッケージ内に取り付ける際は、結合パ
ッドを、中央に一列に配置して使用できるように、設計
する。もし、半導体チップの幅が２００ミル（約５mm）
より広いならば、半導体チップの中央に位置する結合パ
ッドを接続するのに必要なワイヤーの長さは、１００ミ
ル（約2.５mm) より長くなる。金属ヘッダーに使われて
いる設計は、セラミック・パッケージには適用できな
い。セラミック・パッケージ内には、中間ボンディング
・パッドを半導体デバイスのまわりに置くだけの余地が
ないからである。もし、中間結合パッドを半導体デバイ
スのまわりに置くだけの余地が十分あったとしても、そ
のセラミック・パッケージは大きくなりすぎてしまい、
好ましいものとはいえない。
【０００４】
【課題を解決するための手段】本発明は、ボンディング
・ブリッジを含む、半導体デバイス用のセラミック・パ
ッケージに関する。半導体デバイスは、セラミック・パ
ッケージの空洞内に取り付けられる。ボンディング・ブ
リッジは、半導体デバイスの真上に配置され、実施例の
１つにおいては、半導体デバイスの表面に接着物質また
は接着テープで貼りつけられる。ボンディング・ブリッ
ジは、中央に開口部を有しており、その開口部の長さ
は、半導体デバイスの長さよりいくらか短い。半導体デ
バイスの中央に配置されたボンディングパッドは、ボン
ディング・ブリッジの中央に配置された開口部内に、配
置される。結合ワイヤーは、半導体デバイス上の結合パ
ッドに接続され、ボンディング・ブリッジ内の中央の開
口部を通って上に伸び、ボンディング・ブリッジ上の結
合パッドに接続される。同時に、ワイヤーで、ボンディ
ング・ブリッジ結合パッドとセラミック・パッケージ上
の外部結線とを接続してもよい。金属化相互結線回路
は、ボンディング・ブリッジの表面上に形成されてもよ
いし、あるいは、ボンディング・ブリッジの内部に形成
されて、半導体ボンディング・パッド間の相互結線を供
給したり、接地母線や電力母線を形成したりしてもよ
い。
【０００５】本発明の別の実施例においては、ボンディ
ング・ブリッジは、セラミック・パッケージの凹所内、
半導体デバイスの上方に取り付けられてもよいし、凹所
の底の金属化した場所にしっかり取り付けられた金属化
取り付けパッドを有してもよい。この金属化した場所
は、セラミック・パッケージの外部リード線に接続され
てもよい。
【０００６】本発明の目的と技術的な利点とは、本発明
の実施例の説明と添付の図面とから明かになるであろ
う。本発明の新規な特徴を請求の範囲に記す。
【０００７】
【実施例】図１は、従来技術によるデバイスの１例であ
る。デバイス１０は、半導体デバイス１２が取り付けら
れているセラミック・パッケージ１１を有する。中央に
配置された接触パッド１４は、接触パッド１３にワイヤ
ー１５で接続されている。もし、半導体チップの幅が、
２００ミルより広いならば、半導体チップ上の中央に配
置された結合パッドを接続するのに必要なワイヤーの長
さは、１００ミルより長くなる。ワイヤーの長さが長く
なると、たるみが生じ、このたるみは、半導体デバイス
上でのショートの原因になるので、ワイヤーの長さが長
くなることは、一般に好ましくない。図２は、デバイス
の一部分の分解図である。デバイス２０は、半導体デバ
イス２２が取り付けられている凹所２７を中央に持つセ
ラミック・パッケージ２１を有する。凹所２７の少くと
も２つの端に、たな２８があり、たな２８の上には、接
触パッド２６が形成されている。結合ブリッジ２３は、
中央に開口部２４があり、半導体デバイス２２の真上に
置かれるので、半導体デバイス２２の上の接触パッド２
５は、開口部２４を通して利用できる。結合ブリッジ２
３が、半導体デバイス２２の真上に置かれた後、半導体
デバイス２２の上の接触パッドは、ブリッジ結合パッド
２９に接続される。このブリッジ結合パッド２９は、後
述するごとく、パッケージ結合パッド２６に接続されて
いる。
【０００８】図３は、金属化相互結線伴なうボンディン
グ・ブリッジを用いてパッケージされた、半導体デバイ
スの等測投影法による図である。デバイス３０は、凹所
４１を内部に有するセラミック・パッケージ３１を含ん
でおり、凹所４１内には、半導体デバイス３２が取り付
けられている。凹所４１のまわりには、たな４２が設け
られ、たな４２の上には、金属化結合パッド３４が多数
形成されている。
【０００９】半導体デバイス３２の真上に、結合ブリッ
ジ３３が取り付けられている。結合ブリッジは、半導体
デバイス３２の上に直接取り付けられてもよいし、図４
と図５とで示しているように一定の間隔をあけて上方に
取り付けられてもよい。結合ブリッジについて、以下に
説明する。結合ブリッジ３３の上に、半導体デバイス３
２をたな４２の上の結合パッド３４に相互接続するため
に使用されている金属化パターンがあり、結合パッド３
４は、順番に外部ピン３５に接続されている。
【００１０】結合ブリッジ３３は、たとえば３７のよう
な金属化領域を有している。３７は、結合ブリッジ３３
内の中央の開口部４３の近くから、たな４２の上の結合
パッド３４の近くの結合ブリッジの端まで伸びている多
数の金属化領域である。大変短い結合ワイヤー３６ａ
が、半導体デバイス３２の上の結合パッド４０を、金属
化パターン３７に接続している。２番目に多数ある結合
ワイヤー３６が、金属化バターン３７を、結合パッド３
４に接続している別の金属化パターンを結合ブリッジ３
３上に形成して、半導体デバイスの上の特定の結合パッ
ド４０間の相互接続を行なってもよい。また、金属化領
域を、結合ブリッジ３３の一方の端から結合ブリッジ３
３の他方の領域まで拡張して、電力を分配したり、接地
母線を形成したりしてもよい。たとえば、金属化パター
ン３８ａと３８ｂとを、結合ブリッジの下側を通ってい
るか結合ブリッジ内に埋め込まれているかしている金属
化母線で、互いに接続してもよい。
【００１１】母線については図４と図７とで示し以下に
説明しているが、母線は、電力を必要に応じて半導体デ
バイス上のいろいろな結合パッド４０に分配するために
使用されてもよい。金属化領域は、１本の母線で接続さ
れ、１本の接地母線として使用されてもよい。結合ブリ
ッジ３３内の中央の開口部４３の片側に沿って伸びてい
る、短い１組の金属化パターン３９ａは、金属化領域３
８ａと３８ｂとの間に伸びている母線に、金属化領域３
９ａの下から母線まで伸びているめっきされた開口部に
より、接続されてもよい。多数の金属化領域３９ｂは、
金属化領域４４ａと４４ｂとの間の接地母線に、同様に
して接続されてもよい。
【００１２】図４は、図３で示したデバイスとパッケー
ジの断面図である。パッケージ３１は、内部に半導体デ
バイス３２が取り付けられている凹所４１を有する。結
合ブリッジ３３は、半導体デバイス３２の上に、絶縁性
の粘着性の物すなわちテープ４７で取り付けられる。結
合ブリッジ３３内の開口部４３により、半導体デバイス
３２の上の結合パッド４０に接続している結合ワイヤー
３６ａは、金属化接触子３９ｃまたは３７に接続するこ
とができるようになる。ワイヤー３６は、金属化導体３
７と、たな４２の上の結合パッド３４とを接続する。
【００１３】２つの母線導体４６ａと４６ｂとは、結合
ブリッジ３３内に埋め込まれ、中央の開口部に平行して
伸びている。短い金属化領域３９ａと３９ｂとは、それ
ぞれ母線４６ａと４６ｂとに、その母線から表面まで伸
びている金属化バイアスにより接続されている。母線４
６ａと４６ｂとは、半導体デバイスの表面に着かない限
り、結合ブリッジの下側に、置かれてもよい。
【００１４】図５は、本発明の第２の実施例であり、第
２の実施例においては、結合ブリッジは、半導体デバイ
スに直接貼りついてはいないが、半導体デバイスの真上
に置かれている。セラミック・パッケージ５０は、内部
に凹所６０を有しており、凹所６０の内部には、半導体
デバイス５２が取り着けられている。パッケージ５０
は、凹所６０の少くとも２つの側面に、たな６１を有し
ている。結合ブリッジ５３は、たな６１の真上まで伸び
ているオフセット取り付けエッジ６２と６３とを有す
る。たな６１は、たなに沿って伸びている金属化結合パ
ッド５５を多数有しており、各結合パッド５５は、他の
結合パッド５５とは電気的に分離されている。パッケー
ジ取り付けピン５１と同じ数の結合パッド５５がある。
結合パッドは、結合パッド５５からパッケージ５０を通
って伸びている金属化パターンにより、取り付けピン５
１に電気的に接続されているが、図に示していない。
【００１５】結合ブリッジ５３は、半導体デバイスの上
方に、結合ブリッジ５３と半導体デバイス５２とが電気
的に接触しないだけの間隔を空けて置かれる。半導体デ
バイス５２の上中央に配置されている結合パッド５６
は、結合ブリッジ５３内の開口部５７の下に配置され
る。結合パッド５６に連結している結合ワイヤー５８
は、開口部５７を通って上方に伸び、結合ブリッジ５３
の上の結合パッド５９に連結される。金属化した場所
（図示せず）により、結合パッドは、金属相互結線５４
に相互接続されるので、デバイス・ピン５１に相互接続
される。
【００１６】図６は、本発明の第３の実施例である。パ
ッケージ６５は、内部に半導体デバイス７１がある凹所
２７を有する。結合ブリッジ７３は、多数の結合パッド
７４を有しており、この多数の結合パッド７４は、半導
体デバイス７１の上の結合パッド７５と一列をなして、
かつ、接続している。導体７６は、結合パッド７４か
ら、結合ブリッジ７３の端まで伸びている。この結合ブ
リッジ７３の端が接触子７７を形成しているが、結合ブ
リッジが適所に配置されている時に、接触子７７は、接
触子７８に電気的に接続される。接触子７８は、パッケ
ージ６５の側面上のピンに接続されているが、図には示
していない。図６に関して説明した結合ブリッジを使う
と、半導体デバイスの上の結合パッド７５を相互接続し
たり、電力と設置母線とを供給したり、半導体をパッケ
ージ・ピン７９に接続したりするために、結合ブリッジ
上の金属化導体と接触子とを使用するので、結合ワイヤ
ーの必要がなくなる。
【００１７】図７は、図３で示した半導体デバイスの平
面図であり、金属化相互結線伴なうボンディング・ブリ
ッジを用いてパッケージされている。半導体デバイス
は、凹所４１を内部に有するセラミック・パッケージ３
１を含んでおり、凹所４１内には、半導体デバイス３２
が取り付けられている。凹所４１のまわりには、たな４
２が設けられ、たな４２の上には、金属化結合パッド３
４が多数形成されている。
【００１８】半導体デバイス３２の真上に、結合ブリッ
ジ３３が取り付けられている。結合ブリッジは、半導体
デバイス３２に直接取り付けられている。結合ブリッジ
３３の上に、半導体デバイス３２をたな４２の上の結合
パッド３４に相互接続するために使用されている金属化
パターンがあり、結合パッド３４は、順番に外部ピン３
５に接続されている。
【００１９】結合ブリッジ３３は、たとえば３７のよう
な金属化領域を有しており、３７は、結合ブリッジ３３
内の中央の開口部４３の近くから、たな４２の上の結合
パッド３４の近くの結合ブリッジの端まで伸びている多
数の金属化領域である。大変短い結合ワイヤー３６ａ
が、半導体デバイス３２の上の結合パッド４０を、金属
化パターン３７に接続している。２番目に多数ある結合
ワイヤー３６が、金属化パターン３７を、結合パッド３
４に接続している。金属化領域３８ａ上に、結合ブリッ
ジ３１まで伸びている相互結線３８ｃがあり、埋め込ま
れた母線に接続されている。他の金属化領域３８ｂ、４
４ａ、４４ｂ、金属化接触領域３９ａ上にも、同様の相
互結線がある。
【００２０】図８は、図３の部分図であり、相互結線の
詳細を示したり、母線と母線との相互結線を図示したり
している。Ｖｄｄ母線は、接触領域３８ａに相互結線３
９ａで接続しており、Ｖｓ母線は、接触領域４４ａに相
互結線４４ｄで接続している。接触子３９ｂは、Ｖｓｓ
母線に相互結線３９ｄで接続している。
【図面の簡単な説明】
【図１】従来技術によるデバイスとパッケージの１例を
示す斜視図である。
【図２】本発明の第１の実施例の分解図である。
【図３】本発明の等測投影法による図である。
【図４】本発明の第１の実施例の断面図である。
【図５】本発明の第２の実施例の断面図である。
【図６】本発明の第３の実施例の断面図である。
【図７】図３で示したデバイスの平面図である。
【図８】図３の等測投影法による図の拡大図である。
【符号の説明】
１０，２０，３０ デバイス １２，２２，３２ 半導体デバイス １３，１４ 接触パッド １５ ワイヤー

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 内部の結合パッドに接続されている外部
    リード・ピンを有するセラミック・パッケージと、 結合パッドを上に有する半導体デバイスと、 結合パッドを上に有したり、前記半導体デバイスの真上
    に配置されたり、開口部を内部に有したりするセラミッ
    ク・ブリッジとを有し、 前記開口部を通して前記半導体デバイス上の前記結合パ
    ッドが前記セラミック・ブリッジ上の前記結合パッドに
    結合ワイヤーにより接続されたり、前記セラミック・ブ
    リッジ上の前記結合パッドが前記パッケージ内の前記結
    合パッドに接続されたりすることを特徴とする、 半導体デバイスとセラミック・パッケージ上の外部ピン
    とを接続しているリード・ワイヤー用の中間結合部分を
    含む、半導体デバイス用セラミック・パッケージ組立部
    品。
  2. 【請求項２】 前記セラミック・ブリッジが、開口部を
    中央に有し、この開口部を通して前記半導体デバイス上
    の前記結合パッドが前記セラミック・ブリッジ上の前記
    結合パッドに接続されることを特徴とする請求項１のセ
    ラミック・パッケージ組立部品。
  3. 【請求項３】 前記セラミック・ブリッジが、前記半導
    体デバイス上の前記結合パッドに直接接続している結合
    パッドを有することを特徴とする諸項１のセラミック・
    パッケージ組立部品。
  4. 【請求項４】 前記ブリッジの長さの一部に伸びてい
    る、前記セラミック・ブリッジ上の母線導線を含むこと
    を特徴とする請求項１のセラミック・パッケージ組立部
    品。
  5. 【請求項５】 前記セラミック・ブリッジが、前記半導
    体デバイスの上部に粘着性の物で貼りつけられているこ
    とを特徴とする請求項１のセラミック・パッケージ組立
    部品。
  6. 【請求項６】 前記セラミック・ブリッジと前記半導体
    の上方との間が、空いていることを特徴とする請求項１
    のセラミック・パッケージ組立部品。
  7. 【請求項７】 前記母線導体が、前記セラミック・ブリ
    ッジ内に埋め込まれていることを特徴とする請求項４の
    セラミック・パッケージ組立部品。
  8. 【請求項８】 前記セラミック・パッケージが、内部に
    前記半導体デバイスが取り付けられている凹所を内部に
    有したり、前記セラミック・ブリッジが、前記半導体デ
    バイスの上に直接取りつけられたりすることを特徴とす
    る請求項１のセラミック・パッケージ組立部品。
  9. 【請求項９】 前記セラミック・パッケージが、前記半
    導体デバイスの上方に伸びている少くとも２つのたなを
    有したり、前記セラミック・ブリッジが、前記半導体デ
    バイス上方に一定の間隔を空けて前記たなの上にとり付
    けられたりすることを特徴とする請求項１のセラミック
    ・パッケージ組立部品。
  10. 【請求項１０】 前記セラミック・ブリッジが、前記ブ
    リッジの本体の上と中とに金属化導体を有したり、前記
    金属化導体から前記セラミック・ブリッジの本体の中の
    前記導体まで伸びている導体を有したりすることを特徴
    とする請求項１のセラミック・パッケージ組立部品。
  11. 【請求項１１】 内部の結合パッドに接続されている外
    部リード・ピンを有するセラミック・パッケージと、 結合パッドを上に有する半導体デバイスと、 前記半導体デバイスの真上に配置されたり、金属化パタ
    ーンを上に有したり、開口部を内部に有したりするセラ
    ミック・ブリッジとを有し、 前記開口部を通して前記半導体デバイス上の前記結合パ
    ッドが前記セラミック・ブリッジ上の前記前記金属化パ
    ターンに結合ワイヤーにより接続されたり、前記セラミ
    ック・ブリッジ上の前記金属化パターンが別の金属化導
    体と前記セラミック・パッケージ内の前記内部結合パッ
    ドとに接続されたりすることを特徴とする、 半導体デバイスとセラミック・パッケージ上の外部ピン
    とを接続しているリード・ワイヤー用の中間結合部分を
    含む、半導体デバイス用セラミック・パッケージ組立部
    品。
  12. 【請求項１２】 前記セラミック・ブリッジが、開口部
    を中央に有し、この開口部を通して前記半導体デバイス
    上の前記結合パッドが前記セラミック・ブリッジ上の前
    記結合パッドに接続されることを特徴とする請求項１１
    のセラミック・パッケージ組立部品。
  13. 【請求項１３】 前記セラミック・ブリッジが、前記半
    導体デバイス上の前記結合パッドに直接接続している結
    合パッドを有することを特徴とする請求項１１のセラミ
    ック・パッケージ組立部品。
  14. 【請求項１４】 前記ブリッジの長さの一部に伸びてい
    る、前記セラミック・ブリッジ上の母線導体を含むこと
    を特徴とする請求項１１のセラミック・パッケージ組立
    部品。
  15. 【請求項１５】 前記セラミック・ブリッジが、前記半
    導体デバイスの上部に粘着性の物で貼りつけられている
    ことを特徴とする請求項１１のセラミック・パッケージ
    組立部品。
  16. 【請求項１６】 前記セラミック・ブリッジと前記半導
    体の上方との間が、空いていることを特徴とする請求項
    １１のセラミック・パッケージ組立部品。
  17. 【請求項１７】 前記母線導体が、前記セラミック・ブ
    リッジの本体内に埋め込まれていることを特徴とする請
    求項１４のセラミック・パッケージ組立部品。
  18. 【請求項１８】 前記セラミック・パッケージが、内部
    に前記半導体デバイスが取り付けられている凹所を内部
    に有したり、前記セラミック・ブリッジが、前記半導体
    デバイスの上に直接取り付けられたりすることを特徴と
    する請求項１１のセラミック・パッケージ組立部品。
  19. 【請求項１９】 前記セラミック・パッケージが、前記
    半導体デバイスの上方に伸びている少くとも２つのたな
    を有したり、前記セラミック・ブリッジが、前記半導体
    デバイス上方に一定の間隔を空けて前記たなの上にとり
    付けられたりすることを特徴とする請求項１１のセラミ
    ック・パッケージ組立部品。
  20. 【請求項２０】 前記セラミック・ブリッジが、前記ブ
    リッジの本体の上と中とに金属化導体を有したり、前記
    金属化導体から前記セラミック・ブリッジの本体の中の
    前記導体まで伸びている導体を有したりすることを特徴
    とする請求項１１のセラミック・パッケージ組立部品。
JP3052327A 1990-03-19 1991-03-18 セラミック・パッケージ組立部品 Pending JPH0774278A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US495663 1990-03-19
US07/495,663 US5231305A (en) 1990-03-19 1990-03-19 Ceramic bonding bridge

Publications (1)

Publication Number Publication Date
JPH0774278A true JPH0774278A (ja) 1995-03-17

Family

ID=23969514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3052327A Pending JPH0774278A (ja) 1990-03-19 1991-03-18 セラミック・パッケージ組立部品

Country Status (2)

Country Link
US (1) US5231305A (ja)
JP (1) JPH0774278A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
GB2292004A (en) * 1994-07-29 1996-02-07 Ibm Uk Electronic circuit package
GB2312988A (en) * 1996-05-10 1997-11-12 Memory Corp Plc Connecting a semiconductor die to a carrier
US6025616A (en) * 1997-06-25 2000-02-15 Honeywell Inc. Power distribution system for semiconductor die
JP3374732B2 (ja) * 1997-11-17 2003-02-10 三菱電機株式会社 半導体素子モジュールおよび半導体装置
KR100561549B1 (ko) * 1999-10-07 2006-03-17 삼성전자주식회사 패드 온 칩형 반도체 패키지
EP1094355A1 (en) 1999-10-19 2001-04-25 Corning Incorporated Electrical interconnection of planar lightwave circuits
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
TW200729444A (en) * 2006-01-16 2007-08-01 Siliconware Precision Industries Co Ltd Semiconductor package structure and fabrication method thereof
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
JPH0770641B2 (ja) * 1989-03-17 1995-07-31 三菱電機株式会社 半導体パッケージ
US4985748A (en) * 1989-12-27 1991-01-15 Ag Communication Systems Corporation Universal tape for use in tape automated bonding system

Also Published As

Publication number Publication date
US5231305A (en) 1993-07-27

Similar Documents

Publication Publication Date Title
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US4783697A (en) Leadless chip carrier for RF power transistors or the like
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US4167647A (en) Hybrid microelectronic circuit package
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
KR940007649B1 (ko) 반도체 패키지
US20040217471A1 (en) Component and assemblies with ends offset downwardly
US20020125571A1 (en) Module assembly for stacked BGA packages
US4887148A (en) Pin grid array package structure
US5497031A (en) Semiconductor device having semiconductor chip with backside electrode
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH1092972A (ja) 集積回路用パッケージ
US4916506A (en) Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
US5243497A (en) Chip on board assembly
JPH0774278A (ja) セラミック・パッケージ組立部品
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
US6340839B1 (en) Hybrid integrated circuit
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5726860A (en) Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
JPH04335555A (ja) 半導体装置用パッケージ
JP2001156251A (ja) 半導体装置
JPH03263334A (ja) 樹脂封止型半導体装置