JP2006313798A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006313798A
JP2006313798A JP2005135438A JP2005135438A JP2006313798A JP 2006313798 A JP2006313798 A JP 2006313798A JP 2005135438 A JP2005135438 A JP 2005135438A JP 2005135438 A JP2005135438 A JP 2005135438A JP 2006313798 A JP2006313798 A JP 2006313798A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
electrode pads
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005135438A
Other languages
English (en)
Other versions
JP4674113B2 (ja
Inventor
Yuichi Yoshida
裕一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005135438A priority Critical patent/JP4674113B2/ja
Priority to CNB2006100680509A priority patent/CN100524739C/zh
Priority to KR1020060026998A priority patent/KR101247389B1/ko
Priority to US11/415,067 priority patent/US7342309B2/en
Publication of JP2006313798A publication Critical patent/JP2006313798A/ja
Priority to US12/007,319 priority patent/US7432128B2/en
Application granted granted Critical
Publication of JP4674113B2 publication Critical patent/JP4674113B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D9/00—Removing sheet piles bulkheads, piles, mould-pipes or other moulds or parts thereof
    • E02D9/02—Removing sheet piles bulkheads, piles, mould-pipes or other moulds or parts thereof by withdrawing
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
    • E02F3/36—Component parts
    • E02F3/3604—Devices to connect tools to arms, booms or the like
    • E02F3/3677—Devices to connect tools to arms, booms or the like allowing movement, e.g. rotation or translation, of the tool around or along another axis as the movement implied by the boom or arms, e.g. for tilting buckets
    • E02F3/3681—Rotators
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/96—Dredgers; Soil-shifting machines mechanically-driven with arrangements for alternate or simultaneous use of different digging elements
    • E02F3/963—Arrangements on backhoes for alternate use of different tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Paleontology (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体チップ積層型の半導体装置における縦横の寸法の小型化を図る。
【解決手段】リードフレーム１０のチップ搭載用ダイパッド１１上において、このダイパッド１１内に収まるように４段の第１、第２、第３、第４の半導体チップ２０−１〜２０−４が、中間に絶縁性のスペーサ３０を介在させてずらして積層され、全体が樹脂封止部材４０により封止されている。上側の半導体チップ２０−２，２０−４と下側の半導体チップ２０−１，２０−３との信号の授受は、ワイヤ３１により接続された複数の電極パッドを介して行われる。第２及び第３の半導体チップ２０−２，２０−３の端部である第１の辺２０−２ａ，２０−３ａは、重なるように配置されている。
【選択図】図１

Description

本発明は、複数の半導体チップを積層した半導体チップ積層型の半導体装置とその製造方法に関するものである。
従来、半導体メモリ等の半導体装置では、メモリの大容量化や多機能化等を図るために、複数の半導体チップを積層した半導体チップ積層型（マルチチップパッケージ）の半導体装置が知られており、例えば、次のような文献に記載されるものがあった。
特開平４−１１６８５９号公報 特開２０００−５８７４３号公報
特許文献１の第２図には、リードフレームのダイパッド上に、半導体メモリ用の第１、第２の半導体チップをずらして積層した半導体装置の技術が記載されている。この半導体装置では、ダイパッド上に第１の半導体チップが固定され、この第１の半導体チップの表面の端部に設けられた電極パッドを避けるために、ずらしてこの第１の半導体チップ上に第２の半導体チップが固定されている。第１、第２の半導体チップの表面の電極パッドは、ワイヤ（金属細線）により、リードフレームの外部端子に接続され、これらの全体が樹脂により封止されている。
特許文献２の図１には、積層するためのほぼ同一寸法の第１及び第２の半導体チップの間に絶縁スペーサを挟むことにより、第２の半導体チップの下に隠れる第１の半導体チップ表面の電極パッドへのワイヤボンディング（ワイヤ接続）を可能にした半導体チップ積層型の半導体装置の技術が記載されている。
半導体メモリの大容量化等の求めに応じて、既存の半導体チップで大容量化等を実現するために、マルチチップのパッケージを行う必要があり、必要に応じて２個ではなく、３個や４個、或いはそれ以上の数の半導体チップを積層しなければならない。
しかしながら、特許文献１に記載された半導体装置のように、多数の半導体チップを階段状にずらして積層すると、パッケージの横幅が大きくなってしまう。
又、特許文献２に記載された半導体装置のように、各半導体チップ間に絶縁スペーサを入れて多数の半導体チップを積層すると、パッケージの高さ（厚み）が大きくなってしまう。
本発明は、このような従来技術の課題を解決し、半導体チップの積層数が増加しても、半導体装置の縦横の寸法の小型化が可能な半導体装置とその製造方法を提供するものである。
本発明の半導体装置では、同様の構成を有する第１、第２、第３、第４の半導体チップを有している。各半導体チップは、第１の辺に沿って形成された第１の電極パッドと、前記第１の辺に対向する第２の辺に沿って形成された第２の電極パッドと、前記第２の電極パッドに沿って形成されると共に前記第１の電極パッドと電気的に接続された第３の電極パッドとが表面に形成されている。前記第１の半導体チップは、ダイパッド上に配置されている。
前記第１の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第２の半導体チップが前記第１の半導体チップ上に配置され、前記第２の半導体チップの前記第１、第２及び第３の電極パッドを露出させるようにスペーサが配置されている。前記スペーサ上に前記第３の半導体チップが配置され、前記第３の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第４の半導体チップが前記第３の半導体チップ上に配置されている。
前記第１及び第２の半導体チップの前記各第３の電極パッド同士が電気的に接続されると共に、前記第３及び第４の半導体チップの前記各第３の電極パッド同士が電気的に接続され、前記第２及び第４の半導体チップの前記各第１の電極パッドが外部端子に電気的に接続されると共に、前記第１及び第３の半導体チップの前記各第２の電極パッドが外部端子に電気的に接続されている。そして、前記第１、第２、第３、第４の半導体チップ、前記ダイパッド、前記スペーサ及び前記外部端子が樹脂で封止され、前記外部端子の一部が露出している。
本発明の半導体装置の製造方法は、同様の構成を有する第１、第２、第３、第４の半導体チップと、ダイパッド及びこの近傍に配置された第１及び第２の外部端子とを有する半導体装置の製造方法である。前記各半導体チップは、第１の辺に沿って形成された第１の電極パッドと、前記第１の辺に対向する第２の辺に沿って形成された第２の電極パッドと、前記第２の電極パッドに沿って形成されると共に前記第１の電極パッドと電気的に接続された第３の電極パッドとが表面に形成されている。
そして、前記第１の半導体チップの裏面を前記ダイパッド上に固定する工程と、前記第１の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第１の半導体チップの表面に前記第２の半導体チップの裏面を固定する工程と、前記第２の半導体チップの前記第１、第２及び第３の電極パッドを露出させるように前記第２の半導体チップの表面にスペーサを固定する工程と、前記第３の半導体チップの裏面を前記スペーサ上に固定する工程と、前記第３の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第３の半導体チップの表面に前記第４の半導体チップの裏面を固定する工程とを有している。
更に、前記第１及び第２の半導体チップの前記各第３の電極パッド同士をワイヤにより接続し、前記第３及び第４の半導体チップの前記各第３の電極パッド同士をワイヤにより接続し、前記第２及び第４の半導体チップの前記各第１の電極パッドをワイヤにより前記第１の外部端子に接続し、前記第１及び第３の半導体チップの前記各第２の電極パッドをワイヤにより前記第２の外部端子に接続する工程と、前記第１、第２の外部端子の一部が露出するように、前記第１、第２、第３、第４の半導体チップ、前記ダイパッド、前記スペーサ及び前記第１、第２の外部端子を樹脂で封止する工程とを有している。
本発明の半導体装置及びその製造方法によれば、第２の半導体チップと第３の半導体チップの間にスペーサを入れたことで、第３の半導体チップをずらさずに、第２の半導体チップ上の第１の電極パッドを露出することが可能となる。ずらしとスペーサの両方を兼ね備えることで、半導体装置の平面積の増大を防ぎ、更に、厚みの増大も最小限に抑えられ、かつ、半導体チップの第１及び第２の辺の両端から接続を行うことが可能となる。
本発明の最良の実施形態の半導体装置では、同様の構成を有する第１、第２、第３、第４の半導体チップを有している。各半導体チップは、第１の辺に沿って形成された第１の電極パッドと、前記第１の辺に対向する第２の辺に沿って形成された第２の電極パッドと、前記第２の電極パッドに沿って形成されると共に前記第１の電極パッドと電気的に接続された第３の電極パッドとが表面に形成されている。前記第１の半導体チップは、ダイパッド上に配置されている。
前記第１の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第２の半導体チップが前記第１の半導体チップ上に配置され、前記第２の半導体チップの前記第１、第２及び第３の電極パッドを露出させるようにスペーサが配置されている。前記スペーサ上に前記第３の半導体チップが配置され、前記第３の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第４の半導体チップが前記第３の半導体チップ上に配置されている。
前記第１及び第２の半導体チップの前記各第３の電極パッド同士がワイヤで接続されると共に、前記第３及び第４の半導体チップの前記各第３の電極パッド同士がワイヤで接続され、前記第２及び第４の半導体チップの前記各第１の電極パッドがワイヤで外部端子に接続されると共に、前記第１及び第３の半導体チップの前記各第２の電極パッドがワイヤで外部端子に接続されている。そして、前記第１、第２、第３、第４の半導体チップ、前記ダイパッド、前記スペーサ及び前記外部端子が樹脂で封止され、前記外部端子の一部が露出している。
（実施例１の構造）
図１は、本発明の実施例１を示す半導体チップ積層型の半導体装置の概略の断面図である。
この半導体チップ積層型の半導体装置は、リードフレーム１０のチップ搭載用ダイパッド１１上においてこのダイパッド１１内に収まるように４段の第１、第２、第３、第４の半導体チップ２０−１〜２０−４が、中間に絶縁性のスペーサ３０を介在させてずらして積層され、全体が樹脂封止部材４０により封止されている。
リードフレーム１０のチップ搭載用のダイパッド１１は、図示しないフレーム本体から例えば２段階に落とした支持片により連結されて支持され、厚さ例えば１２５〜１５０μｍ程度のほぼ方形をしている。ダイパッド１１の第１の端部１１ａの近傍には、図示しない支持片によりフレーム本体に連結されて支持された複数の第１の外部端子１２が配置されると共に、第１の端部１１ａに対向する第２の端部１１ｂの近傍に、複数の第２の外部端子１３が配置されている。各外部端子１２，１３は、厚さ例えば１２５〜１５０μｍ程度のリード片からなり、この内側がインナリード部、外側がアウタリード部となっている。この各外部端子１２，１３の高さは、第３の半導体チップ２０−３の裏面の高さと第２の半導体チップ２０−２の表面の高さの間に設定されている。
ダイパッド１１上に搭載される各第１〜第４の半導体チップ２０−１〜２０−４は、シリコン等で形成された半導体メモリ等の集積回路チップであり、ほぼ同一外形寸法を有し、厚さが例えば２９０μｍ程度で、かつ、ダイパッド１１よりも小面積の方形をしている。各半導体チップ２０−１〜２０−４の表面において、対向する両端部の第１の辺２０−１ａ〜２０−４ａ及び第２の辺２０−１ｂ〜２０−４ｂの近傍には、外部引き出し電極である複数の電極パッドがそれぞれ埋設され、これらの電極パッドが半導体チップ表面の開口部から露出している。
ダイパッド１１上には、第１の半導体チップ２０−１の裏面が接着剤等により固定され、この第１の半導体チップ２０−１の表面に、横方向にずれた第２の半導体チップ２０−２の裏面が接着剤等により固定されている。更に、第２の半導体チップ２０−２の表面には、非導電性シリコン等の絶縁性のスペーサ３０を介して、第３の半導体チップ２０−３の裏面が接着剤等により固定され、この第３の半導体チップ２０−３の表面に、横方向にずれた第４の半導体チップ２０−４の裏面が接着剤等により固定されている。絶縁性のスペーサ３０は、厚さが例えば各半導体チップ２０−１〜２０−４の約半分（１５０μｍ）程度で、この各半導体チップ２０−１〜２０−４よりも小面積の例えば方形をしている。
ダイパッド１１、第１、第２の半導体チップ２０−１，２０−２、スペーサ３０、及び第３、第４の半導体チップ２０−３，２０−４の積層状態は、例えば、ダイパッド１１の表面の両端部１１ａ，１１ｂ内に収まるように、第１の半導体チップ２０−１が固定されている。第２の半導体チップ２０−２は、この端部である第１の辺２０−２ａが、第１の半導体チップ２０−１の端部である第１の辺２０−１ａから突出し、かつ、第１の半導体チップ２０−１の表面の第２の辺２０−１ｂの近傍の電極パッドが露出するように、この第１の半導体チップ２０−１の表面に固定されている。スペーサ３０は、第２の半導体チップ２０−２の表面の両辺２０−２ａ，２０−２ｂ近傍の電極パッドが露出するように、この第２の半導体チップ２０−２の表面に接着剤等で固定されている。第３の半導体チップ２０−３は、この端部である第１の辺２０−３ａが、第２の半導体チップ２０−１の端部である第１の辺２０−１ａに平面視（即ち、上面視）で重なるように、スペーサ３０上に接着剤等で固定されている。更に、第４の半導体チップ２０−４は、この端部である第１の辺２０−４ａが、ダイパッド１１の端部１１ａ内であって、第３の半導体チップ２０−３の端部である第１の辺２０−３ａから突出し、かつ、第３の半導体チップ２０−３の表面の第２の辺２０−３ｂの近傍の電極パッドが露出するように、この第３の半導体チップ２０−３の表面に固定されている。
例えば、第１の半導体チップ２０−１は、ワイヤ３１により、第２の半導体チップ２０−２及び第２の外部端子１３に接続され、第２の半導体チップ２０−２が、ワイヤ３１により、第１の外部端子１２に接続され、第３の半導体チップ２０−３が、ワイヤ３１により、第４の半導体チップ２０−４及び第２の外部端子１３に接続されている。
これらのダイパッド１１、第１〜第４の半導体チップ２０−１〜２０−４、スペーサ３０、ワイヤ３１、及び、外部端子１２，１３が樹脂封止部材４０により樹脂封止され、電極取り出しのために、外部端子１２，１３の一部であるアウタリード部分が露出されている。
図２（ａ）、（ｂ）は、図１中の半導体チップ（例えば、第１の半導体チップ２０−１）の概略の拡大構成図であり、図２（ａ）はその拡大平面図（上面図）、及び図２（ｂ）は図２（ａ）中のＡ１−Ａ２線拡大断面図である。
第１の半導体チップ２０−１は、ほぼ方形の半導体（例えば、シリコン）等の基板２１−１を有し、この基板２１−１内に、半導体メモリ等の集積回路からなる内部回路２２−１が形成されている。基板２１−１内の第１の辺２０−１ａ寄りには第１の入出力回路２３−１が、第２の辺２０−１ｂ寄りには第２の入出力回路２４−１が、それぞれ形成されている。入出力回路２３−１，２４−１は、外部からの入力電圧（例えば、５．０Ｖ）を内部電圧（例えば、３．３Ｖ）に変換する等のインタフェースを行う回路である。この内部回路２２−１及び入出力回路２３−１，２４−１上には、配線２５−１が形成され、この配線２５−１を介して内部回路２２−１と入出力回路２３−１，２４−１とが電気的に接続されている。
配線２５−１には、第１の辺２０−１ａに沿って外部接続用の複数の第１の電極パッド２６−１が形成され、これに対向する第２の辺２０−１ｂに沿って外部接続用の複数の第２の電極パッド２７−１が形成され、更に、複数の第１の電極パッド２６−１と複数の第２の電極パッド２７−２との間のこの複数の第２の電極パッド２７−１寄りにこれに沿って半導体チップ間接続用の複数の第３の電極パッド２８−１が形成されている。各電極パッド２６−１，２７−１，２８−１は、配線２５−１の端部を大きく形成したものである。複数の第１の電極パッド２６−１及び複数の第２の電極パッド２７−１は、外部に対して信号の入出力を行うパッドであり、各入出力回路２３−１，２４−１内に設けた図示しない保護素子に接続されて静電放電（ＥＳＤ）等の対策が施されている。
複数の第１の電極パッド２６−１は、配線２５−１を介して第１の入出力回路２３−１に電気的に接続され、この第１の入出力回路２３−１が配線２５−１を介して複数の第３の電極パッド２８−１中の所定のパッド２８−１ａに電気的に接続されている。複数の第３の電極パッド２８−１中の他のパッド２８−１ｂは、配線２５−１を介して第２の入出力回路２４−１に電気的に接続され、この第２の入出力回路２４−１が配線２５−１を介して複数の第２の電極パッド２７−１に電気的に接続されている。複数の第３の電極パッド２８−１ａには、複数の第１の電極パッド２６−１からの入力信号が第１の入出力回路２３−１を通して入力され、他の複数の第３の電極パッド２８−１ｂには、複数の第２の電極パッド２７−１からの入力信号が第２の入出力回路２４−１を通して入力される。
配線２５−１の上は、チップを保護するための絶縁膜２９−１により覆われている。各電極パッド２６−１，２７−１，２８−１は、絶縁膜２９−１の表面の開口部から露出している。
なお、図示しないが、他の第２、第３、第４の半導体チップ２０−２〜２０−４も第１の半導体チップ２０−１と同様に、基板２１−２〜２１−４、内部回路２２−２〜２２−４、第１の入出力回路２３−２〜２３−４、第２の入出力回路２４−２〜２４−４、配線２５−２〜２５−４、第１の電極パッド２６−２〜２６−４、第２の電極パッド２７−２〜２７−４、第３の電極パッド２８−２〜２８−４、及び、絶縁膜２９−２〜２９−４によりそれぞれ構成されている。
図３は、図１中の第１、第２の半導体チップ２０−１，２０−２の電気的接続状態を示す拡大平面図である。
第２の半導体チップ２０−２における複数の第１の電極パッド２６−２が、複数のワイヤ３１により、複数の第１の外部端子１２に電気的に接続され、複数の第３の電極パッド２８−２ａ，２８−２ｂが、複数のワイヤ３１により、下側の第１の半導体チップ２０−１における複数の第３の電極パッド２８−１ａ，２８−１ｂに電気的に接続され、複数の第２の電極パッド２７−１が、複数のワイヤ３１により、複数の第２の外部端子１３に電気的に接続されている。
上側の第２の半導体チップ２０−２と下側の第１の半導体チップ２０−１との信号の授受は、複数の第３の電極パッド２８−２，２８−１を介して行われる。第１の外部端子１２から上側の第１の電極パッド２６−２に入力された信号は、第１の入出力回路２３−２及び第３の電極パッド２８−２ａ，２８−１ａを介して、下側の第１の半導体チップ２０−１の内部回路２２−１へ入力され、所定の電気的処理が行われる。第２の外部端子１３から下側の第２の電極パッド２７−１に入力された信号は、第２の入出力回路２４−１及び第３の電極パッド２８−１ｂ，２８−２ｂを介して、上側の第２の半導体チップ２０−２の内部回路２２−２へ入力され、所定の電気的処理が行われる。第３の電極２８−１，２８−２を介して内部回路２８−１，２８−２へ入力される場合は、第２の入出力回路２４−１，２４−２を介しないで直接に入力される。よって、各半導体チップ２０−１，２０−２での消費電力は、各々入出力回路２４−１，２４−２を介して信号を入力する場合に比べて減少する。
なお、第３、第４の半導体チップ２０−３，２０−４の電気的接続状態及び動作は、図示しないが、第１、第２の半導体チップ２０−１，２０−２の電気的接続状態及び動作と同様である。
（実施例１の製造方法）
実施例１の半導体装置は、例えば、次のような製造工程により製造される。
予め、第１、第２、第３、第３の半導体チップ２０−１〜２０−４と、ダイパッド１１を２段階に落としたリードフレーム１０とを用意しておく。
先ず、ダイボンディング工程において、第１の半導体チップ２０−１の裏面を、接着剤等によりダイパッド１１上に固定する。第１の半導体チップ２０−１の第２及び第３の電極パッド２７−１，２８−１を露出させると共に、第２の半導体チップ２０−２の端部の第１の辺２０−２ａを突出するように、第１の半導体チップ２０−１の表面に、第２の半導体チップ２０−２の裏面を接着剤等により固定する。第２の半導体チップ２０−２の第１、第２及び第３の電極パッド２６−２，２７−２，２８−２を露出させるように、この第２の半導体チップ２０−２の表面に、スペーサ３０を接着剤等により固定する。
第２の半導体チップ２０−２の端部である第１の辺２０−２ａに対して、第３の半導体チップ２０−３の端部である第１の辺２０−３ａが、上面視で重なるように、この第３の半導体チップ２０−３の裏面を、非導電性シリコン等のスペーサ３０上に接着剤等で固定する。第３の半導体チップ２０−３の第２、第３の電極パッド２７−３，２８−３を露出させると共に、第４の半導体チップ２０−４の端部である第１の辺２−４ａを、ダイパッド１１の端部１１ａよりも内側に配置し、かつ、第３の半導体チップ２０−３の端部である第１の辺２０−３ａから突出するように、第３の半導体チップ２０−３の表面に、この第４の半導体チップ２０−４の裏面を接着剤等で固定する。
次に、ワイヤボンディング工程において、第１の半導体チップ２０−１の第３の電極２８−１と第２の半導体チップ２０−２の第３の電極２８−２とを、ワイヤ３１により接続し、第３の半導体チップ２０−３の第３の電極パッド２８−３と第４の半導体チップ２０−４の第３の電極パッド２８−４とを、ワイヤ３１により接続する。更に、第２の半導体チップ２０−２の第１の電極パッド２６−１と第４の半導体チップ２０−４の第１の電極パッド２６−４とを、ワイヤ３１により第１の外部端子１２のインナリード部に接続し、第１の半導体チップ２０−１の第２の電極パッド２７−１と第３の半導体チップ２０−３の第２の電極パッド２７−３とを、ワイヤ３１により第２の外部端子１３のインナリード部に接続する。
樹脂封止工程において、半導体チップ２０−１〜２０−４が搭載されたリードフレーム１０を金型にセットし、トランスファモールディング法等により、溶融した樹脂を金型に注入し、外部端子１２，１３のアウタリード部を露出させた状態で、ダイパッド１１、半導体チップ２０−１〜２０−４、スペーサ３０、ワイヤ３１、及び外部端子１２，１３のインナリード部を樹脂で封止し、樹脂封止部材４０を形成する。
その後、樹脂封止部材４０で封止されたリードフレーム１０を金型から取り出し、樹脂封止部材４０のばりや、リードフレーム１０の連結部等の余分な箇所を切断し、外部端子１２，１３における露出したアウタリード部の先端を折り曲げ加工等すれば、製造工程が終了する。
（実施例１の効果）
本実施例１では、次の（１）〜（５）のような効果がある。
（１） 第２の半導体チップ２０−２と第３の半導体チップ２０−３の間にスペーサ３０を入れたことで、第３の半導体チップ２０−３をずらさずに、第２の半導体チップ２０−２上の第１の電極パッド２６−１を露出することが可能となる。ずらしとスペーサ３０の両方を兼ね備えることで、半導体装置の平面積の増大を防ぎ、更に、厚みの増大も最小限に抑えられ、かつ、半導体チップ２０−１〜２０−４の第１の辺２０−１ａ〜２０−４ａ及び第２の辺２０−１ｂ〜２０−４ｂの両端から接続を行うことが可能となる。
（２） 上側の半導体チップ２０−２，２０−４と下側の半導体チップ２０−１，２０−３との信号の授受は、複数の第３の電極パッド２８−１〜２８−４を介して行われる。第３の電極パッド２８−１〜２８−４を介して内部回路２２−１〜２２−４へ入力される場合は、第２の入出力回路２４−１〜２４−４を介しないで直接に入力される。そのため、各半導体チップ２０−１〜２０−４での消費電力は、各々入出力回路２４−１〜２４−４を介して信号を入力する場合に比べて減少する。
（３） 半導体チップ２０−１〜２０−４と同様の材質のスペーサ３０を使用すれば、樹脂封止後の熱の応力が均一になり、半導体装置の歩留まりの向上が期待できる。
（４） 第２及び第３の半導体チップ２０−２，２０−３の端部である第１の辺２０−２ａ，２０−３ａを重なるように配置することで、第３の半導体チップ２０−３の積層のバランスを保つことが可能となり、機械的強度を向上できる。
（５） 第４の半導体チップ２０−４の端部である第１の辺２０−４ａからダイパッド３０の端部１１ａを突出させることで、第３の半導体チップ２０−３の端部である第１の辺２０−３ａから突出している第４の半導体チップ２０−４の端部である第１の辺２０−４ａに掛かる応力を低減することが可能となり、機械的強度を向上できる。
図４は、本発明の実施例２を示す半導体チップ積層型の半導体装置の概略の断面図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
本実施例２の半導体チップ積層型の半導体装置が実施例１の半導体装置と異なる点は、スペーサ３０の厚さが、外部端子１２，１３の厚さとほぼ同じで、スペーサ３０と外部端子１２，１３の配置される位置がほぼ同じであり、第１の半導体チップ２０−１の端部である第１の辺２０−１ａと第３の半導体チップ２０−３の端部である第１の辺２０−３ａとが、上面視で重なるように固定され、更に、第２の半導体チップ２０−２の端部である第１の辺２０−２ａと第４の半導体チップ２０−４の端部である第１の辺２０−４ａとが、上面視で重なるように固定されていることである。その他の構造及び製造方法は、実施例１と同様である。
本実施例２では、実施例１の効果（１）、（２）、（３）、（５）と同様の効果があり、更に、次の（６）、（７）のような効果もある。
（６） スペーサ３０と外部端子１２，１３の厚さがほぼ同じ、スペーサ３０と外部端子１２，１３の配置される位置がほぼ同じであるので、半導体チップ２０−１〜２０−４が、半導体装置のほぼ中央に配置されることになり、樹脂封止持の溶融樹脂の流れを均一にすることが可能となる。
（７） 第１及び第３の半導体チップ２０−１，２０−３の端部である第１の辺２０−１ａ，２０−３ａを重なるように配置し、第２及び第４の半導体チップ２０−２，２０−４の端部である第１の辺２０−２ａ，２０−４ａを重なるように配置しているので、半導体装置の平面積を最小にすることが可能となる。
図５（ａ）、（ｂ）は、本発明の実施例３を示す半導体チップ積層型の半導体装置の概略の構成図であり、同図（ａ）は全体の断面図、及び同図（ｂ）はダイパッド部分の平面図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
本実施例３の半導体チップ積層型の半導体装置が実施例１の半導体装置と異なる点は、第１の外部端子１２から内側の距離Ｌの位置と、第２の外部端子１３から内側の距離Ｌの位置との間に、ダイパッド１１を配置したことと、このダイパッド１１において半導体チップ２０−１，２０−２，・・・の重なる領域に、複数のスリット状の貫通孔１４を設けたことである。なお、貫通孔１４の形状は、方形、円形、三角形、星形等の種々の形状を採用できる。その他の構造及び製造方法は、実施例１と同様である。
本実施例３では、実施例１の効果に加え、ダイパッド１１において半導体チップ２０−１，２０−２，・・・の重なる領域に貫通孔１４を設けたので、次のような効果がある。
半導体装置の実装時等において、熱膨張により応力が発生する。図５に示すように、ダイパッド１１の端部１１ａから、第４の半導体チップ２０−４の端部である第１の辺２０−４ａが突出している場合は、この突出部にその応力が集中する傾向にある。しかし、ダイパッド１１に貫通孔１４を設けると、この貫通孔１４の近傍に応力が集中する。ダイパッド１１に貫通孔１４を設けた場合も、設けない場合も、半導体装置全体に発生する応力は変わらないが、貫通孔１４を設けると、その応力発生箇所を貫通孔１４の近傍に集中させることができる。なお、複数枚の半導体チップ２０−１，２０−２，・・・が積層される部分（即ち、重なる領域）に貫通孔１４を設けることで、複数枚の半導体チップ２０−１，２０−２，・・・に対して応力が掛かるので、貫通孔１４の近傍に応力が集中しても、１枚に掛かる応力を小さく抑えることが可能となり、半導体チップ２０−１，２０−２，・・・が割れる虞はない。このように、貫通孔１４を設けることにより、ダイパッド１１の端部１１ａから、第４の半導体チップ２０−４の端部である第１の辺２０−４ａを突出させても、この突出部に掛かる応力の集中による破壊等を防止でき、実施例１とほぼ同様の効果が得られる。
このような貫通孔１４は、実施例２のダイパッド１１に設けても、同様の作用、効果が得られる。
又、本実施例３では、第１の外部端子１２から距離Ｌの内側と、第２の外部端子１３から距離Ｌの内側との中央に、ダイパッド１１を配置しているので、均等構造によって機械的強度を向上できる。
なお、本発明は、上記実施例１〜３に限定されず、種々の変形が可能である。例えば、リードフレーム１０、半導体チップ２０−１〜２０−４、スペーサ３０等の形状、寸法、構造、材質、製造方法等は種々の変更が可能である。
本発明の実施例１を示す半導体チップ積層型の半導体装置の概略の断面図である。 図１中の半導体チップ２０−１の概略の拡大構成図である。 図１中の第１、第２の半導体チップ２０−１，２０−２の電気的接続状態を示す拡大平面図である。 本発明の実施例２を示す半導体チップ積層型の半導体装置の概略の断面図である。 本発明の実施例３を示す半導体チップ積層型の半導体装置の概略の構成図である。
符号の説明
１０ リードフレーム
１１ ダイパッド
１１ａ，１１ｂ 端部
１２，１３ 外部端子
１４ 貫通孔
２０−１〜２０−４ 半導体チップ
２０−１ａ，２０−１ｂ〜２０−１ｂ，２０−４ｂ 辺
２２−１〜２２−４ 内部回路
２３−１〜２３−４，２４−１〜２４−４ 入出力回路
２５−１〜２５−４ 配線
２６−１〜２６−４，２７−１〜２７−４，２８−１〜２８−４ 電極パッド
３０ スペーサ
３１ ワイヤ
４０ 樹脂封止部材

Claims (19)

  1. 第１の辺に沿って形成された第１の電極パッドと、前記第１の辺に対向する第２の辺に沿って形成された第２の電極パッドと、前記第２の電極パッドに沿って形成されると共に前記第１の電極パッドと電気的に接続された第３の電極パッドとが表面に形成された第１の半導体チップと、
    前記第１の半導体チップと同様の構成を有する第２、第３、第４の半導体チップとを有し、ダイパッド上に前記第１の半導体チップが配置され、
    前記第１の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第２の半導体チップが前記第１の半導体チップ上に配置され、
    前記第２の半導体チップの前記第１、第２及び第３の電極パッドを露出させるようにスペーサが配置され、
    前記スペーサ上に前記第３の半導体チップが配置され、
    前記第３の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第４の半導体チップが前記第３の半導体チップ上に配置され、
    前記第１及び第２の半導体チップの前記各第３の電極パッド同士が電気的に接続されると共に、前記第３及び第４の半導体チップの前記各第３の電極パッド同士が電気的に接続され、前記第２及び第４の半導体チップの前記各第１の電極パッドが外部端子に電気的に接続されると共に、前記第１及び第３の半導体チップの前記各第２の電極パッドが外部端子に電気的に接続され、
    前記第１、第２、第３、第４の半導体チップ、前記ダイパッド、前記スペーサ及び前記外部端子が樹脂で封止され、前記外部端子の一部が露出されたことを特徴とする半導体装置。
  2. 前記第１、第２、第３、第４の半導体チップにはそれぞれ、内部回路、第１の入出力回路、及び第２の入出力回路が設けられ、
    前記第１の電極パッドは、前記第１の入出力回路に接続され、外部に対して信号の入出力を行う複数のパッドにより構成され、
    前記第２の電極パッドは、前記第２の入出力回路に接続され、外部に対して信号の入出力を行う複数のパッドにより構成され、
    前記第３の電極パッドは、前記内部回路に接続されると共に前記第１の入出力回路を介して前記第１の電極パッドに接続され、他の前記半導体チップとの間で信号の授受を行うパッドと、前記内部回路に接続されると共に前記第２の入出力回路を介して前記第２の電極パッドに接続され、他の前記半導体チップとの間で信号の授受を行うパッドとにより構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記スペーサは、非導電性シリコンで形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記スペーサの厚さは、前記外部端子の厚さとほぼ同じであることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記樹脂封止される前記外部端子の高さは、前記第３の半導体チップの裏面の高さと前記第２の半導体チップの表面の高さの間であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第１の半導体チップの端部と前記第３の半導体チップの端部とが、上面視で重なるように配置され、かつ前記第２の半導体チップの端部と前記第４の半導体チップの端部とが、上面視で重なるように配置されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記第２の半導体チップの端部と前記第３の半導体チップの端部とが、上面視で重なるように配置されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  8. 前記第４の半導体チップの端部から前記ダイパッドの端部が突出していることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記ダイパッドには貫通孔が設けられていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第１及び第２の半導体チップの前記各第３の電極パッド同士がワイヤにより接続されると共に、前記第３及び第４の半導体チップの前記各第３の電極パッド同士がワイヤにより接続され、前記第２及び第４の半導体チップの前記各第１の電極パッドがワイヤにより前記外部端子に接続されると共に、前記第１及び第３の半導体チップの前記各第２の電極パッドがワイヤにより他の前記外部端子に接続されていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  11. 第１の辺に沿って形成された第１の電極パッドと、前記第１の辺に対向する第２の辺に沿って形成された第２の電極パッドと、前記第２の電極パッドに沿って形成されると共に前記第１の電極パッドと電気的に接続された第３の電極パッドとが表面に形成された第１の半導体チップと、
    前記第１の半導体チップと同様の構成を有する第２、第３及び第４の半導体チップと、 ダイパッド及びこの近傍に配置された第１及び第２の外部端子とを有する半導体装置の製造方法であって、
    前記第１の半導体チップの裏面を前記ダイパッド上に固定する工程と、
    前記第１の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第１の半導体チップの表面に前記第２の半導体チップの裏面を固定する工程と、
    前記第２の半導体チップの前記第１、第２及び第３の電極パッドを露出させるように前記第２の半導体チップの表面にスペーサを固定する工程と、
    前記第３の半導体チップの裏面を前記スペーサ上に固定する工程と、
    前記第３の半導体チップの前記第２及び第３の電極パッドを露出させると共に、端部を突出するように前記第３の半導体チップの表面に前記第４の半導体チップの裏面を固定する工程と、
    前記第１及び第２の半導体チップの前記各第３の電極パッド同士をワイヤにより接続し、前記第３及び第４の半導体チップの前記各第３の電極パッド同士をワイヤにより接続し、前記第２及び第４の半導体チップの前記各第１の電極パッドをワイヤにより前記第１の外部端子に接続し、前記第１及び第３の半導体チップの前記各第２の電極パッドをワイヤにより前記第２の外部端子に接続する工程と、
    前記第１、第２の外部端子の一部が露出するように、前記第１、第２、第３、第４の半導体チップ、前記ダイパッド、前記スペーサ及び前記第１、第２の外部端子を樹脂で封止する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 前記第１、第２、第３、第４の半導体チップにはそれぞれ、内部回路、第１の入出力回路、及び第２の入出力回路が設けられ、
    前記第１の電極パッドは、前記第１の入出力回路に接続され、外部に対して信号の入出力を行う複数のパッドにより構成され、
    前記第２の電極パッドは、前記第２の入出力回路に接続され、外部に対して信号の入出力を行う複数のパッドにより構成され、
    前記第３の電極パッドは、前記内部回路に接続されると共に前記第１の入出力回路を介して前記第１の電極パッドに接続され、他の前記半導体チップとの間で信号の授受を行うパッドと、前記内部回路に接続されると共に前記第２の入出力回路を介して前記第２の電極パッドに接続され、他の前記半導体チップとの間で信号の授受を行うパッドとにより構成されていることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記第３の半導体チップを固定する工程では、前記第１の半導体チップの端部に対して前記第３の半導体チップの端部が、上面視で重なるように前記第２の半導体チップ上に固定し、
    前記第４の半導体チップを固定する工程では、前記第２の半導体チップの端部に対して前記第４の半導体チップの端部が、上面視で重なるように前記第３の半導体チップ上に固定することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記第３の半導体チップを固定する工程では、前記第２の半導体チップの端部に対して前記第３の半導体チップの端部が、上面視で重なるように前記第２の半導体チップ上に固定することを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
  15. 前記第４の半導体チップを固定する工程では、前記第４の半導体チップの端部から前記ダイパッドの端部が突出するように、前記第４の半導体チップを前記第３の半導体チップ上に固定することを特徴とする請求項１１〜１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記スペーサは、非導電性シリコンで形成されていることを特徴とする請求項１１〜１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記スペーサの厚さは、前記第１、第２の外部端子の厚さとほぼ同じであることを特徴とする請求項１１〜１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記樹脂封止される前記第１、第２の外部端子の高さは、前記第３の半導体チップの裏面の高さと前記第２の半導体チップの表面の高さの間であることを特徴とする請求項１１〜１７のいずれか１項に記載の半導体装置の製造方法。
  19. 前記ダイパッドには貫通孔が設けられていることを特徴とする請求項１１〜１８のいずれか１項に記載の半導体装置の製造方法。
JP2005135438A 2005-05-06 2005-05-06 半導体装置及びその製造方法 Active JP4674113B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005135438A JP4674113B2 (ja) 2005-05-06 2005-05-06 半導体装置及びその製造方法
CNB2006100680509A CN100524739C (zh) 2005-05-06 2006-03-24 半导体器件及其制造方法
KR1020060026998A KR101247389B1 (ko) 2005-05-06 2006-03-24 반도체 장치 및 그 제조 방법
US11/415,067 US7342309B2 (en) 2005-05-06 2006-05-02 Semiconductor device and fabrication method thereof
US12/007,319 US7432128B2 (en) 2005-05-06 2008-01-09 Method of making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135438A JP4674113B2 (ja) 2005-05-06 2005-05-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006313798A true JP2006313798A (ja) 2006-11-16
JP4674113B2 JP4674113B2 (ja) 2011-04-20

Family

ID=37297792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135438A Active JP4674113B2 (ja) 2005-05-06 2005-05-06 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US7342309B2 (ja)
JP (1) JP4674113B2 (ja)
KR (1) KR101247389B1 (ja)
CN (1) CN100524739C (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
JP2009099922A (ja) * 2007-10-16 2009-05-07 Hynix Semiconductor Inc 積層半導体パッケージ及びこれの製造方法
JP2009147134A (ja) * 2007-12-14 2009-07-02 Renesas Technology Corp 半導体装置
JP2009158738A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009194294A (ja) * 2008-02-18 2009-08-27 Toshiba Corp 積層型半導体装置
JP2010232702A (ja) * 2010-07-20 2010-10-14 Toshiba Corp 積層型半導体装置
US7911045B2 (en) 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
US7952183B2 (en) 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
CN100411170C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 多芯片堆栈结构
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
JP4489094B2 (ja) * 2007-04-27 2010-06-23 株式会社東芝 半導体パッケージ
US8198713B2 (en) 2007-07-13 2012-06-12 Infineon Technologies Ag Semiconductor wafer structure
JP2009032013A (ja) * 2007-07-26 2009-02-12 Toshiba Corp 半導体装置及びその製造方法
US8946878B2 (en) * 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
US8269341B2 (en) * 2008-11-21 2012-09-18 Infineon Technologies Ag Cooling structures and methods
JP5160396B2 (ja) * 2008-12-18 2013-03-13 株式会社日立製作所 半導体装置
KR101219484B1 (ko) 2011-01-24 2013-01-11 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
JP5973456B2 (ja) * 2011-10-20 2016-08-23 パナソニック株式会社 半導体装置
WO2013155681A1 (en) * 2012-04-18 2013-10-24 Sandisk Semiconductor (Shanghai) Co., Ltd. Slope die stack
JP5755186B2 (ja) * 2012-06-25 2015-07-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
CN104409448A (zh) * 2014-11-21 2015-03-11 三星半导体(中国)研究开发有限公司 半导体封装及其制造方法
CN105810670A (zh) * 2014-12-31 2016-07-27 北京兆易创新科技股份有限公司 一种存储器芯片叠封装置和方法
US11171114B2 (en) * 2015-12-02 2021-11-09 Intel Corporation Die stack with cascade and vertical connections
US9966363B1 (en) * 2017-02-03 2018-05-08 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217383A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2005136299A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体チップ及び半導体装置
JP2005191213A (ja) * 2003-12-25 2005-07-14 Oki Electric Ind Co Ltd 半導体チップパッケージ及びマルチチップパッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871041B2 (ja) * 1990-09-06 1999-03-17 三菱電機株式会社 半導体装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP3643706B2 (ja) 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217383A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2001298150A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置及びその製造方法
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2005136299A (ja) * 2003-10-31 2005-05-26 Oki Electric Ind Co Ltd 半導体チップ及び半導体装置
JP2005191213A (ja) * 2003-12-25 2005-07-14 Oki Electric Ind Co Ltd 半導体チップパッケージ及びマルチチップパッケージ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
US8242607B2 (en) 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
KR101485972B1 (ko) * 2006-12-20 2015-01-23 스태츠 칩팩 엘티디 옵셋 적층된 다이를 구비한 집적회로 패키지 시스템
US7911045B2 (en) 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
JP2009099922A (ja) * 2007-10-16 2009-05-07 Hynix Semiconductor Inc 積層半導体パッケージ及びこれの製造方法
US7952183B2 (en) 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
JP2009147134A (ja) * 2007-12-14 2009-07-02 Renesas Technology Corp 半導体装置
TWI459535B (zh) * 2007-12-14 2014-11-01 Renesas Electronics Corp Semiconductor device
JP2009158738A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009194294A (ja) * 2008-02-18 2009-08-27 Toshiba Corp 積層型半導体装置
JP2010232702A (ja) * 2010-07-20 2010-10-14 Toshiba Corp 積層型半導体装置

Also Published As

Publication number Publication date
JP4674113B2 (ja) 2011-04-20
KR101247389B1 (ko) 2013-03-25
CN1858907A (zh) 2006-11-08
US20080138933A1 (en) 2008-06-12
US7432128B2 (en) 2008-10-07
KR20060115583A (ko) 2006-11-09
US20060249839A1 (en) 2006-11-09
US7342309B2 (en) 2008-03-11
CN100524739C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP4674113B2 (ja) 半導体装置及びその製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US10431527B2 (en) Semiconductor device with island and associated leads
US20090127682A1 (en) Chip package structure and method of fabricating the same
TWI459535B (zh) Semiconductor device
JP2008205143A (ja) 半導体装置とそれを用いた半導体モジュール
EP2816590A2 (en) Semiconductor device with anchor means for the sealing resin
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
JP3415509B2 (ja) 半導体装置
US7332803B2 (en) Circuit device
JPH0936297A (ja) 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム
JP4435074B2 (ja) 半導体装置およびその製造方法
JP4455158B2 (ja) 半導体装置
JP2642074B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JP4764196B2 (ja) 半導体装置の製造方法
JP2000124392A (ja) 半導体装置
JPH09181248A (ja) 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法
JP2010103436A (ja) リードフレーム及び半導体装置
JPH0637234A (ja) 半導体装置
JP2005303185A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

R150 Certificate of patent or registration of utility model

Ref document number: 4674113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250