CN1858907A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1858907A
CN1858907A CNA2006100680509A CN200610068050A CN1858907A CN 1858907 A CN1858907 A CN 1858907A CN A2006100680509 A CNA2006100680509 A CN A2006100680509A CN 200610068050 A CN200610068050 A CN 200610068050A CN 1858907 A CN1858907 A CN 1858907A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
electrode pad
pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100680509A
Other languages
English (en)
Other versions
CN100524739C (zh
Inventor
吉田裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1858907A publication Critical patent/CN1858907A/zh
Application granted granted Critical
Publication of CN100524739C publication Critical patent/CN100524739C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D9/00—Removing sheet piles bulkheads, piles, mould-pipes or other moulds or parts thereof
    • E02D9/02—Removing sheet piles bulkheads, piles, mould-pipes or other moulds or parts thereof by withdrawing
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
    • E02F3/36—Component parts
    • E02F3/3604—Devices to connect tools to arms, booms or the like
    • E02F3/3677—Devices to connect tools to arms, booms or the like allowing movement, e.g. rotation or translation, of the tool around or along another axis as the movement implied by the boom or arms, e.g. for tilting buckets
    • E02F3/3681—Rotators
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/96—Dredgers; Soil-shifting machines mechanically-driven with arrangements for alternate or simultaneous use of different digging elements
    • E02F3/963—Arrangements on backhoes for alternate use of different tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明谋求半导体芯片叠层型半导体器件中纵横尺寸的小型化。在引线框架(10)的芯片搭载用芯片焊盘(11)上错开地叠层了第1、第2、第3、第4这4层半导体芯片(20－1～20－4)，中间插入了绝缘性垫片(30)，而且都容纳在该芯片焊盘(11)内，整体由树脂密封部件(40)密封。上侧的半导体芯片(20－2、20－4)与下侧的半导体芯片(20－1、20－3)之间的信号的收发通过由引线(31)连接的多个电极焊盘进行。第2及第3半导体芯片(20－2、20－3)端部的第1边(20－2a、20－3a)重合设置。

Description

半导体器件及其制造方法
技术领域
本发明涉及叠层了多个半导体芯片的半导体芯片叠层型半导体器件及其制造方法。
背景技术
以往，半导体存储器等半导体器件中，为了实现存储器的大容量化和多功能化等，通常使用叠层了多个半导体芯片的半导体芯片叠层型(多芯片封装)的半导体器件，如下述文献中所记述的半导体器件。
[专利文献1]特开平4-116859号公报
[专利文献2]特开2000-58743号公报
专利文献1的图2中，记载了一种半导体器件的技术，即，将半导体存储器用的第1、第2半导体芯片错开地叠层在引线框架的芯片焊盘上。该半导体器件中，第1半导体芯片固定在芯片焊盘上，为了避开设置在该第1半导体芯片表面端部的电极焊盘，将第2半导体芯片错开地固定在第1半导体芯片上。第1、第2半导体芯片表面的电极焊盘由引线(金属细线)连接到引线框架的外部端子上，用树脂将这些全部密封。
专利文献2的图的图1中，记载了半导体芯片叠层型半导体器件的技术，即，在用于叠层的大致同一尺寸的第1及第2半导体芯片间插入绝缘垫片，由此，能够与隐藏在第2半导体芯片下的第1半导体芯片表面的电极焊盘进行引线键合(引线连接)。
发明内容
[发明要解决的问题]
为了与半导体存储器的大容量化等需求对应，实现已有的半导体芯片中的大容量化等，必须进行多芯片的封装，必要时不只2个，需要叠层3个、4个及其以上数量的半导体芯片。
但是，如专利文献1所述的半导体器件，将多个半导体芯片呈阶梯状错开叠层时，封装的横幅变大。
另外，如专利文献2所记载的半导体器件，在各半导体芯片间插入绝缘垫片后叠层多个半导体芯片时，封装的高度(厚度)变大。
本发明解决了上述以往技术的问题，提供即使增加了半导体芯片的叠层数，也能够使半导体器件纵横尺寸小型化的半导体器件及其制造方法。
[解决问题的方法]
本发明的半导体器件中具有结构相同的第1、第2、第3、第4半导体芯片。各半导体芯片表面上形成：沿着第1边形成的第1电极焊盘，沿着与上述第1边相对的第2边形成的第2电极焊盘，沿着上述第2电极焊盘形成且与上述第1电极焊盘电连接的第3电极焊盘。上述第1半导体芯片设置在芯片焊盘上。
在上述第1半导体芯片上设置有上述第2半导体芯片，露出上述第1半导体芯片的上述第2及第3电极焊盘，并且突出端部；设置有垫片，露出上述第2半导体芯片的上述第1、第2及第3电极焊盘；在上述垫片上设置有上述第3半导体芯片；在上述第3半导体芯片上设置有上述第4半导体芯片，露出上述第3半导体芯片的上述第2及第3电极焊盘，并且突出端部。
上述第1及第2半导体芯片的上述各第3电极焊盘之间电连接，并且上述第3及第4半导体芯片的上述各第3电极焊盘之间电连接，上述第2及第4半导体芯片的上述各第1电极焊盘与外部端子电连接，并且上述第1及第3半导体芯片的上述各第2电极焊盘与外部端子电连接。用树脂密封上述第1、第2、第3、第4半导体芯片、上述芯片焊盘、上述垫片及上述外部端子，露出上述外部端子的一部分。
本发明的半导体器件的制造方法是具有结构相同的第1、第2、第3、第4半导体芯片、芯片焊盘及设施在其附近的第1及第2外部端子的半导体器件的制造方法。上述各半导体芯片表面上形成：沿着第1边形成的第1电极焊盘，沿着与上述第1边相对的第2边形成的第2电极焊盘，沿着上述第2电极焊盘形成且与上述第1电极焊盘电连接的第3电极焊盘。
该制造方法包括：将上述第1半导体芯片的背面固定在上述芯片焊盘上的工序；将上述第2半导体芯片的背面固定在上述第1半导体芯片表面上、露出上述第1半导体芯片的上述第2及第3电极焊盘并突出端部的工序；将垫片固定在上述第2半导体芯片的表面上、露出上述第2半导体芯片的上述第1、第2及第3电极焊盘的工序；将上述第3半导体芯片的背面固定在上述垫片上的工序；将上述第4半导体芯片的背面固定在上述第3半导体芯片的表面上、露出上述第3半导体芯片的上述第2及第3电极焊盘并突出端部的工序。
还包括：用引线连接上述第1及第2半导体芯片的上述各第3电极焊盘、用引线连接上述第3及第4半导体芯片的上述各第3电极焊盘、用引线将上述第2及第4半导体芯片的上述各第1电极焊盘与上述第1外部端子连接、用引线将上述第1及第3半导体芯片的上述各第2电极焊盘与上述第2外部端子连接的工序；用树脂密封上述第1、第2、第3、第4半导体芯片、上述芯片焊盘、上述垫片及上述第1、第2外部端子并露出上述第1、第2外部端子一部分的工序。
[发明效果]
根据本发明的半导体器件及其制造方法，通过在第2半导体芯片和第3半导体芯片之间插入垫片，不错开第3半导体芯片就能露出第2半导体芯片上的第1电极焊盘。错开和垫片这两种方法都使用，能够防止半导体器件的平面面积增大，而且能将厚度控制在最小限度，还能与半导体芯片的第1及第2边的两端连接。
附图说明
[图1]是表示本发明实施例1的半导体芯片叠层型半导体器件的概略剖面图。
[图2]是图1中半导体芯片20-1的概略扩大结构图。
[图3]是表示图1中第1、第2半导体芯片20-1、20-2的电连接状态的扩大平面图。
[图4]是表示本发明实施例2的半导体芯片叠层型半导体器件的概略剖面图。
[图5]是表示本发明实施例3的半导体芯片叠层型半导体器件的概略结构图。
具体实施方式
本发明的具体实施方式的半导体器件中，具有结构相同的第1、第2、第3、第4半导体芯片。各半导体芯片表面上形成：沿着第1边形成的第1电极焊盘，沿着与上述第1边相对的第2边形成的第2电极焊盘，沿着上述第2电极焊盘形成且与上述第1电极焊盘电连接的第3电极焊盘。上述第1半导体芯片设置在芯片焊盘上。
在上述第1半导体芯片上设置上述第2半导体芯片，露出上述第1半导体芯片的上述第2及第3电极焊盘，并且突出端部；设置垫片，露出上述第2半导体芯片的上述第1、第2及第3电极焊盘；在上述垫片上设置上述第3半导体芯片；在上述第3半导体芯片上设置上述第4半导体芯片，露出上述第3半导体芯片的上述第2及第3电极焊盘，并且突出端部。
上述第1及第2半导体芯片的上述各第3电极焊盘之间由引线电连接，并且上述第3及第4半导体芯片的上述各第3电极焊盘之间由引线电连接，上述第2及第4半导体芯片的上述各第1电极焊盘由引线与外部端子电连接，并且上述第1及第3半导体芯片的上述各第2电极焊盘由引线与外部端子电连接。用树脂密封上述第1、第2、第3、第4半导体芯片、上述芯片焊盘、上述垫片及上述外部端子，露出上述外部端子的一部分。
[实施例1]
(实施例1的结构)
图1为表示本发明实施例1的半导体芯片叠层型半导体器件的概略剖面图。
该半导体芯片叠层型半导体器件中，在引线框架10的芯片搭载用芯片焊盘11上错开地叠层了第1、第2、第3、第4这4层半导体芯片20-1～20-4，中间插入了绝缘性垫片30，而且都容纳在该芯片焊盘11内，整体由树脂密封部件40密封。
引线框架10的芯片搭载用芯片焊盘11与例如比未图示的框架主体低两个芯片厚度的支撑片连接而被支撑，是厚度例如为125～150μm左右的大致方形。芯片焊盘11的第1端部11a的附近设置了多个第1外部端子12，由未图示的支撑片连接而支撑在框架主体上。与第1端部11a相对的第2端部11b的附近设置了多个第2外部端子13。各外部端子12、13由厚度例如为125～150μm左右的引线片构成，其内侧为内部引线部，外部为外部引线部。各外部端子12、13的高度设定为第3半导体芯片20-3背面的高度与第2半导体芯片20-2表面的高度之间。
搭载在芯片焊盘11上的各第1～第4半导体芯片20-1～20-4为由硅等形成的半导体存储器等集成电路芯片，具有大致相同的外形尺寸，是厚度例如为290μm左右且比芯片焊盘11面积小的方形。各半导体芯片20-1～20-4的表面上，在相对的两端的第1边20-1a～20-4a及第2边20-1b～20-4b附近分别埋设了作为外部引出电极的多个电极焊盘，这些电极焊盘从半导体芯片表面的开口部露出。
第1半导体芯片20-1的背面由粘合剂固定在芯片焊盘11上，在横向错开的第2半导体芯片20-2的背面由粘合剂等固定在上述第1半导体芯片20-1的表面上。第3半导体芯片20-3的背面隔着非导电性硅等绝缘性垫片30由粘合剂等固定在第2半导体芯片20-2表面上，在横向错的第4半导体芯片20-4的背面由粘合剂等固定在上述第3半导体芯片20-3的表面上。绝缘性垫片30是厚度例如为各半导体芯片20-1～20-4的一半(150μm)左右且面积比各半导体芯片20-1～20-4小的如方形。
芯片焊盘11、第1、第2半导体芯片20-1、20-2、垫片30及第3、第4半导体芯片20-3、20-4的叠层状态是，例如，以容纳在芯片焊盘11表面的两端部11a、11b内的方式，固定第1半导体芯片20-1。以作为其端部的第1边20-2a从作为第1半导体芯片20-1的端部的第1边20-1a突出来，而且露出第1半导体芯片20-1表面的第2边20-1b附近的电极焊盘的方式，将第2半导体芯片20-2固定在该第1半导体芯片20-1表面上。垫片30以露出第2半导体芯片20-2表面的两边20-2a、20-2b附近的电极焊盘的方式由粘合剂等固定在该第2半导体芯片20-2的表面上。第3半导体芯片20-3以作为其端部的第1边20-3a平面上看(即俯视)时与作为第2半导体芯片20-1端部的第1边20-1a重合的方式由粘合剂等固定在垫片30上。第4半导体芯片20-4以作为其端部的第1边20-4a在芯片焊盘11的端部11a以内，且从作为第3半导体芯片20-3端部的第1边20-3a突出，且露出第3半导体芯片20-3表面的第2边20-3b附近的电极焊盘的方式，固定在该第3半导体芯片20-3的表面上。
例如，第1半导体芯片20-1由引线31与第2半导体芯片20-2及第2外部端子13连接，第2半导体芯片20-2由引线31与第1外部端子12连接，第3半导体芯片20-3由引线31与第4半导体芯片20-4及第2外部端子13连接。
这些芯片焊盘11、第1～第4半导体芯片20-1～20-4、垫片30、引线31以及外部端子12、13由树脂密封部件40密封，为了取出电极，露出作为外部端子12、13一部分的外部引线部分。
图2(a)、(b)为图1中半导体芯片(如第1半导体芯片20-1)的概略扩大结构图，图2(a)是其扩大平面图(俯视图)，图2(b)为图2(a)中A1-A2线扩大剖面图。
第1半导体芯片20-1具有大致方形的半导体(如硅)等衬底21-1，该衬底21-1内形成由半导体存储器等集成电路构成的内部电路22-1。衬底21-1内的第1边20-1a附近和第2边20-1b附近分别形成第1输入输出电路23-1和第2输入输出电路24-1。输入输出电路23-1、24-1是将外部的输入电压(如5.0V)转换成内部电压(如3.3V)等的接口电路。该内部电路22-1及输入输出电路23-1、24-1上形成布线25-1，通过该布线25-1与内部电路22-1和输入输出电路23-1、24-1电连接。
在布线25-1上，沿着第1边20-1a形成外部连接用的多个第1电极焊盘26-1，沿着与之相对的第2边20-1b形成外部连接用的多个第2电极焊盘27-1，在多个第1电极焊盘26-1和多个第2电极焊盘27-1之间、在靠近该多个第2电极焊盘27-1的部位沿着多个第2电极焊盘27-1形成半导体芯片间连接用的多个第3电极焊盘28-1。各电极焊盘26-1、27-1、28-1是将布线25-1的端部放大形成的。多个第1电极焊盘26-1及多个第2电极焊盘27-1是对外部进行信号输入输出的焊盘，与设置在各输入输出电路23-1、24-1内的、未图示的保护元件连接，实施静电放电(ESD)等对策。
多个第1电极焊盘26-1通过布线25-1与第1输入输出电路23-1电连接，该第1输入输出电路23-1通过布线25-1与多个第3电极焊盘28-1中规定的焊盘28-1a电连接。多个第3电极焊盘28-1中其他的焊盘28-1b通过布线25-1与第2输入输出电路24-1电连接，该第2输入输出电路24-1通过布线25-1与多个第2电极焊盘27-1电连接。来自多个第1电极焊盘26-1的输入信号通过第1输入输出电路23-1输入到多个第3电极焊盘28-1a，来自多个第2电极焊盘27-1的输入信号通过第2输入输出电路24-1输入到其他多个第3电极焊盘28-1b。
布线25-1上由用于保护芯片的绝缘膜29-1覆盖。各电极焊盘26-1、27-1、28-1从绝缘膜29-1表面的开口部露出。
虽然没有图示，其他第2、第3、第4半导体芯片20-2～20-4也是与第1半导体芯片20-1一样，由衬底21-2～21-4、内部电路22-2～22-4、第1输入输出电路23-2～23-4、第2输入输出电路24-2～24-4、布线25-2～25-4、第1电极焊盘26-2～26-4、第2电极焊盘27-2～27-4、第3电极焊盘28-2～28-4以及绝缘膜29-2～29-4构成。
图3为表示图1中第1、第2半导体芯片20-1、20-2的电连接状态的扩大平面图。
第2半导体芯片20-2中的多个第1电极焊盘26-2由多个引线31与多个第1外部端子12电连接，多个第3电极焊盘28-2a、28-2b由多个引线31与下侧的第1半导体芯片20-1中的多个第3电极焊盘28-1a、28-1b电连接，多个第2电极焊盘27-1由多个引线31与多个第2外部端子13电连接。
上侧的第2半导体芯片20-2与下侧的第1半导体芯片20-1的信号的收发通过多个第3电极焊盘28-2、28-1进行。由第1外部端子12输入到上侧第1电极焊盘26-2的信号通过第1输入输出电路23-2以及第3电极焊盘28-2a、28-1a输入到下侧的第1半导体芯片20-1的内部电路22-1，进行规定的电处理。由第2外部端子13输入到下侧第2电极焊盘27-1的信号通过第2输入输出电路24-1以及第3电极焊盘28-1b、28-2b输入到上侧的第2半导体芯片20-2的内部电路22-2，进行规定的电处理。通过第3电极28-1、28-2输入到内部电路22-1、22-2时，不通过第2输入输出电路24-1、24-2而直接输入。由此，各半导体芯片20-1、20-2中的耗电，比通过各输入输出电路24-1、24-2输入信号时少。
第3、第4半导体芯片20-3、20-4的电连接状态及动作未图示，其与第1、第2半导体芯片20-1、20-2的电连接状态及动作相同。
(实施例1的制造方法)
实施例1的半导体器件例如由下面的制造工序制造。
事先准备第1、第2、第3、第4半导体芯片20-1～20-4和将芯片焊盘11降低两个芯片厚度的引线框架。
首先，在芯片粘贴工序中，将第1半导体芯片20-1的背面用粘合剂等固定在芯片焊盘11上。将第2半导体芯片20-2的背面用粘合剂等固定在第1半导体芯片20-1的表面上，露出第1半导体芯片20-1的第2及第3电极焊盘27-1、28-1，并且突出第2半导体芯片20-2端部的第1边20-2a。用粘合剂等将垫片30固定在第2半导体芯片20-2的表面上，露出第2半导体芯片20-2的第1、第2及第3电极焊盘26-2、27-2、28-2。
将第3半导体芯片20-3的背面用粘合剂等固定在非导电性硅等的垫片30上，使作为第2半导体芯片20-2端部的第1边20-2a与作为第3半导体芯片20-3端部的第1边20-3a俯视时重合。将第4半导体芯片20-4的背面用粘合剂等固定在第3半导体芯片20-3的表面上，露出第3半导体芯片20-3的第2、第3电极焊盘27-3、28-3，并且使作为第4半导体芯片20-4端部的第1边20-4a在芯片焊盘11端部11a的内侧，且从作为第3半导体芯片20-3端部的第1边20-3a突出来。
接着，在引线键合工序中，用引线31连接第1半导体芯片20-1的第3电极28-1和第2半导体芯片20-2的第3电极28-2，用引线31连接第3半导体芯片20-3的第3电极焊盘28-3和第4半导体芯片20-4的第3电极焊盘28-4。第2半导体芯片20-2的第1电极焊盘26-1和第4半导体芯片20-4的第1电极焊盘26-4用引线31连接到第1外部端子12的内部引线部，第1半导体芯片20-1的第2电极焊盘27-1和第3半导体芯片20-3的第2电极焊盘27-3用引线31连接到第2外部端子13的内部引线部。
在树脂密封工序中，将搭载半导体芯片20-1～20-4的引线框架10放入模具中，通过传递模塑法等，将熔融的树脂注入到模具中，用树脂密封芯片焊盘11、半导体芯片20-1～20-4、垫片30、引线31以及外部端子12、13的内部引线部，露出外部端子12、13的外部引线部，形成树脂密封部件40。
然后，从模具中取出用树脂密封部件40密封的引线框架10，切断树脂密封部件40的毛刺和引线框架10的连接部等的多余部分，对外部端子12、13中露出的外部引线部的前端进行弯曲等加工后，完成制造工序。
(实施例1的效果)
本实施例1中，具有以下(1)～(5)的效果。
(1)在第2半导体芯片20-2和第3半导体芯片20-3之间插入垫片30，不错开第3半导体芯片20-3就能露出第2半导体芯片20-2上的第1电极焊盘26-1。错开和垫片这两种方法都使用，能够防止半导体器件的平面面积增大，而且能将厚度控制在最小限度，还能与半导体芯片20-1～20-4的第1边20-1a～20-4a及第2边20-1b～20-4b的两端连接。
(2)上侧的半导体芯片20-2、20-4与下侧的半导体芯片20-1、20-3的信号的收发通过多个第3电极焊盘28-1～28-4进行。通过第3电极焊盘28-1～28-4输入到内部电路22-1～22-4时，不通过第2输入输出电路24-1～24-4而直接输入。因此，各半导体芯片20-1～20-4中的耗电，比通过各输入输出电路24-1～24-4输入信号时少。
(3)使用与半导体芯片20-1～20-4同样材料的垫片30，树脂密封后热的应力变得均匀，能够期望提高半导体器件的成品率。
(4)将作为第2及第3半导体芯片20-2、20-3端部的第1边20-2a、20-3a重合地设置，能够保持第3半导体芯片20-3的叠层平衡，能够提高机械强度。
(5)使芯片焊盘11的端部11a从作为第4半导体芯片20-4端部的第1边20-4a突出来，能够降低从作为第3半导体芯片20-3端部的第1边20-3a突出来的作为第4半导体芯片20-4端部的第1边20-4a上的应力，能够提高机械强度。
[实施例2]
图4为表示本发明实施例2的半导体芯片叠层型半导体器件的概略剖面图，与表示实施例1的图1中的元件相同的元件用相同的符号表示。
本实施例2的半导体芯片叠层型半导体器件与实施例1的半导体器件的不同点在于：垫片30的厚度与外部端子12、13的厚度几乎相同，垫片30与外部端子12、13的设置位置几乎相同，作为第1半导体芯片20-1端部的第1边20-1a与作为第3半导体芯片20-3端部的第1边20-3a是以俯视时重合的方式固定的，而且作为第2半导体芯片20-2端部的第1边20-2a与作为第4半导体芯片20-4端部的第1边20-4a是以俯视时重合的方式固定的。其他结构及制造方法与实施例1一样。
在本实施例2中，具有与实施例1的效果(1)、(2)、(3)、(5)相同的效果，而且还具有下面的(6)、(7)效果。
(6)由于垫片30与外部端子12、13的厚度几乎相同，垫片30与外部端子12、13的设置位置几乎相同，所以半导体芯片20-1～20-4几乎设置在半导体器件的中央，树脂密封时熔融树脂的流动也能够均匀。
(7)作为第1及第3半导体芯片20-1、20-3端部的第1边20-1a、20-3a是以低视时重合的方式设置的，而且作为第2及第4半导体芯片20-2、20-4端部的第1边20-2a、20-4a是以低视时重合的方式设置的，所以能够将半导体器件的平面面积降到最小。
[实施例3]
图5(a)、(b)为表示本发明实施例3的半导体芯片叠层型半导体器件的概略结构图，图(a)为整体剖面图，图(b)为芯片焊盘部分的平面图，与表示实施例1的图1中的元件相同的元件用相同的符号表示。
本实施例3的半导体芯片叠层型半导体器件与实施例1的半导体器件的不同点在于：在从第1外部端子12到内侧的距离为L的位置与从第2外部端子13到内侧的距离为L的位置之间，设置了芯片焊盘11，以及在该芯片焊盘11上、半导体芯片20-1、20-2……重合的区域设置了多个缝状的通孔14。通孔14的形状可以采用方形、圆形、三角形、星形等各种形状。其他结构及制造方法与实施例1相同。
在本实施例3中，除了实施例1的效果之外，由于在芯片焊盘11中半导体芯片20-1、20-2……重合的区域设置了通孔14，所以具有以下效果。
在安装半导体器件时，热膨胀会引起应力。如图5所示，作为第4半导体芯片20-4端部的第1边20-4a从芯片焊盘11的端部11a突出来时，其应力有集中到该突出部的倾向。但在芯片焊盘11上设置通孔14时，应力集中到该通孔14附近。在芯片焊盘11上设置通孔14和不设置时，半导体器件整体的应力不会变，但是设置通孔14时，能够使应力发生的场所集中到通孔14附近。而且，在多个半导体芯片20-1、20-2……叠层的部分(即重合区域)设置通孔14时，由于对多个半导体芯片20-1、20-2……产生应力，所以即使应力集中到通孔14附近，也能够降低施加在每个芯片的应力，半导体芯片20-1、20-2……就不会破裂。由此，通过设置通孔14，即使作为第4半导体芯片20-4端部的第1边20-4a从芯片焊盘11的端部11a突出来，也能够防止由于该突出部的应力集中而产生的破坏，得到与实施例1同样的效果。
这种通孔14设置在实施例2的芯片焊盘11上时，也能够有同样的作用和效果。
另外，本实施例3中，由于在与第1外部端子12的距离为L的内侧和与第2外部端子13的距离为L的内侧的中央设置了芯片焊盘11，所以结构均匀，机械强度得到提高。
本发明并不限定于上述实施例1～3，可以有各种变形。例如，引线框架10、半导体芯片20-1～20-4、垫片30等的形状、尺寸、结构、材料、制造方法等还可以有各种改变。

Claims (19)

1.一种半导体器件，其特征在于，具有：
第1半导体芯片，表面上形成有沿着第1边形成的第1电极焊盘、沿着与上述第1边相对的第2边形成的第2电极焊盘、以及沿着上述第2电极焊盘形成且与上述第1电极焊盘电连接的第3电极焊盘；
第2、第3及第4半导体芯片，具有与上述第1半导体芯片相同的结构，其中
在芯片焊盘上设置有上述第1半导体芯片，
在上述第1半导体芯片上设置有上述第2半导体芯片，露出了上述第1半导体芯片的上述第2及第3电极焊盘，并且突出了端部，
设置有垫片，露出了上述第2半导体芯片的上述第1、第2及第3电极焊盘，
在上述垫片上设置有上述第3半导体芯片，
在上述第3半导体芯片上设置有上述第4半导体芯片，露出了上述第3半导体芯片的上述第2及第3电极焊盘，并且突出了端部，
上述第1及第2半导体芯片的上述各第3电极焊盘之间电连接，并且上述第3及第4半导体芯片的上述各第3电极焊盘之间电连接，上述第2及第4半导体芯片的上述各第1电极焊盘与外部端子电连接，并且上述第1及第3半导体芯片的上述各第2电极焊盘与外部端子电连接，
用树脂密封了上述第1、第2、第3、第4半导体芯片、上述芯片焊盘、上述垫片及上述外部端子，露出了上述外部端子的一部分。
2.根据权利要求1所述的半导体器件，其特征在于，上述第1、第2、第3、第4半导体芯片上分别设置了内部电路、第1输入输出电路以及第2输入输出电路；
上述第1电极焊盘由多个焊盘构成，这些焊盘与上述第1输入输出电路连接，对外部进行信号的输入输出，
上述第2电极焊盘由多个焊盘构成，这些焊盘与上述第2输入输出电路连接，对外部进行信号的输入输出，
上述第3电极焊盘由两种焊盘构成，一种与上述内部电路连接，并且通过上述第1输入输出电路与上述第1电极焊盘连接，与其他上述半导体芯片之间进行信号的收发，另一种与上述内部电路连接，并且通过上述第2输入输出电路与上述第2电极焊盘连接，与其他上述半导体芯片之间进行信号的收发。
3.根据权利要求1或2所述的半导体器件，其特征在于，上述垫片由非导电性硅构成。
4.根据权利要求1～3中任一项所述的半导体器件，其特征在于，上述垫片的厚度与上述外部端子的厚度大致相同。
5.根据权利要求1～4中任一项所述的半导体器件，其特征在于，被上述树脂密封的上述外部端子的高度在上述第3半导体芯片背面的高度与上述第2半导体芯片表面的高度之间。
6.根据权利要求1～5中任一项所述的半导体器件，其特征在于，俯视时，上述第1半导体芯片的端部与上述第3半导体芯片的端部重合，且上述第2半导体芯片的端部与上述第4半导体芯片的端部也重合。
7.根据权利要求1～5中任一项所述的半导体器件，其特征在于，俯视时，上述第2半导体芯片的端部与上述第3半导体芯片的端部重合。
8.根据权利要求1～7中任一项所述的半导体器件，其特征在于，上述芯片焊盘的端部从上述第4半导体芯片的端部突出。
9.根据权利要求8所述的半导体器件，其特征在于，上述芯片焊盘上设置有通孔。
10.根据权利要求1～9中任一项所述的半导体器件，其特征在于，上述第1及第2半导体芯片的上述各第3电极焊盘之间由引线连接，并且上述第3及第4半导体芯片的上述各第3电极焊盘之间由引线连接，上述第2及第4半导体芯片的上述各第1电极焊盘由引线与上述外部端子连接，并且上述第1及第3半导体芯片的上述各第2电极焊盘由引线与其他的上述外部端子连接。
11.一种半导体器件的制造方法，所述半导体器件具有：
第1半导体芯片，表面上形成有沿着第1边形成的第1电极焊盘、沿着与上述第1边相对的第2边形成的第2电极焊盘、以及沿着上述第2电极焊盘形成且与上述第1电极焊盘电连接的第3电极焊盘；
第2、第3及第4半导体芯片，具有与上述第1半导体芯片相同的结构；以及
芯片焊盘及设置在其附近的第1及第2外部端子，
所述半导体器件的制造方法包括：
将上述第1半导体芯片的背面固定在上述芯片焊盘上的工序，
将上述第2半导体芯片的背面固定在上述第1半导体芯片的表面上、露出上述第1半导体芯片的上述第2及第3电极焊盘并突出端部的工序，
将垫片固定在上述第2半导体芯片的表面上、露出上述第2半导体芯片的上述第1、第2及第3电极焊盘的工序，
将上述第3半导体芯片的背面固定在上述垫片上的工序，
将上述第4半导体芯片的背面固定在上述第3半导体芯片的表面上、露出上述第3半导体芯片的上述第2及第3电极焊盘并突出端部的工序，
用引线将上述第1及第2半导体芯片的上述各第3电极焊盘之间连接、用引线将上述第3及第4半导体芯片的上述各第3电极焊盘之间连接、用引线将上述第2及第4半导体芯片的上述各第1电极焊盘与上述第1外部端子连接、用引线将上述第1及第3半导体芯片的上述各第2电极焊盘与上述第2外部端子连接的工序，
用树脂密封上述第1、第2、第3、第4半导体芯片、上述芯片焊盘、上述垫片及上述第1、第2外部端子并露出上述第1、第2外部端子的一部分的工序。
12.根据权利要求11所述的半导体器件的制造方法，其特征在于，上述第1、第2、第3、第4半导体芯片上分别设置了内部电路、第1输入输出电路以及第2输入输出电路；
上述第1电极焊盘由多个焊盘构成，这些焊盘与上述第1输入输出电路连接，对外部进行信号的输入输出，
上述第2电极焊盘由多个焊盘构成，这些焊盘与上述第2输入输出电路连接，对外部进行信号的输入输出，
上述第3电极焊盘由两种焊盘构成，一种与上述内部电路连接，并且通过上述第1输入输出电路与上述第1电极焊盘连接，与其他上述半导体芯片之间进行信号的收发，另一种与上述内部电路连接，并且通过上述第2输入输出电路与上述第2电极焊盘连接，与其他上述半导体芯片之间进行信号的收发。
13.根据权利要求11或12所述的半导体器件的制造方法，其特征在于，在固定上述第3半导体芯片的工序中，以俯视时上述第3半导体芯片的端部与上述第1半导体芯片的端部重合的方式将上述第3半导体芯片固定在上述第2半导体芯片上；
在固定上述第4半导体芯片的工序中，以俯视时上述第4半导体芯片的端部与上述第2半导体芯片的端部重合的方式将上述第4半导体芯片固定在上述第3半导体芯片上。
14.根据权利要求11或12所述的半导体器件的制造方法，其特征在于，在固定上述第3半导体芯片的工序中，以俯视时上述第3半导体芯片的端部与上述第2半导体芯片的端部重合的方式将上述第3半导体芯片固定在上述第2半导体芯片上。
15.根据权利要求11～14中任一项所述的半导体器件的制造方法，其特征在于，在固定上述第4半导体芯片的工序中，以使上述芯片焊盘的端部从上述第4半导体芯片的端部突出来的方式将上述第4半导体芯片固定在上述第3半导体芯片上。
16.根据权利要求11～15中任一项所述的半导体器件的制造方法，其特征在于，上述垫片由非导电性硅构成。
17.根据权利要求11～16中任一项所述的半导体器件的制造方法，其特征在于，上述垫片的厚度与上述第1、第2外部端子的厚度大致相同。
18.根据权利要求11～17中任一项所述的半导体器件的制造方法，其特征在于，由上述树脂密封的上述第1、第2外部端子的高度在上述第3半导体芯片背面的高度与上述第2半导体芯片表面的高度之间。
19.根据权利要求11～18中任一项所述的半导体器件的制造方法，其特征在于，上述芯片焊盘上设置了通孔。
CNB2006100680509A 2005-05-06 2006-03-24 半导体器件及其制造方法 Active CN100524739C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005135438 2005-05-06
JP2005135438A JP4674113B2 (ja) 2005-05-06 2005-05-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1858907A true CN1858907A (zh) 2006-11-08
CN100524739C CN100524739C (zh) 2009-08-05

Family

ID=37297792

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100680509A Active CN100524739C (zh) 2005-05-06 2006-03-24 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7342309B2 (zh)
JP (1) JP4674113B2 (zh)
KR (1) KR101247389B1 (zh)
CN (1) CN100524739C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411170C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 多芯片堆栈结构
CN103515246A (zh) * 2012-06-25 2014-01-15 三菱电机株式会社 半导体装置的制造方法以及半导体装置
CN103650134A (zh) * 2011-10-20 2014-03-19 松下电器产业株式会社 半导体装置
CN104409448A (zh) * 2014-11-21 2015-03-11 三星半导体(中国)研究开发有限公司 半导体封装及其制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
JP4489094B2 (ja) * 2007-04-27 2010-06-23 株式会社東芝 半導体パッケージ
US8198713B2 (en) 2007-07-13 2012-06-12 Infineon Technologies Ag Semiconductor wafer structure
JP2009032013A (ja) * 2007-07-26 2009-02-12 Toshiba Corp 半導体装置及びその製造方法
JP2009194294A (ja) * 2008-02-18 2009-08-27 Toshiba Corp 積層型半導体装置
US7911045B2 (en) 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
KR100886717B1 (ko) * 2007-10-16 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
US7952183B2 (en) 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
US8946878B2 (en) * 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
JP5183186B2 (ja) * 2007-12-14 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP5150242B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
JP5150243B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
US8269341B2 (en) * 2008-11-21 2012-09-18 Infineon Technologies Ag Cooling structures and methods
JP5160396B2 (ja) * 2008-12-18 2013-03-13 株式会社日立製作所 半導体装置
JP2010232702A (ja) * 2010-07-20 2010-10-14 Toshiba Corp 積層型半導体装置
KR101219484B1 (ko) 2011-01-24 2013-01-11 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
WO2013155681A1 (en) * 2012-04-18 2013-10-24 Sandisk Semiconductor (Shanghai) Co., Ltd. Slope die stack
CN105810670A (zh) * 2014-12-31 2016-07-27 北京兆易创新科技股份有限公司 一种存储器芯片叠封装置和方法
US11171114B2 (en) * 2015-12-02 2021-11-09 Intel Corporation Die stack with cascade and vertical connections
US9966363B1 (en) * 2017-02-03 2018-05-08 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871041B2 (ja) * 1990-09-06 1999-03-17 三菱電機株式会社 半導体装置
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP3643706B2 (ja) 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411170C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 多芯片堆栈结构
CN103650134A (zh) * 2011-10-20 2014-03-19 松下电器产业株式会社 半导体装置
CN103650134B (zh) * 2011-10-20 2017-08-25 松下电器产业株式会社 半导体装置
CN103515246A (zh) * 2012-06-25 2014-01-15 三菱电机株式会社 半导体装置的制造方法以及半导体装置
CN103515246B (zh) * 2012-06-25 2016-07-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
CN104409448A (zh) * 2014-11-21 2015-03-11 三星半导体(中国)研究开发有限公司 半导体封装及其制造方法

Also Published As

Publication number Publication date
JP4674113B2 (ja) 2011-04-20
US7432128B2 (en) 2008-10-07
US20080138933A1 (en) 2008-06-12
US20060249839A1 (en) 2006-11-09
KR101247389B1 (ko) 2013-03-25
JP2006313798A (ja) 2006-11-16
US7342309B2 (en) 2008-03-11
KR20060115583A (ko) 2006-11-09
CN100524739C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
CN1858907A (zh) 半导体器件及其制造方法
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1093318C (zh) 半导体装置及其制造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
US7981788B2 (en) Semiconductor device and a manufacturing method of the same
CN1945817A (zh) 半导体器件及其制造方法
CN1459855A (zh) 半导体器件及其制造方法
CN101071810B (zh) 半导体器件
CN1830084A (zh) 具有堆叠的集成电路的集成电路封装和其方法
KR20040014156A (ko) 반도체장치
CN1934704A (zh) 芯片层叠型半导体装置
CN103283019A (zh) 半导体装置
CN1641874A (zh) 多芯片封装
CN1929130A (zh) 多芯片堆叠式封装结构
JP2009158739A (ja) 半導体装置と半導体記憶装置
CN1890789A (zh) 封装元件的工艺和封装的元件
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN1532930A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1441490A (zh) 半导体装置及其制造方法
CN1225510A (zh) 装有芯片上引线封装结构的塑封半导体器件
US20060138614A1 (en) Semiconductor device and method of fabricating the same
CN101047171A (zh) 半导体装置
KR20110055985A (ko) 스택 패키지
CN1202565C (zh) 半导体装置
CN1314119C (zh) 半导体装置及其制造方法、电路板和电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.