JP2000124392A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000124392A
JP2000124392A JP10295551A JP29555198A JP2000124392A JP 2000124392 A JP2000124392 A JP 2000124392A JP 10295551 A JP10295551 A JP 10295551A JP 29555198 A JP29555198 A JP 29555198A JP 2000124392 A JP2000124392 A JP 2000124392A
Authority
JP
Japan
Prior art keywords
area
lead terminal
semiconductor chip
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10295551A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10295551A priority Critical patent/JP2000124392A/ja
Publication of JP2000124392A publication Critical patent/JP2000124392A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 リード端子１７先端部に高さの差を付けるこ
とにより、ワイヤ間の接触事故を防止した、マルチチッ
プ型の半導体装置を提供する。 【解決手段】 アイランド１３上に第１の半導体チップ
１０を固着し、第１の半導体チップ１０の上に第２の半
導体チップ１１を固着する。第１の半導体チップ１０と
リード端子１７とを第１のボンディングワイヤ１６ａ
で、第２の半導体チップ１１とリード端子１７とを第２
のボンディングワイヤ１６ｂで接続する。リード端子１
７先端部には第１のエリア１７ａと第２のエリア１７ｂ
を具備し、リードを曲げることによって、第１のエリア
１７ａの高さ位置が第２のエリア１７ｂよりも下に位置
するように形成する。第１のボンディングワイヤ１６ａ
が第１のエリア１７ａ表面にセカンドボンドされ、第２
のボンディングワイヤ１６ｂが第２のエリア１７ｂ表面
にセカンドボンドされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを重ね合わせてモールドしつつ、近似した大きさを持
つ半導体チップの組み合わせでも小型化できる半導体装
置に関する。
【０００２】
【従来の技術】各種電子機器に対する小型、軽量化の波
はとどまるところを知らず、これらに組み込まれる半導
体装置にも、一層の大容量、高機能、高集積化が望まれ
ることになる。
【０００３】そこで、以前から発想としては存在してい
た（例えば、特開昭５５ー１１１１５１７号）、１つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり図５（Ａ）
に示すように、支持素材としてリードフレームを用い、
リードフレームのアイランド１に第１の半導体チップ２
をダイボンドし、第１の半導体チップ２の上に第２の半
導体チップ３を固着し、対応する電極パッドとリード端
子４とを第１と第２のワイヤ５ａ、５ｂで各々接続し、
樹脂６で封止したものである。
【０００４】
【発明が解決しようとする課題】しかしながら、第１と
第２の５ａ、５ｂの両方をリード端子４の表面にボンデ
ィングすると、図５（Ｂ）に示したように両者のワイヤ
間隔ＬＷが狭くなりがちであるという欠点があった。ワ
イヤ間隔ＬＷが狭いと、図５（Ｃ）に示したように、第
１と第２のワイヤ５ａ、５ｂを交差したときに交差部７
において短絡事故が発生し易く、組立歩留まりの低下を
招くことになる。このため、電極パッド８とリード端子
４の配列に制約が多く、設計の自由度が小さいという欠
点があった。
【０００５】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、第１と第２の半導体チップ
と、 前記第１の半導体チップの表面に形成した第１の
電極パッド、及び前記第２の半導体チップの表面に形成
した第２の電極パッドと、外部接続用のリード端子と、
前記外部接続リードの、セカンドボンディング用の第
１と第２のエリアと、前記第１の電極パッドと前記第１
のエリアとを接続する第１のワイヤと、前記第２の電極
パッドと前記第２のエリアとを接続する第２のワイヤと
を具備し、前記第１と第２の半導体チップを重畳して１
つのパッケージに封止した半導体装置において、前記第
１のエリアの高さを、前記第２のエリアに対して低く形
成したことを特徴とするものである。
【０００６】
【発明の実施の形態】以下に本発明の第１の実施の形態
を詳細に説明する。
【０００７】先ず、図１は本発明の半導体装置の主要部
を示す断面図、図２（Ａ）は全体を示す断面図、同じく
図２（Ｂ）は全体を示す平面図である。
【０００８】これらの図において、１０、１１は各々第
１と第２の半導体チップを示している。第１と第２の半
導体チップ１０、１１のシリコン表面には、前工程にお
いて各種の拡散熱処理などによって多数の能動、受動回
路素子が形成されている。第１と第２の半導体チップ１
０、１１のチップ周辺部分には外部接続用の第１と第２
の電極パッド１２ａ、１２ｂがアルミ電極によって形成
されている。各電極パッド１２ａ、１２ｂの上にはパッ
シベーション皮膜が形成され、電極パッド１２ａ、１２
ｂの上部が電気接続のために開口されている。パッシベ
ーション被膜はシリコン窒化膜、シリコン酸化膜、ポリ
イミド系絶縁膜などである。図２（Ｂ）の例では、各電
極パッド１２ａ、１２ｂは半導体チップ１０、１１の対
向する２辺に沿って集約して配置されている。
【０００９】第１の半導体チップ１０がリードフレーム
のアイランド１３上に接着剤１４によりダイボンドされ
る。第２の半導体チップ１１が第１の半導体チップ１０
の前記パッシベーション皮膜上に接着剤１５により固着
されている。接着剤１４は導電性または絶縁性、接着剤
１５は絶縁性のエポキシ系接着剤である。
【００１０】第１の電極パッド１２ａには、金線からな
る第１のボンディングワイヤ１６ａの一端が接続されて
おり、第１のボンディングワイヤ１６ａの他端は外部導
出用のリード端子１７にワイヤボンドされている。ま
た、第２の電極パッド１２ｂの表面には、第２のボンデ
ィングワイヤ１６ｂの一端がワイヤボンドされており、
第２のボンディングワイヤ１６ｂの他端は外部導出用の
リード端子１７にワイヤボンドされている。
【００１１】第１と第２の半導体チップ１０、１１、リ
ード端子１７の一部、および第１と第２のボンディング
ワイヤ１６ａ、１６ｂを含む主要部は、周囲をエポキシ
系の熱硬化樹脂１８でモールドされて半導体装置のパッ
ケージを形成する。リード端子１７はパッケージの側壁
から外部に導出されて外部接続端子となる。導出された
リード端子１７はＺ字型に曲げ加工されている。アイラ
ンド１３の裏面側は樹脂１８の表面に露出しており、樹
脂１８表面と同一平面を形成している。
【００１２】第１と第２の半導体チップ１０、１１の組
み合わせは任意である。例えば、第１と第２の半導体チ
ップ１０、１１としてＥＥＰＲＯＭ（フラッシュメモ
リ）等の半導体記憶装置を用いた場合（第１の組み合わ
せ例）は、１つのパッケージで記憶容量を２倍、３倍・
・・にすることができる。また、第１の半導体チップ１
０にＥＥＰＲＯＭ（フラッシュメモリ）等の半導体記憶
装置を、第２の半導体チップ１１にはＳＲＡＭ等の半導
体記憶装置を形成するような場合（第２の組み合わせ
例）ことも考えられる。どちらの組み合わせの場合で
も、各チップにはデータの入出力を行うＩ／Ｏ端子と、
データのアドレスを指定するアドレス端子、及びデータ
の入出力を許可するチップイネーブル端子とを具備して
おり、両チップのピン配列が酷似している。そのため、
第１と第２の半導体チップ１０、１１のＩ／Ｏ端子やア
ドレス端子用のリード端子１７を共用することが可能で
あり、各チップに排他的なチップイネーブル信号を印加
することにより、どちらか一方の半導体チップのメモリ
セルを排他的に選択することが可能である。
【００１３】リード端子１７は、その表面が第１の半導
体チップ１０の表面と第２の半導体チップ１１の表面と
の間の高さに位置している。リード端子１７の先端部分
は折り曲げ角度θで折り曲げられており、先端部で約１
５０μｍ程度下方曲げられている。折り曲げた部分から
先端までを第１のエリア１７ａとし、折り曲げた部分か
ら樹脂１８内部の端までを第２のエリア１７ｂとする。
この曲げ加工は、リードフレームの加工成型時に行うと
簡便である。
【００１４】そして、第１のボンディングワイヤ１６ａ
は第１のエリア１７ａ中程の表面にセカンドボンドされ
ており、第２のボンディングワイヤ１６ｂは第２のエリ
ア１７ｂ表面にセカンドボンドされている。これによっ
て、第２のボンディングワイヤ１６ｂのセカンドボンド
点に対して第１のボンディングワイヤ１６ａのセカンド
ボンド点の高さを、約１００μｍ程度下方に位置させる
ことができる。従って、第１と第２のボンディングワイ
ヤ１６ａ、１６ｂ間のワイヤ間隔ＬＷを拡大することが
できる。
【００１５】図３は、本発明の第２の実施の形態を示す
断面図である。先の実施の形態に対して、リード端子１
７先端部への折り曲げ加工を２回施し、第１のエリア１
７ａの水平度を確保した例である。同一箇所には同じ符
号を伏して説明を省略する。リード端子１７先端部に
は、第２のエリア１７ｂから急角度で曲げられた箇所
と、急角度で曲げられた箇所から再度折り曲げられて、
第１のエリア１７ａが延在する。２回折り曲げたことで
第１のエリア１７ａ表面の角度θを、先の実施例よりは
緩和することができる。これは、第１のボンディングワ
イヤ１６ａのセカンドボンド時におけるボンダビリティ
を改善する。
【００１６】図４に、このような折り曲げ部分を有する
リード端子１７に対してセカンドボンドを行うときの状
態を示した。図４（Ａ）（Ｂ）が第１の実施の形態に、
図４（Ｃ）（Ｄ）が第２の実施の形態に各々対応する。
【００１７】ワイヤボンド時において、作業エリアには
ボンディングエリアを加熱するためのヒートコマ２０が
準備されており、そのヒートコマ２０の表面にリード端
子１７表面の曲げ加工に準じた凹凸を形成しておく。図
４（Ａ）（Ｃ）を参照して、リード端子１７をヒートコ
マ２０の表面に当接し、ウィンドウクランパ２１によっ
て第１と第２のエリア１７ａ、１７ｂのリード裏面がヒ
ートコマ２１表面に密着するようにリード端子１７を押
圧する。この状態でヒートコマ２０により加熱しなが
ら、第１と第２のボンディングワイヤ１６ａ、１６ｂの
ワイヤボンドを行う。そして、ウィンドウクランパ２１
を解放してワイヤボンディングを終了する。このとき、
リード端子１７は押圧から解放されることによって元の
形状に戻る。
【００１８】
【発明の効果】以上に説明した通り、本発明によれば、
リード端子１７先端部に第１のエリアと第２のエリアを
設け、第１のエリアの高さを下方に下げた構成としたの
で、第１と第２のボンディングワイヤ１６ａ、１６ｂの
ワイヤ間隔ＬＷを拡大することができる。これによっ
て、ワイヤを交差は位置したときの、電気的短絡事故を
防止できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図３】本発明の、第２の実施の形態を示す断面図であ
る。
【図４】本発明を説明するための断面図である。
【図５】従来例を説明するための図面である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 第１と第２の半導体チップと、 前記第１の半導体チップの表面に形成した第１の電極パ
    ッド、及び前記第２の半導体チップの表面に形成した第
    ２の電極パッドと、 外部接続用のリード端子と、 前記外部接続リードの、セカンドボンディング用の第１
    と第２のエリアと、 前記第１の電極パッドと前記第１のエリアとを接続する
    第１のワイヤと、 前記第２の電極パッドと前記第２のエリアとを接続する
    第２のワイヤとを具備し、 前記第１と第２の半導体チップを重畳して１つのパッケ
    ージに封止した半導体装置において、 前記第１のエリアの高さを、前記第２のエリアに対して
    低く形成したことを特徴とする半導体装置。
  2. 【請求項２】 前記リード端子の先端部分が下方に折り
    曲げられることで前記高さの差を設けたことを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】 前記リード端子の先端部分が少なくとも
    ２回折り曲げられていることを特徴とする請求項１記載
    の半導体装置。
JP10295551A 1998-10-16 1998-10-16 半導体装置 Pending JP2000124392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10295551A JP2000124392A (ja) 1998-10-16 1998-10-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10295551A JP2000124392A (ja) 1998-10-16 1998-10-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2000124392A true JP2000124392A (ja) 2000-04-28

Family

ID=17822117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10295551A Pending JP2000124392A (ja) 1998-10-16 1998-10-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2000124392A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217358A (ja) * 2001-01-12 2002-08-02 Kyocera Corp 半導体装置
US7132738B2 (en) 2001-12-28 2006-11-07 Seiko Epson Corporation Semiconductor device having multiple semiconductor chips stacked in layers and method for manufacturing the same, circuit substrate and electronic apparatus
WO2008146426A1 (ja) * 2007-06-01 2008-12-04 Panasonic Corporation 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217358A (ja) * 2001-01-12 2002-08-02 Kyocera Corp 半導体装置
US7132738B2 (en) 2001-12-28 2006-11-07 Seiko Epson Corporation Semiconductor device having multiple semiconductor chips stacked in layers and method for manufacturing the same, circuit substrate and electronic apparatus
WO2008146426A1 (ja) * 2007-06-01 2008-12-04 Panasonic Corporation 半導体装置
JPWO2008146426A1 (ja) * 2007-06-01 2010-08-19 パナソニック株式会社 半導体装置
JP4675419B2 (ja) * 2007-06-01 2011-04-20 パナソニック株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5347429A (en) Plastic-molded-type semiconductor device
JP3643706B2 (ja) 半導体装置
JP4674113B2 (ja) 半導体装置及びその製造方法
JP2002222889A (ja) 半導体装置及びその製造方法
KR20030017676A (ko) 듀얼 다이 패키지
JP3869562B2 (ja) 半導体装置の製造方法
JP2001102515A (ja) 半導体装置
JP3670853B2 (ja) 半導体装置
JP3378809B2 (ja) 半導体装置
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JPH10335366A (ja) 半導体装置
JP2000124392A (ja) 半導体装置
JP2000058742A (ja) 半導体装置とその製造方法
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JP3172472B2 (ja) 半導体装置
JP3172473B2 (ja) 半導体装置
JP2005167286A (ja) 半導体装置およびその製造方法
JPH0461152A (ja) 半導体装置
JP2000091490A (ja) 半導体装置
KR100218335B1 (ko) 칩 사이즈 패키지
JP3232697B2 (ja) 樹脂封止型半導体装置
JP2000091355A (ja) 半導体装置の製造方法
JP2587722Y2 (ja) 半導体装置
JPH07335818A (ja) 半導体装置
JP2681145B2 (ja) 樹脂封止半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226