JP4675419B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4675419B2
JP4675419B2 JP2008524289A JP2008524289A JP4675419B2 JP 4675419 B2 JP4675419 B2 JP 4675419B2 JP 2008524289 A JP2008524289 A JP 2008524289A JP 2008524289 A JP2008524289 A JP 2008524289A JP 4675419 B2 JP4675419 B2 JP 4675419B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pad
semiconductor device
lead terminal
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008524289A
Other languages
English (en)
Other versions
JPWO2008146426A1 (ja
Inventor
賢司 山崎
裕 山田
紋子 森田
幸子 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008146426A1 publication Critical patent/JPWO2008146426A1/ja
Application granted granted Critical
Publication of JP4675419B2 publication Critical patent/JP4675419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Description

本発明は、例えば複数の半導体チップを備えた半導体装置に関する。
従来の複数の半導体チップから構成される半導体装置について、図８を用いて説明する。図８は、従来の半導体装置の構成を示す斜視図である。図８に示すように、従来の半導体装置は、上面に第１の電極パッド１０５が形成された第１の半導体チップ１０６と、上面に第２の電極パッド１０４が形成された第２の半導体チップ１０７とを備えている。ここで、第２の半導体チップ１０７の上方に第１の半導体チップ１０６が積み重ねられた状態で、各半導体チップ間を電気的に接続する場合、各半導体チップの上面上に形成されている電極パッド同士をワイヤ１０３を介して直接接続する（例えば特許文献１参照）。
特開２００１−１８５６７６号公報
しかし、上述の従来の半導体装置では、互いに隣接する電極パッド間の距離１０１や、接続する２つの半導体チップにそれぞれ設けられた電極パッド間における距離１０２が小さい場合、電極パッド同士をワイヤで接続するための組み立て工程では、バンプ形成やワイヤボンディングなどの工程を同時に、かつ狭い空間で行わなければならない。そのため、隣接するワイヤ同士および隣接するバンプ同士の接触不良が起こったり、バンプ自体の形成不良が発生しやすくなってしまう。これは、組み立て工程における歩留まりの低下を引き起こす原因となる。
また、互いに隣接する電極パッド間の距離が十分広く、電極パッド同士を直接接続することができる場合、ワイヤが部分的に接続される結果、樹脂などで半導体装置をパッケージする際に不具合が生じることがある。具体的に述べると、ワイヤが形成されている領域とワイヤが形成されていない領域とが存在するため、樹脂等を流し込んで半導体装置を封止する場合、樹脂の流速が領域によって変化することで、ワイヤが樹脂から応力を受けてワイヤが変形してしまうおそれがある。その結果、互いに隣接するワイヤ同士が接触するなどのワイヤの形成不良が発生してしまう。
本発明は、上述の不具合を解決するためになされたものであり、複数の半導体チップをワイヤ接続する際に生じる不具合が抑制され、歩留まり良く製造可能で、信頼性の高い半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の第１の半導体装置は、上面に第１の電極パッドが形成された第１の半導体チップと、前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された導電膜と、前記導電膜を介して前記第１の電極パッドと前記第２の電極パッドとを接続するためのワイヤとを備えている。
この構成によれば、第１の電極パッドと第２の電極パッドとが直接ワイヤで接続されておらず、導電膜を介して第１の半導体チップと第２の半導体チップが電気的に接続されている。ここで、導電膜は第１の電極パッドおよび第２の電極パッドの外方に配置されているため、第１の電極パッドと第２の電極パッドとを直接接続する場合に比べて、より広い空間でワイヤボンディングなどの工程を行うことができる。その結果、本発明の半導体装置では、互いに隣接するワイヤ同士の接続不良などの発生が抑制され、歩留まり良く製造可能な半導体装置を実現することができる。
また、本発明の第１の半導体装置は、前記第１の半導体チップ、前記第２の半導体チップ、前記導電膜、および前記ワイヤを封止するための樹脂層をさらに備えていてもよい。この構成によれば、導電膜が樹脂層内に形成されているため、導電膜に誤って任意の信号が接続されるのを防ぐことができ、導電膜がショートするのを抑制することができる。これにより、上述の効果に加えて、信頼性の高い半導体装置を得ることができる。
なお、前記導電膜が第１のリード端子であれば、例えば外部端子に接続されていないリード端子を利用することで、新たな端子を別途準備することなく、歩留まりの低下が抑制された半導体装置を比較的容易に製造することができるため好ましい。
また、本発明の第１の半導体装置は、前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された第４のリード端子と、前記第４のリード端子上に設けられた絶縁層とをさらに備えており、前記導電膜は、前記絶縁層上に形成されていてもよい。
この構成によれば、第４のリード端子の上方に設けられた導電膜を介して、第１の半導体チップと第２の半導体チップとが接続されているが、導電膜と第４のリード端子とは絶縁層により絶縁されている。ここで、第４のリード端子を介して各半導体チップを接続する場合には、第４のリード端子に誤って任意の信号が入力されることで、ショートが引き起こされる可能性がある。しかしながら、上述の構成を有する本発明の第１の半導体装置では、導電膜と第４のリード端子との間に絶縁層が設けられているため、第４のリード端子に任意の信号が接続されても、ショートの発生を回避することができる。その結果、歩留まり良く製造可能で、より信頼性の高い半導体装置を実現することができる。
次に、本発明の第２の半導体装置は、上面に第１の電極パッドが形成された第１の半導体チップと、前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された複数のリード端子と、前記複数のリード端子の各々に接続されるワイヤと、前記第１の半導体チップ、前記第２の半導体チップ、前記複数のリード端子、および前記ワイヤを封止するための樹脂層とを備えており、前記複数のリード端子の各々は、少なくとも前記第１の電極パッドおよび前記第２の電極パッドのいずれか一方に前記ワイヤを介して接続されている。
この構成によれば、リード端子の全てがワイヤを介して半導体チップと接続されている。このため、半導体装置に樹脂を流し込んで樹脂層を形成する際には、半導体チップとリード端子とを接続するためのワイヤが部分的に形成されている従来の半導体装置と比較して、流し込まれた樹脂からワイヤに応力が加わるのを抑制することができ、互いに隣接するワイヤ同士が接触するなどの不具合が起こるのを防ぐことができる。その結果、本発明の第２の半導体装置では、ワイヤの形成不良などが抑制され、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することができる。
本発明の半導体装置によれば、比較的容易に複数の半導体チップをワイヤ接続することができるため、複数の半導体チップを備え、微細化されても歩留まりの低下が抑制された信頼性の高い半導体装置を実現することができる。
以下、図面を参照しながら本発明を詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す図である。図１に示すように、本実施形態の半導体装置は、上面に第１の電極パッド２０４が複数個設けられた第１の半導体チップ２０７と、第１の半導体チップ２０７の上方に設けられ、上面に第２の電極パッド２０５が複数個設けられた第２の半導体チップ２０６と、第１の半導体チップ２０７および第２の半導体チップ２０６の外方に配置された空きリード端子（導電膜）２０３と、空きリード端子２０３を介して第１の電極パッド２０４と第２の電極パッド２０５とを接続するためのワイヤ２０１とを備えている。
本実施形態の半導体装置の特徴は、第１の電極パッド２０４と第２の電極パッド２０５とが直接ワイヤで接続されておらず、空きリード端子２０３を介して第１の半導体チップ２０７と第２の半導体チップ２０６とが電気的に接続されていることにある。この構成によれば、空きリード端子２０３が第１の半導体チップ２０７および第２の半導体チップ２０６の外方に配置されているため、第１の電極パッド２０４と第２の電極パッド２０５とを直接接続する場合に比べて、より広い空間でワイヤボンディングなどの工程を行うことができる。その結果、互いに隣接するワイヤ同士の接続不良などの発生が抑制され、歩留まり良く製造可能な半導体装置を実現することができる。
また、空きリード端子２０３として、例えば半導体チップと外部回路とを接続するために設けられた空きリード端子のうち、外部回路に接続されていない空きリード端子を利用することで、新たな端子を別途準備することなく、歩留まりの低下が抑制された半導体装置を比較的容易に製造することが可能となる。
なお、本実施形態の半導体装置は、リードフレーム上に第１の半導体チップ２０７、第２の半導体チップ２０６を順次搭載した後、第１の電極パッド２０４と空きリード端子２０３とをワイヤ接続する。次に、第２の電極パッド２０５と空きリード端子２０３とをワイヤ接続することで、本実施形態の半導体装置を作製する。この方法により、接続不良などを起こすことなく、ワイヤ２０１を形成することができる。
（第２の実施形態）
図２（ａ）は、従来の半導体装置の一例を示す図である。また、図２（ｂ）は、本発明の第２の実施形態の半導体装置の構成を示す図である。最初に、図２（ａ）を用いて従来の半導体装置の一例を簡単に説明する。
図２（ａ）に示すように、従来の半導体装置は、上面に第１の電極パッド３０４および第２の電極パッド３０５がそれぞれ複数個形成された第１の半導体チップ３０７および第２の半導体チップ３０６を備えている。ここで、複数の第２の電極パッド３０５の各々は、第２の半導体チップ３０６の辺縁部に例えば２列で配置されている。なお、第１の電極パッド３０４と第２の電極パッド３０５は、ワイヤ３０３を介して直接接続されている。
上述の構成を有する従来の半導体装置の場合、第２の電極パッド３０５が複数の列で配置されているため、互いに隣接する電極パッド間の距離３０１は、例えば図８に示す従来の半導体装置における隣接する電極パッド間の距離１０１よりも小さくなる。そのため、第１の半導体チップ３０７と第２の半導体チップ３０６をワイヤ３０３により直接接続する工程では、より狭い空間での作業が必要となり、互いに隣接するワイヤ同士および互いに隣接するバンプ同士の接触不良や、バンプ自体の形成不良がより発生する恐れがある。
そこで、本願発明者らは、図２（ｂ）に示す半導体装置を見出した。図２（ｂ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド４０４が複数個形成された第１の半導体チップ４０７と、第１の半導体チップ４０７の上方に設けられ、上面に第２の電極パッド４０５が複数個設けられた第２の半導体チップ４０６と、第１の半導体チップ４０７および第２の半導体チップ４０６の外方に配置された空きリード端子４０３と、空きリード端子４０３を介して、第１の電極パッド４０４と第２の電極パッド４０５とを接続するためのワイヤ４０１とを備えている。
本実施形態の半導体装置の特徴は、上述の第１の実施形態の半導体装置と同様にして、第１の半導体チップ４０７と第２の半導体チップ４０６を接続するために、空きリード端子４０３を設けたことにある。この構成によれば、空きリード端子４０３が第１の半導体チップ４０７および第２の半導体チップ４０６の外方に配置されているため、ワイヤボンディングなどの工程をスムーズに行うことができる。したがって、本実施形態の半導体装置のように、第２の電極パッド４０５が複数の列で配置されている場合でも、互いに隣接するワイヤ同士の接続不良やバンブの形成不良などの発生が抑制され、歩留まり良く製造可能な半導体装置を実現することができる。
（第３の実施形態）
図３（ａ）は、本発明の第３の実施形態の半導体装置の示す図である。また、図３（ｂ）は、図３（ａ）に示すIIIｂ-IIIｂ線における断面図である。
図３（ａ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド５０９が複数個形成された第１の半導体チップ５０２と、第１の半導体チップ５０２の上方に設けられ、上面に第２の電極パッド５０８が複数個設けられた第２の半導体チップ５０１と、第１の半導体チップ５０２および第２の半導体チップ５０１の外方に配置された空きリード端子５０５と、空きリード端子５０５上に設けられ、例えばセラミックからなる絶縁層５０６と、絶縁層５０６上に設けられ、アルミなどからなる金属層５０７と、金属層５０７を介して、第１の電極パッド５０９と第２の電極パッド５０８とを接続するためのワイヤ５０４とを備えている。
本実施形態の半導体装置の特徴は、空きリード端子５０５上に設けられた金属層５０７を介して、第１の半導体チップ５０２と第２の半導体チップ５０１とを電気的に接続することにある。さらに、図３（ｂ）に示すように、金属層５０７と空きリード端子５０５とは、絶縁層５０６により絶縁されている。ここで、例えば空きリード端子５０５を介して、第１の電極パッド５０９と第２の電極パッド５０８を電気的に接続した場合、空きリード端子５０５に誤って任意の信号が接続されると、空きリード端子５０５に電極パッドからの信号と任意の信号とが入力されることでショートが引き起こされる可能性がある。本実施形態の半導体装置では、金属層５０７と空きリード端子５０５との間に絶縁層５０６が形成されているため、空きリード端子５０５に任意の信号が接続されても、ショートの発生を回避することが可能となる。また、上述の第１の実施形態の半導体装置と同様に、第１の半導体チップ５０２および第２の半導体チップ５０１の外方に設けられた金属層５０７を用いることで、ワイヤボンディングなどの工程をスムーズに行うことができる。従って、本実施形態の半導体装置では、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することができる。
（第４の実施形態）
図４は、本発明の第４の実施形態の半導体装置の構成を示す断面図である。図４に示すように、本実施形態の半導体装置は、上面に第１の電極パッド７０８が複数個形成された第１の半導体チップ７０２と、第１の半導体チップ７０２の上方に設けられ、上面に第２の電極パッド７０７が複数個設けられた第２の半導体チップ７０１と、第１の半導体チップ７０２および第２の半導体チップ７０１の外方に配置された金属板７０５と、金属板７０５を介して、第１の半導体チップ７０２および第２の半導体チップ７０１を電気的に接続するためのワイヤ７０３と、金属板７０５の両側方に設けられた複数のリード端子７０６とを備えている。ここで、図示は省略するが、第１の半導体チップ７０２、第２の半導体チップ７０１、金属板７０５、ワイヤ７０３、およびリード端子７０６を覆う樹脂層がさらに形成されている。なお、リード端子７０６の一部は、樹脂層の外方へ突出している。
本実施形態の半導体装置の特徴は、第１の半導体チップ７０２と第２の半導体チップ７０１とを接続するために、リード端子７０６とは別に設けられた金属板７０５を用いており、且つ、該金属板７０５が樹脂層内に形成されていることにある。この構成では、金属板７０５がパッケージ内に設けられているため、金属板７０５に誤って任意の信号が接続されるのを防止することができ、ショートの発生を抑制できる。その結果、歩留まり良く製造可能で、より信頼性の高い半導体装置を実現することができる。
なお、本実施形態の半導体装置では、具体的なパッケージの種類として、例えばＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）などを使用することができるが、これに限定されるものではない。
（第５の実施形態）
図５（ａ）は、従来の半導体装置の一例を示す図である。また、図５（ｂ）、（ｃ）は、本発明の第５の実施形態に係る半導体装置の構成を示す図である。最初に、図５（ａ）を用いて従来の半導体装置の一例を簡単に説明する。
図５（ａ）に示すように、従来の半導体装置は、上面に第１の電極パッド８０７が複数個設けられた第１の半導体チップ８０２と、第１の半導体チップ８０２の上方に設けられ、上面に第２の電極パッド８０６が複数個設けられた第２の半導体チップ８０１と、第１の半導体チップ８０２および第２の半導体チップ８０１の外方に配置されたリード端子８０４と、第１の電極パッド８０７と第２の電極パッド８０６とを接続するためのワイヤ８０３ａと、第２の電極パッド８０６とリード端子８０４とを接続するためのワイヤ８０３ｂとを備えている。なお、第１の半導体チップ８０２、第２の半導体チップ８０１、ワイヤ８０３、およびリード端子８０４は、樹脂層により封止されている。なお、リード端子８０４の一部は、樹脂層の外方に突出しており、該リード端子８０４を介して、第２の電極パッド８０６は外部回路へ接続されている。
上述の構造を有する従来の半導体装置の場合、互いに隣接する第２の電極パッド８０６間の距離が小さい場合、図８に示す従来の半導体装置のように、ワイヤボンディングなどの工程での作業性が悪くなり、歩留まりが低下してしまうおそれがある。従って、本実施形態の半導体装置では、図５（ｂ）に示すように、外部回路と接続されていない空きリード端子９０４を介して、第１の電極パッド８０７と第２の電極パッド８０６とを接続することにした。しかしながら、図５（ｂ）に示す半導体装置では、空きリード端子９０４の一部が、樹脂層の外方へ突出しているため、誤って外部回路へ接続されてしまう危険性がある。以上のことから、図５（ｃ）に示す本実施形態の半導体装置を見出した。
図５（ｃ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド１００７が複数個設けられた第１の半導体チップ１００２と、第１の半導体チップ１００２の上方に設けられ、上面に第２の電極パッド１００６が複数個設けられた第２の半導体チップ１００１と、第１の半導体チップ１００２および第２の半導体チップ１００１の外方に配置された第１のリード端子１００４ａおよび第２のリード端子１００４ｂと、第１のリード端子１００４ａを介して第１の電極パッド１００７と第２の電極パッド１００６とを接続するためのワイヤ１００３ａと、第２の電極パッド１００６と第２のリード端子１００４ｂとを接続するためのワイヤ１００３ｂとを備えている。また、第１の半導体チップ１００２、第２の半導体チップ１００１、ワイヤ１００３ａ、１００３ｂ、第１のリード端子１００４ａ、および第２のリード端子１００４ｂは、樹脂層（図示せず）により封止されている。なお、第２のリード端子１００４ｂの一部は、樹脂層の外方に突出しており、該第２のリード端子１００４ｂを介して、第２の電極パッド１００６は外部回路へ接続されている。
本実施形態の半導体装置の特徴は、第１のリード端子１００４ａを介して第１の電極パッド１００７と第２の電極パッド１００６とが接続されており、且つ、第１のリード端子１００４ａが樹脂層内に形成されていることにある。この構成によれば、第１のリード端子１００４ａがパッケージ内に形成されているため、第１のリード端子１００４ａに外部回路の信号が入力されることを防ぐことができる。これにより、第１のリード端子１００４ａに電極パッドからの信号と外部回路からの信号とが入力され、ショートが発生するのを回避することが可能となる。従って、本実施形態の半導体装置では、ワイヤボンディングなどの工程を比較的容易に行うことができ、歩留まり良く製造可能で、より信頼性の高い半導体装置を実現することができる。
（第６の実施形態）
図６（ａ）は、本実施形態の半導体装置に係る参考例を示す図である。また、図６（ｂ）は、本発明の第６の実施形態の半導体装置の構成を示す断面図である。図６（ａ）は、上述の図５（ｂ）と同様な構成であるため、ここでの説明は省略する。ここで、図６（ａ）に示す半導体装置では、空きリード端子９０４の一部が、樹脂層の外方へ突出しているため、誤って外部回路へ接続されてしまう危険性がある。以上のことから、図６（ｂ）に示す本実施形態の半導体装置を見出した。
図６（ｂ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド１１０８が複数個形成された第１の半導体チップ１１０２と、第１の半導体チップ１１０２の上方に設けられ、上面に第２の電極パッド１１０７が複数個設けられた第２の半導体チップ１１０１と、第１の半導体チップ１１０２および第２の半導体チップ１１０１の外方に配置された第１のリード端子１１０４ａおよび第２のリード端子１１０４ｂと、第１のリード端子１１０４ａを介して、第１の電極パッド１１０８および第２の電極パッド１１０７を電気的に接続するためのワイヤ１１０３と、第１のリード端子１１０４ａおよび第２のリード端子１１０４ｂの外方に設けられた第３のリード端子１１０４ｃ、１１０４ｄと、第２の電極パッド１１０７と第２のリード端子１１０４ｂとを接続するためのワイヤ１１０６と、第２のリード端子１１０４ｂと第３のリード端子１１０４ｄとを接続するためのワイヤ１１０９とを備えている。ここで、第２のリード端子１１０４ｂと第３のリード端子１１０４ｄとを介して、第２の電極パッド１１０７が外部回路へ接続されている。また、第１の半導体チップ１１０２、第２の半導体チップ１１０１、第１のリード端子１１０４ａ、第２のリード端子１１０４ｂ、ワイヤ１１０３、１１０６、１１０９、および第３のリード端子１１０４ｃ、１１０４ｄは、樹脂層（図示せず）により封止されている。なお、第３のリード端子１１０４ｃ、１１０４ｄの一部は、樹脂層の外方に突出している。
本実施形態の半導体装置の特徴は、第１のリード端子１１０４ａを介して第１の半導体チップ１１０２と第２の半導体チップ１１０１とが電気的に接続されており、且つ、第１のリード端子１１０４ａが樹脂層内に形成されていることにある。この構成では、第１のリード端子１１０４ａがパッケージ内に設けられているため、第１のリード端子１１０４ａに外部回路の信号が入力されることを防ぐことができる。これにより、第１のリード端子１１０４ａに電極パッドからの信号と外部回路からの信号とが入力され、ショートが発生するのを回避することが可能となる。したがって、本実施形態の半導体装置では、ワイヤの形成不良などが抑制され、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することができる。
（第７の実施形態）
図７（ａ）は、従来の半導体装置の一例を示す図である。また、図７（ｂ）は、本発明の第７の実施形態の半導体装置の構成を示す図である。図７（ｃ）は、従来の半導体装置の不具合を示す図である。
図７（ａ）に示すように、従来の半導体装置は、上面に第１の電極パッド２７および第２の電極パッド２６がそれぞれ複数個形成された第１の半導体チップ２２および第２の半導体チップ２１と、第１の電極パッド２７と第２の電極パッド２６とを直接接続するためのワイヤ２３ａと、第２の電極パッド２６を外部回路に接続するためのリード端子２４と、リード端子２４と第２の電極パッド２６とを接続するためのワイヤ２３ｂとを備えている。
以上の構成を有する従来の半導体装置では、第１の電極パッド２７と第２の電極パッド２６とが直接接続されているため、半導体チップに接続されないリード端子２４が存在し、ワイヤの存在しない空間２５が生じる。その結果、例えば、図７（ｃ）に示すように、樹脂３５等を流し込んで半導体装置を封止する場合、ワイヤの存在しない空間２５の方向からワイヤ２３ｂが形成されている領域へ樹脂３５を流し込むと、ワイヤの存在しない空間２５では樹脂３５が勢いよく流れる結果、ワイヤ２３ｂが樹脂３５から応力を受けることで、互いに隣接するワイヤ２３ｂ同士が接触してしまうおそれがある。このような不具合を解消するために、本願発明者らは、図７（ｂ）に示す半導体装置を見出した。
図７（ｂ）に示すように、本実施形態の半導体装置は、上面に第１の電極パッド４７が形成された第１の半導体チップ４２と、第１の半導体チップ４２の上方に設けられ、上面に第２の電極パッド４６が形成された第２の半導体チップ４１と、第１の半導体チップ４２および第２の半導体チップ４１の外方に配置された複数のリード端子４４と、第１の電極パッド４７と前記第２の電極パッド４６とを接続するための第１のワイヤ４３ａと、第２の電極パッド４６とリード端子４４とを接続するための第２のワイヤ４３ｂとを備えている。なお、図示は省略するが、第１の半導体チップ４２、第２の半導体チップ４１、第１のワイヤ４３ａ、第２のワイヤ４３ｂ、およびリード端子４４は、樹脂層により封止されている。
本実施形態の半導体装置の特徴は、半導体チップと外部回路とを接続するために設けられたリード端子４４の全てが、第２のワイヤ４３ｂを介して半導体チップと接続されていることにある。これにより、例えば樹脂封止により半導体装置のパッケージを行う際には、半導体チップとリード端子とを接続するためのワイヤが部分的に形成されている従来の半導体装置と比較して、流し込まれた樹脂の流速の変化を抑えることができ、互いに隣接するワイヤ同士が接触するなどの不具合が生じるのを抑制することができる。その結果、本実施形態の半導体装置では、ワイヤの形成不良などを抑制することができ、歩留まり良く製造可能で、信頼性の高い半導体装置を実現することが可能となる。
本発明の半導体装置は、例えば複数の半導体チップを有する半導体装置の微細化に有用である。
図１は、本発明の第１の実施形態の半導体装置の構成を示す図である。 図２（ａ）は、従来の半導体装置の一例を示す図であり、図２（ｂ）は、本発明の第２の実施形態の半導体装置の構成を示す図である。 図３（ａ）は、本発明の第３の実施形態の半導体装置を示す図であり、図３（ｂ）は、図３（ａ）に示すIIIｂ−IIIｂ線における断面図である。 図４は、本発明の第４の実施形態の半導体装置の構成を示す図である。 図５（ａ）は、従来の半導体装置の一例を示す図であり。図５（ｂ）、図５（ｃ）は、本発明の第５の実施形態に係る半導体装置の構成を示す図である。 図６（ａ）は、本発明の半導体装置の参考例を示す図であり、図６（ｂ）は、本発明の第６の実施形態に係る半導体装置の構成を示す図である。 図７（ａ）は、従来の半導体装置の一例を示す図であり、図７（ｂ）は、本発明の第７の実施形態に係る半導体装置の構成を示す図であり、図７（ｃ）は、従来の半導体装置の不具合を示す図である。 図８は、従来の半導体装置の構成を示す図である。
符号の説明
２１ 第２の半導体チップ
２２ 第１の半導体チップ
２３ａ、２３ｂ ワイヤ
２４ リード端子
２５ 空間
２６ 第２の電極パッド
２７ 第１の電極パッド
３５ 樹脂
４１ 第２の半導体チップ
４２ 第１の半導体チップ
４３ａ 第１のワイヤ
４３ｂ 第２のワイヤ
４４ リード端子
４６ 第２の電極パッド
４７ 第１の電極パッド
２０１ ワイヤ
２０３ リード端子
２０４ 第１の電極パッド
２０５ 第２の電極パッド
２０６ 第２の半導体チップ
２０７ 第１の半導体チップ
３０１ 隣接する電極パッド間の距離
３０３ ワイヤ
３０４ 第１の電極パッド
３０５ 第２の電極パッド
３０６ 第２の半導体チップ
３０７ 第１の半導体チップ
４０１ ワイヤ
４０３ リード端子
４０４ 第１の電極パッド
４０５ 第２の電極パッド
４０６ 第２の半導体チップ
４０７ 第１の半導体チップ
５０１ 第２の半導体チップ
５０２ 第１の半導体チップ
５０４ ワイヤ
５０５ リード端子
５０６ 絶縁層
５０７ 金属層
５０８ 第２の電極パッド
５０９ 第１の電極パッド
８０１ 第２の半導体チップ
８０２ 第１の半導体チップ
８０３、８０３ａ、８０３ｂ ワイヤ
８０４ リード端子
８０６ 第２の電極パッド
８０７ 第１の電極パッド
９０４ リード端子
１００１ 第２の半導体チップ
１００２ 第１の半導体チップ
１００３ａ、１００３ｂ ワイヤ
１００４ａ 第１のリード端子
１００４ｂ 第２のリード端子
１００６ 第２の電極パッド
１００７ 第１の電極パッド
１１０１ 第２の半導体チップ
１１０２ 第１の半導体チップ
１１０３ ワイヤ
１１０４ａ 第１のリード端子
１１０４ｂ 第２のリード端子
１１０４ｃ、１１０４ｄ 第３のリード端子
１１０６ ワイヤ
１１０７ 第２の電極パッド
１１０８ 第１の電極パッド
１１０９ ワイヤ

Claims (5)

  1. 上面に第１の電極パッドが形成された第１の半導体チップと、
    前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、
    前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された導電膜と、
    前記導電膜を介して前記第１の電極パッドと前記第２の電極パッドとを接続するためのワイヤと、
    前記第１の半導体チップ、前記第２の半導体チップ、前記導電膜、および前記ワイヤを封止するための樹脂層とを備え、
    前記導電膜は、第１のリード端子であり、
    前記第１の半導体チップおよび前記第２の半導体チップの外方に配置され、前記第１の電極パッドまたは前記第２の電極パッドを外部回路に接続するための第２のリード端子と、
    前記第２のリード端子と前記第１の電極パッドおよび前記第２の電極パッドとの間であって、前記樹脂層内に設けられ、前記第１の電極パッドまたは前記第２の電極パッドを前記第２のリード端子を介して、前記外部回路に接続するための第３のリード端子とをさらに備えており、
    前記第１のリード端子は、前記樹脂層内に形成されている半導体装置。
  2. 前記第１の電極パッドおよび第２の電極パッドは、前記第１の半導体チップ上および前記第２の半導体チップ上にそれぞれ複数個形成されており、
    前記複数の第１の電極パッドの各々および前記複数の第２の電極パッドの各々は、前記第１の半導体チップおよび第２の半導体チップの辺縁部に複数の列で配置されている請求項１に記載の半導体装置。
  3. 上面に第１の電極パッドが形成された第１の半導体チップと、
    前記第１の半導体チップの上方に設けられ、上面に第２の電極パッドが形成された第２の半導体チップと、
    前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された導電膜と、
    前記導電膜を介して前記第１の電極パッドと前記第２の電極パッドとを接続するためのワイヤと、
    前記第１の半導体チップおよび前記第２の半導体チップの外方に配置された第４のリード端子と、
    前記第４のリード端子上に設けられた絶縁層とを備えており、
    前記導電膜は、前記絶縁層上に形成されている半導体装置。
  4. 前記第１の電極パッドおよび第２の電極パッドは、前記第１の半導体チップ上および前記第２の半導体チップ上にそれぞれ複数個形成されており、
    前記複数の第１の電極パッドの各々および前記複数の第２の電極パッドの各々は、前記第１の半導体チップおよび第２の半導体チップの辺縁部に複数の列で配置されている請求項３に記載の半導体装置。
  5. 前記第１の半導体チップ、前記第２の半導体チップ、前記導電膜、および前記ワイヤを封止するための樹脂層をさらに備えている請求項３または４に記載の半導体装置。
JP2008524289A 2007-06-01 2007-12-21 半導体装置 Expired - Fee Related JP4675419B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007146626 2007-06-01
JP2007146626 2007-06-01
PCT/JP2007/074710 WO2008146426A1 (ja) 2007-06-01 2007-12-21 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2008146426A1 JPWO2008146426A1 (ja) 2010-08-19
JP4675419B2 true JP4675419B2 (ja) 2011-04-20

Family

ID=40074704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008524289A Expired - Fee Related JP4675419B2 (ja) 2007-06-01 2007-12-21 半導体装置

Country Status (4)

Country Link
US (1) US20100219532A1 (ja)
JP (1) JP4675419B2 (ja)
CN (1) CN101467251A (ja)
WO (1) WO2008146426A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6129671B2 (ja) * 2013-07-19 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224362A (ja) * 1992-10-28 1994-08-12 Internatl Business Mach Corp <Ibm> 電子素子用リードフレーム・パッケージ
JP2000124392A (ja) * 1998-10-16 2000-04-28 Sanyo Electric Co Ltd 半導体装置
JP2003197857A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006019531A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP3471270B2 (ja) * 1999-12-20 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
US20060188526A1 (en) * 2005-02-24 2006-08-24 Cunnion Kenji M Method for enhancing the immune response to Staphylococcus aureus infection
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224362A (ja) * 1992-10-28 1994-08-12 Internatl Business Mach Corp <Ibm> 電子素子用リードフレーム・パッケージ
JP2000124392A (ja) * 1998-10-16 2000-04-28 Sanyo Electric Co Ltd 半導体装置
JP2003197857A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006019531A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100219532A1 (en) 2010-09-02
WO2008146426A1 (ja) 2008-12-04
CN101467251A (zh) 2009-06-24
JPWO2008146426A1 (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20090127682A1 (en) Chip package structure and method of fabricating the same
CN107195589B (zh) 半导体装置
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP2007123595A (ja) 半導体装置及びその実装構造
JP2005051130A (ja) リードレスパッケージ型半導体装置とその製造方法
US20110193213A1 (en) Stacked semiconductor package
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US20110309483A1 (en) Semiconductor Device
US20070215993A1 (en) Chip Package Structure
JP4675419B2 (ja) 半導体装置
JP3632024B2 (ja) チップパッケージ及びその製造方法
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP6909630B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
JP2007207906A (ja) 半導体集積回路および半導体集積回路の製造方法
US7656021B2 (en) Integrated circuit package system with pedestal structure
JP2005302815A (ja) 積層型半導体パッケージおよびその製造方法
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP4366472B2 (ja) 半導体装置
JP2006186282A (ja) 半導体装置およびその製造方法
JP6909629B2 (ja) 半導体装置
WO2013084384A1 (ja) 半導体装置及びその製造方法
KR100608331B1 (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees