CN107195589B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107195589B
CN107195589B CN201710133212.0A CN201710133212A CN107195589B CN 107195589 B CN107195589 B CN 107195589B CN 201710133212 A CN201710133212 A CN 201710133212A CN 107195589 B CN107195589 B CN 107195589B
Authority
CN
China
Prior art keywords
adhesive
semiconductor chip
bonding
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710133212.0A
Other languages
English (en)
Other versions
CN107195589A (zh
Inventor
岩政直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107195589A publication Critical patent/CN107195589A/zh
Application granted granted Critical
Publication of CN107195589B publication Critical patent/CN107195589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。

Description

半导体装置
[相关申请]
本申请享有以日本专利申请2016-51543号(申请日：2016年3月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
近年来，在半导体封装体中，广泛利用在半导体芯片使用芯片粘结膜(DAF：DieAttach Film)等粘接剂积层存储器芯片的构造(FOD：Film On Die，芯片覆膜)。然而，如果使用芯片粘结膜使半导体芯片彼此粘接，则存在如下情况，即，在进行模塑加工时，因粘接在衬底上的芯片而在半导体封装体产生凹凸，因该凹凸引起的半导体衬底的翘曲成为问题。进而，在Al(铝)电极垫上连接Au(金)接合线的情况下，有可能因阻焊剂或粘接剂中包含的Cl(氯)离子导致Al腐蚀而Al电极垫与Au接合线形成开路。
另外，也存在利用支柱芯片支撑半导体芯片的构造，但有可能因连接半导体芯片与配线衬底的金属线与支柱芯片接触而导致半导体封装体内的配线短路。因此，金属线的配置受到限制，也就是说，半导体芯片的布局受到限制。
发明内容
本发明的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。
实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。
附图说明
图1是示意性地表示一实施方式的半导体装置的前视图。
图2是示意性地表示一实施方式的半导体装置的俯视图。
图3是示意性地表示一实施方式的半导体装置的俯视剖视图。
图4A是示意性地表示一变化例的半导体装置的前视图。
图4B是图4A的半导体装置的A-A剖视图。
图5A是示意性地表示一变化例的半导体装置的前视图。
图5B是图5B的半导体装置的A-A剖视图。
图6A是示意性地表示一变化例的半导体装置的前视图。
图6B是图6B的半导体装置的A-A剖视图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。本实施方式并不限定本发明。
本发明的实施方式的半导体装置通过经由不与第1半导体芯片接触地以覆盖第1半导体芯片的方式设置的桌子状的第2粘接剂设置第2半导体芯片，而抑制半导体装置的翘曲，并且抑制第1半导体芯片的电极与接合线的连接部分的腐蚀，并且提升连接于第1半导体芯片的接合线与粘接剂的位置关系的自由度。将在下文更详细地进行说明。
图1是示意性地表示本实施方式的半导体装置1的前视图。如该图1所示，半导体装置1例如为半导体封装体，具备衬底10、第1粘接剂12、第1半导体芯片14、第1连接端子16、第1连接电极18、第1金属线20、粘接部22、第2半导体芯片24、第2粘接剂26、第2连接端子28、第2连接电极30、第2金属线32、及模具材34而构成。另外，以下，在所有图中，各构成要素的大小的比或详细配置等以容易理解实施方式的方式表示，因此，与实际的比或配置不同。另外，由于为示意性地表示的图，所以，省略芯片或衬底上的配线等。
衬底10是所谓晶片或芯片，由硅等形成。作为半导体装置1的半导体封装体形成在该衬底10上。
第1粘接剂12是用于将第1半导体芯片14固定在衬底10上的绝缘材料的粘接剂。该第1粘接剂12例如为将粘接剂呈膜状加工而成的芯片粘结膜，安装在第1半导体芯片14的与衬底10粘接的面，然后，固定在衬底10。
第1半导体芯片14是所谓接口芯片或控制器芯片，经由第1粘接剂12设置在衬底10上。该第1半导体芯片14是构成将半导体装置1与外部连接的接口的芯片，且为控制数据的写入及读出的芯片。
第1连接端子16是为了将衬底10上的配线与第1半导体芯片14上的配线连接而形成在衬底10上的连接端子。该第1连接端子16例如对Cu(铜)的端子镀覆Ni(镍)或Au而成。如图1所示，第1连接端子16在衬底10上设置有多个。
第1连接电极18是设置在第1半导体芯片14上的电极，且为将第1半导体芯片14上的配线与衬底10上的配线连接的电极。该第1连接电极18例如为由Al形成的焊垫状的电极。第1连接电极18在第1半导体芯片14上配置有多个。
第1金属线20是所谓接合线，是将衬底10上的配线与第1半导体芯片14上的配线经由第1连接端子16及第1连接电极18连接的金属线。也就是说，在本实施方式中，多条第1金属线20将多个第1连接端子16与多个第1连接电极18之间电连接。该第1金属线20例如由Au或Cu形成。
粘接部22是用于将第2半导体芯片24固定在衬底上的绝缘材料的粘接剂。该粘接部22也与第1粘接剂12同样地，例如为将粘接剂呈膜状加工而成的芯片粘结膜的一种。如图1所示，粘接部22具备与第2半导体芯片24相接的上部的第1粘接层22a、及与衬底10相接的下部的第2粘接层22b而构成。另外，第2粘接层22b在其一部分具有用于供模具材34通过的开口部22c。
第1粘接层22a是具有和与第2半导体芯片24的接触面大致相等的面积的矩形状的较薄的粘接层。一方的第2粘接层22b是比第1粘接层22a厚的粘接层。该第2粘接层22b的厚度是以成为在第1半导体芯片14的上方第1金属线20与第1粘接层22a不接触的程度的高度的方式确保其厚度。在本实施方式中，具有在与第1连接电极18连接的第1金属线20最高的部位第1金属线20不与第1粘接层22a接触的程度的厚度。换句话说，第1金属线20距第1连接电极18的最大高度小于第1粘接层22a与第1连接电极18的间隔。另外，第1粘接剂12与构成粘接部22的粘接剂可由具有粘接作用的相同的绝缘材料构成，也可由不同的绝缘材料构成。
第2半导体芯片24是所谓存储器芯片，在粘接部22上设置有多个。该第2半导体芯片24是进行数据的写入或读出的存储器芯片。如图1所示，第2半导体芯片24是以能够确保该第2半导体芯片24上的第2连接电极30的区域的程度错开地积层，整体上构成1个存储器阵列。另外，根据构成，也可将第2半导体芯片24设为1片。
第2粘接剂26是将第2半导体芯片24彼此粘接的粘接剂。也就是说，多个第2半导体芯片24经由第2粘接剂26而积层。该第2粘接剂26也与第1粘接剂12或粘接部22同样地，也可由芯片粘结膜构成。
第2连接端子28是为了将衬底10上的配线与第2半导体芯片24上的配线连接而设置在衬底10上的连接端子。该第2连接端子28例如对Cu的端子镀覆Ni或Au而成。与第1连接端子16同样地，第2连接端子28为了进行与第2半导体芯片24的连接而设置有多个。
第2连接电极30是设置在第2半导体芯片24上的电极，且为将第2半导体芯片24上的配线与衬底10上的配线连接的电极。该第2连接电极30例如为由Al形成的焊垫状的电极。另外，第2连接电极30也在第2半导体芯片24上设置有多个。
第2金属线32是所谓接合线，是将衬底10上的配线与第2半导体芯片24上的配线经由第2连接端子28及第2连接电极30连接的金属线。也就是说，在本实施方式中，多条第2金属线32将多个第2连接端子28与多个第2连接电极30之间电连接。该第2金属线32例如由Au或Cu形成。
模具材34是将第1半导体芯片14与第2半导体芯片24密封在衬底10的绝缘材料的模具材，是例如以环氧树脂、硅石粉末、碳黑等为主体的模具树脂。另外，在该图1中，为了便于说明，将模具材34省略一部分而图示，模具材34是以覆盖设置在衬底10上的各种半导体芯片及连接金属线的形式配置在衬底10上。
图2是图1所示的半导体装置1的俯视图。另外，在该图2中，为了说明而未图示模具材34。另外，在以下所示的俯视剖视图中，为了便于说明，也省略模具材34的图示。
如该图2所示，如果俯视观察半导体装置1，则多个第2半导体芯片24错开地积层。另外，在这些第2半导体芯片24的端部，多条第2金属线32经由多个第2连接电极30与衬底10上的多个第2连接端子28连接，由此，将第2半导体芯片24与衬底10连接。
虚线表示位于第2半导体芯片24的下方的第1半导体芯片14。像这样，俯视时，第1半导体芯片14设置成由第2半导体芯片24覆盖。
图3是从上方观察半导体装置1的第1半导体芯片14所得的俯视剖视图，相当于图1的A-A剖视图。如图3所示，第1半导体芯片14是在其上表面配置着多个第1连接电极18，且经由多条第1金属线20与多个第1连接端子16而与衬底10连接。
图中的虚线表示未图示的粘接部22的第1粘接层22a所存在的区域。如该图3所示，第2粘接层22b在矩形状的第1粘接层22a的4个角配置成柱状。进而，在第2粘接层22b彼此之间分别配置着不具有粘接层的开口部22c。粘接部22是以在该开口部22c在第1粘接层22a的下部不具有粘接层的方式形成。也就是说，粘接部22形成为像将第1粘接层22a设为桌面且将第2粘接层22b设为桌腿那样的桌子状。另外，第2粘接层22b也可如图3所示，在其一部分与第1连接端子16及第1金属线20接触。
像这样构成的半导体装置1例如经由设置在衬底10的下方的未图示的焊球等接口而与外部连接。从外部输入的信号由第1半导体芯片14处理，并转换为用于对存储器进行存取的控制信号。根据该第1半导体芯片14所输出的存储器存取的控制信号，进行配置在第2半导体芯片24上的存储器的数据的写入及读出。而且，通过将该数据与外部进行交换，本实施方式的半导体装置1例如作为存储器发挥作用。
像所述那样，根据本实施方式的半导体装置1的构造，通过在第1半导体芯片14与第2半导体芯片24之间设置桌子状的粘接部22而形成半导体封装体。通过粘接部22不接触第1半导体芯片14与第1金属线20连接的区域，可抑制该第1半导体芯片14与第1金属线20的连接部的腐蚀。
例如，第1连接电极18由Au与Al的合金或Cu与Al的合金形成，第1金属线20由Al形成，它们连接的部分因粘接剂中包含的Cl离子等杂质而腐蚀。根据本实施方式，该第1连接电极18与第1金属线20连接的部位不与构成粘接部22的粘接剂接触，因此，可防止由接触所致的因Cl等引起的腐蚀。其结果，将构成粘接部22的粘接剂的Cl离子浓度抑制得较低的必要性降低，因此，素材的选择自由度变高。
另外，第1粘接层22a与第1半导体芯片14之间由模具材34密封，第1粘接层22a与第1半导体芯片14不直接接触，因此，能够抑制因由第1半导体芯片14上推的粘接部22而导致在第2半导体芯片24产生凹凸。也就是说，在进行模塑成形后，也能够抑制衬底10的翘曲或凹凸。其结果，无须将构成粘接部22的粘接剂的粘度抑制得较低，为了将半导体芯片彼此粘接，可使用粘度较高的粘接剂、例如膜状的粘接剂等。
进而，粘接部22包括包含绝缘材料的粘接剂，因此，即使与连接第1半导体芯片14与衬底10的第1金属线20接触，也不会产生电短路。其结果，可提高选择第1半导体芯片14、第1连接端子18、第1金属线20、及粘接部22的位置关系的自由度。
另外，粘接部22例如既可通过对膜状的粘接剂实施冲压处理而形成第1粘接层22a与第2粘接层22b，也可通过利用刀片加工等将膜状的粘接剂在必要的部位薄膜化而形成。另外，也可通过将分别制作的第1粘接层22a与第2粘接层22b粘接而形成粘接部22。
(变化例)
以下，利用图表示因开口部22c的配置或大小的差异而形成的若干个变化例。以下，在图中，与图1至图3相同的符号是表示相同构件的符号，因此，省略详细的说明。
图4A是一变化例，是开口的大小与所述实施方式不同的半导体装置1的前视图。另外，图4B是图4A所示的A-A剖视图。如该图4A所示，如果与图1进行比较，则第2粘接层22b的从正面观察的宽度变窄，开口部22c的宽度变宽。从上表面观察所得的图为图4B。如果与图3进行比较，则各第2粘接层22b的截面在左右方向变窄且在上下方向变宽。即使设为这种构造，也能够获得与所述实施方式相同的效果。
图5A是另一变化例，是设为在第1粘接层22a的2对对边中一对对边的各自的下部不具有开口部22c的构造的半导体装置1的前视图。如该图5A所示，前视时，粘接部22不具有开口部22c。图5B是图5A所示的A-A剖视图。如该图5B所示，设为在另一对对边的各自的下部具有开口部22c的构造。也就是说，位于第1粘接层22a的4个角的下部的柱状的第2粘接层22b中，位于一对对边的各第2粘接层22b的宽度变宽并连接上。
图6A及图6B是又一变化例，成为在与图5A及图5B所示的半导体装置1相反的对边的下部不具有开口部22c的构造。像该图5A、图5B、图6A及图6B所示的半导体装置1这样，只要在第1粘接层22a的2对对边中任一对对边的各自的下部具有开口部22c，则在另一对对边的下部也可不具有开口部22c。
另外，在任一情况下，第2粘接层22b均以重叠在第1连接端子16上的方式构成，但此为一例，并非必须像这样重叠。另外，像所述那样表示了变化例，在任一情况下，均在第1粘接层22a的2对对边中至少一对对边的各自的下部具有开口部22c。由此，在将模具材34注入到晶片上时，模具材可遍布到各个角落。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。另外，当然，也能够在本发明的主旨的范围内将这些实施方式部分地适当组合。
[符号的说明]
1 半导体装置
10 衬底
14 第1导电体芯片
16 第1连接端子
18 第1连接电极
20 第1金属线
22 粘接部
22a 第1粘接层
22b 第2粘接层
22c 开口部
24 第2导电体芯片
28 第2连接端子
30 第2连接电极
32 第2金属线
34 模具材

Claims (4)

1.一种半导体装置，其特征在于具备：
衬底，具有连接端子；
第1半导体芯片，设置在所述衬底上；
金属线，将所述连接端子与所述第1半导体芯片上的连接电极连接；
粘接部，通过利用刀片加工将膜状的粘接剂在必要的部位薄膜化而形成，或通过对膜状的绝缘材料的粘接剂实施冲压处理而形成；
第2半导体芯片，设置在所述粘接部上；及
模具材，将包含所述粘接部与所述第1半导体芯片之间的区域密封；且
所述粘接部具有设置在所述第1半导体芯片的上方的矩形状的绝缘材料的粘接剂的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的绝缘材料的粘接剂的第2粘接层，且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔，所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部；
在所述粘接部中的所述第2粘接层的一部分与所述金属线及所述连接端子接触，而与所述连接电极不接触。
2.根据权利要求1所述的半导体装置，其特征在于：所述粘接部是在所述粘接部中的矩形状的所述第1粘接层的2对对边的各自的下部具有所述开口部。
3.根据权利要求2所述的半导体装置，其特征在于：位于所述第1粘接层中的2对对边中一对对边的各自的下部的所述开口部的宽度比位于所述第1粘接层中的2对对边中另一对对边的各自的下部的所述开口部的宽度大。
4.根据权利要求1所述的半导体装置，其特征在于：所述粘接部是在所述第1粘接层中的2对对边中一对对边的各自的下部具有所述开口部，且在所述第1粘接层中的2对对边中另一对对边的各自的下部不具有所述开口部。
CN201710133212.0A 2016-03-15 2017-03-08 半导体装置 Active CN107195589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016051543A JP6586036B2 (ja) 2016-03-15 2016-03-15 半導体装置の製造方法
JP2016-051543 2016-03-15

Publications (2)

Publication Number Publication Date
CN107195589A CN107195589A (zh) 2017-09-22
CN107195589B true CN107195589B (zh) 2021-03-16

Family

ID=59870854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710133212.0A Active CN107195589B (zh) 2016-03-15 2017-03-08 半导体装置

Country Status (3)

Country Link
JP (1) JP6586036B2 (zh)
CN (1) CN107195589B (zh)
TW (1) TWI621232B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP2020021908A (ja) * 2018-08-03 2020-02-06 キオクシア株式会社 半導体装置およびその製造方法
JP2020038902A (ja) * 2018-09-04 2020-03-12 キオクシア株式会社 半導体装置
TWI665770B (zh) * 2018-12-13 2019-07-11 力成科技股份有限公司 半導體封裝結構及其製法
JP2020155559A (ja) 2019-03-19 2020-09-24 キオクシア株式会社 半導体装置
WO2020218530A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP2022097769A (ja) * 2019-04-25 2022-07-01 昭和電工マテリアルズ株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
JP2022113250A (ja) 2021-01-25 2022-08-04 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096785A1 (en) * 2001-01-24 2002-07-25 Nec Corporation Semiconductor device having stacked multi chip module structure
CN104916645A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置及半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033022A (ja) * 2000-07-13 2002-01-31 Mitsui Takeda Chemicals Inc 導電性多層構造樹脂粒子およびそれを用いた異方導電性接着剤
TWI305018B (en) * 2003-03-31 2009-01-01 Sanyo Electric Co Semiconductor module and method for making same
JP4160083B2 (ja) * 2006-04-11 2008-10-01 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
TWI435419B (zh) * 2010-02-15 2014-04-21 Toshiba Kk 半導體記憶裝置及其製造方法
JP5857355B2 (ja) * 2010-09-16 2016-02-10 Ｓｈマテリアル株式会社 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096785A1 (en) * 2001-01-24 2002-07-25 Nec Corporation Semiconductor device having stacked multi chip module structure
CN104916645A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
TWI621232B (zh) 2018-04-11
JP6586036B2 (ja) 2019-10-02
CN107195589A (zh) 2017-09-22
JP2017168586A (ja) 2017-09-21
TW201803063A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN107195589B (zh) 半导体装置
US8890329B2 (en) Semiconductor device
US20100148172A1 (en) Semiconductor device
US20090261465A1 (en) Semiconductor device and its manufacturing method
US20160276312A1 (en) Semiconductor device and method for manufacturing the same
US9305912B2 (en) Stack package and method for manufacturing the same
KR100652106B1 (ko) 회로 장치
KR102542628B1 (ko) 반도체 패키지
US20140197524A1 (en) Die package structure
KR20110055985A (ko) 스택 패키지
KR20060074829A (ko) 적층형 반도체 장치
TW201508877A (zh) 半導體封裝件及其製法
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US20240153833A1 (en) Package structure and method of forming thereof
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2006086150A (ja) 半導体装置
JP2013030568A (ja) 半導体装置
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP2007027403A (ja) 半導体装置
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR100525091B1 (ko) 반도체 패키지
US20150171041A1 (en) Chip element and chip package
WO2011064937A1 (ja) 半導体装置及びその製造方法
KR20100096911A (ko) 반도체 패키지 및 이를 이용한 임베디드 패키지 및 이를 이용한 스택 패키지
JP2012243800A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right