TWI665770B - 半導體封裝結構及其製法 - Google Patents

半導體封裝結構及其製法 Download PDF

Info

Publication number
TWI665770B
TWI665770B TW107145089A TW107145089A TWI665770B TW I665770 B TWI665770 B TW I665770B TW 107145089 A TW107145089 A TW 107145089A TW 107145089 A TW107145089 A TW 107145089A TW I665770 B TWI665770 B TW I665770B
Authority
TW
Taiwan
Prior art keywords
spacer
semiconductor package
package structure
wafer
layer
Prior art date
Application number
TW107145089A
Other languages
English (en)
Other versions
TW202023007A (zh
Inventor
邱業展
徐坤基
傅柏樫
陳榮棋
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW107145089A priority Critical patent/TWI665770B/zh
Priority to KR1020180173411A priority patent/KR102180746B1/ko
Priority to JP2019067076A priority patent/JP6797234B2/ja
Application granted granted Critical
Publication of TWI665770B publication Critical patent/TWI665770B/zh
Publication of TW202023007A publication Critical patent/TW202023007A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本發明係一種半導體封裝結構及其製法，其中該半導體封裝結構係包含一電路基板、一設置在該電路基板上之間隔板、至少一設置在該間隔板上的晶片及一封膠體；其中該間隔板上形成有一結合層，當該封膠體包覆該間隔板及該至少一晶片時，該封膠體會與該間隔板之該結合層接觸，而該結合層與該封膠層的結合度係大於一晶圓與該封膠層的結合度；如此，該半導體封裝結構的封膠體包覆該間隔板後，其間可形成良好的結合度，不僅可減少翹曲現象發生，更可減少於高溫、高濕環境下的脫層現象。

Description

半導體封裝結構及其製法
本發明係一種半導體封裝結構及其製法，尤指一種抗翹曲及抗脫層的半導體封裝結構及其製法。
目前對於薄化半導體封裝結構來說，在封裝過程中會容易產生翹曲現象；因此，如圖8所示，一種半導體封裝結構被提出，即該半導體封裝結構包含有一電路基板70、一設置在該電路基板70上之間隔板71、設置在該間隔板71上的複數晶片72及一包覆該間隔板71及該晶片72的封膠體73；藉由該間隔板71加強該半導體封裝結構的結構強度，減少封裝過程中之翹曲問題。
然而，加入間隔板71之半導體封裝結構一經高溫、高濕可靠度測試後，該間隔板71與封膠體73之間發生脫層現象，使得半導體封裝結構失效；究其原因發現，由於該間隔板71係自一晶圓直接切割而成，故而具有一平滑表面。一旦應力集中在該平滑表面上，該間隔板就容易與該封膠體之間產生脫層，故有必要進一步改良之。
有鑑於前揭半導體封裝結構的脫層問題，本發明主要發明目的係提出一種新的半導體封裝結構及其製法，以解決封裝的翹曲及脫層的問題。
欲達上述目的所使用的主要技術手段係令該半導體封裝結構包含有： 一電路基板，係包含有一第一表面，且該第一表面形成有複數金屬接點；一間隔板，係設置在該電路基板的該第一表面上，且具有一第二表面，該第二表面形成有一結合層；至少一第一晶片，係設置在該間隔板的該第二表面上，並電性連接至該電路基板之該第一表面之該些金屬接點；以及一封膠體，係形成於該電路基板的第一表面上，並包覆於該間隔板、各該晶片於其中，且該封膠體係與該間隔板之該結合層接觸；其中該結合層與該封膠層的結合度大於一晶圓與該封膠層的結合度。
由上述說明可知，本發明主要使用的間隔板具有結合層，該結合層與該封膠體的結合度係大於晶圓與該封膠體的結合度，故本發明所使用的間隔板，可有效提升其與該封膠體結合度，不僅可減少翹曲現象發生，更可減少於高溫、高濕環境下的脫層現象。
欲達上述目的所使用的主要技術手段係令該半導體封裝結構的製法包含有以下步驟：(a)準備複數間隔板，各該間隔板上形成有一結合層；(b)準備一載板，並於該載板上設置有一基板，該基板包含有複數電路基板；(c)將各該間隔板分別設置在各該電路基板上；其中各該間隔板上形成有一結合層；(d)在各該間隔板上設置至少一第一晶片；(e)將該至少一第一晶片電性連接至對應的該電路基板； (f)於該基板上形成一封膠體，以包覆該些間隔板及該些晶片；其中該結合層與該封膠層的結合度大於一晶圓與該封膠層的結合度；以及(g)對應該些電路基板位置切割該封膠體及該基板，以產生複數顆獨立半導體封裝結構。
由上述說明可知，本發明封裝方法係主要使用具有結合層的間隔板，而該結合層與該封膠體之間的結合度大於晶圓與該封膠體的結合度，令該半導體封裝結構的封膠體包覆該間隔板後，其間可形成良好的結合度，不僅可減少翹曲現象發生，更可減少於高溫、高濕環境下的脫層現象。
1‧‧‧基板
10‧‧‧電路基板
11‧‧‧第一表面
111‧‧‧金屬接點
12‧‧‧第二表面
121‧‧‧金屬接點
20‧‧‧間隔板
21‧‧‧表面
22‧‧‧結合層
221、221a‧‧‧粗糙表面
222‧‧‧槽道
223‧‧‧膠層
224‧‧‧阻焊層
30a、30b、30c、30d‧‧‧第一晶片
301‧‧‧接點
31‧‧‧第二晶片
33‧‧‧金屬線
40‧‧‧封膠體
50‧‧‧晶圓
51‧‧‧間隔板區域
60‧‧‧載板
61‧‧‧黏著層
70‧‧‧電路基板
71‧‧‧間隔板
72‧‧‧晶片
73‧‧‧封膠體
圖1A：係本發明之一半導體封裝結構的第一實施例的一剖面圖。
圖1B：係本發明之一半導體封裝結構的第二實施例的一剖面圖。
圖2A至圖2I：係本發明製法之複數道步驟的剖面圖。
圖3：係本發明之一間隔板的一局部立體外觀圖。
圖4：係本發明之一半導體封裝結構的第三實施例的一剖面圖。
圖5A至圖5F：係本發明不同間隔板的一俯視平面圖。
圖6：係本發明之一半導體封裝結構的第四實施例的一剖面圖。
圖7：係本發明之一半導體封裝結構的第五實施例的一剖面圖。
圖8：係既有之一半導體封裝結構的一剖面圖。
本發明係提出一種半導體封裝結構及其製法，以減少半導體封裝結構於高溫、高濕環境中發生翹曲而造成的良率下降問題，以下配合複數實施例及圖式詳加說明本發明的技術內容。
首先請參閱圖1所示，係為本發明之一半導體封裝結構的第一實施例的一剖面圖，其包含有一電路基板10、一間隔板20、多個第一晶片30a、30b、30c、30d及一封膠體40；其中各該第一晶片30a、30b、30c、30d係電性連接至該電路基板10，而該間隔板20係設置在各該第一晶片30a、30b、30c、30d與該電路基板10之間，該封膠體40係形成於該電路基板10上並包覆於該間隔板20、各該第一晶片30a、30b、30c、30d於其中。
上述電路基板10係為一預先成型的線路基板或是一線路重佈層；其中該電路基板10係包含有一第一表面11及一第二表面12，且該第一表面11及該第二表面12均形成有複數金屬接點111、121。
上述間隔板20係設置在該電路基板10的第二表面12上，該間隔板20包含有一結合層22；於本實施例中，該間隔板20的上表面21係為一粗糙表面221而非平滑面，作為該結合層22用，即該間隔板20的上表面21的周邊形成有複數槽道222。
於本實施中，該些第一晶片30a、30b、30c、30d係疊設於該間隔板20的上表面21，並保持該間隔板20的該些槽道222不被該些第一晶片30a、30b、30c、30d覆蓋而外露；於本實施例中，以打線製程將第一晶片30b、30d上的接點301以金屬線33連接至該電路基板10的第二表面12上之金屬接點121，同樣以打線製程將第一晶片30a、30c上的接點301以金屬線33分別連接至該第一晶片30b、30d上的接點301。
上述封膠體40形成於該電路基板10的第二表面12上，並包覆該間隔板20及各該第一晶片30，且該封膠體40係與該間隔板20之該結合層22接 觸；其中該結合層22與該封膠層40的結合度大於一晶圓與該封膠層40的結合度；於本實施例中，該封膠體40係進一步形成於該些槽道222中，使封膠體40與該間隔板20之間的結合度更佳，減少脫層現象。
再請參閱圖1B所示，係為本發明之一半導體封裝結構的第二實施例的一剖面圖，其大多結構與前揭第一實施例相同，惟進一步包含一第二晶片31，該第二晶片31係先設置於該電路基板10的第二表面12上，再於該第二晶片31上設置該間隔板20的上表面21，再於該間隔板20上疊設該些第一晶片30；於本實例中，該間隔板20同樣於其上表面周邊形成有槽道222，可使得該封膠體40於包覆該些第一晶片30、該第二晶片31及該間隔板20之同時，亦成形成該些槽道222中。
請參閱圖2A至圖2F，係為本發明對應圖1A之半導體封裝結構之製法的第一實施例，其包含以下步驟(a)至步驟(g)：
於步驟(a)中，係準備有複數間隔板20；於本實施例中，如圖2A至圖2C所示，首先準備一晶圓50，該晶圓50係包含有複數間隔板區域51，再於各該間隔板區域51全部或周邊形成一粗糙表面221；對準相鄰間隔板區域51之間切割該晶圓50，以產作複數個相互分離的間隔板20，且各該間隔板20上形成有粗糙表面221，即各該間隔板20之上表面21的周邊即形成有複數槽道222。
於步驟(b)所示，如圖2D所示，係準備一載板60，該載板60上形有一黏著層61，再於該黏著層61上設置有一基板1，該基板1係包含有複數電路基板10；於本實施例，該基板1係預先成型，亦可直接於該黏著層61上以重佈線層製程步驟形成有一重佈線層。
於步驟(c)所示，如圖2E所示，將各該間隔板20設置在該基板1的對應電路基板10上。
於步驟(d)所示，如圖2F所示，依序將該些第一晶片30疊設在對應的間隔板20上。
於步驟(e)所示，如圖2G所示，該些第一晶片30透過打線製程，以金屬線33電性連接至對應的該電路基板10。
於步驟(f)所示，如圖2H所示，以壓模灌膠方式於該基板1上形成一封膠體40，以包覆該間隔板20及該些第一晶片30；其中於壓模灌膠將液態膠流入各該間隔板20之該些槽道222，待固化後即固定在該些槽道222中。
於步驟(g)所示，如圖2I所示，對應電路基板10位置切割該封膠體40及該基板1，以產生複數顆獨立半導體封裝結構。
再請參閱圖2B及圖3所示，上述步驟(a)中，改用雷射光照射該晶圓50表面之相鄰間隔板區域51之間，以形成有一下凹的粗糙表面221a；之後，同樣對準相鄰間隔板區域51進行切割，以製作出複數分離的間隔板20；此時，各該間隔板20之上表面的周邊即形成有一向外傾斜的粗糙表面221a。再如圖4所示，係為本發明之一半導體封裝結構的第三實施例，其使用圖3所示之間隔板20，由於該間隔板20周邊即形成有向外傾斜的粗糙表面221a，故同樣可該間隔板20提高與該封膠體40的結合度。
請參閱圖5A至圖5F所示，進一步以不同雷射光，對該間隔板20的上表面21照射，以形成不同的凹槽圖案，增加該上表面的粗糙度；以圖5A、圖5B以及圖5C所示，對該間隔板20的四周分別形成有沿不同方向的平行凹槽222，包含縱向、橫向及斜向；再如圖5D、圖5E、圖5F所示，該間隔板20的上表面21的全面分別以形成有沿不同方向的平行凹槽222，同樣包含縱向、橫向及斜向。
請配合參閱圖6所示，係為本發明之一半導體封裝結構的第三實施例的一剖面圖，即使用圖5D所示的間隔板20，該封膠體40同樣形成在該間隔板20上表面未被該第一晶片30覆蓋之凹槽222，增加與該間隔板20之結合度。
請參閱圖7所示，係為本發明之一半導體封裝結構的第四實施例的一剖面圖，其大多結構與圖1A所示的半導體封裝結構相同，惟該間隔板20之上表面21未形成有凹槽，而是進一步於該上表面21的全部形成有一材料層，以作為該結合層22用，該結合層22相較該間隔板20與該封膠層40具有更佳的結合度，即該材料層與該封膠層40之結合度高於該間隔板20與該封膠層40之結合度；此外，該材料層亦可僅形成於該間隔板20上表面21之周圍，或於該間隔板20上表面21形成有圖案的材料層，但不限制圖案的形態，以節省材料成本。於本實施例，該材料層係為一膠層223，如環氧樹脂(Expoxy)，對應圖2E所示步驟(c)中，於各該間隔板20分別設置在各該電路基板10後，進一步以點膠製程將該膠狀的環氧樹脂分別點在該些間隔板20的上表面21的全部或周圍，或於該間隔板20上表面21形成有特定圖案的材料層，但不限定圖案的形態，而於該間隔板20上形成有該結合層22。此外，該材料層亦可為一阻焊層224(如：綠漆)，該阻焊層224相較該間隔板20與該封膠層40具有更佳的結合度，即該阻焊層224與該封膠層40之結合度高於該間隔板20與該封膠層40之結合度；同樣於對應圖2E所示步驟(c)中，於該些間隔板20分別設置在對應的電路基板10後，於該些間隔板20上表面21的全部或周圍塗佈該阻焊層224，或於該間隔板20的上表面21形成有特定圖案的材料層，但不限定圖案的形態。
由於阻焊層224與該封膠層40的結合性佳，故於前揭步驟(a)中用以製作複數間隔板20的晶圓50可以用製作電路基板之樹脂基板(如FR4板)取代之，該樹脂基板表面形成阻焊層，故於步驟(a)中對該樹脂基板直接切割成複數 間隔板即可使用，不必另於步驟(c)再額外進行阻焊層形成步驟；其中該基板內層並未有金屬線路層。
此外，與封膠層結合度最佳的即是相同材質的封膠材，故前揭步驟(a)中用以製作複數間隔板的晶圓可以預先成型固化的膠塊取代之，故於步驟(a)中直接對該膠塊切割成複數間隔板即可於步驟(c)使用。
綜上所述，由本發明所提出多種半導體封裝結構的實施例可知，本發明主要使用的間隔板與該封膠體接觸的表面係可提高與該封膠體結合度，如採用晶圓製作該間隔板，則可於各該間隔板表面以切割、雷射、蝕刻等方式進行表面處理，對被處理之表面予以粗糙；此外，亦可於該間隔板表面上形成有與該封膠體結合度較高的材料，如環氧樹脂的膠層或阻焊層；再者，更可直接以與該封膠體結合度較高的材料取代晶圓，可直接於切割出複數間隔板後使用，令該半導體封裝結構的封膠體包覆該間隔板後，其間可形成良好的結合度，減少於高溫、高濕環境下的脫層現象。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

Claims (17)

  1. 一種半導體封裝結構，包括：一電路基板，係包含有一第一表面，且該第一表面形成有複數金屬接點；一間隔板，係設置在該電路基板的該第一表面上，且具有一第二表面，該第二表面形成有一結合層；至少一第一晶片，係設置在該間隔板的該第二表面上，並電性連接至該電路基板之該第一表面之該些金屬接點；以及一封膠體，係形成於該電路基板的該第一表面上，並包覆於該間隔板、各該第一晶片於其中，且該封膠體係與該間隔板之該結合層接觸；其中該結合層與該封膠層的結合度大於一晶圓與該封膠層的結合度。
  2. 如請求項1所述之半導體封裝結構，係進一步包含有一第二晶片，該第二晶片係設置在該電路基板與該間隔板之間，並與該電路基板電性連接。
  3. 如請求項1或2所述之半導體封裝結構，其中該間隔板的該第二表面之全部或周邊形成有一粗糙表面，該粗糙表面作為該結合層用。
  4. 如請求項1或2所述之半導體封裝結構，其中該間隔板的該第二表面形成有一膠層，該膠層作為該結合層用。
  5. 如請求項1或2所述之半導體封裝結構，其中該間隔板的該第二表面形成有一阻焊層，該阻焊層作為該結合層用。
  6. 如請求項1或2所述之半導體封裝結構，其中該間隔板係自一FR4基板切割而成。
  7. 如請求項1或2所述之半導體封裝結構，其中該間隔板係自一膠體切割而成，該膠體與該封膠體為相同材質。
  8. 如請求項3所述之半導體封裝結構，其中該間隔板係自另一晶圓切割而成，且該粗糙表面係由切割、電射或蝕刻方式成形之。
  9. 如請求項8所述之半導體封裝結構，其中該粗糙表面包含有複數槽道，該封膠體係進一步形成於各該槽道中。
  10. 一種半導體封裝結構的製法，包括以下步驟：(a)準備複數間隔板，各該間隔板上形成有一結合層；(b)準備一載板，並於該載板上設置有一基板，該基板包含有複數電路基板；(c)將各該間隔板分別設置在各該電路基板上；其中各該間隔板上形成有一結合層；(d)在各該間隔板上設置至少一第一晶片；(e)將該至少一第一晶片電性連接至對應的該電路基板；(f)於該基板上形成一封膠體，以包覆該些間隔板及該些晶片；其中該結合層與該封膠層的結合度大於一晶圓與該封膠層的結合度；以及(g)對應該些電路基板位置切割該封膠體及該基板，以產生複數顆獨立半導體封裝結構。
  11. 如請求項10所述之半導體封裝結構的製法，其中上述步驟(b)進一步包含有將一第二晶片設置在對應的電路基板上，並於上述步驟(c)中，將各該間隔板分別設置在該第二晶片上。
  12. 如請求項10或11所述之半導體封裝結構的製法，其中上述步驟(a)係包含有：(a1)首先準備另一晶圓，該晶圓係包含有複數間隔板區域；(a2)於各該間隔板區域全部或周邊形成一粗糙表面；以及(a3)對準該些間隔板區域的相鄰處切割該晶圓，以產作複數個相互分離的間隔板；其中，各該間隔板上即具有該粗糙表面，該粗糙表面作為該結合層用。
  13. 如請求項10或11所述之半導體封裝結構的製法，其中：上述步驟(a)係包含有：(a1)首先準備晶圓，該晶圓係包含有複數間隔板區域；以及(a2)對準相鄰間隔板區域之間切割該晶圓，以產作複數個相互分離的間隔板；以及上述步驟(c)係進一步於各該間隔板上形成有一膠層，該膠層作為該結合層用。
  14. 如請求項10或11所述之半導體封裝結構的製法，其中：上述步驟(a)係包含有：(a1)首先準備另一晶圓，該晶圓係包含有複數間隔板區域；以及(a2)對準該些間隔板區域的相鄰處切割該晶圓，以產作複數個相互分離的間隔板；以及上述步驟(c)係進一步於各該間隔板上形成有一阻焊層，該阻焊層作為該結合層用。
  15. 如請求項10或11所述之半導體封裝結構的製法，其中上述步驟(a)係包含有：(a1)首先準備一樹脂基板，該樹脂基板係包含有複數間隔板區域，且該樹脂基板表面形成有一阻焊層；以及(a2)對準該些間隔板區域的相鄰處切割該樹脂基板，以產作複數個相互分離的間隔板。
  16. 如請求項10或11所述之半導體封裝結構的製法，其中上述步驟(a)係包含有：(a1)首先準備一膠塊，該膠塊係包含有複數間隔板區域；以及(a2)對準該些間隔板區域的相鄰處切割該膠塊，以產作複數個相互分離的間隔板。
  17. 如請求項12所述之半導體封裝結構的製法，其中上述步驟(a2)係以切割、雷射或蝕刻於各該間隔板區域全部或周邊形成複數道相互平行的槽道，以構成該粗糙表面。
TW107145089A 2018-12-13 2018-12-13 半導體封裝結構及其製法 TWI665770B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107145089A TWI665770B (zh) 2018-12-13 2018-12-13 半導體封裝結構及其製法
KR1020180173411A KR102180746B1 (ko) 2018-12-13 2018-12-31 반도체 패키지 구조 및 그 제조 방법
JP2019067076A JP6797234B2 (ja) 2018-12-13 2019-03-29 半導体パッケージ構造体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107145089A TWI665770B (zh) 2018-12-13 2018-12-13 半導體封裝結構及其製法

Publications (2)

Publication Number Publication Date
TWI665770B true TWI665770B (zh) 2019-07-11
TW202023007A TW202023007A (zh) 2020-06-16

Family

ID=68049602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107145089A TWI665770B (zh) 2018-12-13 2018-12-13 半導體封裝結構及其製法

Country Status (3)

Country Link
JP (1) JP6797234B2 (zh)
KR (1) KR102180746B1 (zh)
TW (1) TWI665770B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022917A (ko) * 2020-08-19 2022-03-02 삼성전자주식회사 반도체 패키지
TWI789682B (zh) * 2021-01-15 2023-01-11 友達光電股份有限公司 封裝結構及其製作方法
CN115565971B (zh) * 2022-10-26 2024-02-23 弘大芯源(深圳)半导体有限公司 一种散热性能良好的芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201828418A (zh) * 2017-01-25 2018-08-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US20180240785A1 (en) * 2014-04-29 2018-08-23 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197140B2 (ja) * 2003-06-19 2008-12-17 パナソニック株式会社 半導体装置
JP5340544B2 (ja) * 2007-01-22 2013-11-13 株式会社デンソー 電子装置およびその製造方法
CN101295697A (zh) * 2007-04-28 2008-10-29 力成科技股份有限公司 半导体封装构造
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR101887084B1 (ko) * 2011-09-22 2018-08-10 삼성전자주식회사 멀티-칩 반도체 패키지 및 그 형성 방법
JP2013135061A (ja) * 2011-12-26 2013-07-08 Toyota Motor Corp 半導体装置の製造方法
WO2014107848A1 (en) * 2013-01-09 2014-07-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
JP2015120836A (ja) * 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
JP6491994B2 (ja) * 2015-11-06 2019-03-27 東芝メモリ株式会社 半導体装置
JP6586036B2 (ja) * 2016-03-15 2019-10-02 東芝メモリ株式会社 半導体装置の製造方法
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
JP2018147938A (ja) * 2017-03-01 2018-09-20 東芝メモリ株式会社 半導体装置
JP2020025022A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180240785A1 (en) * 2014-04-29 2018-08-23 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
TW201828418A (zh) * 2017-01-25 2018-08-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
KR102180746B1 (ko) 2020-11-20
TW202023007A (zh) 2020-06-16
JP2020096153A (ja) 2020-06-18
KR20200073950A (ko) 2020-06-24
JP6797234B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI665770B (zh) 半導體封裝結構及其製法
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
TWI576962B (zh) 半導體基板結構與半導體封裝及其製造方法
US8531017B2 (en) Semiconductor packages having increased input/output capacity and related methods
TW201349397A (zh) 半導體封裝結構之多層基板
TWM512216U (zh) 半導體基板結構與半導體封裝結構
TW201732959A (zh) 導線架、電子零件裝置及其製造方法
TWI629761B (zh) 基板結構及半導體封裝元件之製造方法
JP2000124354A (ja) チップサイズパッケージ及びその製造方法
US9408313B2 (en) Packaging substrate and method of fabricating the same
TWM556409U (zh) 基板結構
TWI567882B (zh) 半導體元件及其製造方法
JP2006073586A (ja) 半導体装置の製造方法
TW201415591A (zh) 半導體裝置及其製造方法
JP4577316B2 (ja) 半導体装置の製造方法
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
TWI831499B (zh) 引線框結構的形成方法
JP4701563B2 (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
TW202326953A (zh) 引線框結構的形成方法
TW202326876A (zh) 封裝結構的形成方法
TWI723948B (zh) 薄型化半導體封裝元件及製法
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
TW202335198A (zh) 半導體封裝結構及其製造方法
TWI393193B (zh) 晶片封裝結構的製程