JP2017168586A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017168586A
JP2017168586A JP2016051543A JP2016051543A JP2017168586A JP 2017168586 A JP2017168586 A JP 2017168586A JP 2016051543 A JP2016051543 A JP 2016051543A JP 2016051543 A JP2016051543 A JP 2016051543A JP 2017168586 A JP2017168586 A JP 2017168586A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
adhesive layer
semiconductor device
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016051543A
Other languages
English (en)
Other versions
JP6586036B2 (ja
Inventor
直樹 岩政
Naoki Iwamasa
直樹 岩政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016051543A priority Critical patent/JP6586036B2/ja
Priority to TW106104226A priority patent/TWI621232B/zh
Priority to CN201710133212.0A priority patent/CN107195589B/zh
Publication of JP2017168586A publication Critical patent/JP2017168586A/ja
Application granted granted Critical
Publication of JP6586036B2 publication Critical patent/JP6586036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッドの腐食を低減させ、さらに半導体チップとワイヤの配置の自由度を向上する構造を提案する。【解決手段】実施形態によれば、半導体装置は、基板と、第１半導体チップと、ワイヤと、接着部と、第２半導体チップと、を備える。第１半導体チップは、前記基板上に設置されている。ワイヤは、前記基板上の配線と、前記第１半導体チップ上の接続電極とを接続する。接着部は、前記第１半導体チップの上方に設置された矩形状の第１接着層と、前記第１接着層の四隅の下部に位置する柱状の第２接着層とを有する接着部であって、前記ワイヤの前記接続電極からの最大高さは前記接続電極と前記第１接着層との間隔よりも小さく、前記第２接着層は、矩形状の前記第１接着層における２対の対辺のうち少なくとも１対の対辺のそれぞれの下部に開口部を有する。第２半導体チップは、前記接着部上に設置される。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
近年、半導体パッケージにおいて、半導体チップにダイアタッチフィルム（ＤＡＦ：Die Attach Film）等の接着剤を用いてメモリチップを積層する構造（ＦＯＤ：Film On Die）が広く利用されている。しかしながら、ダイアタッチフィルムを用いて半導体チップ同士を接着させると、モールド加工をした際に、基板上に接着したチップにより半導体パッケージに凹凸が生じ、その凹凸に起因する半導体基板の反りが問題となる場合がある。さらに、Ａｌ（アルミニウム）電極パッド上にＡｕ（金）ボンディングワイヤが接続される場合、ソルダーレジストや接着剤に含まれるＣｌ（塩素）イオンにより、Ａｌが腐食し、Ａｌ電極パッドとＡｕボンディングワイヤがオープンとなる可能性がある。
また、半導体チップを支柱チップにより支える構造もあるが、半導体チップと配線基板とを接続するワイヤが、支柱チップに接触することにより、半導体パッケージ内の配線がショートする可能性がある。このため、ワイヤの配置が制限され、すなわち、半導体チップのレイアウトが制限されることとなる。
特開２０１３−６２３２８号公報
そこで、本発明が解決しようとする課題は、パッドの腐食を低減させ、さらに半導体チップとワイヤの配置の自由度を向上する構造を提案することである。
実施形態によれば、半導体装置は、基板と、第１半導体チップと、ワイヤと、接着部と、第２半導体チップと、を備える。第１半導体チップは、前記基板上に設置されている。ワイヤは、前記基板上の配線と、前記第１半導体チップ上の接続電極とを接続する。接着部は、前記第１半導体チップの上方に設置された矩形状の第１接着層と、前記第１接着層の四隅の下部に位置する柱状の第２接着層とを有する接着部であって、前記ワイヤの前記接続電極からの最大高さは前記接続電極と前記第１接着層との間隔よりも小さく、前記第２接着層は、矩形状の前記第１接着層における２対の対辺のうち少なくとも１対の対辺のそれぞれの下部に開口部を有する。第２半導体チップは、前記接着部上に設置される。
一実施形態に係る半導体装置を模式的に示す正面図。 一実施形態に係る半導体装置を模式的に示す平面図。 一実施形態に係る半導体装置を模式的に示す平面断面図。 一変形例に係る半導体装置を模式的に示す正面図。 図４Ａに係る半導体装置のＡ−Ａ断面図。 一変形例に係る半導体装置を模式的に示す正面図。 図５Ｂに係る半導体装置のＡ−Ａ断面図 一変形例に係る半導体装置を模式的に示す正面図。 図６Ｂに係る半導体装置のＡ−Ａ断面図。
以下、図面を参照して、本発明の実施形態について説明する。本実施形態は、本発明を限定するものではない。
本発明の実施形態に係る半導体装置は、第１半導体チップと接触せずに、第１半導体チップを覆うように設置された机状の第２接着剤を介して第２半導体チップを設置することにより、半導体装置の反りを抑制するとともに、第１半導体チップの電極とボンディングワイヤの接続部分における腐食を抑制するとともに、第１半導体チップに接続されるボンディングワイヤと接着剤との位置関係の自由度を向上するものである。より詳しく、以下に説明する。
図１は、本実施形態に係る半導体装置１を模式的に示す正面図である。この図１に示すように、半導体装置１は、例えば、半導体パッケージであり、基板１０と、第１接着剤１２と、第１半導体チップ１４と、第１接続端子１６と、第１接続電極１８と、第１ワイヤ２０と、接着部２２と、第２半導体チップ２４と、第２接着剤２６と、第２接続端子２８と、第２接続電極３０と、第２ワイヤ３２と、モールド材３４と、を備えて構成される。なお、以下、全ての図において、各構成要素の大きさの比や、細かい配置などは、実施形態を理解しやすいように示されているため、実際の比や配置とは異なる。また、模式的に示す図であるので、チップや基板上の配線等は、省略している。
基板１０は、所謂ウエハやダイであり、シリコン等により形成される。半導体装置１である半導体パッケージは、この基板１０上に形成される。
第１接着剤１２は、第１半導体チップ１４を基板１０上に固定するための絶縁材料の接着剤である。この第１接着剤１２は、例えば、接着剤をフィルム状に加工したダイアタッチフィルムであり、第１半導体チップ１４の基板１０と接着させる面に装着し、その後基板１０へと固定される。
第１半導体チップ１４は、所謂インターフェースチップやコントローラチップであり、基板１０上に第１接着剤１２を介して設置される。この第１半導体チップ１４は、半導体装置１と外部を接続するインターフェースを構成するチップであり、データの書込及び読出を制御するチップである。
第１接続端子１６は、基板１０上の配線と第１半導体チップ１４上の配線とを接続するために基板１０上に形成される接続端子である。この第１接続端子１６は、例えば、Ｃｕ（銅）の端子にＮｉ（ニッケル）やＡｕをめっきしたものである。図１に示すように、第１接続端子１６は、基板１０上に複数個設置されている。
第１接続電極１８は、第１半導体チップ１４上に設置された電極であり、第１半導体チップ１４上の配線と、基板１０上の配線とを接続する電極である。この第１接続電極１８は、例えば、Ａｌにより形成されるパッド状の電極である。第１接続電極１８は、第１半導体チップ１４上に複数個配置されている。
第１ワイヤ２０は、所謂ボンディングワイヤであり、基板１０上の配線と第１半導体チップ１４上の配線とを、第１接続端子１６及び第１接続電極１８とを介して接続するワイヤである。すなわち、本実施形態においては、複数の第１接続端子１６と複数の第１接続電極１８との間を、複数の第１ワイヤ２０が電気的に接続している。この第１ワイヤ２０は、例えば、ＡｕやＣｕにより形成される。
接着部２２は、第２半導体チップ２４を基板上に固定するための絶縁材料の接着剤である。この接着部２２も、第１接着剤１２と同様に、例えば、接着剤をフィルム状に加工したダイアタッチフィルムの一種である。接着部２２は、図１に示すように、第２半導体チップ２４と接する上部の第１接着層２２ａと、基板１０と接する下部の第２接着層２２ｂとを備えて構成される。また、第２接着層２２ｂは、その一部にモールド材３４を通過させるための開口部２２ｃを有している。
第１接着層２２ａは、第２半導体チップ２４との接触面とほぼ同等の面積を有する、矩形状の薄い接着層である。一方の第２接着層２２ｂは、第１接着層２２ａに比べて厚い接着層である。この第２接着層２２ｂの厚さは、第１半導体チップ１４の上方において、第１ワイヤ２０と第１接着層２２ａとが接触しない程度の高さとなるように、その厚さが確保されている。本実施形態においては、第１接続電極１８に接続する第１ワイヤ２０が最も高くなる箇所で、第１ワイヤ２０が第１接着層２２ａに接触しない程度の厚さを有している。言い換えると、第１ワイヤ２０の第１接続電極１８からの最大高さが、第１接着層２２ａと第１接続電極１８との間隔より小さい。なお、第１接着剤１２と、接着部２２を構成する接着剤とは、接着作用のある同じ絶縁材料から構成されていてもよいし、違う絶縁材料から構成されていてもよい。
第２半導体チップ２４は、所謂メモリチップであり、接着部２２上に複数設置される。この第２半導体チップ２４は、データの書込や読出をするメモリチップである。図１に示すように、第２半導体チップ２４は、この第２半導体チップ２４上の第２接続電極３０の領域を確保できる程度にずらして積層され、全体として１つのメモリアレイを構成する。なお、構成によっては、第２半導体チップ２４を１枚とすることもできる。
第２接着剤２６は、第２半導体チップ２４同士を接着する接着剤である。すなわち、複数の第２半導体チップ２４が、第２接着剤２６を介して、積層される。この第２接着剤２６も、第１接着剤１２や接着部２２と同様に、ダイアタッチフィルムで構成されていてもよい。
第２接続端子２８は、基板１０上の配線と第２半導体チップ２４上の配線とを接続するために基板１０上に設置される接続端子である。この第２接続端子２８は、例えば、Ｃｕの端子にＮｉやＡｕをめっきしたものである。第１接続端子１６と同様に、第２接続端子２８は、第２半導体チップ２４との接続をするために複数個設置されている。
第２接続電極３０は、第２半導体チップ２４上に設置された電極であり、第２半導体チップ２４上の配線と、基板１０上の配線とを接続する電極である。この第２接続電極３０は、例えば、Ａｌにより形成されるパッド状の電極である。また、第２接続電極３０も、第２半導体チップ２４上に複数個設置されている。
第２ワイヤ３２は、所謂ボンディングワイヤであり、基板１０上の配線と第２半導体チップ２４上の配線とを、第２接続端子２８及び第２接続電極３０とを介して接続するワイヤである。すなわち、本実施形態においては、複数の第２接続端子２８と複数の第２接続電極３０との間を、複数の第２ワイヤ３２が電気的に接続している。この第２ワイヤ３２は、例えば、ＡｕやＣｕにより形成される。
モールド材３４は、第１半導体チップ１４と、第２半導体チップ２４とを基板１０に封止する絶縁材料のモールド材であり、例えば、エポキシ樹脂、シリカの粉末、カーボンブラック等を主体とするモールド樹脂である。なお、この図１においては、説明の便宜上、モールド材３４は、一部を省略して図示されているが、モールド材３４は、基板１０上に、基板１０上に設置された種々の半導体チップや接続ワイヤを覆うような形で配置されている。
図２は、図１に示す半導体装置１の平面図である。なお、この図２においては、モールド材３４は説明のために図示していない。また、以下で示す平面断面図においても、説明の便宜上、モールド材３４の図示は省略している。
この図２に示すように、半導体装置１を平面からみると、複数の第２半導体チップ２４がずらして積層されている。また、これらの第２半導体チップ２４の端部において、複数の第２接続電極３０を介して複数の第２ワイヤ３２が、基板１０上の複数の第２接続端子２８と接続することにより、第２半導体チップ２４と基板１０とが接続されている。
破線は、第２半導体チップ２４の下方にある、第１半導体チップ１４を示す。このように、平面視において、第１半導体チップ１４は、第２半導体チップ２４により覆われるように設置されている。
図３は、半導体装置１の第１半導体チップ１４を上方から見た平面断面図であり、図１のＡ−Ａ断面図に相当する。図３に示すように、第１半導体チップ１４は、その上面に、複数の第１接続電極１８が配置され、複数の第１ワイヤ２０と複数の第１接続端子１６を介して、基板１０と接続されている。
図中の破線は、図示されない接着部２２の第１接着層２２ａが存在する領域を示している。第２接着層２２ｂは、この図３に示すように、矩形状の第１接着層２２ａの４隅において、柱状となるように配置されている。さらに、第２接着層２２ｂ同士の間には、接着層を有しない開口部２２ｃがそれぞれ配置されている。接着部２２は、この開口部２２ｃにおいて、第１接着層２２ａの下部には接着層を有しないように形成されている。すなわち、接着部２２は、第１接着層２２ａを天板とし、第２接着層２２ｂを脚とするような机状に形成されている。また、第２接着層２２ｂは、図３に示すように、その一部において、第１接続端子１６及び第１ワイヤ２０と接触していてもよい。
このように構成された半導体装置１は、例えば、基板１０の下方に設けられた図示しないはんだボール等のインターフェースを介して、外部と接続される。外部から入力された信号は、第１半導体チップ１４により処理され、メモリにアクセスするための制御信号へと変換される。この第１半導体チップ１４が出力したメモリアクセスの制御信号により、第２半導体チップ２４上に配置されているメモリのデータの書込及び読出を行う。そして、このデータを外部とやりとりすることにより、本実施形態に係る半導体装置１は、例えば、メモリとして作用する。
以上のように、本実施形態に係る半導体装置１の構造によれば、第１半導体チップ１４と第２半導体チップ２４との間に、机状の接着部２２を設置することにより、半導体パッケージが形成される。第１半導体チップ１４と、第１ワイヤ２０とが接続する領域に、接着部２２が接触しないことにより、この第１半導体チップ１４と第１ワイヤ２０との接続部における腐食を抑制することが可能となる。
例えば、第１接続電極１８は、ＡｕとＡｌの合金やＣｕとＡｌの合金で形成され、第１ワイヤ２０は、Ａｌで形成されるが、これらが接続する部分は、接着剤に含まれるＣｌイオン等の不純物により腐食する。本実施形態によれば、この第１接続電極１８と第１ワイヤ２０とが接続されている箇所は、接着部２２を構成する接着剤とは接触しないため、接触によるＣｌ等に起因する腐食を防ぐことができる。この結果、接着部２２を構成する接着剤のＣｌイオン濃度を低く抑える必要性が下がるため、素材の選択の自由度が高くなる。
また、第１接着層２２ａと第１半導体チップ１４との間がモールド材３４によって封止され、第１接着層２２ａと第１半導体チップ１４とが直接接触しないため、第１半導体チップ１４により押し上げられた接着部２２により第２半導体チップ２４に凹凸が生じることを抑制できる。すなわち、モールド形成をした後においても、基板１０の反りや凹凸を抑制することが可能となる。この結果、接着部２２を構成する接着剤の粘度を低く抑える必要がなくなり、半導体チップ同士を接着するために、粘度の高い接着剤、例えば、フィルム状の接着剤等を用いることが可能となる。
さらに、接着部２２は、絶縁材料からなる接着剤により構成されるので、第１半導体チップ１４と基板１０とを接続する第１ワイヤ２０と接触しても電気的にショートすることがない。この結果、第１半導体チップ１４と、第１接続端子１８と、第１ワイヤ２０と、接着部２２との位置関係を選択する自由度を高めることが可能となる。
なお、接着部２２は、例えば、フィルム状の接着剤にスタンプ処理を施すことにより第１接着層２２ａと第２接着層２２ｂを形成することもできるし、フィルム状の接着剤をブレード加工などにより必要な箇所だけ薄膜化することにより形成することもできる。また、別々に作成された第１接着層２２ａと第２接着層２２ｂとを接着することにより接着部２２を形成することもできる。
（変形例）
以下、図を用いて開口部２２ｃの配置や大きさの違いによる、いくつかの変形例を示す。以下、図中において、図１乃至図３と同じ符号は同じものを示す符号であるので、詳しい説明は省略する。
図４Ａは、一変形例であり、上述した実施形態とは開口の大きさが異なる半導体装置１の正面図である。また、図４Ｂは、図４Ａに示すＡ−Ａ断面図である。この図４Ａに示すように、図１と比較すると、第２接着層２２ｂの正面から見た幅が狭くなり、開口部２２ｃの幅が広くなっている。上面から見たのが図４Ｂである。図３と比較すると、それぞれの第２接着層２２ｂの断面が、左右方向に狭くなり、上下方向に広くなっている。このような構造としても、上述した実施形態と同様の効果を得ることが可能である。
図５Ａは、別の変形例であり、第１接着層２２ａの２対の対辺のうち、一方の対辺のそれぞれの下部において、開口部２２ｃを有しない構造とした半導体装置１の正面図である。この図５Ａに示すように、正面視において、接着部２２は、開口部２２ｃを有しない。図５Ｂは、図５Ａに示すＡ−Ａ断面図である。この図５Ｂに示すように、もう一方の対辺のそれぞれの下部において、開口部２２ｃを有している構造としている。すなわち、第１接着層２２ａの４隅の下部にある柱状の第２接着層２２ｂのうち、一方の対辺にあるそれぞれの第２接着層２２ｂの幅が広くなり、接続したものとなる。
図６Ａ及び図６Ｂは、さらに別の変形例であり、図５Ａ及び図５Ｂに示す半導体装置１とは、逆の対辺の下部において開口部２２ｃを有しない構造となっている。この図５Ａ、図５Ｂ、図６Ａ及び図６Ｂに示す半導体装置１のように、第１接着層２２ａの２対の対辺のうち、いずれかの対辺のそれぞれの下部に開口部２２ｃを有していれば、他方の対辺の下部には、開口部２２ｃを有しなくてもよい。
なお、いずれの場合においても、第２接着層２２ｂは、第１接続端子１６上に重なるように構成されているが、これは一例であり、必ずしもこのように重なっている必要はない。また、上述したように変形例を示したが、いずれの場合においても、第１接着層２２ａの２対の対辺のうち、少なくとも一方の対辺のそれぞれの下部には、開口部２２ｃを有している。このようにすることにより、モールド材３４をウエハ上に流し込む際に、モールド材が隅々まで行き渡ることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、当然のことながら、本発明の要旨の範囲内で、これらの実施の形態を部分的に適宜組み合わせることも可能である。
１：半導体装置、１０：基板、１４：第１導電体チップ、１６：第１接続端子、１８：第１接続電極、２０：第１ワイヤ、２２：接着部、２２ａ：第１接着層、２２ｂ：第２接着層、２２ｃ：開口部、２４：第２導電体チップ、２８：第２接続端子、３０：第２接続電極、３２：第２ワイヤ、３４：モールド材

Claims (7)

  1. 基板と、
    前記基板上に設置された、第１半導体チップと、
    前記基板上の配線と、前記第１半導体チップ上の接続電極とを接続する、ワイヤと、
    前記第１半導体チップの上方に設置された矩形状の第１接着層と、前記第１接着層の四隅の下部に位置する柱状の第２接着層とを有する接着部であって、前記ワイヤの前記接続電極からの最大高さは前記接続電極と前記第１接着層との間隔よりも小さく、前記第２接着層は、矩形状の前記第１接着層における２対の対辺のうち少なくとも１対の対辺のそれぞれの下部に開口部を有する、接着部と、
    前記接着部上に設置された、第２半導体チップと、
    を備える半導体装置。
  2. 前記接着部と前記第１半導体チップとの間を含む領域を封止するモールド材をさらに有する、請求項１に記載の半導体装置。
  3. 前記接着部は、絶縁材料の接着剤である、請求項１又は２に記載の半導体装置。
  4. 前記接着部は、前記接着部における前記第２接着層の一部において、前記ワイヤと接触している、請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記接着部は、前記接着部における矩形状の前記第１接着層の２対の対辺のそれぞれの下部に前記開口を有する、請求項１乃至４のいずれかに記載の半導体装置。
  6. 前記第１接着層における２対の対辺のうち一方の対辺のそれぞれの下部にある前記開口部の幅は、前記第１接着層における２対の対辺のうち他方の対辺のそれぞれの下部にある前記開口部の幅よりも大きい、請求項５に記載の半導体装置。
  7. 前記接着部は、前記第１接着層における２対の対辺のうち一方の対辺のそれぞれの下部に前記開口部を有し、前記第１接着層における２対の対辺のうち他方の対辺のそれぞれの下部には前記開口部を有しない、請求項１乃至４に記載の半導体装置。
JP2016051543A 2016-03-15 2016-03-15 半導体装置の製造方法 Active JP6586036B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016051543A JP6586036B2 (ja) 2016-03-15 2016-03-15 半導体装置の製造方法
TW106104226A TWI621232B (zh) 2016-03-15 2017-02-09 Semiconductor device
CN201710133212.0A CN107195589B (zh) 2016-03-15 2017-03-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051543A JP6586036B2 (ja) 2016-03-15 2016-03-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017168586A true JP2017168586A (ja) 2017-09-21
JP6586036B2 JP6586036B2 (ja) 2019-10-02

Family

ID=59870854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051543A Active JP6586036B2 (ja) 2016-03-15 2016-03-15 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP6586036B2 (ja)
CN (1) CN107195589B (ja)
TW (1) TWI621232B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096153A (ja) * 2018-12-13 2020-06-18 力成科技股▲分▼有限公司 半導体パッケージ構造体及びその製造方法
WO2020218532A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020218530A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
US10892251B2 (en) 2019-03-19 2021-01-12 Toshiba Memory Corporation Semiconductor device
US11935872B2 (en) 2021-01-25 2024-03-19 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP2020021908A (ja) 2018-08-03 2020-02-06 キオクシア株式会社 半導体装置およびその製造方法
JP2020038902A (ja) * 2018-09-04 2020-03-12 キオクシア株式会社 半導体装置
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033022A (ja) * 2000-07-13 2002-01-31 Mitsui Takeda Chemicals Inc 導電性多層構造樹脂粒子およびそれを用いた異方導電性接着剤
TWI326910B (en) * 2003-03-31 2010-07-01 Sanyo Electric Co Semiconductor module and method for making same
JP4160083B2 (ja) * 2006-04-11 2008-10-01 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
TWI435419B (zh) * 2010-02-15 2014-04-21 Toshiba Kk 半導體記憶裝置及其製造方法
JP5857355B2 (ja) * 2010-09-16 2016-02-10 Ｓｈマテリアル株式会社 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096153A (ja) * 2018-12-13 2020-06-18 力成科技股▲分▼有限公司 半導体パッケージ構造体及びその製造方法
US10892251B2 (en) 2019-03-19 2021-01-12 Toshiba Memory Corporation Semiconductor device
WO2020218532A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020218530A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
US11935872B2 (en) 2021-01-25 2024-03-19 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201803063A (zh) 2018-01-16
CN107195589A (zh) 2017-09-22
TWI621232B (zh) 2018-04-11
CN107195589B (zh) 2021-03-16
JP6586036B2 (ja) 2019-10-02

Similar Documents

Publication Publication Date Title
JP6586036B2 (ja) 半導体装置の製造方法
CN110098158B (zh) 半导体封装件
US8022523B2 (en) Multi-chip stack package
US20120267798A1 (en) Multiple die face-down stacking for two or more die
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
JP2009099697A (ja) 半導体装置及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
JP2005064479A (ja) 回路モジュール
JP4319229B2 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
KR20110055985A (ko) 스택 패키지
JP4435074B2 (ja) 半導体装置およびその製造方法
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JP2013030568A (ja) 半導体装置
JP2014027145A (ja) 半導体装置
JP2007027403A (ja) 半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2012080145A (ja) 半導体装置
US9289846B2 (en) Method for fabricating wire bonding structure
JP2006086150A (ja) 半導体装置
JP2019050297A (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
KR20060133800A (ko) 칩 스택 패키지
JP2012243800A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190906

R150 Certificate of patent or registration of utility model

Ref document number: 6586036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350