JP7042713B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7042713B2
JP7042713B2 JP2018132154A JP2018132154A JP7042713B2 JP 7042713 B2 JP7042713 B2 JP 7042713B2 JP 2018132154 A JP2018132154 A JP 2018132154A JP 2018132154 A JP2018132154 A JP 2018132154A JP 7042713 B2 JP7042713 B2 JP 7042713B2
Authority
JP
Japan
Prior art keywords
chip
spacer
substrate
resin
adhesive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018132154A
Other languages
English (en)
Other versions
JP2020009983A (ja
Inventor
祐樹 内田
武志 渡部
健 早川
彩那 天野
悠樹 菅生
礼淑 池部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018132154A priority Critical patent/JP7042713B2/ja
Priority to US16/247,616 priority patent/US10756060B2/en
Priority to TW108105866A priority patent/TWI757587B/zh
Priority to CN201910147699.7A priority patent/CN110718544B/zh
Publication of JP2020009983A publication Critical patent/JP2020009983A/ja
Application granted granted Critical
Publication of JP7042713B2 publication Critical patent/JP7042713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本実施形態は、半導体装置に関する。
ＮＡＮＤ型フラッシュメモリ等の半導体装置のパッケージ内では、メモリチップやコントローラチップ等の複数の半導体チップが、ＦＯＤ（Film On Device）技術を用いて積層されている場合がある。ＦＯＤ技術では、上層の半導体チップ（上層チップ）が小型化されても、下層チップを接着フィルム内に埋め込み可能にするために、スペーサチップが用いられることがある。
しかし、スペーサチップには半導体基板と同一材料でかつパターンの無いミラーチップが用いられ、その表面は鏡面状態である。このため、半導体チップを封止するモールド樹脂との密着力が弱く、高温多湿な環境下においてスペーサチップとモールド樹脂との界面で剥離が発生するおそれがあった。これは、半導体装置の信頼性を低下させる。
また、スペーサチップにポリイミドを塗布して、モールド樹脂との密着力を向上させることが考えられる。しかし、ポリイミドの使用は、製造コストを増大させてしまう。
特開２０１３－１３１５５７号公報 特開２０１４－１６７９７３号公報
スペーサチップとモールド樹脂との間の剥離を抑制し、低コストで製造可能なパッケージ構造を有する半導体装置を提供する。
本実施形態による半導体装置は、基板と、基板上に設けられた第１半導体チップとを備えている。第２半導体チップは、第１半導体チップの上方に設けられている。スペーサチップは、基板の実装面と直交する方向に関し、第１半導体チップと第２半導体チップの間に設けられ第１樹脂材料からなる。第１接着材料は、スペーサチップと基板または第１半導体チップとの間に設けられている。第２接着材料は、スペーサチップと第２半導体チップの間に設けられている。第２樹脂材料は、第１および第２半導体チップ、並びに、スペーサチップを被覆する。
第１実施形態に係る半導体装置の構成の一例を示す断面図。 コントローラチップ、スペーサチップおよびメモリチップの外形の一例を示す平面図。 第１実施形態によるスペーサチップの製造方法の一例を示す図。 樹脂材料のダイシングライン部分の断面図。 第２実施形態に係る半導体装置の構成の一例を示す断面図。 第２実施形態によるコントローラチップ、スペーサチップおよび支柱の配置を示す平面図。 第３実施形態に係る半導体装置の構成の一例を示す断面図。 第４実施形態に係る半導体装置の構成の一例を示す断面図。 第５実施形態に係る半導体装置の構成の一例を示す断面図。 第６実施形態に係る半導体装置の構成の一例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、樹脂基板の上下方向は、半導体チップが設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置１の構成の一例を示す断面図である。本実施形態の半導体装置１は、面実装型の半導体パッケージであり、例えば、ＢＧＡ（Ball Grid Array package）、ＭＡＰ（Mold Array Package）またはＬＧＡ（Land Grid Array Package）等でよい。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体記憶装置でもよい。
半導体装置１は、基板１０と、接着材料２０と、コントローラチップ３０と、接着材料４０と、スペーサチップ５０と、接着材料６０と、メモリチップ７０と、モールド樹脂８０と、金属バンプ９０とを備える。
基板１０は、例えば、単数または複数の絶縁層（第３樹脂材料）１６と単数または複数の配線層１７とを積層して一体化した多層配線基板である。絶縁層１６には、例えば、ガラスエポキシ樹脂、ガラス－ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等の樹脂材料を用いている。配線層１７は、基板１０内または基板１０の表面および裏面に設けられ、ボンディングパッド（図示せず）に電気的に接続されている。配線層１７には、例えば、銅などの低抵抗の導電性材料を用いている。基板１０の平面形状は、特に限定しないが、略長方形あるいは略正方形でよい。
基板１０の裏面には、ソルダレジスト（図示せず）が設けられている。金属バンプ９０の形成領域にはソルダレジストは設けられておらず、金属バンプ９０は、ソルダレジストから露出された配線層１７と電気的に接続される。これにより、金属バンプ９０は、外部接続端子として他の半導体装置に接続され得る。金属バンプ９０には、例えば、はんだ等の導電性材料が用いられる。
第１半導体チップとしてのコントローラチップ３０は、基板１０の表面上に接着材料（ＤＡＦ（Die Attachment Film））２０で接着され固定されている。コントローラチップ３０は、メモリチップ７０を制御する半導体チップであり、その表面には制御回路を構成する半導体素子（例えば、トランジスタ等）が設けられている。また、コントローラチップ３０は、内部の制御回路に接続されたボンディングパッド３２を有し、金属ワイヤ３５によって基板１０のボンディングパッド（図示せず）と電気的に接続されている。コントローラチップ３０は、データの書込みや読出しを行うメモリチップ７０を選択したり、選択されたメモリチップ７０へデータの書込みまたは読出しを行う。尚、複数のコントローラチップ３０が、基板１０上に配置されていてもよい。
接着材料２０は、基板１０とコントローラチップ３０との間に設けられており、コントローラチップ３０を基板１０へ接着する。接着材料２０には、例えば、熱硬化性樹脂からなる接着フィルム（ＤＡＦ）を用いている。
スペーサチップ５０は、接着材料４０上に設けられ、接着材料４０によって基板１０およびコントローラチップ３０に接触しないように、基板１０およびコントローラチップ３０の上方に配置されている。スペーサチップ５０において、コントローラチップ３０やメモリチップ７０間の電気的な接続を司る内部配線は設けられていない。スペーサチップ５０には、熱硬化性の樹脂材料（第１樹脂材料）が用いられている。熱硬化性樹脂は、加熱してリフローした後、冷却して硬化させると安定した寸法や形状を有する。このため、熱硬化性樹脂をスペーサチップ５０に用いることによって、スペーサチップ５０は、加熱することによって加工し易くなり、かつ、冷却することによってメモリチップ７０を安定して支持することができる。
本実施形態において、スペーサチップ５０の樹脂材料（第１樹脂材料）は、第２樹脂材料としてのモールド樹脂８０と同一材料である。スペーサチップ５０がモールド樹脂８０と同一材料であることにより、スペーサチップ５０とモールド樹脂８０との密着性が向上し、スペーサチップ５０とモールド樹脂８０との間の剥離が抑制され得る。例えば、スペーサチップ５０の樹脂材料は、エポキシ樹脂を主成分とし、フェノール樹脂およびシリカフィラーを含むエポキシ樹脂組成物である。
第１接着材料としての接着材料４０は、コントローラチップ３０とスペーサチップ５０との間および基板１０とスペーサチップ５０との間に設けられており、スペーサチップ５０を基板１０およびコントローラチップ３０上に接着し固定する。それとともに、接着材料４０は、コントローラチップ３０および金属ワイヤ３５等を被覆してこれらを保護する。接着材料４０には、例えば、熱硬化性樹脂からなる接着フィルム（ＤＡＦ）が用いられている。接着材料４０には、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、シリカフィラーを用いている。接着材料４０の厚みは、５μｍ～１５０μｍである。尚、接着材料４０は、スペーサチップ５０よりも低温で溶融する材料である。これにより、スペーサチップ５０を溶融させること無く、接着材料４０をリフローして該接着材料４０でコントローラチップ３０および金属ワイヤ３５等を埋め込むことができる。
第２接着材料としての接着材料６０は、スペーサチップ５０とメモリチップ７０との間に設けられており、メモリチップ７０をスペーサチップ５０へ接着する。接着材料６０には、例えば、熱硬化性樹脂からなる接着フィルム（ＤＡＦ）を用いている。
第２半導体チップとしてのメモリチップ７０は、接着材料６０上に設けられており、接着材料６０によってスペーサチップ５０上に固定されている。メモリチップ７０は、例えば、ＮＡＮＤ型フラッシュメモリを有する半導体チップであり、半導体基板の表面上に平面型または立体型のメモリセルアレイが設けられている。また、メモリチップ７０は、内部回路に接続されたボンディングパッド７４を有し、ボンディングパッド７４は、金属ワイヤ７５によって基板１０のボンディングパッド（図示せず）と電気的に接続されている。これにより、メモリチップ７０は、金属ワイヤ７５、３５および基板１０の内部配線を介してコントローラチップ３０と電気的に接続され、コントローラチップ３０の制御を受けて動作することができる。尚、図示しないが、金属ワイヤ７５は、最上層のメモリチップ７０だけで無く、下層のメモリチップ７０と基板１０との間を接続してもよい。あるいは、下層のメモリチップ７０は、貫通ビアを介して互いに電気的に接続されていてもよい。この場合、下層のメモリチップ７０について金属ワイヤ７５でワイヤボンディングする必要は無い。
本実施形態において、複数のメモリチップ７０がスペーサチップ５０上に積層されている。この場合、複数のメモリチップ７０は、それぞれ接着材料６０によってその直下にあるスペーサチップ５０またはメモリチップ７０に接着されている。
モールド樹脂８０は、基板１０上に設けられ、コントローラチップ３０、スペーサチップ５０、メモリチップ７０、金属ワイヤ３５、７５を被覆する。モールド樹脂８０は、コントローラチップ３０、スペーサチップ５０、メモリチップ７０、金属ワイヤ３５、７５を半導体装置１の外部から保護している。
図２は、コントローラチップ３０、スペーサチップ５０およびメモリチップ７０の外形の一例を示す平面図である。図２に示すように、基板１０の実装面の上方から見たときに、スペーサチップ５０の外縁は、コントローラチップ３０およびメモリチップ７０の外縁よりも外側にある。即ち、スペーサチップ５０は、基板１０の実装面と直交する方向に関して、コントローラチップ３０とメモリチップ７０の間に設けられ、基板１０の実装面積において、コントローラチップ３０およびメモリチップ７０よりも大きい。スペーサチップ５０の外形は、コントローラチップ３０またはメモリチップ７０の外形と略相似形でもよい。
メモリチップ７０がスペーサチップ５０と同程度の大きさを有する場合、スペーサチップ５０を設けること無く、メモリチップ７０の裏面とコントローラチップ３０または基板１０との間に接着材料４０を設けて、接着材料４０でコントローラチップ３０および金属ワイヤ３５を埋め込めばよい。しかし、メモリチップ７０の小型化により、メモリチップ７０の大きさがコントローラチップ３０の大きさに接近すると、メモリチップ７０の裏面に貼付された接着材料４０の大きさも小さくなる。このため、接着材料４０でコントローラチップ３０および金属ワイヤ３５を充分に被覆することができなくなる。
これに対し、本実施形態によるスペーサチップ５０の大きさは、コントローラチップ３０およびメモリチップ７０よりも大きく、その外縁は、コントローラチップ３０およびメモリチップ７０の外縁よりも外側にある。これにより、スペーサチップ５０に貼付された接着材料（ＤＡＦ）４０の大きさを維持し、接着材料４０でコントローラチップ３０および金属ワイヤ３５の全体を充分に被覆することができる。
また、もし、コントローラチップ３０またはメモリチップ７０を構成する鏡面状態の半導体基板（例えば、シリコン基板）をスペーサチップとして用いた場合、スペーサチップは、モールド樹脂８０との密着性において比較的低く、剥離し易い。
これに対し、スペーサチップ５０は、モールド樹脂８０と同じ樹脂材料からなる。従って、スペーサチップ５０とモールド樹脂８０との密着性は比較的高く、剥離が生じ難い。その結果、半導体装置１の信頼性を向上させることができる。
また、本実施形態によるスペーサチップ５０は、ポリイミド等の高価な高分子有機材料を塗布する必要が無い。従って、本実施形態によれば、製造コストの増加を抑制することができる。
次に、本実施形態によるスペーサチップ５０の製造方法について説明する。
図３（Ａ）～図３（Ｆ）は、第１実施形態によるスペーサチップの製造方法の一例を示す図である。
まず、図３（Ａ）に示すように、任意の厚みを有する円柱状の樹脂材料４５を形成する。樹脂材料４５は、金型等を用いて成形してもよく、半導体ウェハのような円形状の部材の上に塗布することによって形成してもよい。樹脂材料４５の径は、半導体ウェハのそれと同程度の大きさであることが好ましい。これにより、樹脂材料４５は、半導体ウェハのダイシング工程と同様の工程を用いて個片化可能となる。樹脂材料４５は、モールド樹脂８０と同一の熱硬化性樹脂であることが好ましい。これにより、樹脂材料４５の成形工程において、樹脂材料４５を加熱して成形することができる。
次に、研磨装置を用いて、図３（Ａ）の円柱状の樹脂材料４５を研磨し、図３（Ｂ）に示すように、樹脂材料４５を所望の厚みにする。
次に、図３（Ｃ）に示すように、樹脂材料４５の裏面に接着材料（ＤＡＦ）４０を貼付する。
次に、ダイシングテープ（図３（Ｄ）では図示せず）を接着材料４０に貼付して、図３（Ｄ）に示すように、ダイシングブレードＤＢで樹脂材料４５をスペーサチップ５０のサイズにカットする。このとき、ダイシングブレードＤＢは、樹脂材料４５および接着材料４０の厚みの途中までカットすればよい。
次に、図３（Ｅ）に示すように、ダイシングテープ１２０を下方から押上部材１４０で押し上げることによって、ダイシングテープ１２０を引っ張る（エキスパンドさせる）。これにより、ダイシングテープ１２０とともに樹脂材料４５が外方向へ引っ張られる。このとき、樹脂材料４５および接着材料４０がダイシングラインに沿って劈開され、複数のスペーサチップ５０に個片化される。
尚、樹脂材料４５および接着材料４０は、ブレードダイシング方式、エキスパンド方式、レーザダイシング方式、治具切断方式等のいずれのダイシング方法を用いて個片化してもよい。
次に、図３（Ｆ）に示すようなスペーサチップ５０は、ダイボンディング装置（図示せず）によってピックアップされて、コントローラチップ３０を既に搭載した基板１０上に実装される。この場合、スペーサチップ５０は、接着材料４０（図３（Ｆ）では図示せず）とともにコントローラチップ３０および金属ワイヤ３５上に配置され、加熱および加圧される。このとき、スペーサチップ５０をリフローすることなく、接着材料４０をリフローする程度の温度で加熱する。これにより、図１に示すように、接着材料４０は、リフローされてコントローラチップ３０および金属ワイヤ３５を埋め込み、かつ、基板１０上に接着される。
その後、接着材料６０を有するメモリチップ７０をスペーサチップ５０上に積層し、金属ワイヤ７５でメモリチップ７０と基板１０との間をボンディングする。さらに、モールド樹脂８０でコントローラチップ３０、スペーサチップ５０、メモリチップ７０、金属ワイヤ７５等を封止し、基板１０の裏面側に金属バンプ９０を形成する。これにより、図１に示すパッケージ構造が得られる。
このように、本実施形態によるスペーサチップ５０は、半導体ウェハのダイシング工程と同様の工程を経て形成することができる。
また、スペーサチップ５０は、モールド樹脂８０と同じ樹脂材料で形成される。従って、スペーサチップ５０とモールド樹脂８０との密着性は比較的高く、剥離が生じ難い。
また、スペーサチップ５０は、樹脂材料で形成されているので、ポリイミド等の高価な高分子有機材料を塗布する必要が無い。従って、製造コストの増加を抑制することができる。
（変形例１）
図３（Ａ）の樹脂材料４５を形成する際に、樹脂材料４５の厚みを図３（Ｂ）に示す研磨後の厚みに形成すれば、図３（Ａ）に示す樹脂材料４５の形成工程は省略することができる。この場合、樹脂材料４５は、半導体ウェハのような円形状の部材の上に、樹脂材料を塗布することによって形成すればよい。あるいは、変形例１の樹脂材料４５も、図３（Ａ）の樹脂材料４５と同様に、金型等を用いて成形してよい。
その後、図３（Ｃ）～図３（Ｅ）を参照して説明した工程を経ることによって、図３（Ｆ）に示すスペーサチップ５０が形成される。このようにしても、第１実施形態と同様のスペーサチップ５０を形成することができる。
（変形例２）
樹脂材料４５を形成する際に、樹脂材料４５を接着材料４０上に直接形成してもよい。例えば、シート状の接着材料４０上に樹脂材料４５を所望の厚みになるように塗布する。次に、接着材料４０および樹脂材料４５を半導体ウェハと同程度の大きさにカットする。これにより、図３（Ｃ）に示す接着材料４０および樹脂材料４５の積層体が形成される。
その後、図３（Ｄ）および図３（Ｅ）を参照して説明した工程を経ることによって、図３（Ｆ）に示すスペーサチップ５０が形成される。このようにしても、第１実施形態と同様のスペーサチップ５０を形成することができる。
（変形例３）
第１実施形態では、図３（Ｃ）に示すように樹脂材料４５に接着材料４０を貼付した後に、図３（Ｄ）および図３（Ｅ）に示すようにダイシングおよびエキスパンドを行っていた。
これに対し、変形例３では、図４に示すように、樹脂材料４５のダイシングラインＤＬに予めスリット４６が設けられている。図４は、樹脂材料４５のダイシングラインＤＬ部分の断面図である。スリット４６は、樹脂材料４５の厚みの中間位置まで設けられている。
スリット４６を有する樹脂材料４５の裏面に接着材料４０を貼付する。さらに、樹脂材料４５および接着材料４０にダイシングテープを貼付し、ダイシングテープ上で樹脂材料４５および接着材料４０をエキスパンドする。これにより、樹脂材料４５および接着材料４０は、スリット４６に沿って劈開されスペーサチップ５０に個片化される。スリット４６は、樹脂材料４５を金型で成形する際に同時に設ければよい。これにより、ダイシングブレードで樹脂材料４５をダイシングすること無く、樹脂材料４５をエキスパンド方式で個片化することができる。変形例３でも、第１実施形態と同様のスペーサチップ５０を形成することができる。
（変形例４）
第１実施形態では、スペーサチップ５０の樹脂材料（第１樹脂材料）は、モールド樹脂８０と同一の樹脂材料である。しかし、スペーサチップ５０は、モールド樹脂８０と類似する樹脂材料、あるいは、基板１０の絶縁層１６と同一または類似する樹脂材料であってもよい。例えば、スペーサチップ５０の樹脂材料は、エポキシ樹脂を主成分とし、フェノール樹脂、アクリル樹脂、シリカフィラー、酸化チタンフィラー、ガラスクロスが含まれた材料でもよい。例えば、エポキシ材にガラスクロスを含めると、スペーサチップ５０の樹脂材料は、ガラスエポキシ樹脂となる。このようにスペーサチップ５０は、モールド樹脂８０と類似する樹脂材料、あるいは、基板１０の絶縁層１６と同一または類似する樹脂材料であっても、モールド樹脂８０との密着性が向上し、半導体装置の信頼性を高めることができる。尚、スペーサチップ５０をガラスエポキシ基板とした場合、ガラスエポキシ基板の表面および／または裏面に銅箔、あるいは、ソルダレジストが設けられていてもよい。また、ガラスエポキシ基板の表面および／または裏面には、半導体装置の識別マークをエッチングで表示（刻印）してもよい。
さらに、スペーサチップ５０は、例えば、硬化後の弾性率として１０ＧＰａ～５０ＧＰａ、熱膨張係数として３ｐｐｍ／℃～２０ｐｐｍ／℃、ガラス転移温度として８０℃～３２０℃、厚みとして５μｍ～３００μｍを有してもよい。このような特性を有するスペーサチップ５０は、個片化後、ピックアップしてダイボンディングによって基板１０上に配置することができる程度の剛性を有し、メモリチップ７０の支持体として機能することができる。
（第２実施形態）
図５は、第２実施形態に係る半導体装置２の構成の一例を示す断面図である。半導体装置２は、支柱５１、５３をさらに備えている。第１支柱としての支柱５１は、スペーサチップ５０と基板１０との間に設けられている。支柱５１は、スペーサチップ５０の端部が基板１０へ向かって落ち込まないようにスペーサチップ５０を支持する支柱として機能する。第２支柱としての支柱５３は、スペーサチップ５０とコントローラチップ３０との間に設けられている。支柱５３は、スペーサチップ５０の中央部が基板１０へ向かって落ち込まないようにスペーサチップ５０を支持する支柱として機能する。支柱５１、５３は、スペーサチップ５０と同一の樹脂材料（第１樹脂材料）からなる。これにより、支柱５１、５３とモールド樹脂８０との密着性が向上し、支柱５１、５３とモールド樹脂８０との間の剥離が抑制され得る。
また、第２実施形態では、接着材料４０は、スペーサチップ５０と支柱５１、５３とを接着するために設けられており、コントローラチップ３０および金属ワイヤ３５を被覆していない。即ち、接着材料４０とコントローラチップ３０との間には支柱５３およびモールド樹脂８０が形成され、コントローラチップ３０および金属ワイヤ３５は、モールド樹脂８０によって被覆されている。
図６は、第２実施形態によるコントローラチップ３０、スペーサチップ５０および支柱５１、５３の配置を示す平面図である。基板１０の実装面の上方から見たときに、支柱５１は、スペーサチップ５０の対向する２辺に沿って延伸するように細長形状を有する。支柱５１は、コントローラチップ３０の外側に配置されている。また、基板１０の実装面の上方から見たときに、支柱５３は、コントローラチップ３０の対向する２辺に沿って延伸するように細長形状を有する。支柱５３は、コントローラチップ３０の内側に配置されている。
モールド樹脂８０は、支柱５１、５３の設けられていないスペーサチップ５０の辺から入り込み、スペーサチップ５０と基板１０またはコントローラチップ３０との間を封止する。支柱５１、５３は、互いに略平行に延伸している。これにより、支柱５１、５３は、モールド樹脂８０の流れをほとんど妨げず、モールド樹脂８０をスペーサチップ５０の下に流し込むことを容易にする。
第２実施形態による半導体装置２のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。
尚、スペーサチップ５０は、支柱５１、５３を基板１０またはコントローラチップ３０上に接着した後に、支柱５１、５３上に接着してもよい。あるいは、スペーサチップ５０は、支柱５１、５３をスペーサチップ５０の裏面に接着した後に、支柱５１、５３とともに基板１０およびコントローラチップ３０上に接着してもよい。
（第３実施形態）
図７は、第３実施形態に係る半導体装置３の構成の一例を示す断面図である。第３実施形態による半導体装置３は、スペーサチップ５０上に互いに隣接配置された第１および第２積層体ＳＴ１、ＳＴ２を備えている。第１積層体ＳＴ１は、スペーサチップ５０上に積層された複数のメモリチップ７０からなる。第２積層体ＳＴ２は、スペーサチップ５０上に第１積層体ＳＴ１に隣接して積層された複数のメモリチップ７０からなる。即ち、第３実施形態では、メモリチップ７０をツインタワー状に積層している。
メモリチップ７０がさらに小型化された場合、第３実施形態のようにメモリチップ７０は、スペーサチップ５０上に複数の積層体として並列に配置して積層してもよい。これにより、メモリチップ７０の記憶容量を増大させることができる。
第３実施形態による半導体装置３のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第３実施形態は、第１実施形態と同様の効果を得ることができる。
また、第３実施形態は、第２実施形態と組み合わせて支柱５１、５３を設けてもよい。これにより、第３実施形態は、第２実施形態と同様の効果を得ることができる。
（第４実施形態）
図８は、第４実施形態に係る半導体装置４の構成の一例を示す断面図である。第４実施形態では、コントローラチップに代えて複数のメモリチップ７０がスペーサチップ５０の下に積層されている。また、メモリチップ７０はスペーサチップ５０上にも積層されている。
半導体装置４は、複数のメモリチップ７０を積層して構成された第１および第２積層体ＳＴ１１、ＳＴ１２を備える。第１積層体ＳＴ１１は、複数のメモリチップ７０を基板１０の実装面に対して略平行方向Ｄ１へずらしながら積層されている。第２積層体ＳＴ１２は、複数のメモリチップ７０をＤ１方向とは逆のＤ２方向へずらしながら積層されている。スペーサチップ５０および接着材料４０は、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間に設けられている。即ち、第１積層体ＳＴ１１のメモリチップ７０は、基板１０とスペーサチップ５０との間にＤ１方向にずらされながら積層されている。第２積層体ＳＴ１２のメモリチップ７０は、第１積層体ＳＴ１１のメモリチップ７０のずれ方向とは逆方向にずらされながらスペーサチップ５０上に積層されている。
スペーサチップ５０の下には、コントローラチップ３０ではなく、メモリチップ７０が設けられている。本実施形態において、接着材料４０は、メモリチップ７０を埋め込んでおらず、スペーサチップ５０を第１積層体ＳＴ１１上に接着している。
このように、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間にスペーサチップ５０を設けることによって、第１積層体ＳＴ１１の最上層にあるメモリチップ７０ｔへのワイヤボンディングを容易にする。
例えば、第２積層体ＳＴ１２が第１積層体ＳＴ１１の最上層のメモリチップ７０ｔの直上に接着された場合、最上層のメモリチップ７０ｔのボンディングパッド７４が第２積層体ＳＴ１２の最下層のメモリチップ７０ｂによって覆われてしまう。あるいは、メモリチップ７０ｂがメモリチップ７０ｔからＤ１方向にずれていたとしても、メモリチップ７０ｂの厚みが薄い場合には、第１積層体ＳＴ１１の最上層のメモリチップ７０に金属ワイヤ７５をボンディングすることが困難となる。
これに対し、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間にスペーサチップ５０を設けることによって、第１積層体ＳＴ１１の最上層にあるメモリチップ７０ｔと第２積層体ＳＴ１２の最下層のメモリチップ７０ｂとの間を或る程度離間させる。これにより、第１積層体ＳＴ１１の最上層のメモリチップ７０のボンディングパッド７４に金属ワイヤ７５をボンディングすることが容易になる。
また、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間にスペーサチップ５０を設けることによって、スペーサチップ５０は、第２積層体ＳＴ１２の支持体としての機能も有する。これにより、第１および第２積層体ＳＴ１１、ＳＴ１２の積層構造を安定化させることができる。
スペーサチップ５０は、第１実施形態のそれと同様に、熱硬化性の樹脂材料が用いられている。これにより、スペーサチップ５０とモールド樹脂８０との密着性が向上し、スペーサチップ５０とモールド樹脂８０との間の剥離が抑制される。
（第５実施形態）
図９は、第５実施形態に係る半導体装置５の構成の一例を示す断面図である。第５実施形態は、第２積層体ＳＴ１２の上に、緩衝材９５が設けられている点で第４実施形態と異なる。
緩衝材９５は、第２積層体ＳＴ１２の最上層のメモリチップ７０上に接着材料９１を介して接着されている。緩衝材９５は、スペーサチップ５０と同様に熱硬化性の樹脂材料で構成されている。
モールド樹脂８０で封止後、モールド樹脂８０の表面にレーザ光等で印字を行う。このとき、第２積層体ＳＴ１２上のモールド樹脂８０の膜厚が小さい場合、第２積層体ＳＴ１２のメモリチップ７０がレーザ光によるダメージを受けて、破壊されるおそれがある。
これに対し、第５実施形態によれば、緩衝材９５が第２積層体ＳＴ１２の上に設けられている。これにより、緩衝材９５がレーザ光の衝撃を吸収し、積層体ＳＴ１２のメモリチップ７０を保護することができる。
第５実施形態のその他の構成は、第４実施形態の対応する構成と同様でよい。従って、第５実施形態は、第４実施形態と同様の効果を得ることができる。
（第６実施形態）
図１０は、第６実施形態に係る半導体装置６の構成の一例を示す断面図である。第６実施形態は、スペーサチップ５０が２つに分離されており、コントローラチップ３０の両側の基板１０上方に配置されている。それに伴い、接着材料４０も２つに分離されており、コントローラチップ３０の両側に配置されている。即ち、基板１０の実装面の上方から見たときに、接着材料４０およびスペーサチップ５０は、コントローラチップ３０の外側の２つの基板領域上に設けられている。接着材料４０は、それぞれスペーサチップ５０と基板１０との間に設けられ、それらの間を接着し、スペーサチップ５０を支持している。また、接着材料４０は、コントローラチップ３０上には設けられていないものの、金属ワイヤ３５の一部分を被覆している。
２つのスペーサチップ５０間および２つの接着材料４０の間には、モールド樹脂８０が充填されている。モールド樹脂８０は、コントローラチップ３０を被覆している。
メモリチップ７０は、コントローラチップ３０の上方を、コントローラチップ３０の両側のスペーサチップ５０に亘って設けられている。即ち、基板１０の実装面の上方から見たときに、メモリチップ７０はコントローラチップ３０とオーバーラップしている。このように、スペーサチップ５０は、２つに分離して設けられても、メモリチップ７０を支持することができる。
また、スペーサチップ５０には、第１実施形態のそれと同様の熱硬化性樹脂を用いている。これにより、第６実施形態も第１実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０ 基板、２０ 接着材料、３０ コントローラチップ（第１半導体チップ）、４０ 接着材料（第１接着材料）、５０ スペーサチップ（第１樹脂材料）、６０ 接着材料（第２接着材料）、７０ メモリチップ（第２半導体チップ）、８０ モールド樹脂（第２樹脂材料）、９０ 金属バンプ、３５、７５ 金属ワイヤ、９５ 緩衝材

Claims (3)

  1. 基板と、
    前記基板上に設けられた第１半導体チップと、
    前記第１半導体チップの上方に設けられた第２半導体チップと、
    前記基板の実装面と直交する方向に関し、前記第１半導体チップと前記第２半導体チップの間に設けられ第１樹脂材料からなるスペーサチップと、
    前記スペーサチップと前記基板または前記第１半導体チップとの間に設けられた第１接着材料と、
    前記スペーサチップと前記第２半導体チップの間に設けられた第２接着材料と、
    前記第１および第２半導体チップ、並びに、前記スペーサチップを被覆する第２樹脂材料と、
    前記スペーサチップと前記基板との間に設けられ、前記第１樹脂材料からなる複数の第１支柱とを備えた半導体装置。
  2. 基板と、
    前記基板上に設けられた第１半導体チップと、
    前記第１半導体チップ上に設けられた第１接着材料と、
    前記第１接着材料上に設けられ第１樹脂材料からなるスペーサチップと、
    前記スペーサチップ上に設けられた第２接着材料と、
    前記第２接着材料上に設けられた第２半導体チップと、
    前記第１および第２半導体チップ、並びに、前記スペーサチップを被覆する第２樹脂材料と、
    前記スペーサチップと前記基板との間に設けられ、前記第１樹脂材料からなる複数の第１支柱とを備えた半導体装置。
  3. 前記第１樹脂材料は、前記第２樹脂材料と同一材料である、請求項１または請求項２に記載の半導体装置。
JP2018132154A 2018-07-12 2018-07-12 半導体装置 Active JP7042713B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018132154A JP7042713B2 (ja) 2018-07-12 2018-07-12 半導体装置
US16/247,616 US10756060B2 (en) 2018-07-12 2019-01-15 Semiconductor device
TW108105866A TWI757587B (zh) 2018-07-12 2019-02-21 半導體裝置
CN201910147699.7A CN110718544B (zh) 2018-07-12 2019-02-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018132154A JP7042713B2 (ja) 2018-07-12 2018-07-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2020009983A JP2020009983A (ja) 2020-01-16
JP7042713B2 true JP7042713B2 (ja) 2022-03-28

Family

ID=69139695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018132154A Active JP7042713B2 (ja) 2018-07-12 2018-07-12 半導体装置

Country Status (4)

Country Link
US (1) US10756060B2 (ja)
JP (1) JP7042713B2 (ja)
CN (1) CN110718544B (ja)
TW (1) TWI757587B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
US11424212B2 (en) 2019-07-17 2022-08-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP2021077698A (ja) * 2019-11-06 2021-05-20 キオクシア株式会社 半導体パッケージ
JP2022034947A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置およびその製造方法
JP2022113250A (ja) 2021-01-25 2022-08-04 キオクシア株式会社 半導体装置
JP2022182532A (ja) * 2021-05-28 2022-12-08 キオクシア株式会社 半導体装置およびその製造方法
US11699685B2 (en) * 2021-07-14 2023-07-11 Western Digital Technologies, Inc. Non-cure and cure hybrid film-on-die for embedded controller die
JP2023129959A (ja) * 2022-03-07 2023-09-20 キオクシア株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151644A (ja) 2003-11-12 2005-06-09 Sharp Corp モータ駆動装置
JP2005347470A (ja) 2004-06-02 2005-12-15 Genusion:Kk 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置
US20080150112A1 (en) 2006-12-22 2008-06-26 Xuejiao Hu Thermal spacer for stacked die package thermal management
JP2008187076A (ja) 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2011155144A (ja) 2010-01-27 2011-08-11 Toshiba Corp 半導体装置
JP2013131557A (ja) 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
US20160148918A1 (en) 2014-11-21 2016-05-26 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580671B2 (ja) 2004-03-29 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置
TW200727446A (en) 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
US20090001599A1 (en) 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
TWI415201B (zh) 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
JP5437111B2 (ja) * 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
KR20110138945A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
JP5646415B2 (ja) 2011-08-31 2014-12-24 株式会社東芝 半導体パッケージ
KR101784507B1 (ko) * 2011-12-14 2017-10-12 에스케이하이닉스 주식회사 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
JP5918664B2 (ja) 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
JP2014167973A (ja) 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法
JP5843803B2 (ja) 2013-03-25 2016-01-13 株式会社東芝 半導体装置とその製造方法
KR102116979B1 (ko) 2013-10-28 2020-06-05 삼성전자 주식회사 적층 반도체 패키지
US9761562B2 (en) 2015-05-06 2017-09-12 Micron Technology, Inc. Semiconductor device packages including a controller element
TWI604352B (zh) * 2016-01-18 2017-11-01 速博思股份有限公司 電容式壓力感測裝置及方法
JP6586036B2 (ja) 2016-03-15 2019-10-02 東芝メモリ株式会社 半導体装置の製造方法
JP6524003B2 (ja) * 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151644A (ja) 2003-11-12 2005-06-09 Sharp Corp モータ駆動装置
JP2005347470A (ja) 2004-06-02 2005-12-15 Genusion:Kk 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置
US20080150112A1 (en) 2006-12-22 2008-06-26 Xuejiao Hu Thermal spacer for stacked die package thermal management
JP2008187076A (ja) 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2011155144A (ja) 2010-01-27 2011-08-11 Toshiba Corp 半導体装置
JP2013131557A (ja) 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
US20160148918A1 (en) 2014-11-21 2016-05-26 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods

Also Published As

Publication number Publication date
CN110718544A (zh) 2020-01-21
CN110718544B (zh) 2024-01-12
TWI757587B (zh) 2022-03-11
JP2020009983A (ja) 2020-01-16
US20200020669A1 (en) 2020-01-16
US10756060B2 (en) 2020-08-25
TW202006907A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
JP7042713B2 (ja) 半導体装置
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
US11239223B2 (en) Semiconductor device and manufacturing method thereof
JP5840479B2 (ja) 半導体装置およびその製造方法
US6753613B2 (en) Stacked dice standoffs
US20060267188A1 (en) Memory module with improved mechanical strength of chips
US9984900B2 (en) Semiconductor device including at least one element
KR20070022264A (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
JP2010010301A (ja) 半導体装置及びその製造方法
US9041180B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
KR20150060758A (ko) 반도체 장치 및 그 제조방법
CN105702637A (zh) 半导体封装件及其制造方法
TWI534951B (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
CN110634880A (zh) 半导体装置及其制造方法
US20120153471A1 (en) Semiconductor device and semiconductor package
TWI750439B (zh) 半導體裝置及其製造方法
JP2022014121A (ja) 半導体装置およびその製造方法
TWI701774B (zh) 半導體裝置
US10217701B1 (en) Semiconductor device
US20100055834A1 (en) Semiconductor device manufacturing method
JP2020021908A (ja) 半導体装置およびその製造方法
JP2011023709A (ja) 半導体装置及びその製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220315

R151 Written notification of patent or utility model registration

Ref document number: 7042713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151