JP2005347470A - 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置 - Google Patents

半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置 Download PDF

Info

Publication number
JP2005347470A
JP2005347470A JP2004164489A JP2004164489A JP2005347470A JP 2005347470 A JP2005347470 A JP 2005347470A JP 2004164489 A JP2004164489 A JP 2004164489A JP 2004164489 A JP2004164489 A JP 2004164489A JP 2005347470 A JP2005347470 A JP 2005347470A
Authority
JP
Japan
Prior art keywords
semiconductor
sub
substrate
semiconductor chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004164489A
Other languages
English (en)
Other versions
JP3842272B2 (ja
Inventor
Moriyoshi Nakajima
盛義 中島
Kazuo Kobayashi
和男 小林
Natsuo Ajika
夏夫 味香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genusion Inc
Original Assignee
Genusion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genusion Inc filed Critical Genusion Inc
Priority to JP2004164489A priority Critical patent/JP3842272B2/ja
Publication of JP2005347470A publication Critical patent/JP2005347470A/ja
Application granted granted Critical
Publication of JP3842272B2 publication Critical patent/JP3842272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 複数の半導体チップを組み込んで１つのパッケージ化された半導体装置を構成する際に、各半導体チップのＫＧＤ（Ｋｎｏｗｎ−Ｇｏｏｄ−Ｄｉｅ）を容易に保証できるようにし、高い良品率の下で半導体装置を製造可能とする。また、各半導体チップの端子の位置、ピッチ、信号配列などを制約することなくそのまま利用可能とする。
【解決手段】 半導体チップマウント封止サブ基板１００に設けた突起をパッケージ基板１０上に接着している。この半導体チップマウント封止サブ基板１００とパッケージ基板１０との間に形成される空間に半導体ベアチップ３１と３２とを配備し、ワイヤリングを可能にしている。
【選択図】 図１０

Description

この発明は、半導体装置のパッケージ構造に関するものである。
移動体通信システムの端末装置（携帯電話機）などのように半導体装置を用いた電子機器において、その小型軽量化を図る上で半導体装置の高集積化を如何に高めるかは常に重要である。これまで半導体回路の微細化が順調に進んでいたときには可能な限りの回路を１チップ化して、実装面積の縮小化、高速化、消費電力の低減化というメリットを生かしてきた。ところが、半導体回路の微細化に伴う製造コストの急騰と設計開発期間の長期化という問題が顕在化してきた。
そこで、複数の半導体チップを３次元実装するＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）技術が注目されている。例えば図１３に示すように、パッケージ基板１０の上に半導体ベアチップ３０をマウントし、この半導体ベアチップ３０の上にさらに別の半導体ベアチップ３１をマウントし、これらの半導体ベアチップ３０、３１とパッケージ基板１０との間をワイヤ６０でワイヤボンディングしている（非特許文献１参照）。
日経エレクトロニクス２００２，２−１１ ｎｏ．８１５ ｐ１０８ 「第１部 チップがダメならパッケージがある」
上記のように複数の半導体チップを１つのパッケージに納めたＳＩＰの良品率は、各半導体チップの良品率の相乗値となり、たとえば、良品率が８割の半導体チップを３個納めたＳＩＰの場合、その良品率はほぼ５割（＝０．８×０．８×０．８）に低下してしまうという問題点があった。特に、ＤＲＡＭなどの低価格のチップの良品率のほうが、高価なＣＰＵなどのロジック半導体チップの良品率よりも低いため、低価格の半導体チップの不良のために高価な半導体チップが無駄になってしまうという問題点があった。したがって、ＳＩＰに実装する半導体チップは、予め検査をすませて良品であることが確認された半導体チップ（検査済み良品チップ、ＫＧＤ：Ｋｎｏｗｎ−Ｇｏｏｄ−Ｄｉｅ）であることが強く望まれる。
次に、ＫＧＤを取得する方法を説明する。まず、半導体ウェハの状態で個々の半導体チップに所定のプローブ検査を行う。半導体ウェハをダイシング（切断）して半導体チップの個片に分離する。プローブ検査の結果に基づいて半導体チップを選別し、これにより、良品の半導体チップのみをバーンイン検査（以下、ＢＴとする）等のスクリーニング検査を行う。この際、良品の半導体チップのみをＢＴ用のチップトレイまたはキャリアソケットに収容し、ＫＧＤ専用治具および専用装置を用いてチップ状態でのＢＴを行い、さらに、選別した後、ＢＴ用のチップトレイもしくは、キャリアソケットから半導体チップを取り出し、良品の半導体チップを出荷用のトレイに移し換えて梱包及び出荷を行っている。半導体チップ個片（ベアチップ）は、非常に薄く形成されているため、割れやすく、選別試験に使用されるソケットやプローブ、テスターの操作には非常に繊細な操作が要求されていた。
この問題を解決するために、たとえば特開２００２−４００９５に開示されているような方法がある。
特開２００２−４００９５に開示されている半導体装置は、半導体チップを樹脂封止してなる第一の樹脂封止パッケージの表面に形成された電極が前記半導体チップの電極に接続されると共に実装対象に接続される実装用領域と試験用機器を接続する試験用領域とが設けられてなることを特徴とする。特開２００２−４００９５に開示されている半導体装置をＳＩＰに適用した場合の例を図１４に示し、これを参照して以下に説明する。
図１４に示すように、半導体パッケージ２０は、パッケージ基板１０に実装される際に、パッケージ基板１０上の電極と接続されるリードフレームに半導体パッケージ２１及び半導体パッケージ２２が搭載されると共に、封止樹脂８０によって樹脂封止される。
このとき、半導体パッケージ２１及び半導体パッケージ２２は、それぞれ半導体ベアチップ３０及び半導体ベアチップ３１を内蔵し、かつ封止樹脂８１によってそれぞれ樹脂封止されている。但し、特開２００２−４００９５に開示されている半導体装置をＳＩＰに適用するにあたっては、半導体パッケージ２１の電極４０は、半導体パッケージ２１を載置している半導体パッケージ２２の電極４１にワイヤ６０によって接続されている。また、半導体パッケージ２２の電極４１とリードフレームとがワイヤ６１によって接続されている。このように、特開２００２−４００９５に開示されている樹脂封止パッケージ（半導体パッケージ２１および半導体パッケージ２２）は従来のベアチップに比べて、樹脂封止されているがゆえに、その取り扱いが簡単になり、選別試験に使用されるソケットやプローブ、テスターの操作に要求される繊細度は減る、という効果がある。
さらに、特開２００２−４００９５では、電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた前記電極を使用することがなくなる構成をとっている。この試験用電極と実装用電極に対しては、以下のような要求がある。
まず、試験用電極に対しては、その電極ピッチを例えば、ＢＧＡタイプのパッケージでは、０．８ｍｍ程度にする。このレベルの電極ピッチが実現できれば、選別試験に使用されるソケットやプローブ、テスターの操作に要求される繊細度はＣＳＰを測定するレベルでよくなる。一方、実装用電極に対しては、その電極ピッチを通常のベアチップの電極ピッチと同等にすることで、その有用性を発揮する。このピッチは例えば、１３０ｕｍ程度である。このレベルの電極ピッチが実現できれば、アセンブリ装置等は特に変更する必要なく使用できる。
上記のような、実装用の狭いピッチでも配線できるようにするために、ガラス基材を用いたインターポーザーを使った方法が特開２００３−２４９６０６に開示されている。しかし、試験用電極配置と実装用電極配置とにそれぞれ自由度をもたせるには、単に狭いピッチで配線できるだけでは限界があり、任意の試験用電極配置と実装用電極配置とが実現できないという問題があった。
一方、半導体チップのパッド電極を任意の電気接続部に対して接続できる配線方法を提供したものに特開２００１−１９６５２９がある。特開２００１−１９６５２９に開示される配線手法を図１５に示す。図１５では、半導体ベアチップ３０の矢印Ｙ−Ｙ’方向に伸びる縁部近傍に配置されたパッド電極とパッケージ基板１０において矢印Ｘ−Ｘ’方向に伸びる縁部近傍に配置されたパッド電極とを半導体ベアチップ３１の内部配線を介して接続している。
以上のごとくＳＩＰを実現するのであるが、複数チップを３次元に積層するチップ・オン・チップを実現するには、積層するチップに隙間を設ける必要がある。この隙間は、半導体素子の放熱を行う働きや、実装の際の半導体素子の保護の働きをする。また、この隙間は、積層するチップのサイズが同じ、あるいは、ほぼ同じの場合、それらのチップを直接積層すると、下側のチップのボンディングパッド部分がかくれてワイヤボンディングができなくなることを防ぐ働きもする。この積層するチップ間に隙間を設ける手段をスペーサーと呼ぶ。
この発明は、複数の半導体チップを搭載する基板状またはフレーム状の基材と、前記基材に搭載した複数の半導体チップとを備えた半導体装置のパッケージ構造において、マウントすべき半導体チップの端子を接続する内部電極と、実装時に他の部品に接続される実装用電極と、試験時に試験装置の端子が接続される試験用電極と、前記内部電極と前記実装用電極および前記試験用電極とを電気的に接続する多層配線とを形成したサブ基板に半導体チップがマウントされてなる半導体チップマウントサブ基板を備え、前記半導体チップマウントサブ基板を他の半導体チップとともに前記基材に搭載し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材とともに樹脂封止したことを特徴としている。
また、この発明は、前記半導体チップマウントサブ基板は、前記基材に対する前記樹脂封止とは別に前記半導体チップマウントサブ基板とともに前記半導体チップマウントサブ基板に搭載した一つ以上の半導体チップを樹脂封止して成るとことを特徴としている。
また、この発明は、前記半導体チップマウントサブ基板とともに前記半導体チップマウントサブ基板に搭載した一つ以上の半導体チップを樹脂封止して成る前記半導体チップマウントサブ基板において、樹脂封止部分に突起を設けて成ることを特徴としている。
また、この発明は、前記半導体チップマウントサブ基板に、突起を設けて成ることを特徴としている。
また、この発明は、前記半導体チップマウントサブ基板の、前記実装用電極の配列ピッチと、前記試験用電極の配列ピッチとが異なることを特徴としている。
また、この発明は、前記半導体チップマウントサブ基板とは別に、複数の電極と、前記電極を電気的に接続する多層配線とを形成したサブ基板を具備してなることを特徴としている。
この発明によれば、半導体チップマウントサブ基板は、内部電極と、実装用電極と、試験用電極をそれぞれ設けて成り、前記半導体チップマウントサブ基板をテストするときには、試験用電極を用いることで、従来のソケット方式でテストができ、テスト費用の削減が図れるとともに、前記半導体チップマウントサブ基板を実装するときには、実装用電極を用いることで、従来の実装装置が使用でき、実装費用の削減が図れる。さらに、前記内部電極と、前記実装用電極と、前記試験用電極との相互接続を多層配線で実現することで、内部電極の配置と、試験用電極の配置と、実装用電極の配置とがそれぞれ任意に設定でき、様々なパッド配置の半導体チップに対して、テスト方式に適した試験用電極の配置と、実装条件に適した実装用電極の配置とがそれぞれ選択できる。
また、この発明によれば、前記半導体チップマウントサブ基板の樹脂封止と、前記樹脂封止後の半導体チップマウントサブ基板と他の半導体チップと前記基材との樹脂封止を別に行うことにより、前記樹脂封止後の半導体チップマウントサブ基板の取り扱いがさらに簡単になり、テスト装置に要求される繊細度を低減でき、ひいてはテスト費用の削減が図れる。
また、この発明によれば、前記半導体チップマウントサブ基板の樹脂封止部分に突起を設けることにより、前記突起をスペーサーとして利用することができるので、スペーサー挿入工程の省略が図れる。
また、この発明によれば、前記半導体チップマウントサブ基板に突起を設けることにより、前記突起をスペーサーとして利用することができるので、スペーサー挿入工程の省略が図れる。
また、この発明によれば、前記半導体チップマウントサブ基板の、前記実装用電極の配列ピッチと、前記試験用電極の配列ピッチとを異なるように設定することで、テスト方式に適した試験用電極の配列ピッチと、実装条件に適した実装用電極の配列ピッチとがそれぞれ選択できる。
また、この発明によれば、前記半導体チップマウントサブ基板とは別に、複数の電極と、前記電極を電気的に接続する多層配線とを形成したサブ基板を具備することで、ワイヤで接続可能な範囲を超えて、半導体チップと基材との電気的接続が実現できる。
図１は本発明に係る半導体チップマウント封止サブ基板１００の構造を示したものである。図２は、図１の断面図である。インターポーザー７０に対して半導体ベアチップ３０をマウントし、その下に、スペーサー９０を積層し、さらにその下に半導体ベアチップ３１を積層している。この半導体チップマウントサブ基板５０を樹脂封止したものが半導体チップマウント封止サブ基板１００である。
図３は図２に示したインターポーザー７０の上面図であり、試験用電極１１０と実装用電極１２０とをその表面に配備している。試験用電極１１０は、例えば、１４×１４のアレイ状に配備し、０．８ｍｍピッチである。これはＣＳＰチップの電極ピッチと同じレベルである。したがって、これらの試験用電極に対する測定は、従来のソケット方式でのテストが可能になる。実装用電極１２０は、例えば、片側に９６個ずつ配備され、１３０μｍピッチである。これは、ベアチップの電極ピッチと同じレベルである。したがって、これらの実装用電極１２０からリードフレームへのワイヤリングは従来装置を用いて実施できる。
図４は図２に示したインターポーザー７０の下面図である。このインターポーザー７０上に配備する半導体ベアチップ３０から内部電極１３０へワイヤリングを行う。内部電極１３０は、例えば、片側に３６個ずつ配備され、１６０μｍピッチである。
内部電極１３０と試験用電極１１０と実装用電極１２０との相互接続はインターポーザー７０の内部配線で実現する。内部電極１３０と試験用電極１１０とを相互接続する第１層目の接続パターンを図５に示す。試験用電極１１０と実装用電極１２０とを相互接続する第２層目の接続パターンを図６に示す。２層を用いることで内部電極群、試験用電極群、実装用電極群を基板の面積を増加することなしに、相互の接続を実現している。このように、インターポーザー内の配線を多層にすることで、任意の試験用電極配置と実装用電極配置とが実現できる。
インターポーザー内の配線を多層にすることで、任意の電極の接続が実現できることを、特開２００１−１９６５２９の着想に応用したものが、図７である。図７の半導体ベアチップ３０が図１５の半導体ベアチップ３０に相当し、図７のインターポーザー７０が図１５の半導体ベアチップ３１の役割を受け持っている。すなわち、インターポーザー７０の内部配線が半導体ベアチップ３０からワイヤで接続可能な範囲を超えてパッケージ基板１０への電気的接続を可能にしている。
半導体チップマウント封止サブ基板１００と半導体ベアチップ３４とをＳＩＰ化した場合の例を図８に示す。この場合、半導体チップマウント封止サブ基板１００が半導体ベアチップ３４とほぼ同じ大きさなので、下チップのボンディングパッド部がかくれないよう、スペーサー９０を半導体チップマウント封止サブ基板１００と半導体ベアチップ３４との間に挿入している。
図８ではスペーサー９０を用いていたが、半導体チップマウント封止サブ基板１００にスペーサーの役割を果たす突起を備えることもできる。半導体チップマウント封止サブ基板１００に突起を具備したものを図９に示す。この突起はモールド金型を所望の形状にすることで実現できる。この突起を半導体ベアチップ３２上に接着し、半導体ベアチップ３２からのワイヤリングスペースと半導体ベアチップ３１からのワイヤリングスペースとを確保している。
図１０に、図９と同様に半導体チップマウント封止サブ基板１００に突起を備えた、別の実施例を示す。図９では、半導体チップマウント封止サブ基板に設けた突起を半導体ベアチップ３２上に接着しているが、図１０では、半導体チップマウント封止サブ基板１００に設けた突起をパッケージ基板１０上に接着している。この半導体チップマウント封止サブ基板１００とパッケージ基板１０との間に形成される空間に半導体ベアチップ３１と３２とを配備し、ワイヤリングを可能にしている。
図１１は、半導体チップマウントサブ基板５０をパッケージ基板１０上にスペーサー９０を介して積層したものである。半導体チップマウントサブ基板５０には、あらかじめ半導体ベアチップ３４をマウントしている。この半導体チップマウントサブ基板５０以外に、半導体ベアチップ３２と半導体ベアチップ３３とを積層配置した後、一括して樹脂封止を行っている。
図１１の半導体チップマウントサブ基板５０は、スペーサー９０を介して積層しているが、インターポーザー７０に突起を具備し、これにスペーサーの役割をさせてもよい。インターポーザー７０に突起を設けた構造を図１２に示す。この場合でも封止は一括で行うことが可能である。
本発明に係る半導体チップマウント封止サブ基板の外観図。 図１の半導体チップマウンド封止サブ基板の断面図。 図２に示したインターポーザー７０の上面図。 図２に示したインターポーザー７０の下面図。 内部電極１３０と試験用電極１１０とを相互接続するインターポーザー７０内の第１層目の接続パターン。 試験用電極１１０と実装用電極１２０とを相互接続するインターポーザー７０内の第２層目の接続パターン。 本発明に係る、インターポーザー７０の内部配線により、半導体ベアチップ３０からワイヤで接続可能な範囲を超えてパッケージ基板１０への電気的接続を可能にしている例。 本発明に係る、半導体チップマウント封止サブ基板１００と半導体ベアチップ３４とをＳＩＰ化した場合の例。 本発明に係る、突起を具備した半導体チップマウント封止サブ基板１００と半導体ベアチップ３１、３２とをＳＩＰ化した場合の例。 本発明に係る、突起を具備した半導体チップマウント封止サブ基板１００と半導体ベアチップ３１、３２とをＳＩＰ化した場合の例。 本発明に係る、半導体チップマウントサブ基板５０をパッケージ基板１０上にスペーサー９０を介して積層し、半導体ベアチップ３２、３３とともに一括して樹脂封止した場合の例。 本発明に係る、突起を具備したインターポーザー７０を持つ半導体チップマウントサブ基板５０をパッケージ基板１０上に積層し、半導体ベアチップ３２、３３とともに一括して樹脂封止した場合の例。 従来のＳＩＰの例。 従来のＳＩＰの例。 従来のＳＩＰの例。
符号の説明
１０‐パッケージ基板
２０‐半導体パッケージ
２１‐半導体パッケージ
２２‐半導体パッケージ
３０‐半導体ベアチップ
３１‐半導体ベアチップ
３２‐半導体ベアチップ
３３‐半導体ベアチップ
３４‐半導体ベアチップ
４０‐電極
４１‐電極
５０‐半導体チップマウントサブ基板
６０‐ワイヤ
６１‐ワイヤ
７０‐インターポーザー
８０‐封止樹脂
８１‐封止樹脂
９０‐スペーサー
１００‐半導体チップマウント封止サブ基板
１１０‐試験用電極
１２０‐実装用電極
１３０‐内部電極

Claims (6)

  1. 複数の半導体チップを搭載する基板状またはフレーム状の基材と、前記基材に搭載した複数の半導体チップとを備えた半導体装置のパッケージ構造において、マウントすべき半導体チップの端子を接続する内部電極と、実装時に他の部品に接続される実装用電極と、試験時に試験装置の端子が接続される試験用電極と、前記内部電極と前記実装用電極および前記試験用電極とを電気的に接続する多層配線とを形成したサブ基板に半導体チップがマウントされてなる半導体チップマウントサブ基板を備え、前記半導体チップマウントサブ基板を他の半導体チップとともに前記基材に搭載し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材とともに樹脂封止したことを特徴とする半導体装置のパッケージ構造。
  2. 前記半導体チップマウントサブ基板は、前記基材に対する前記樹脂封止とは別に前記半導体チップマウントサブ基板とともに前記半導体チップマウントサブ基板に搭載した一つ以上の半導体チップを樹脂封止して成る請求項１に記載の半導体装置のパッケージ構造。
  3. 前記半導体チップマウントサブ基板とともに前記半導体チップマウントサブ基板に搭載した一つ以上の半導体チップを樹脂封止して成る前記半導体チップマウントサブ基板において、樹脂封止部分に突起を設けて成る請求項２に記載の半導体装置のパッケージ構造。
  4. 前記半導体チップマウントサブ基板に、突起を設けて成る請求項１に記載の半導体装置のパッケージ構造。
  5. 前記半導体チップマウントサブ基板の、前記実装用電極の配列ピッチと、前記試験用電極の配列ピッチとが異なることを特徴とした、請求項１、請求項２、請求項３、請求項４記載の半導体装置のパッケージ構造。
  6. 複数の半導体チップを搭載する基板状またはフレーム状の基材と、前記基材に搭載した複数の半導体チップとを備えた半導体装置のパッケージ構造において、マウントすべき半導体チップの端子を接続する内部電極と、実装時に他の部品に接続される実装用電極と、試験時に試験装置の端子が接続される試験用電極と、前記内部電極と前記実装用電極および前記試験用電極とを電気的に接続する多層配線とを形成したサブ基板に半導体チップがマウントされてなる半導体チップマウントサブ基板を備え、さらに、複数の電極と、前記電極を電気的に接続する多層配線とを形成したサブ基板を、前記半導体チップマウントサブ基板と他の半導体チップとともに前記基材に搭載し、これらの半導体チップマウントサブ基板と他の半導体チップを前記基材とともに樹脂封止したことを特徴とした、請求項１、請求項２、請求項３、請求項４、請求項５記載の半導体装置のパッケージ構造。
JP2004164489A 2004-06-02 2004-06-02 インターポーザー、半導体チップマウントサブ基板および半導体パッケージ Expired - Fee Related JP3842272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004164489A JP3842272B2 (ja) 2004-06-02 2004-06-02 インターポーザー、半導体チップマウントサブ基板および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004164489A JP3842272B2 (ja) 2004-06-02 2004-06-02 インターポーザー、半導体チップマウントサブ基板および半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005336256A Division JP4388926B2 (ja) 2005-11-21 2005-11-21 半導体装置のパッケージ構造

Publications (2)

Publication Number Publication Date
JP2005347470A true JP2005347470A (ja) 2005-12-15
JP3842272B2 JP3842272B2 (ja) 2006-11-08

Family

ID=35499571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004164489A Expired - Fee Related JP3842272B2 (ja) 2004-06-02 2004-06-02 インターポーザー、半導体チップマウントサブ基板および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3842272B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287820A (ja) * 2006-04-14 2007-11-01 Renesas Technology Corp 電子装置及びその製造方法
JP2008147669A (ja) * 2006-12-09 2008-06-26 Stats Chippac Ltd 積み重ねられた集積回路パッケージインパッケージシステム
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2020009983A (ja) * 2018-07-12 2020-01-16 キオクシア株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027145A (ja) 2012-07-27 2014-02-06 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287820A (ja) * 2006-04-14 2007-11-01 Renesas Technology Corp 電子装置及びその製造方法
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2008147669A (ja) * 2006-12-09 2008-06-26 Stats Chippac Ltd 積み重ねられた集積回路パッケージインパッケージシステム
JP2020009983A (ja) * 2018-07-12 2020-01-16 キオクシア株式会社 半導体装置
JP7042713B2 (ja) 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
JP3842272B2 (ja) 2006-11-08

Similar Documents

Publication Publication Date Title
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US7247934B2 (en) Multi-chip semiconductor package
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US20130256865A1 (en) Semiconductor module
JP4388926B2 (ja) 半導体装置のパッケージ構造
US7868439B2 (en) Chip package and substrate thereof
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
KR20040080739A (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
JP2009188325A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2005123542A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP4303772B2 (ja) 半導体パッケージ
US7420206B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
JP2011123015A (ja) 半導体装置の製造方法
KR101096453B1 (ko) 적층 반도체 패키지
WO1999026289A1 (en) Semiconductor device and method for manufacturing the same
JP2006222109A (ja) マルチチップモジュール
WO1999060619A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif
JP2004031946A (ja) 半導体装置及びその製造方法
JP2005353687A (ja) 半導体装置用基板および半導体装置の製造方法
JPH1070150A (ja) Ｃｓｐ型半導体装置
KR20180076156A (ko) 반도체 패키지 및 그 제조 방법
KR19980022524A (ko) 적층 칩 패키지 제조 방법
WO2005041296A1 (ja) チップマウント用配線シート、シートマウントチップおよびシートマウントチップの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees