WO2005041296A1 - チップマウント用配線シート、シートマウントチップおよびシートマウントチップの製造方法 - Google Patents

Abstract

複数の単位区画（２０′）が形成されたチップマウント用配線シート（２００）の各単位区画（２０′）のチップマウント部（１００）に半導体チップ（５０）をマウントする。このシートのままの状態で、テスト用端子（２５）にテスト装置を接続して各半導体チップ（５０）の各種テストを行う。このテストには、チップ状態では行えない高温バイアス試験(Burn-in)なども含まれる。このテストののち、テスト用端子（２５）を含まない配線シート部（２０）の領域のみ切り離すことにより、ＫＧＤとしてのシートマウントチップ（６０）を得ることができる。

Description

明 細 書 チップマウント用配線シート、 シートマウントチップ およびシートマウントチップの製造方法 技術分野

この発明は、 システム ' イン 'パッケージ （S I P : System in Package)などに好適の半導体素子であるシートマウントチップおよびその 製造方法、 さらに、 このシートマウントチップを製造するためのチップマ ゥント用配線シートに関するものである。 背景技術

移動体通信システムの端末装置 （携帯電話機） などのように半導体装置 を用いた電子機器において、 その小型軽量化を図る上で半導体装置の高集 積化を如何に高めるかは常に重要である。 これまで半導体回路の微細化が 順調に進んでいたときには可能な限りの回路を 1チップ化して、 実装面積 の縮小化、 高速化、 消費電力の低減化というメリットを生かしてきた。 と ころが、 半導体回路の微細化に伴う製造コストの急騰と設計開発期間の長 期化とレヽぅ問題が顕在化してきた。

そこで、 複数の半導体チップを 3次元実装する S I P (System in Package) 技術が注目されている。 例えば図 6に示すように、 パッケージ 基板 1 0の上に半導体チップ 3 0をマウントし、 この半導体チップ 3 0の 上にさらに別の半導体チップ 4 0をマウントし、 これらの半導体チップ 3 0， 4 0とパッケージ基板 1 0との間をワイヤ Wでワイヤボンディングし ている。 なお、 この技術については、 例えば、 日経エレク トロニクス 2002, 2-11 no. 815 pl08 「第 1部 チップがダメならパッケージがある」 に記載されている。 W

上記のように複数の半導体チップを 1つのパッケージに納めた S I Pの 良品率は、 各半導体チップの良品率の相乗値となり、 たとえば、 良品率が

8割の半導体チップを 3個納めた S I Pの場合、 その良品率はほぼ 5割 （ = 0 . 8 X 0 . 8 X 0 . 8 ) 低下してしまうという問題点があった。 特に 、 D R AMなどの低価格のチップの良品率のほう力 S、 高価な C P Uなどの ロジック半導体チップの良品率よりも低いため、 低価格の半導体チップの 不良のために高価な半導体チップが無駄になってしまうという問題点があ つた。

したがって、 S I Pに実装する半導体チップは、 予め検査をすませて良 品であることが確認されたチップ （検査済み良品チップ、 K G D : Known- Good- Die) であることが強く望まれるが、 ウェハ状態またはベアチップの ままで高温連続動作試験（Burn - in) を含むすべての動作試験を行うことは 不可能または極めて困難であった。 このため、 従来の S I Pでは、 ウェハ 状態で基本的な動作テストのみをすませた半導体チップが実装されており 、 良品率の向上に限界があった。

この発明は、 チップ単位で完全な動作テストが可能なシートマウントチ ップおよびその製造方法を提供することを目的としている。 発明の開示

この発明は、 複数の半導体チップをマウントする配線シートであって、 チップマウント部にマウントされた半導体チップに接続される内部端子と 、 実装時に他の部品に接続される外部端子と、 試験時に試験装置の端子が 接続されるテスト用端子と、 前記内部端子と前記外部端子およびテスト用 端子とを電気的に接続する内部配線と、 を各半導体チップ毎に備えたこと を特徴とする。

この発明は、 前記テスト用端子が、 前記外部端子よりもチップマウント 部に対して外側に形成されていることを特徴とする。 この発明は、 前記テス ト用端子が、 シートの端部に形成されていること を特徴とする。

この発明は、 前記テスト用端子が、 複数の半導体チップで共通であるこ とを特徴とする。

この発明は、 半導体チップがマウントされた上記チップマウント用配線 シートを、 各半導体チップ毎に、 チップマウント部、 内部端子および外部 端子を含み、 テスト用端子の少なくとも一部を含まない形状に切り抜いて 形成したことを特徴とする。

この発明は、 上記チップマウント用配線シートに半導体チップをマウン トする手順、 テス ト用端子に試験装置の端子を接続して各半導体チップの 試験を行う手順、 各半導体チップ毎に、 チップマウント部、 内部端子およ び外部端子を含み、 テス ト用端子を含まない形状に切り抜く手順、 を有す ることを特徴とする。

この発明は、 複数の半導体チップが形成されたウェハに貼り付けられる 配線シートであって、 各半導体チップのパッドに対向して電気的に接続さ れる内部端子と、 貼付面の裏面に形成され、 実装時に他の部品に接続され る外部端子と、 前記ウェハの貼り付け範囲外または貼付面の裏面に形成さ れ、 試験時に試験装置の端子が接続されるテス ト用端子と、 前記内部端子 と前記外部端子およびテスト用端子とを電気的に接続する内部配線と、 を 備えたことを特徴とする。

この発明は、 前記テス ト用端子が、 シートの端部に形成され、 複数の半 導体チップで共通であることを特徴とする。

この発明は、 上記チップマウント用配線シートに貼り付けた半導体チッ プが形成されたウェハを、 各半尊体チップ毎にカツトして形成したことを 特徴とする。

この発明は、 上記チップマウント用配線シートに半導体チップが形成さ れたウェハを貼り付ける手順、 テスト用端子に試験装置の端子を接続して 各半導体チップの試験を行う手順、 前記ウェハおよびチップマウント用配 線シートを各半導体チップ毎にカツトする手順、 を有することを特徴とす る。

以上のようにこの発明に れば、 半導体チップをチップマウント用配線 シート上にマウントしたことにより、 テス ト装置における取り扱いが容易 になり、 半導体チップに対して B u r n— i ηテストなどの各種試験を行 うことが可能になる。 した って、 これを半導体チップ毎に切り離したシ ートマウントチップを K G Dとして使用することができる。

また、 半導体チップ毎に切り離してシートマウントチップを製造すると きに、 テス ト装置に接続するためのテス ト用端子を切り落とすことにより 、 シートマウントチップをぽぼチップサイズと同じ小型化のものにするこ とができる。

この場合において、 テスト用端子を外部端子の外側またはシート端部に 形成することにより、 シートマウントチップの （テス ト用端子を含まない 形状の） 切り出しが可能になる。

また、 テス ト用端子を複数の半導体チップで共用することにより、 テス ト用端子をシート端部に設ける場合に、 多くの半導体チップをマウントす るシートであっても端子数を少なくすることができる。

また、 この発明によれば、 シートマウント用配線シートを貼り付けるよ うにしたことにより、 ウエノ、のままでテス ト装置における取り扱いが可能 になり、 ウェハ段階で各半獰体チップの最終的な良否を判定することがで きる。 したがって、 これを半導体チップ毎に切り離したシートマウントチ ップを K G Dとして使用することができる。

また、 この発明によれば、 完全にチップサイズのシートマウントチップ を製造することができる。 図面の簡単な説明 図 1は、 この発明の実施形態であるチップマウント用配線シートの構造 を示す図である。 図 2は、 同チップマウント用配線シートを用いたシート マウントチップおよび S I Pの製造工程を説明するフローチャートである 。 図 3は、 前記製造工程で製造される S I Pの例を示す図である。 図 4は 、 この発明の他の実施形態であるチップマウント用配線シートの構造を示 す図である。 図 5は、 この発明の他の実施形態であるチップマウント用配 線シートおよびシートマウントチップの構造を示す図である。 図 6は、 従 来の半導体装置の構成を示す断面図である。

発明を実施するための最良の形態

図 1は、 この発明の実施形態であるチップマウント用配線シートを示 す図である。 このチップマウント用配線シートは、 複数の半導体チップを マウントして電気的に接続したのち、 個々の半導体チップ毎に切り離して シートマウントチップを製造するためのシートであり、 両面に破線パター ンを形成可能なインターポーザ用の薄型樹脂で構成されている。

同図 （B ) は、 シートマウントチップを切り離す前のチップマウント用 配線シート 2 0 0を示している。 同図 （A) はそのチップマウント配線シ ート 2 0 0のうち 1つの半導体チップに対応する単位区画 2 0 ' を拡大図 示したものである。 1枚のシートマウント用配線チップ 2 0 0には、 この 単位区画 2 0 が複数形成されている （この実施形態では 4 2区画設けら れているが、 4 0 0 ( = 2 0 X 2 0 ) 区画程度にしてもよい） 。 この単位 区画 2 0 ' のうち、 中央部の配線シート部 2 0が切り離されてシートマウ ントチップ 6 0 (図 3参照） の配線シート部と.なる。 配線シート部 2 0の 中央部には、 半導体チップ 5 0をマウントするためのチップマウントエリ ァ 1 0 0が設けられており、 このチップマウントエリア 1 0 0の内部にフ リップチップ接続用の内部端子 （パッド） 2 1が形成されている。

この図では、 チップマウントエリア 1 0 0に半導体チップ 5 0がマウン トされた状態を示しており、 内部端子 2 1に半導体チップ 5 0の端子 （バ ンプ） 5 1が接続されてレ、る。

また、 配線シート部 2 Oの内部には、 実装時にリードフレームや他の半 導体チップなどの他の部品に接続される外部端子 2 2が形成されている。 この実施形態における外眘|端子 2 2は、 半導体チップ 5 0がマウントされ るチップマウントエリア 1 0 0と同じ面で且つチップマウントエリア 1 0 0の外側に形成されており、 半導体チップ 5 0側の面で他の部品とワイヤ ボンディング接続される。 この外部端子 2 2のピッチは、 たとえば 1 5 0 /i mピッチである。

なお、 半導体チップ 5 Oの端子 5 1と内部端子 1 0 1とをワイヤボンデ ィングで接続する場合にま、 内部端子 2 1をチップマウントエリア 1 0 0 の外側に設ける。 また、 他の部品との接続方式をバンプ接続にする場合、 または、 半導体チップ 5 Oと反対側の面で他の部品とワイヤボンディング 接続する場合には、 外部端子 2 2は半導体チップ 5 0 (チップマウントェ リア 1 0 0 ) の面と反対俱 IJに形成する。

また、 単位区画 2 0 ' の範囲内で配線シート部 2 0の外側には、 テスト 用端子 2 5が形成されてレヽる。 テスト用端子は、 テスト装置のテストピン が当接する端子であり、 テストピンに合わせたピッチで形成されている。 このピツチは、 たとえば約 0 . 5 mmピッチであり、 前記外部端子 2 2の ピッチよりも大きく形成されるのが一般的である。 また、 この実施形態で は、 テスト用端子 2 5がチップマウントエリア 1 0 0と同じ面に形成され ているが、 逆の面に形成するようにしてもよい。 これは、 テスト時のチッ プマウント用配線シート 2 0 0の支持形態に応じて決定すればよい。

これら、 内部端子 2 1、 外部端子 2 2およびテスト用端子 2 5は、 シー ト表面または内部に形成された内部配線 2 3、 2 4で互いに接続されてい る。

上記構成のチップマウント用配線シート 2 0 0の各単位区画 2 0 ' (チ ップマウントエリア 1 0 0 ) に半導体チップ 5 0をマウントして配線を行 い、 シート状態のまでテスト装置にセットして各種のテストを行う。

このテストは、 上記チップマウント用配線シート 2 0 0をテスト装置に セットして行う。 テスト装置は、 各テスト用端子 2 5に対してテストピン を接続し、 各半導体チップに対して各種の信頼性試験および動作試験を行 う。 この信頼性試験は、 例えば高温バイアス試験（Burn-in) などである。 そして、 半導体チップ 5 0 (切断前のシートマウントチップ 6 0 ) の良品 Z不良品を判別する。

なお、 チップマウント用配線シート 2 0 0は、 フレキシブルなものであ る場合には、 これをテスト装置にセットして各種試験を行うときには、 シ ートを支持する支持材上にチップマウント用配線シート 2 0 0を載置して テスト装置にセットするようすればよい。

テストののち、 同図 （A) に二点鎖線で示した配線シート部 2 0の輪郭 線に沿って切断することにより、 シートマウントチップ 6 0が完成する。 このうち、 不良品と判定されたチップを選別除外することにより、 検査済 チップ K G Dとしてのシートマゥントチップを得ることができる。

シートマウントチップ 6 0は、 同図 （A) に示すように、 前記単位区画 2 0 ' から、 半導体チップ 5 0がマウントされたチップマウントエリア 1 0 0、 内部端子 2 1および外部端子 2 2を含み、 テスト用端子 2 5を含ま ない形状に切り出される。 したがって、 シートマウントチップとして切り 出された配線シート部 2 0の端部領域 Pには、 外部端子 2 2とテスト用端 子 2 5とを接続するための内部配線 2 4の端部が残された状態になってい る。

図 2は上記テスト工程を含むシートマウントチップの製造工程を示すフ ローチャートである。 チップマウント用配線シート 2 0 0にマウントする 半導体チップをウェハ状態でテストする （S 1 1 ) 。 その後、 ウェハの裏 面を研磨して所定厚みまで薄くし （S 1 2 ) 、 ウェハダイシングによって 個別の半導体チップ 50に分離する （S 1 3) 。 これらの半導体チップの うち良品と見なされた半導体チップ 50をチップマウント用配線シート 2 00のチップマウントエリア 100にマウントして必要な配線を施し （S 14) 、 必要に応じて半導体チップ部分を樹脂封止する （S 1 5) 。 この 樹脂封止は、 これ以後の工程におけるハンドリング性を高めるためのもの であって、 機械的強度は必要ない。

その後、 切断前のチップマウント用半導体シートのまま上述の信頼性試 験および動作試験を行い、 それぞれの半導体チップについて良否判定を行 う （S 1 6) 。 こののち、 各配線シート部 20の領域を切り離すことによ り （S 1 7) 、 シートマウントチップ 60を製造する。

一方、 S 2 1〜 S 27は、 上記シートマウントチップ 60を用いた S I Pの製造工程を示すフローチャートであり、 この工程によれば、 図 3に示 すような S I Pが製造される。

図 3に示す S I Pについて説明する。 同図 （A) は S I Pの平面図、 同 図 （B) はその主要部の断面図である。 この図においてパッケージ基板 1 0の上面には半導体チップ 30がダイボンディングされており、 その上に 上述のシートマウントチップ 60が実装されている。

シートマウントチップ 60は、 半導体チップ 50を搭載しており、 図 1 に示した実施开態とは異なり、 半導体チップ 50の端子 5 1と内部端子 2 1とがワイヤボンディングで接続され、 外部端子 22が配線シート部 20 の一辺のみに形成されているものである。 このシートマウントチップ 60 はその下面 （チップマウント用配線シート 20の下面） を半導体チップ 3 0に接着することによって実装されている。 またこれとは別に、 半導体チ ップ 40を半導体チップ 30の上に実装されている。

パッケージ基板 1 0の上面には複数の端子 1 1， 1 1' が配列形成され ている。 またノ、。ッケージ基板 1 0の下面には複数の半田ポール 1 2が配列 形成されている。 このパッケージ基板 1 0の上面の端子 1 1， 1 1' と下 面の半田ポール 1 2との間はパッケージ基板 1 0内部の配線層を介して電 気的に導通している。

半導体チップ 3 0の上面の周囲に配列した端子とパッケージ基板 1 0の 上面に配列した端子 1 1との間はワイヤ W 3 1によりワイヤボンディング されている。

なお、 この図では、 シートマウントチップ 6 0の外部端子 2 2は、 配線 シート部 2 0の 1辺に 1列に配列されているが、 外部端子の配列は S I P の構成に応じて最適に設計するようにすればよい。

外部端子 2 2とパッケージ基板 1 0の端子 1 1 ' との間はワイヤ W 2 1 でワイヤボンディングされている。 配線シート部 2 0の内部配線を用いて 端子の位置を変換することにより、 半導体チップの外部接続用端子 （パッ ド） の位置、 ピッチ、 信号配列などを変更することなく、 既に存在する半 導体チップをそのまま用いて電気的接続を容易に行えるようになる。

なお、 この例では、 半導体チップ 4 0は半導体チップ 3 0とともに S I Pとして用いるように既に設計されているのでサブ基板を用いていない。 この半導体チップ 4 0の上面の端子 4 1と半導体チップ 3 0の上面に形成 した端子 3 1との間はワイヤ W 4 3でワイヤボンディングしている。 さら に、 半導体チップ 4 0の所定の端子 4 1 ' とパッケージ基板上の端子 1 1 ' との間はワイヤ W 4 1でワイヤボンディングしている。

ここで、 同図 （A ) は、 パッケージ基板 1 0上部の樹脂封止を行う前の 状態を示しており、 半導体チップ実装ののち、 同図 （B ) に示すように、 パッケージ基板 1 0の上面には半導体チップ 3 0 , 4 0、 シートマウント チップ 6 0およびそれらの間を接続するワイヤの全体を封止樹脂 1 3で樹 脂封止している。

ここで、 半導体チップ 3 0は他の半導体チップであり、 そのサイズは例 えば 8 . 5 mm X 8 . 5 mmである。 半導体チップ 4 0はその他の半導体 チップである。 サブ基板 2 0上の半導体チップ 5 0は例えば 3 2 M X 3 2 ビットの DRAMであり、 そのサイズは例えば 3. OmmX 5. 7mmで. ある。 S I Pに実装される半導体チップのうち、 DRAMが最も汎用品を 使用する機会が多く、 廉価且つ不良率の高い部品である。 したがって、 S I Pのうち DRAMをシートマゥントチップ化することにより、 大幅な口 一コスト化、 不良率の低減を実現することが可能になる。

なお、 シートマウントチップ 60において、 配線シート部 20上の外部 端子 2 2をパッケージ基板 1 0上の端子 1 1' に沿うように配列形成した ことにより、 ワイヤ W2 1のワイヤ長を短くすることが可能になっている 図 2のフローチャートにもどって、 まずパッケージ基板 1 0にマウント する半導体チップのウェハ状態でのテストを行う (S 2 1) 。 その後、 ゥ ェハ研磨、 ウェハダイシングを行い (S 2 2→S 23) 、 各半導体チップ 30をパッケージ基板 1 0に搭載する （S 24) 。 その後、 上述の KGD であるシートマウントチップ 60を搭載する (S 25) 。 続いてパッケ一 ジ基板 10の上部を樹脂封止し、 個別のパッケージ基板に切り離す （S 2 6) 。 そして各半導体装置について、 上述のシートマウントチップ （チッ プマウント用配線シート） に対して行ったものと同様の各種信頼性試験お よび動作試験を行う （S 27) 。 このようにして良品の半導体装置を得る 。 上記ステップ S 26を行う代わりに、 パッケージ基板の切り離し前に複 数の半導体装置について試験を行い、 その後に樹脂封止し、 パッケージ基 板として切り離してもよい （S 26' ) 。

図 4は、 チップマウント用配線シートの他の実施形態を示す図である。 この実施形態では、 このシートをテスト装置に接続するためのテスト用端 子 25をシートの端部に形成しており、 各単位区画 20' には、 テスト用 端子 2 5が形成されていない。 チップマウント用配線シート 200には、 複数の単位区画 20' が縦横にアレイ状に配列されており、 同図上辺に形 成されているテスト用端子 2 5に接続された縦方向の配線 240が、 縦方 向の単位区画 2 0 ' 列を貫いて形成されている。 各単位区画 2 0 ' におい て、 内部配線 2 3がこの縦方向の配線 2 4 0に接続され、 これにより、 各 単位区画 2 0 ' 内の内部端子 2 1がテスト用端子 2 5に接続されることに なる。

このような配線により、 縦方向に配列された複数の単位区画 2 0 ' の半 導体チップ 5 0には、 共通の電源、 バイアス電圧、 テス ト信号が供給され る。 このように、 テス ト用端子 2 5を複数の半導体チップに対して共通化 することにより、 テス ト用端子数を少なくして、 多数の単位区画 2 0 ' 力 S 形成されているチップマウント用配線シート 2 0 0であっても、 テス ト用 端子 2 5を端部の 1辺に集約することができる。

なお、 この場合でも、 テス ト信号線に多重化したテス ト信号を入力する ことにより、 複数の半導体チップに対してそれぞれ独立したテストを行う ことが可能である。

なお、 上記実施形態では、 シートマウントチップと他の部品との接続を 、 ワイヤボンディングゃフリップチップ接続で行う旨説明したが、 配線シ 一ト部をフレキシブルなシートで構成してその両端に端子を設け、 この端 子を接続すべき相手側の端子に圧着接続するようにしてもよい。

図 1および図 4の実施形態では、 チップ単位にダイシングした半導体チ ップをチップマウント用配線シート 2 0 0上にマウントするようにしてい るが、 ダイシングする前のウェハ状態で半導体チップ 5 0上にチップマウ ント用配線シート 2 0 0を貼り付け、 ウェハ状態のままで動作試験、 信頼 性試験を行うようにすることもできる。

図 5は、 このウェハ状態の半導体チップ 5 0にチップマウント用配線シ 一卜 2 0 0を貼り付けてテス トしたのちダイシングして、 シートマウント チップを製作する実施形態を説明する図である。 同図 （A) は、 複数の半 導体装置 （半導体チップ） 5 0が形成されたウェハ 7 0の表面にチップマ ゥント用配線シート 2 0 0を貼り付けた状態を示す図である。 同図 （B ) は、 各半導体チップ毎にダイシングした状態を示す側断面図である。

チップマウント用配線シート 2 0 0は、 2層の配線層を有しており、 表 面には、 ウェハ 7 0の表面に形成されている半導体チップ 5 0のパッドに 当接する内部端子 2 1が形成されている。 そして、 前記 2層の配線層を介 してシート裏面の外部電極 2 2である実装用バンプに接続されている。 また、 方形のチップマウント用配線シート 2 0の 1辺 （同図における上 辺） には、 テスト用端子 2 5が形成されている。 各半導体チップ 5 0の端 子 5 1は、 前記 2層の配線層を介してテスト用端子 2 5に接続されている 上記構成のシートマウント用配線シート 2 0 0を、 前工程が終了したゥ ェハ 7 0に位置合わせして貼り付け、 半導体チップ 5 0の端子 5 1と内部 端子 2 1とを接合する。

この状態で、 テスト装置にセットしてテスト用端子 2 5をテスト装置の 電極に接続し、 B u r n— i nを含む各種のテストを行う。

こののち、 このウェハをダイサ一にセットしてダイシングを行い、 G / W工程で良品とされ、 上記テスト装置によるテストでも良品と判定された チップのみを選別して K G Dのシートマウントチップとする。

なお、 このシートマウント用配線シートにおいても、 テスト用端子 2 5 を複数の半導体チップ 5 0で共有するようにすればよい。

Claims

求 の 範 囲

( 1 ) 複数の半導体チップをマウントする配線シートであって、 チップマウント部にマウントされた半導体チップに接続される内部端子 と、

実装時に他の部品に接続される外部端子と、

試験時に試験装置の端子が接続されるテスト用端子と、

前記内部端子と前記外部端子およびテス ト用端子とを電気的に接続する 内部配線と、

を各半導体チップ毎に備えたことを特徴とするチップマウント用配線シ 一ト。

( 2 ) 前記テス ト用端子は、 前記外部端子よりもチップマウント部に対し て外側に形成されている請求項 1に記載のチップマウント用配線シート。

( 3 ) 前記テス ト用端子は、 シートの端部に形成されている請求項 1に記 載のチップマウント用配線シート。

( 4 ) 前記テスト用端子は、 複数の半導体チップで共通である請求項 3に 記載のチップマウント用配線シート。

( 5 ) 半導体チップがマウントされた請求項 1乃至請求項 4のいずれかに 記載のチップマウント用配線シートを、 各半導体チップ毎に、 チップマウ ント部、 内部端子および外部端子を含み、 テス ト用端子の少なくとも一部 を含まない形状に切り抜いて形成したことを特徴とするシートマウントチ ップ。

( 6 ) 請求項 1乃至請求項 4のいずれかに記載のチップマウント用配線シ ートに半導体チップをマウントする手順、

テスト用端子に試験装置の端子を接続して各半導体チップの試験を行う 手順、

各半導体チップ毎に、 チップマウント部、 内部端子および外部端子を含 み、 テス ト用端子を含まない形状に切り抜く手順、

を有することを特徴とするシートマウントチップの製造方法。

( 7 ) 複数の半導体チップが形成されたゥェハに貼り付けられる配線シー トであって、

各半導体チップのパッドに対向して電気的に接続される内部端子と、 貼付面の裏面に形成され、 実装時に他の部品に接続される外部端子と、 前記ウェハの貼り付け範囲外または貼付面の裏面に形成され、 試験時に 試験装置の端子が接続されるテスト用端子と、

前記内部端子と前記外部端子およびテスト用端子とを電気的に接続する 内部配線と、

を備えたことを特徴とするチップマウント用配線シート。

( 8 ) 前記テス ト用端子は、 シートの端部に形成され、 複数の半導体チッ プで共通である請求項 7に記載のチップマウント用配線シート。

( 9 ) 請求項 7または請求項 8に記載のチップマウント用配線シートに貼 り付けた半導体チップが形成されたウェハを、 各半導体チップ毎にカット して形成したことを特徴とするシ一トマウントチップ。

( 1 0 ) 請求項 7または請求項 8に記載のチップマウント用配線シートに 半導体チップが形成されたウェハを貼り付ける手順、

テスト用端子に試験装置の端子を接続して各半導体チップの試験を行う 手順、

前記ウェハおよびチップマウント用配線シートを各半導体チップ毎に力 ットする手順、

を有することを特徴とするシートマウントチップの製造方法。