KR101096453B1 - 적층 반도체 패키지 - Google Patents

적층 반도체 패키지 Download PDF

Info

Publication number
KR101096453B1
KR101096453B1 KR1020090114463A KR20090114463A KR101096453B1 KR 101096453 B1 KR101096453 B1 KR 101096453B1 KR 1020090114463 A KR1020090114463 A KR 1020090114463A KR 20090114463 A KR20090114463 A KR 20090114463A KR 101096453 B1 KR101096453 B1 KR 101096453B1
Authority
KR
South Korea
Prior art keywords
package
external connection
connection terminal
ball land
semiconductor package
Prior art date
Application number
KR1020090114463A
Other languages
English (en)
Other versions
KR20110057869A (ko
Inventor
도은혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090114463A priority Critical patent/KR101096453B1/ko
Publication of KR20110057869A publication Critical patent/KR20110057869A/ko
Application granted granted Critical
Publication of KR101096453B1 publication Critical patent/KR101096453B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

적층 반도체 패키지가 개시되어 있다. 개시된 적층 반도체 패키지는, 상면에 볼랜드가 형성된 하부 패키지와, 상기 하부 패키지 상에 배치되며 상기 하부 패키지의 상기 볼랜드와 마주하는 일면에 상기 볼랜드와 전기적으로 연결되는 외부접속단자가 형성된 상부 패키지와, 상기 하부 패키지의 상기 볼랜드와 상기 상부 패키지의 상기 외부접속단자 사이에 형성되어 상기 볼랜드와 상기 외부접속단자를 전기적 및 물리적으로 연결하는 유연한 성질을 갖는 도전성 연결부재를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 도전성 연결부재에 의하여 상부 패키지와 하부 패키지간 연결 부분이 유연성을 갖게 되어, 상부 패키지 또는/및 하부 패키지에 휨이 발생되더라도 상부 패키지와 하부 패키지가 연결되지 않는 인터커넥션 불량이 방지된다.

Description

적층 반도체 패키지{STACKED SEMICONDUCTOR PACKAGE}
본 발명은 적층 반도체 패키지에 관한 것으로, 보다 상세하게는 인터커넥션 불량을 방지하기에 적합한 적층 반도체 패키지에 관한 것이다.
최근 들어, 반도체 제조 기술의 개발에 따라 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 다양한 종류의 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 소 자를 포함하는 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅(die sorting) 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 조립된다.
최근에는, 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100 내지 105%에 불과한 칩 스케일 패키지(chip scale package) 및 반도체 소자의 데이터 용량 및 처리 속도를 향상시키기 위해서 복수개의 반도체 칩들을 상호 적층시킨 적층 반도체 패키지(stacked semiconductor package) 등이 개발되고 있다.
도 1은 일반적인 적층 반도체 패키지의 문제점을 설명하기 위한 단면도이다.
도 1을 참조하면, 각각 개별적으로 조립 및 전기적 검사가 완료된 하부 반도체 패키지(10) 및 상부 반도체 패키지(20)를 준비한다.
상기 하부 반도체 패키지(10)는 몸체 하부에 솔더볼(12)이 형성되어 있고, 몸체 상부에는 상부 반도체 패키지(20)와 연결되는 볼랜드(14)가 형성되어 있다. 그리고 상부 반도체 패키지(20)는 몸체 하부에 하부 반도체 패키지(10)와 전기적 연결을 위한 솔더볼(22)이 형성되어 있다.
한편, 일반적인 반도체 패키지는 소형화를 실현하기 위해 반도체 패키지의 두께를 얇게 하기 위해 많은 연구 및 개발이 진행된 상태이다. 그러나, 반도체 패키지의 두께가 얇아지며 반도체 패키지의 몸체에 휨(warpage)이 빈번히 발생하게 된다. 따라서 상부 반도체 패키지(20)와 하부 반도체 패키지(10)를 적층하는 과정에서 휨에 의하여 상부 반도체 패키지(20)의 솔더볼(22)이 하부 반도체 패키지(10)의 볼랜드(14)와 연결되지 않는 인터커넥션 불량이 빈번히 발생된다.
상술한 인터커넥션 불량은, 수율 저하로 이어져 생산성을 떨어뜨린다. 또한 이미 개별 반도체 패키지에 대한 검증이 완료된 상태에서 발생하는 불량이기 때문에, 완성된 제품에 대한 재검사가 추가로 필요하게 되고, 이로 인해 검사비용의 상승을 초래하여 제조원가가 상승하는 문제점이 있다.
본 발명은, 인터커넥션 불량을 방지할 수 있는 구조의 적층 반도체 패키지를 제공하는데, 그 목적이 있다.
본 발명의 실시예에 따른 적층 반도체 패키지는, 상면에 볼랜드가 형성된 하부 패키지와, 상기 하부 패키지 상에 배치되며 상기 하부 패키지의 상기 볼랜드와 마주하는 일면에 상기 볼랜드와 전기적으로 연결되는 외부접속단자가 형성된 상부 패키지와, 상기 하부 패키지의 상기 볼랜드와 상기 상부 패키지의 상기 외부접속단자 사이에 형성되어 상기 볼랜드와 상기 외부접속단자를 전기적 및 물리적으로 연결하는 유연한 성질을 갖는 도전성 연결부재를 포함하는 것을 특징으로 한다.
상기 외부접속단자는 솔더볼을 포함하는 것을 특징으로 한다.
상기 도전성 연결부재는, 상기 외부접속단자의 리플로우 온도보다 높은 경화 온도를 갖는 도전성 물질로 형성되는 것을 특징으로 한다.
상기 도전성 연결부재는, 고무 성분을 포함하는 도전성 물질로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 도전성 연결부재에 의하여 상부 패키지와 하부 패키지간 연결 부분이 유연성을 갖게 되어, 상부 패키지 또는/및 하부 패키지에 휨이 발생되더라도 상부 패키지와 하부 패키지가 연결되지 않는 인터커넥션 불량이 방지된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 2는 본 발명에 따른 적층 반도체 패키지를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 적층 반도체 패키지는, 상부 패키지(30), 하부 패키지(40) 및 유연한(flexible) 성질을 갖는 도전성 연결부재(50)를 포함한다.
상부 패키지(30)는 상부 패키지 몸체(31) 및 제 1 외부접속단자(33)를 포함한다.
상부 패키지 몸체(31)의 하면에는 제 1 볼랜드(32)가 형성된다.
제 1 외부접속단자(33)는 제 1 볼랜드(32)에 부착된다.
제 1 외부접속단자(33)는 솔더볼을 포함할 수 있다.
하부 패키지(40)는 상부 패키지(30) 하부에 배치된다.
하부 패키지(40)는 하부 패키지 몸체(41)를 포함한다. 그 외에, 하부 패키지(40)는 제 2 외부접속단자(44)를 더 포함할 수 있다.
상부 패키지(30)의 제 1 외부접속단자(33)와 대응하는 하부 패키지 몸체(41)의 일면에는 제 2 볼랜드(42)가 형성되고, 하부 패키지 몸체(41)의 일면과 대향하는 타면에는 제 3 볼랜드(43)가 형성된다.
제 3 볼랜드(43)에는 제 2 외부접속단자(44)가 부착된다.
제 2 외부접속단자(44)는 솔더볼을 포함할 수 있다.
도전성 연결부재(50)는 상부 패키지(30)의 제 1 외부접속단자(33)와 하부 패키지(40)의 제 2 볼랜드(42) 사이에 형성되어, 이들을 전기적 및 물리적으로 연결한다.
도전성 연결부재(50)는 유연한 성질을 갖는 도전성 물질로 형성된다.
도전성 연결부재(50)는 제 1 외부접속단자(33)로 사용된 솔더볼의 리플로우 온도보다 높은 경화 온도를 갖는 도전성 물질로 형성될 수 있다. 따라서, 도전성 연결부재(50)는 상부 패키지(30)와 하부 패키지(40)간 연결을 위한 솔더볼 리플로우(reflow)시에 완전히 경화되지 않으며, 이에 따라 도전성 연결부재(50)는 유연한 성질을 갖게 된다.
예컨데, 도전성 연결부재(50)는 고무 성분을 포함하는 도전성 물질로 형성될 수 있다.
도 3은 본 발명의 실시예에 따른 적층 반도체 패키지를 나타낸 단면도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 적층 반도체 패키지는, 상부 패키지(100), 하부 패키지(200) 및 유연한(flexible) 성질을 갖는 도전성 연결부재(300)를 포함한다.
상부 패키지(100)는 제 1 기판(110), 제 1 반도체 칩(120) 및 제 1 외부접속단자(160)을 포함한다.
그 외에, 상부 패키지(100)는 제 1 본딩 와이어(140) 및 제 1 봉지부(150)를 더 포함할 수 있다.
제 1 기판(110)은 상면 및 상면과 대향하는 하면을 갖는다.
제 1 기판(110)의 상면에는 제 1 접속 패드(112)가 형성되고, 하면에는 제 1 볼랜드(114)가 형성된다.
제 1 반도체 칩(120)은 제 1 접속 패드(112) 안쪽 제 1 기판(110) 상면에 제 1 접착제(130)를 매개로 부착된다.
제 1 기판(110)과 대향하는 제 1 반도체 칩(120)의 일면에는 제 1 본딩 패드(122)가 형성된다.
제 1 본딩 와이어(140)는 제 1 반도체 칩(120)의 제 1 본딩 패드(122)와 제 1 기판(110)의 제 1 접속 패드(112)를 전기적으로 연결한다.
제 1 봉지부(150)는 제 1 반도체 칩(120)을 포함한 제 1 기판(110)의 상면을 몰딩한다.
제 1 외부접속단자(160)는 제 1 기판(110) 하면에 형성된 제 1 볼랜드(114)에 부착된다. 제 1 외부접속단자(160)는 솔더볼을 포함할 수 있다.
하부 패키지(200)는 제 2 기판(210), 제 2 반도체 칩(220)을 포함할 수 있다.
그 외에, 하부 패키지(200)는 제 2 본딩 와이어(240), 제 2 봉지부(250) 및 제 2 외부접속단자(260)를 더 포함할 수 있다.
제 2 기판(210)은 상부 패키지(100)의 제 1 기판(110)과 대응하는 제1면 및 제1면과 대향하는 제2면을 갖는다.
제 2 기판(210)의 제1면에는 제 2 접속 패드(212) 및 제 2 볼랜드(214)가 형성되고, 제2면에는 제 3 볼랜드(216)가 형성된다.
제 2 접속 패드(212)는 제 2 볼랜드(214) 안쪽에 배치되고, 제 2 볼랜드(214)는 제 2 접속 패드(212) 바깥쪽에 배치된다.
제 2 반도체 칩(220)은 제 2 접속 패드(212) 안쪽 제 2 기판(210)의 제1면에 제 2 접착제(230)를 매개로 부착된다.
제 2 기판(210)과 대향하는 제 2 반도체 칩(220)의 일면에는 제 2 본딩 패드(222)가 형성된다.
제 2 본딩 와이어(240)는 제 2 반도체 칩(220)의 제 2 본딩 패드(222)와 제 2 기판(210)의 제 2 접속 패드(212)를 전기적으로 연결한다.
제 2 봉지부(250)는 제 2 반도체 칩(220)을 포함한 제 2 볼랜드(214) 안쪽의 제 2 기판(210) 상면을 몰딩한다.
제 2 외부접속단자(260)는 제 2 기판(210) 하면의 제 3 볼랜드(216)에 부착된다. 제2 외부접속단자(260)는 솔더볼을 포함할 수 있다.
도전성 연결부재(300)는 유연한 성질을 갖는 도전성 물질로 형성된다.
도전성 연결부재(300)는 제 1 외부접속단자(160)로 사용된 솔더볼의 리플로우 온도보다 높은 경화 온도를 갖는 도전성 물질로 형성될 수 있다. 따라서, 도전성 연결부재(300)는 상부 패키지(100)와 하부 패키지(200)간 연결을 위한 솔더볼 리플로우(reflow)시에 완전히 경화되지 않으며, 이에 따라 도전성 연결부재(300)는 유연한 성질을 갖게 된다.
예컨데, 도전성 연결부재(300)는 고무 성분을 포함하는 도전성 물질로 형성될 수 있다.
도 4는 패키지에 휨이 있는 경우에 본 발명에 따른 적층 반도체 패키지를 나타낸 단면도이다.
도 4를 참조하면, 상부 패키지(30)에 휨이 발생되어 상부 패키지(30)의 제 1 외부접속단자(33)와 하부 패키지(40)의 제 2 볼랜드(42) 사이가 벌어지더라도, 유연한 성질을 갖는 도전성 연결부재(50)가 늘어나면서, 상부 패키지(30)의 제 1 외부접속단자(33)와 하부 패키지(40)의 제 2 볼랜드(42)를 전기적 및 물리적으로 연결한다. 즉, 패키지에 휨이 발생되더라도 인터커넥션 불량이 발생되지 않는다.
이상에서 상세하게 설명한 바에 의하면, 도전성 연결부재에 의하여 상부 패키지와 하부 패키지간 연결 부분이 유연성을 갖게 되어, 상부 패키지 또는/및 하부 패키지에 휨이 발생더라도 상부 패키지와 하부 패키지가 연결되지 않는 인터커넥션 불량이 방지된다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 일반적인 적층 반도체 패키지의 문제점을 설명하기 위한 단면도이다.
도 2는 본 발명에 따른 적층 반도체 패키지를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 적층 반도체 패키지를 나타낸 단면도이다.
도 4는 패키지에 휨이 있는 경우에 본 발명에 따른 적층 반도체 패키지를 나타낸 단면도이다.
<도면의 주요부분에 대한 설명>
100 : 상부 패키지
200 : 하부 패키지
300 : 도전성 연결부재

Claims (4)

  1. 상면에 볼랜드가 형성된 하부 패키지;
    상기 하부 패키지 상에 배치되며 상기 하부 패키지의 상기 볼랜드와 마주하는 일면에 상기 볼랜드와 전기적으로 연결되는 외부접속단자가 형성된 상부 패키지;및
    상기 하부 패키지의 상기 볼랜드와 상기 상부 패키지의 상기 외부접속단자 사이에 형성되어 상기 볼랜드와 상기 외부접속단자를 전기적 및 물리적으로 연결하는 유연한 성질을 갖는 도전성 연결부재;
    를 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 외부접속단자는 솔더볼을 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 도전성 연결부재는, 상기 외부접속단자의 리플로우 온도보다 높은 경화 온도를 갖는 도전성 물질로 형성되는 것을 특징으로 하는 적층 반도체 패키지.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 3항에 있어서,
    상기 도전성 연결부재는, 고무 성분을 포함하는 도전성 물질로 형성되는 것을 특징으로 하는 적층 반도체 패키지.
KR1020090114463A 2009-11-25 2009-11-25 적층 반도체 패키지 KR101096453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090114463A KR101096453B1 (ko) 2009-11-25 2009-11-25 적층 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114463A KR101096453B1 (ko) 2009-11-25 2009-11-25 적층 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110057869A KR20110057869A (ko) 2011-06-01
KR101096453B1 true KR101096453B1 (ko) 2011-12-20

Family

ID=44393435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114463A KR101096453B1 (ko) 2009-11-25 2009-11-25 적층 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101096453B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112062B2 (en) 2012-10-26 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR100743653B1 (ko) 2006-06-29 2007-07-30 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR100743653B1 (ko) 2006-06-29 2007-07-30 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112062B2 (en) 2012-10-26 2015-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20110057869A (ko) 2011-06-01

Similar Documents

Publication Publication Date Title
KR100750764B1 (ko) 반도체 장치
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20070096287A1 (en) Semiconductor device and a method of manufacturing the same
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
KR20150044263A (ko) 반도체 패키지 및 그 제조방법
TWI529906B (zh) 半導體封裝件之製法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US20150351234A1 (en) Support structure for stacked integrated circuit dies
KR101474189B1 (ko) 집적회로 패키지
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
US9490225B2 (en) Package structure and fabrication method thereof
KR101096453B1 (ko) 적층 반도체 패키지
KR20110138788A (ko) 적층형 반도체 패키지
US20140097530A1 (en) Integrated circuit package
US20140099755A1 (en) Fabrication method of stacked package structure
JP2008277457A (ja) 積層型半導体装置および実装体
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
TWI628756B (zh) 封裝結構及其製作方法
JP4455158B2 (ja) 半導体装置
JP2007266540A (ja) 半導体装置及びその製造方法
KR20070120376A (ko) 칩 스케일 패키지 제조 방법
KR101573311B1 (ko) 반도체 장치 및 이의 제조 방법
KR102002786B1 (ko) 반도체 패키지 및 그 제조 방법
KR20110105165A (ko) 인터포저 및 이를 갖는 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee