KR20110105165A - 인터포저 및 이를 갖는 스택 패키지 - Google Patents

인터포저 및 이를 갖는 스택 패키지 Download PDF

Info

Publication number
KR20110105165A
KR20110105165A KR1020100024270A KR20100024270A KR20110105165A KR 20110105165 A KR20110105165 A KR 20110105165A KR 1020100024270 A KR1020100024270 A KR 1020100024270A KR 20100024270 A KR20100024270 A KR 20100024270A KR 20110105165 A KR20110105165 A KR 20110105165A
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor chips
electrodes
substrate
chip
Prior art date
Application number
KR1020100024270A
Other languages
English (en)
Inventor
이진희
최형석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100024270A priority Critical patent/KR20110105165A/ko
Publication of KR20110105165A publication Critical patent/KR20110105165A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

인터포저 및 이를 갖는 스택 패키지가 개시되어 있다. 인터포저는 상면 및 하면을 갖는 인터포저 몸체; 상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극; 및 상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저의 측면으로 연장 배치된 연결배선;을 포함하는 것을 특징으로 한다.

Description

인터포저 및 이를 갖는 스택 패키지{INTERPOSER AND STACK PACKAGE HAVING THE SAME}
본 발명은 인터포저 및 이를 갖는 스택 패키지에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
최근에는 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지(chip scale package) 및 복수개의 반도체 칩들을 적층 한 스택 패키지(stacked semiconductor package)가 개발된 바 있다.
이들 중 스택 패키지는 관통전극을 이용하여 상하 반도체 칩을 전기적으로 연결하여 스택 패키지에 포함된 각 반도체 칩으로 입력되는 신호 및 출력되는 신호의 처리 속도를 크게 향상시킨 관통전극을 갖는 스택 패키지에 대한 연구가 활발히 진행되고 있다.
최근에는 고용량을 유지하면서 경량화 및 박형화로 전환되면서, 반도체 칩의 크기가 점점 작아지고 있는 추세이다. 반도체 칩의 크기가 점점 작아지면서, 상부 및 하부 반도체 칩을 연결하는 관통전극 직경의 크기 또한 작아지면서 상하 반도체 칩 간의 전기적 연결시 조인트 연결 마진이 현저히 줄어들고 있는 상황이다.
따라서, 상하 반도체 칩의 신호 전달을 위해 관통전극을 매개로 상하 반도체 칩의 전기적 연결시, 미스 얼라인에 따른 상하 반도체 칩의 전기적 페일을 유발하는 문제가 종종 발생하고 있다.
관통전극을 갖는 스택 패키지는 적층되는 반도체 칩들이 관통전극을 매개로 전기적 연결이 이루어진다. 이때, 상하 반도체 칩들 간의 적층시 어느 하나의 반도체 칩에 전기적 페일이 발생하면, 적층된 반도체 칩들 모두가 불량으로 처리되어 생산 수율을 급격히 저해하는 요인으로 작용한다.
본 발명은 미스 얼라인에 따른 전기적 페일을 미연에 방지할 수 있는 인터포저 및 이를 갖는 스택 패키지를 제공한다.
본 발명의 실시예에 따른 인터포저는 상면 및 하면을 갖는 인터포저 몸체; 상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극; 및 상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저의 측면으로 연장 배치된 연결배선;을 포함하는 것을 특징으로 한다.
상기 인터포저 몸체는 접착 물질을 포함한 절연 물질로 이루어진 것을 특징으로 한다.
상기 인터포저 몸체는 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)로 형성된 것을 특징으로 한다.
본 발명의 일 실시예에 따른 스택 패키지는 본드핑거를 갖는 기판; 및 상기 기판 상에 세워져 실장된 적어도 하나 이상의 유닛 패키지;를 포함하고,
상기 유닛 패키지는, 면 및 하면을 갖는 인터포저 몸체, 상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극 및 상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저의 측면으로 연장 배치된 연결배선을 포함하는 인터포저; 상기 인터포저의 상면 및 하면 각각에 상기 인터포저 관통전극과 전기적으로 연결되는 칩 관통전극들을 구비한 제1 반도체 칩들; 및 상기 제1 반도체 칩들 상에 상기 제1 반도체 칩들과 플립 칩 본딩된 제2 반도체 칩들;을 포함하며,
상기 연결배선의 타측 단부는 상기 기판의 본드핑거와 전기적으로 연결된 것을 특징으로 한다.
상기 칩 관통전극들은 제1 직경을 갖고, 상기 인터포저 관통전극들은 상기 제1 직경보다 큰 제2 직경을 갖는 것을 특징으로 한다.
상기 칩 관통전극들과 상기 인터포저 관통전극들 사이에 개재된 솔더를 더 포함하는 것을 특징으로 한다.
상기 적어도 하나 이상의 유닛 패키지들은 접착제를 매개로 하여 제2 반도체 칩들이 상호 합착된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 스택 패키지는 본드핑거를 갖는 기판; 및 상기 기판 상에 세워져 실장된 적어도 하나 이상의 유닛 패키지;를 포함하고,
상기 유닛 패키지는, 상면 및 하면을 갖는 인터포저 몸체, 상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극 및 상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저 몸체의 측면으로 연장 배치된 연결배선을 포함하는 인터포저; 및 상기 인터포저의 상면 및 하면 각각에 상기 인터포저 관통전극과 전기적으로 연결되는 칩 관통전극들을 구비한 반도체 칩들;을 포함하며,
상기 연결배선의 타측 단부는 상기 기판의 본드핑거와 전기적으로 연결된 것을 특징으로 한다.
상기 칩 관통전극은 제1 직경을 갖고, 상기 인터포저 관통전극은 상기 제1 직경보다 큰 제2 직경을 갖는 것을 특징으로 한다.
상기 반도체 칩들 및 인터포저들을 포함한 기판의 상면을 밀봉하도록 형성된 봉지부; 및 상기 기판의 하면에 부착된 외부접속단자;를 더 포함하는 것을 특징으로 한다.
본 발명은 반도체 칩들 간의 전기적 연결 신뢰성을 향상시킬 수 있고, 기판과의 실장이 용이하며, 공정 수의 감소 및 비용 절감을 통해 생산 수율을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 인터포저를 나타낸 사시도.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 인터포저를 갖는 스택 패키지를 나타낸 단면도.
도 4는 도 3의 A 부분을 나타낸 확대 사시도.
도 5는 도 3의 B 부분을 나타낸 확대 사시도.
도 6은 본 발명의 다른 실시예에 따른 인터포저를 갖는 스택 패키지를 나타낸 단면도.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 인터포저 및 이를 갖는 스택 패키지에 대해 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 인터포저를 나타낸 사시도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 인터포저(120)는 인터포저 몸체(121), 인터포저 관통전극(125) 및 연결배선(130)을 포함한다.
인터포저 몸체(121)는 상면(121a), 하면(121b) 및 측면(121c)을 갖는다. 인터포저 몸체(121)는 절연 물질을 포함한 접착 물질로 형성될 수 있다. 이와 다르게, 인터포저 몸체(121)는 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)로 형성될 수 있다.
인터포저 관통전극(125)은 인터포저 몸체(121)의 상면(121a) 및 하면(121b)을 관통하도록 형성되며, 이러한 인터포저 관통전극(125)은, 예를 들면, 구리로 형성될 수 있다.
연결배선(130)은 인터포저 몸체(121) 내에 삽입되며, 일측 단부(130a)가 인터포저 관통전극(125)에 연결되고, 타측 단부(130b)가 인터포저 몸체(121)의 측면(121c)으로 연장 배치된다. 이러한 연결배선(130)의 타측 단부(130b)는 일측 단부(130a)로부터 일 방향으로 연장되며, 인터포저 몸체(121)의 측면(121c)들 중 일측면(121c)에 노출된다.
일 예로, 인터포저 관통전극(125)은 제1 방향(S1)에 형성될 수 있고, 연결배선(130)은 제1 방향(S1)과 교차하는 제2 방향(S2)에 형성될 수 있다. 제1 방향(S1)과 제2 방향(S2)은 수직 교차할 수 있다.
도 3은 본 발명의 실시예에 따른 인터포저를 갖는 스택 패키지를 나타낸 단면도이고, 도 4는 도 3의 A 부분을 나타낸 확대 사시도이며, 도 5는 도 3의 B 부분을 나타낸 확대 사시도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 스택 패키지(105)는 기판(110) 및 상기 기판(110) 상에 세워져 실장된 적어도 하나 이상의 유닛 패키지(102)를 포함한다.
기판(110)은 상면(110a) 및 상면(110a)에 대향하는 하면(110b)과 상기 상면(110a) 및 하면(110b)에 각각 형성된 본드핑거(112) 및 볼랜드(도시안함)를 갖는 회로패턴(도시안함)을 포함한다.
기판(110) 상에 실장된 적어도 하나 이상의 유닛 패키지(102)들은, 예를 들면, 기판(110)의 상면(110a) 상에 부착될 수 있다. 이러한 유닛 패키지(102)들은, 예를 들면, 기판(110)의 상면(110a)에 대해 수직한 방향에 배치될 수 있다.
각 유닛 패키지(102)는 제1 반도체 칩(140)들, 제2 반도체 칩(160)들 및 인터포저(120)를 갖는다.
제1 반도체 칩(140)들은 인터포저(120)의 상면(도 1의 120a) 및 하면(도 1의 120b) 각각에 세워져 배치되고, 상기 인터포저 관통전극(도 1의 125)과 전기적으로 연결되는 칩 관통전극(150)들을 구비한다. 이러한 제1 반도체 칩(140)들은 상면(140a), 하면(140b) 및 측면(140c)들을 갖는다. 제1 반도체 칩(140)들은 그의 상면(140a) 상에 배치된 제1 본딩패드(도시안함)들을 더 포함하며, 제1 반도체 칩(140)들은 그의 측면(140c)들 중 일측면(140c)이 기판(110)의 상면(110a)에 부착될 수 있다.
상기 칩 관통전극(150)들은, 평면으로 볼 때, 원형을 가질 수 있다. 이와 같이, 원형을 갖는 칩 관통전극(150)들은 제1 직경(도 4의 d1)을 가질 수 있다. 칩 관통전극(150)들은 제1 반도체 칩(140)들의 제1 본딩패드(162)들과 전기적으로 연결되며, 이때 칩 관통전극(150)들은 제1 본딩패드(162) 부분을 직접 관통하여 제1 본딩패드(162)와 전기적으로 연결될 수 있다. 이와 다르게, 상기 칩 관통전극(150)들은 제1 본딩패드(162) 주변을 관통하도록 형성되며, 도시하지 않은 재배선을 통해 제1 본딩패드(162)와 전기적으로 연결될 수 있다.
제2 반도체 칩(160)들은 상면(160a), 하면(160b) 및 측면(160c)을 갖는다. 이에 더불어, 제2 반도체 칩(160)들은 그의 상면(160a) 상에 배치된 제2 본딩패드(162)를 더 포함할 수 있다. 이때, 제1 반도체 칩(140)과 제2 반도체 칩(160)은 동종 칩일 수 있다. 이와 다르게, 제1 반도체 칩(140)과 제2 반도체 칩(160)은 이종 칩일 수 있다.
이러한 제2 반도체 칩(160)들은 제1 반도체 칩(140)들 상에 배치되어 제1 반도체 칩(140)들과 플립 칩 본딩된다. 즉, 제1 반도체 칩(140)들과 제2 반도체 칩(160)들은 제1 반도체 칩(140)들의 칩 관통전극(150)들과 제2 반도체 칩(160)들의 제2 본딩패드(162)들 사이에 개재된 접속 부재(165)를 매개로 상호 전기적으로 연결될 수 있다. 이러한 접속 부재(165)는 솔더 또는 범프를 포함할 수 있다.
인터포저(120)는 기판(110)의 상면(110a) 상에 배치되며, 제1 반도체 칩(140)들 사이에 개재될 수 있다. 도 1 및 도 2를 참조하면, 인터포저(120)는 상면(121a), 하면(121b) 및 측면(121c)을 갖는 인터포저 몸체(121), 상기 인터포저 몸체(121)의 상면(121a) 및 하면(121b)을 관통하도록 형성된 인터포저 관통전극(125) 및 상기 인터포저 몸체(121) 내에 삽입된 연결배선(130)을 갖는다.
인터포저 몸체(121)는 절연 물질을 포함한 접착 물질로 형성될 수 있다. 이와 다르게, 인터포저 몸체(121)는 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)로 형성될 수 있다.
도 4를 참조하면, 인터포저 관통전극(125)은, 평면상으로 볼 때, 원형을 가질 수 있다. 원형을 갖는 인터포저 관통전극(125)은 제1 직경(d1)보다 큰 제2 직경(d2)을 갖는다. 이때, 제1 직경(d1)을 갖는 칩 관통전극(150)과 제1 직경(d1)보다 큰 제2 직경(d2)을 갖는 인터포저 관통전극(125)은 상호 간의 맞닿는 사이에 개재된 솔더(도시안함)를 매개로 전기적으로 연결된다.
도 3 및 도 4를 참조하면, 제1 반도체 칩(140)의 하면(140b)은 인터포저(120)와 맞닿도록 배치된다. 이때, 제1 반도체 칩(140)들의 마주보는 하면(140b)들 사이에 인터포저(120)를 배치시키는 것을 통해 추가 절연층을 형성하는 공정을 생략할 수 있다.
즉, 본 실시예에 따른 인터포저(120)는 전기적 연결부분을 제외한 인터포저 몸체(121)가 접착 물질을 포함한 절연 물질로 이루어지므로, 제1 반도체 칩(140)들 상호 간에 원치않는 전기적 접합으로 인한 공정 불량을 미연에 방지할 수 있다.
본 실시예에 따른 반도체 패키지(105)는 인터포저(120)를 기준으로 칩 관통전극(150)들을 갖는 제1 반도체 칩(140)들과 칩 관통전극들을 갖지 않는 제2 반도체 칩(160)들이 미러 타입으로 스택된다.
따라서, 칩 관통전극들을 갖는 반도체 칩들만을 수직적으로 스택하는 종래와 달리, 본 실시예에서는 제2 반도체 칩(160)들에 칩 관통전극들을 형성할 필요가 없으므로, 이에 비례하여 제2 반도체 칩(160)들에 칩 관통전극들을 형성하기 위한 공정 비용 및 시간을 절감할 수 있는 효과가 있다.
또한, 본 실시예에서는 제1 직경(d1)을 갖는 칩 관통전극(150)들 간을 전기적으로 직접 연결하는 것이 아니라, 칩 관통전극(150)들을 갖는 제1 반도체 칩(140)들 사이에 제1 직경(d1)보다 큰 제2 직경(d2)을 갖는 인터포저 관통전극(125)들을 구비한 인터포저(120)를 배치시킨 상태에서 상호 간을 전기적 및 물리적으로 연결함으로써, 전기적 연결부분의 컨택 면적(contack area)을 확장시킬 수 있고, 그 결과 미스 얼라인에 따른 컨택 불량을 미연에 방지할 수 있다.
이에 더불어, 본 실시예의 반도체 패키지(105)는 인터포저(120)를 기준으로 미러 타입을 가지며 수직 구조로 배치된 제1, 제2 반도체 칩(140, 160)들 및 인터포저(120)를 갖는 유닛 패키지(102)들이 기판(110) 상에 일렬로 배치되므로, 한정된 공간에 보다 많은 수의 유닛 패키지(102)들을 안정적으로 부착할 수 있는 구조적인 장점이 있다.
한편, 도 3 및 도 5를 참조하면, 연결배선(130)은 인터포저 몸체(121) 내에 삽입되며, 일측 단부(130a)가 인터포저 관통전극(125)에 연결되고, 타측 단부(130b)가 인터포저 몸체(121)의 측면(121c)으로 연장 배치된다. 이러한 연결배선(130)의 타측 단부(130b)는 일측 단부(130a)로부터 일 방향으로 연장되며, 인터포저 몸체(121)의 측면(121c)들 중 일측면(121c)에 노출된다.
이때, 노출된 연결배선(130)의 타측 단부(130b)는 기판(110)의 본드핑거(122)에 접속된다. 도면으로 제시하지는 않았지만, 연결배선(130)의 타측 단부(130b)와 본드핑거(122)의 사이에 개재된 솔더(도시안함)를 더 포함할 수 있다.
상기 인터포저 몸체(121)는, 단면상으로 볼 때, 상기 제1 및 제2 반도체 칩(140, 160)과 대응하는 길이를 가질 수 있다. 이와 다르게, 인터포저 몸체(121)는, 단면상으로 볼 때, 상기 제1 및 제2 반도체 칩(140, 160)보다 크거나, 또는 작은 길이를 가질 수 있다.
따라서, 상기 인터포저(120)는 제1 및 제2 반도체 칩(140, 160)들의 사이즈에 맞게 가변적으로 설계 변경하는 것이 가능하므로, 다양한 패키지에 범용적으로 사용할 수 있다.
상기 유닛 패키지(102)들은 상호 간의 맞닿는 사이에 개재된 접착부재(172)를 매개로 물리적으로 부착될 수 있다.
전술한 바와 같이, 본 실시예에 따른 반도체 패키지(105)는 칩 관통전극(150)들을 갖는 제1 반도체 칩(140)들 간의 마주보는 하면(140b)들 사이에 삽입된 인터포저(120)를 매개로 전기적 및 물리적인 연결이 이루어진다.
따라서, 본 실시예에서는 반도체 칩들 간의 전기적 연결 신뢰성을 향상시킬 수 있고, 기판과의 실장이 용이하며, 공정 수의 감소 및 비용 절감을 통해 생산 수율을 향상시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 인터포저를 갖는 스택 패키지를 나타낸 단면도이다. 이때, 본 발명의 다른 실시예에서는 실시예와의 동일한 명칭에 대해서는 도면 번호에 100을 더하여 나타내고, 중복된 설명은 생략하도록 한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 스택 패키지(205)는 기판(210) 및 상기 기판(210) 상에 세워져 실장된 적어도 하나 이상의 유닛 패키지(202)를 포함한다.
기판(210)은 상면(210a) 및 하면(210b)과 상기 상면(210a) 및 하면(210b)에 각각 형성된 본드핑거(212) 및 볼랜드(214)를 갖는 회로패턴(도시안함)을 포함한다.
각 유닛 패키지(102)는 반도체 칩(240)들 및 인터포저(220)를 갖는다.
반도체 칩(240)들은 상면(240a), 하면(240b) 및 측면(240c)을 가지며, 반도체 칩(240)들의 측면(240c)들 중 일측면(240c)이 기판(210)의 상면(210a)에 부착될 수 있다.
인터포저(220)는 실시예에서 설명한 인터포저(120)와 실질적으로 동일한 구성을 갖는다. 인터포저(220)는 반도체 칩(240)들의 사이에 개재될 수 있다. 이와 다르게, 인터포저(220)는 반도체 칩(240)들 중 임의의 위치에 개재될 수 있다.
일 예로, 인터포저(220)는 반도체 칩(240)들의 하면(240b)들 사이에 개재되어 인터포저(220)를 기준으로 반도체 칩(240)들은 미러 타입으로 배치될 수 있다. 미러 타입으로 배치된 반도체 칩(240)들 간의 마주하는 상면(240a)들 사이에 개재된 접속 부재(265)를 더 포함할 수 있다. 접속 부재(265)는 솔더 또는 범프를 포함할 수 있다.
상기 적어도 하나 이상의 유닛 패키지(202)를 포함한 기판(210)의 상면(210)을 밀봉하도록 형성된 봉지부(274)를 포함할 수 있다. 봉지부(274)는 일 예로 EMC(epoxy molding compound)를 포함할 수 있다.
또한, 상기 기판(210) 하면(210b)의 볼랜드(214)에 부착된 외부접속단자(276)를 더 포함할 수 있다. 외부접속단자(276)는 일 예로 솔더볼을 포함할 수 있다.
이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (10)

  1. 상면 및 하면을 갖는 인터포저 몸체;
    상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극; 및
    상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저의 측면으로 연장 배치된 연결배선;
    을 포함하는 인터포저.
  2. 제 1 항에 있어서,
    상기 인터포저 몸체는 접착 물질을 포함한 절연 물질로 이루어진 것을 특징으로 하는 인터포저.
  3. 제 1 항에 있어서,
    상기 인터포저 몸체는 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)로 형성된 것을 특징으로 하는 인터포저.
  4. 본드핑거를 갖는 기판; 및
    상기 기판 상에 세워져 실장된 적어도 하나 이상의 유닛 패키지;를 포함하고,
    상기 유닛 패키지는,
    상면 및 하면을 갖는 인터포저 몸체, 상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극 및 상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저의 측면으로 연장 배치된 연결배선을 포함하는 인터포저;
    상기 인터포저의 상면 및 하면 각각에 상기 인터포저 관통전극과 전기적으로 연결되는 칩 관통전극들을 구비한 제1 반도체 칩들; 및
    상기 제1 반도체 칩들 상에 상기 제1 반도체 칩들과 플립 칩 본딩된 제2 반도체 칩들;을 포함하며,
    상기 연결배선의 타측 단부는 상기 기판의 본드핑거와 전기적으로 연결된 것을 특징으로 하는 스택 패키지.
  5. 제 4 항에 있어서,
    상기 칩 관통전극들은 제1 직경을 갖고, 상기 인터포저 관통전극들은 상기 제1 직경보다 큰 제2 직경을 갖는 것을 특징으로 하는 스택 패키지.
  6. 제 4 항에 있어서,
    상기 칩 관통전극들과 상기 인터포저 관통전극들 사이에 개재된 솔더를 더 포함하는 것을 특징으로 하는 스택 패키지.
  7. 제 4 항에 있어서,
    상기 적어도 하나 이상의 유닛 패키지들은 접착제를 매개로 하여 제2 반도체 칩들이 상호 합착된 것을 특징으로 하는 스택 패키지.
  8. 본드핑거를 갖는 기판; 및
    상기 기판 상에 세워져 실장된 적어도 하나 이상의 유닛 패키지;를 포함하고,
    상기 유닛 패키지는,
    상면 및 하면을 갖는 인터포저 몸체, 상기 인터포저 몸체의 상기 상면 및 하면을 관통하도록 형성된 인터포저 관통전극 및 상기 인터포저 몸체 내에 삽입되며, 일측 단부가 상기 인터포저 관통전극에 연결되고 타측 단부가 상기 인터포저 몸체의 측면으로 연장 배치된 연결배선을 포함하는 인터포저; 및
    상기 인터포저의 상면 및 하면 각각에 상기 인터포저 관통전극과 전기적으로 연결되는 칩 관통전극들을 구비한 반도체 칩들;을 포함하며,
    상기 연결배선의 타측 단부는 상기 기판의 본드핑거와 전기적으로 연결된 것을 특징으로 하는 스택 패키지.
  9. 제 8 항에 있어서,
    상기 칩 관통전극은 제1 직경을 갖고, 상기 인터포저 관통전극은 상기 제1 직경보다 큰 제2 직경을 갖는 것을 특징으로 하는 스택 패키지.
  10. 제 8 항에 있어서,
    상기 반도체 칩들 및 인터포저들을 포함한 기판의 상면을 밀봉하도록 형성된 봉지부; 및
    상기 기판의 하면에 부착된 외부접속단자;
    를 더 포함하는 것을 특징으로 하는 스택 패키지.
KR1020100024270A 2010-03-18 2010-03-18 인터포저 및 이를 갖는 스택 패키지 KR20110105165A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100024270A KR20110105165A (ko) 2010-03-18 2010-03-18 인터포저 및 이를 갖는 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100024270A KR20110105165A (ko) 2010-03-18 2010-03-18 인터포저 및 이를 갖는 스택 패키지

Publications (1)

Publication Number Publication Date
KR20110105165A true KR20110105165A (ko) 2011-09-26

Family

ID=44955610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024270A KR20110105165A (ko) 2010-03-18 2010-03-18 인터포저 및 이를 갖는 스택 패키지

Country Status (1)

Country Link
KR (1) KR20110105165A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354634B1 (ko) * 2012-01-18 2014-01-23 한국과학기술원 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법
CN111081687A (zh) * 2019-12-16 2020-04-28 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354634B1 (ko) * 2012-01-18 2014-01-23 한국과학기술원 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법
CN111081687A (zh) * 2019-12-16 2020-04-28 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法
CN111081687B (zh) * 2019-12-16 2022-02-01 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US7119427B2 (en) Stacked BGA packages
US8319327B2 (en) Semiconductor package with stacked chips and method for manufacturing the same
KR101236798B1 (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
US20080029884A1 (en) Multichip device and method for producing a multichip device
KR20100088514A (ko) 반도체 패키지
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
US8237291B2 (en) Stack package
KR20120048841A (ko) 적층 반도체 패키지
KR20110105165A (ko) 인터포저 및 이를 갖는 스택 패키지
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
US8441129B2 (en) Semiconductor device
KR101123800B1 (ko) 반도체 패키지
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
KR20110107125A (ko) 반도체 패키지
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
TWI688058B (zh) 雙晶片記憶體封裝
KR20110105161A (ko) 반도체 패키지
KR20070078953A (ko) 적층형 패키지
KR20080020386A (ko) 멀티 칩 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20080010993A (ko) 적층 반도체 패키지
CN111276457A (zh) 双晶片存储器封装