KR101123800B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101123800B1
KR101123800B1 KR1020100024268A KR20100024268A KR101123800B1 KR 101123800 B1 KR101123800 B1 KR 101123800B1 KR 1020100024268 A KR1020100024268 A KR 1020100024268A KR 20100024268 A KR20100024268 A KR 20100024268A KR 101123800 B1 KR101123800 B1 KR 101123800B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding pad
chip
semiconductor
bump
Prior art date
Application number
KR1020100024268A
Other languages
English (en)
Other versions
KR20110105163A (ko
Inventor
김시한
정관호
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100024268A priority Critical patent/KR101123800B1/ko
Publication of KR20110105163A publication Critical patent/KR20110105163A/ko
Application granted granted Critical
Publication of KR101123800B1 publication Critical patent/KR101123800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 반도체 패키지는 일면 및 상기 일면에 대향하는 타면을 갖고, 상기 일면에 배치된 제1 본딩패드 및 절연 범프와 상기 절연 범프를 덮으며 상기 제1 본딩패드와 그 일측 단부가 연결되도록 형성된 재배선을 갖는 제1 반도체 칩; 및 상기 제1 반도체 칩 상부에 배치되며, 상기 제1 반도체 칩의 상기 일면과 마주보는 상면 및 상기 상면에 대향하는 하면을 갖고, 상기 상면에 배치된 제2 본딩패드 및 상기 제2 본딩패드 상에 형성되어 상기 재배선과 전기적 연결을 이루는 칩 범프를 갖는 제2 반도체 칩;을 포함하는 것을 특징으로 한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 데이터를 고속으로 처리하기에 적합한 반도체 패키지에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
최근에는 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지(chip scale package) 및 복수개의 반도체 칩들을 적층 한 스택 패키지(stacked semiconductor package)가 개발된 바 있다.
이들 중 스택 패키지는 저장할 수 있는 데이터 용량을 크게 향상시키는 장점을 갖는 반면, 스택 패키지에 포함된 각 반도체 칩으로 입력되는 신호 및 출력되는 신호의 처리 속도의 편차에 의하여 스택 패키지의 데이터 처리 속도가 크게 저하되는 문제점을 갖는다.
이러한 문제를 해결하기 위한 일환으로, 상부 반도체 칩과 하부 반도체 칩을 상호 마주보도록 배치한 상태에서 상부 반도체 칩과 하부 반도체 칩을 플립 칩 본딩하고, 기판과 하부 반도체 칩을 금속 와이어로 연결하는 CoC(chip on chip) 타입의 반도체 패키지에 대한 연구가 활발히 진행되어 왔다.
그러나, 이러한 CoC 타입의 반도체 패키지는 하부 반도체 칩에 와이어 본딩을 하기 위한 패드와 플립 칩 본딩을 하기 위한 패드를 형성하게 되는 데, 종래에는 이러한 패드들 간을 이종 물질로 형성해야 하는 데 따른 공정 수 및 공정 비용의 상승 문제가 있었다. 또한, 종래의 CoC 타입의 반도체 패키지는 상하 반도체 칩의 플립 칩 본딩부에서의 열피로에 따른 조인트 크랙 등의 불량이 빈번히 발생하는 문제가 있다.
본 발명은 상하 반도체 칩의 플립 칩 본딩부에서의 열 피로에 따른 조인트 크랙 등과 같은 불량을 미연에 방지할 수 있는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는 일면 및 상기 일면에 대향하는 타면을 갖고, 상기 일면에 배치된 제1 본딩패드 및 절연 범프와 상기 절연 범프를 덮으며 상기 제1 본딩패드와 그 일측 단부가 연결되도록 형성된 재배선을 갖는 제1 반도체 칩; 및 상기 제1 반도체 칩 상부에 배치되며, 상기 제1 반도체 칩의 상기 일면과 마주보는 상면 및 상기 상면에 대향하는 하면을 갖고, 상기 상면에 배치된 제2 본딩패드 및 상기 제2 본딩패드 상에 형성되어 상기 재배선과 전기적 연결을 이루는 칩 범프를 갖는 제2 반도체 칩;을 포함하는 것을 특징으로 한다.
상기 절연 범프는 상기 칩 범프에 대응하는 위치에 형성된 것을 특징으로 한다.
상기 절연 범프는 절연성의 폴리머 계열의 물질을 포함하는 것을 특징으로 한다.
상기 제1 반도체 칩의 상기 타면과 부착되며, 상면에 본드핑거를 갖는 기판을 더 포함하는 것을 특징으로 한다.
상기 본드핑거와 상기 재배선의 상기 일측 단부에 대향하는 타측 단부를 연결하는 전도성 와이어를 더 포함하는 것을 특징으로 한다.
상기 제1 반도체 칩과 제2 반도체 칩의 사이 공간에 개재된 언더-필 부재를 더 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 패키지는 본드핑거를 갖는 기판; 상기 기판 상에 스택된 적어도 둘 이상의 유닛 패키지; 및 상기 기판과 상기 스택된 유닛 패키지들을 각각 연결하는 전도성 와이어;를 포함하며,
상기 각 유닛 패키지는, 일면 및 상기 일면에 대향하는 타면을 갖고, 상기 일면에 배치된 제1 본딩패드, 상기 일면 상에 형성된 절연 범프, 및 상기 절연 범프를 덮으며 상기 제1 본딩패드와 그 일측 단부가 연결되도록 형성된 재배선을 갖는 제1 반도체 칩; 및 상기 제1 반도체 칩 상부에 배치되며, 상기 제1 반도체 칩의 상기 일면과 마주보는 상면 및 상기 상면에 대향하는 하면을 갖고, 상기 상면에 배치된 제2 본딩패드 및 상기 제2 본딩패드 상에 형성되어 상기 재배선과 전기적 연결을 이루는 칩 범프를 갖는 제2 반도체 칩;을 포함하는 것을 특징으로 한다.
본 발명은 칩 범프와 재배선을 연결시키는 절연 범프가 절연성의 폴리머 계열의 물질(예를 들면, 에폭시(Epoxy) 등)이 이용되므로, 이 부분에서의 열 피로에 따른 조인트 크랙 등과 같은 불량을 미연에 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도.
도 2는 도 1의 제1 반도체 칩을 나타낸 평면도.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 패키지에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이고, 도 2는 도 1의 제1 반도체 칩을 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(105)는 제1 반도체 칩(130) 및 제2 반도체 칩(150)을 포함한다. 이에 더불어, 상기 반도체 패키지(105)는 제1 반도체 칩(130)과 제2 반도체 칩(150)의 사이 공간에 개재된 언더-필 부재(160)를 더 포함할 수 있다.
상기 제1 반도체 칩(130)은 일면(132a) 및 상기 일면(132a)에 대향하는 타면(132b)을 갖는 제1 반도체 칩 몸체(132)와 상기 제1 반도체 칩 몸체(132)의 일면(132a) 상에 형성된 제1 본딩패드(134)를 갖는다. 제1 본딩패드(134)는 제1 반도체 칩 몸체(132)의 일면(132a) 가장자리를 따라 배치될 수 있다.
제1 반도체 칩 몸체(132)는 제1 회로부(A)를 포함할 수 있다. 제1 회로부(A)는, 예를 들어, 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함할 수 있으며, 제1 회로부(A)는 제1 본딩패드(134)에 접속된다.
상기 제2 반도체 칩(150)은 제1 반도체 칩(130) 상에 배치된다. 제2 반도체 칩(150)은 제1 반도체 칩 몸체(132)의 일면(132a)과 마주보는 상면(152a) 및 상기 상면(152a)에 대향하는 하면(152b)을 갖는 제2 반도체 칩 몸체(152), 상기 제2 반도체 칩 몸체(152)의 상면(152a) 상에 형성된 제2 본딩패드(154), 및 상기 제2 본딩패드(154) 상에 형성된 칩 범프(145)를 갖는다. 제2 반도체 칩 몸체(152)는 제2 회로부(B)를 포함할 수 있다. 이러한 제2 회로부(B)는, 예를 들어, 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함할 수 있으며, 제2 회로부(B)는 제2 본딩패드(154)에 접속된다. 상기 칩 범프(145)는 스터드 범프 및 솔더 범프를 포함할 수 있다.
상기 제1 반도체 칩(130)과 제2 반도체 칩(150)은 동종 칩이거나, 이와 다르게, 제1 반도체 칩(130)과 제2 반도체 칩(150)은 이종 칩일 수 있다. 제1 및 제2 반도체 칩(130, 150)들이 이종 칩일 경우, 제1 반도체 칩(130)은 메모리 칩, 컨트롤 칩 및 시스템 칩 중 선택된 어느 하나일 수 있고, 제2 반도체 칩(150)은 상기 선택된 칩을 제외한 나머지 칩들 어느 하나일 수 있다.
한편, 제1 반도체 칩(130)은 재배선(120) 및 절연 범프(140)를 더 갖는다. 상기 절연 범프(140)는 제1 반도체 칩 몸체(132)의 일면(132a) 상에 배치되며, 이러한 절연 범프(140)는 제1 본딩패드(134)와 일정 간격 이격되도록 배치하는 것이 바람직하다. 절연 범프(140)는, 예를 들면, 에폭시(Epoxy) 등 절연성의 폴리머 계열의 물질을 포함할 수 있다.
상기 절연 범프(140)는 제1 반도체 칩 몸체(132)의 일면(132a) 중앙에 배치될 수 있으며, 이와 다르게, 절연 범프(140)는 제1 반도체 칩 몸체(132)의 일면(132a) 중 임의의 위치에 배치될 수 있다.
특히, 제1 반도체 칩 몸체(132)의 일면(132a) 상에 형성된 절연 범프(140)는 제2 반도체 칩 몸체(152)의 상면(152a) 상에 형성된 제2 본딩패드(154) 및 상기 제2 본딩패드(154)에 접속된 칩 범프(145)와 대응하는 위치에 배치되도록 형성하는 것이 바람직하다.
절연 범프(140) 및 칩 범프(145)는 제1 반도체 칩(130)과 제2 반도체 칩(150) 간의 일정한 갭(g)을 유지하는 스페이서의 역할하며, 특히 절연 범프(140)의 높이 조절을 통해 제1 반도체 칩(130)과 제2 반도체 칩(150) 간의 갭(g)을 컨트롤할 수 있다.
상기 재배선(120)은 제1 반도체 칩 몸체(132)의 일면(132a) 상에 배치된 제1 본딩패드(134)와 그 일측 단부가 연결되고, 상기 일측 단부로부터 일 방향으로 연장되어 상기 절연 범프(140)를 덮도록 형성된다.
도 2를 참조하면, 재배선(120)은 그의 일측 단부(F)가 제1 본딩패드(134)에 연결되고, 상기 일측 단부(F)로부터 절연 범프(140)의 상부를 덮도록 연장되며 상기 일측 단부(F)에 대향하는 타측 단부(G)에 배치된 재배열 패드(122)를 가질 수 있다. 이러한 재배열 패드(122)는 재배선(120)의 일 부분일 수 있으며, 재배열 패드(122)는 일 예로 제1 본딩패드(134)의 반대편에 배치될 수 있다.
상기 재배선(120)은 절연 범프(140)의 상측 표면의 일부를 가리도록 형성되거나, 또는, 절연 범프(140)의 상측 표면의 전부를 가리도록 형성될 수 있으며, 이 중 후자의 방식으로 형성하는 것이 바람직하다.
다시, 도 1을 참조하면, 칩 범프(145)는 그의 일측 단부가 제2 본딩패드(154)에 접속되고, 상기 일측 단부에 대향하는 타측 단부가 제1 반도체 칩 몸체(132)의 일면(132a) 상에 배치된 절연 범프(140)와 대응하는 부분(D)의 재배선(120)에 접속된다. 그 결과, 제1 반도체 칩(130)과 제2 반도체 칩(150)은 칩 범프(145), 절연 범프(140) 및 재배선(120)의 조합을 통해 상호 간이 전기적으로 연결될 수 있다.
한편, 상기 언더-필 부재(160)는 일 예로 ACP(Anisotropic Conductive Paste), ACF(Anisotropic Conductive Film), NCF(Non Conductive Film), NCP(Non Conductive Paste) 등을 포함할 수 있으며, 이러한 언더-필 부재(160)는 필요에 따라 생략할 수도 있다.
본 실시예에서는 제1 반도체 칩의 제1 본딩패드에 연결된 재배선과 제2 반도체 칩의 제2 본딩패드에 접속된 칩 범프가 절연 범프를 매개로 전기적 연결이 이루어지는 데 특징이 있다.
따라서, 본 발명의 반도체 패키지는 칩 범프와 재배선을 전기적으로 연결시키는 매개체의 역할을 하는 절연 범프는 절연성의 폴리머 계열의 물질(예를 들면, 에폭시(Epoxy) 등)이 이용되므로, 이 부분에서의 열 피로에 따른 조인트 크랙 등과 같은 불량을 미연에 방지할 수 있다.
특히, 본 실시예에서는 제1 및 제2 반도체 칩 간의 갭 높이를 절연 범프를 이용하여 조절하는 것이 가능하므로 슬림한 반도체 패키지를 제작하는 데 유리한 구조적인 장점을 갖는다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다. 본 발명의 다른 실시예에 따른 반도체 패키지는 도 1에서 도시하고 설명한 실시예에 따른 반도체 패키지에 기판을 추가한 것으로, 실시예와의 동일한 명칭에 대해서는 동일한 도면 번호를 부여하도록 하고, 중복된 설명에 대해서는 생략하도록 한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(105)는 절연 범프(140), 재배선(120), 제1 반도체 칩(130), 칩 범프(145), 제2 반도체 칩(150), 기판(110) 및 전도성 와이어(116)를 포함한다.
상기 기판(110)은 상면(110a)에 형성된 본드핑거(112)와 하면(110b)에 형성된 볼랜드(114)를 포함한 회로패턴(도시안함)을 구비한다. 기판(110)은 그의 상면(110a)이 제1 반도체 칩 몸체(132)의 타면(132b)과 접착제(126)를 매개로 물리적으로 부착된다.
상기 전도성 와이어(116)는 기판(110)의 본드핑거(112)와 제1 반도체 칩 몸체(132)의 상면(132a)에 형성된 재배선(120) 간을 전기적으로 연결시킨다. 이러한 전도성 와이어(116)는 제1 본딩패드(134)에 접속된 재배선(120)의 일측 단부로부터 연장된 타측 단부와 본드핑거(112)의 사이에 배치시키는 것이 바람직하다.
한편, 제1 본딩패드(134)는 제1 반도체 칩 몸체(132)의 일면(132a) 중앙에 배치될 수 있고, 절연 범프(140)는 제1 반도체 칩 몸체(132)의 일면(132a) 가장자리에 배치될 수 있다.
제1 반도체 칩 몸체(132)의 일면(132a) 가장자리에 배치된 절연 범프(140)는 제2 반도체 칩 몸체 상면(152a)에 배치된 제2 본딩패드(154) 및 칩 범프(145)와 대응하는 위치에 배치하는 것이 바람직하다.
칩 범프(145)는 그의 일측 단부가 제2 본딩패드(154)에 접속되고, 상기 일측 단부에 대향하는 타측 단부가 절연 범프(140)의 상면을 덮는 재배선(120)에 접속된다. 그 결과, 제1 반도체 칩(130)과 제2 반도체 칩(150)은 칩 범프(145), 절연 범프(140) 및 재배선(120)의 조합을 통해 상호 전기적으로 연결될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 패키지(205)는 기판(210), 유닛 패키지(300)들 및 봉지부재(270)를 포함한다. 각 유닛 패키지(300)는 도 1에서 설명한 반도체 패키지와 실질적으로 동일한 구성을 갖는바, 중복 설명에 대해서는 생략하도록 한다.
기판(210)은 상면(210a)에 형성된 본드핑거(212)와 하면(210b)에 형성된 볼랜드(214)를 포함한 회로패턴(도시안함)을 구비한다. 기판(210)은 그의 상면(210a)이 제1 반도체 칩 몸체(232)의 타면(232b)과 접착제(226)를 매개로 물리적으로 부착된다.
기판(210)의 상면(210a) 상에는 적어도 둘 이상의 유닛 패키지(300)들이 적층된다. 유닛 패키지(300)들 상호 간은 추가 접착제(228)를 매개로 물리적으로 부착될 수 있다. 기판(210)의 본드핑거(212)와 각 유닛 패키지(300)의 재배선(220)은 전도성 와이어(216)를 매개로 상호 전기적으로 각각 연결된다.
봉지부재(270)는 적층된 유닛 패키지(300)들 및 전도성 와이어(216)를 포함한 기판(210)의 상면(210a)을 밀봉하도록 형성된다. 봉지부재(270)는 일 예로 EMC(epoxy molding compound)를 포함할 수 있다.
또한, 기판(210)의 하면(210b)에 부착된 외부접속단자(280)를 더 포함할 수 있다. 외부접속단자(280)는 기판(210) 하면(210b)의 볼랜드(214)에 각각 부착된다. 외부접속단자(280)는 일 예로 솔더볼을 포함할 수 있다.
이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (9)

  1. 일면 및 상기 일면에 대향하는 타면을 갖고, 상기 일면에 배치된 제1 본딩패드 및 절연 범프와 상기 절연 범프를 덮으며 상기 제1 본딩패드와 그 일측 단부가 연결되도록 형성된 재배선을 갖는 제1 반도체 칩; 및
    상기 제1 반도체 칩 상부에 배치되며, 상기 제1 반도체 칩의 상기 일면과 마주보는 상면 및 상기 상면에 대향하는 하면을 갖고, 상기 상면에 배치된 제2 본딩패드 및 상기 제2 본딩패드 상에 형성되어 상기 재배선과 전기적 연결을 이루는 칩 범프를 갖는 제2 반도체 칩;
    을 포함하는 반도체 패키지.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 절연 범프는 상기 칩 범프에 대응하는 위치에 형성된 것을 특징으로 하는 반도체 패키지.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 절연 범프는 절연성의 폴리머 계열의 물질을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 반도체 칩의 상기 타면과 부착되며, 상면에 본드핑거를 갖는 기판을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 본드핑거와 상기 재배선의 상기 일측 단부에 대향하는 타측 단부를 연결하는 전도성 와이어를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1 반도체 칩과 제2 반도체 칩의 사이 공간에 개재된 언더-필 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 본드핑거를 갖는 기판;
    상기 기판 상에 스택된 적어도 둘 이상의 유닛 패키지; 및
    상기 기판과 상기 스택된 유닛 패키지들을 각각 연결하는 전도성 와이어;를 포함하며,
    상기 각 유닛 패키지는,
    일면 및 상기 일면에 대향하는 타면을 갖고, 상기 일면에 배치된 제1 본딩패드, 상기 일면 상에 형성된 절연 범프, 및 상기 절연 범프를 덮으며 상기 제1 본딩패드와 그 일측 단부가 연결되도록 형성된 재배선을 갖는 제1 반도체 칩; 및
    상기 제1 반도체 칩 상부에 배치되며, 상기 제1 반도체 칩의 상기 일면과 마주보는 상면 및 상기 상면에 대향하는 하면을 갖고, 상기 상면에 배치된 제2 본딩패드 및 상기 제2 본딩패드 상에 형성되어 상기 재배선과 전기적 연결을 이루는 칩 범프를 갖는 제2 반도체 칩;
    을 포함하는 반도체 패키지.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 전도성 와이어는 상기 기판의 본드핑거와 상기 각 유닛 패키지의 재배선을 전기적으로 각각 연결하는 것을 특징으로 하는 반도체 패키지.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 스택된 유닛 패키지들을 포함한 기판 상면을 밀봉하도록 형성된 봉지부재; 및
    상기 기판 상면에 대향하는 하면에 부착된 외부접속단자;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020100024268A 2010-03-18 2010-03-18 반도체 패키지 KR101123800B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100024268A KR101123800B1 (ko) 2010-03-18 2010-03-18 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100024268A KR101123800B1 (ko) 2010-03-18 2010-03-18 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110105163A KR20110105163A (ko) 2011-09-26
KR101123800B1 true KR101123800B1 (ko) 2012-03-12

Family

ID=44955608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024268A KR101123800B1 (ko) 2010-03-18 2010-03-18 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101123800B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102048532B1 (ko) 2019-03-28 2019-11-26 주식회사 톱스톡 창틀용 하이섀시 멀티 금형장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327993A (ja) 2003-04-26 2004-11-18 Samsung Electronics Co Ltd マルチチップｂｇａパッケージ
KR20080020393A (ko) * 2006-08-31 2008-03-05 주식회사 하이닉스반도체 멀티 칩 패키지
KR20090022771A (ko) * 2007-08-31 2009-03-04 주식회사 하이닉스반도체 스택 패키지
KR20110040100A (ko) * 2009-10-13 2011-04-20 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327993A (ja) 2003-04-26 2004-11-18 Samsung Electronics Co Ltd マルチチップｂｇａパッケージ
KR20080020393A (ko) * 2006-08-31 2008-03-05 주식회사 하이닉스반도체 멀티 칩 패키지
KR20090022771A (ko) * 2007-08-31 2009-03-04 주식회사 하이닉스반도체 스택 패키지
KR20110040100A (ko) * 2009-10-13 2011-04-20 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20110105163A (ko) 2011-09-26

Similar Documents

Publication Publication Date Title
US10103128B2 (en) Semiconductor package incorporating redistribution layer interposer
US8319327B2 (en) Semiconductor package with stacked chips and method for manufacturing the same
US8232654B2 (en) Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US10916533B2 (en) Semiconductor package
US20080029884A1 (en) Multichip device and method for producing a multichip device
EP3258486A1 (en) Semiconductor package incorporating redistribution layer interposer
US10002853B2 (en) Stacked semiconductor package having a support and method for fabricating the same
KR102413441B1 (ko) 반도체 패키지
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
US20190259742A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20120273946A1 (en) Semiconductor device
KR20150044263A (ko) 반도체 패키지 및 그 제조방법
CN107708300B (zh) 电子堆迭结构及其制法
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same
JP2005286126A (ja) 半導体装置
US8581385B2 (en) Semiconductor chip to dissipate heat, semiconductor package including the same, and stack package using the same
KR101123800B1 (ko) 반도체 패키지
KR100808582B1 (ko) 칩 적층 패키지
KR20090088271A (ko) 스택 패키지
KR20090043945A (ko) 스택 패키지
US8441129B2 (en) Semiconductor device
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20110105165A (ko) 인터포저 및 이를 갖는 스택 패키지
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee