JPH1070150A - Ｃｓｐ型半導体装置 - Google Patents

Ｃｓｐ型半導体装置

Info

Publication number
JPH1070150A
JPH1070150A JP22527896A JP22527896A JPH1070150A JP H1070150 A JPH1070150 A JP H1070150A JP 22527896 A JP22527896 A JP 22527896A JP 22527896 A JP22527896 A JP 22527896A JP H1070150 A JPH1070150 A JP H1070150A
Authority
JP
Japan
Prior art keywords
chip
mounting
pads
face
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22527896A
Other languages
English (en)
Other versions
JP2822990B2 (ja
Inventor
Koji Yamashita
紘治 山下
Yasunori Tanaka
靖則 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22527896A priority Critical patent/JP2822990B2/ja
Priority to US08/917,365 priority patent/US5969417A/en
Priority to GB9718127A priority patent/GB2317269B/en
Priority to GB0104708A priority patent/GB2356490B/en
Publication of JPH1070150A publication Critical patent/JPH1070150A/ja
Priority to US09/084,349 priority patent/US5909055A/en
Application granted granted Critical
Publication of JP2822990B2 publication Critical patent/JP2822990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップをパッケージ化したときには、プ
リント基板への実装は、パッケージ構造により制約を受
け、フェースダウン構造とワイヤボンディング構造とを
任意に選択することができない。 【解決手段】 ＩＣチップ２を搭載するパッケージ基板
１の実装面に、フェースダウン用パッド１３とワイヤボ
ンディング用パッド１４とを設け、搭載したＩＣチップ
に対して各パッドを電気接続した構成とする。この半導
体装置４をプリント基板５に実装するに際しては、その
目的によりフェースダウン用パッド１３を用いた半田付
けや圧接による実装構造、あるいはワイヤボンディング
用パッド１４を用いたワイヤボンディングによる実装構
造を任意に選択でき、実装の自由度が高められる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＣＳＰ（チップサイ
ズパッケージ）型半導体装置に関し、特にプリント基板
への実装を多目的に使い分けできるようにした半導体装
置に関するものである。
【０００２】
【従来の技術】従来、半導体素子チップ（以下、ＩＣチ
ップ）を実装する手法として、ＩＣチップをプリント基
板に直接実装する技術と、ＩＣチップを樹脂やセラミッ
ク等のパッケージに内装した上でプリント基板に実装す
る技術とがある。この種の技術に関しては既に種々の技
術が提案されており、例えば前者の例としては特開平２
−２８８２４５号公報に記載されたものがあり、ここで
はＩＣチップをポリイミンドフィルムを介してプリント
基板に実装し、その上で樹脂でパッケージを行う例が記
載されている。また、後者の例としては、特開昭６２−
５６４９号公報に記載されたような集積回路パッケージ
がある。
【０００３】いずれの技術においても、結局ＩＣチップ
をプリント基板やパッケージに対して電気接続する必要
があり、その場合にＩＣチップに設けた電極と、プリン
ト基板やパッケージに設けた電極パッドとをボンディン
グワイヤを利用して接続する構造と、半田バンプ等を利
用して直接的に接続するフェースダウン構造がある。前
記した２つの公報に記載の技術のうち、前者はポリイミ
ンドフィルムがボンディングワイヤとして機能してはい
るものの、フェースダウン構造による電気接続であり、
後者はボンディングワイヤ構造による電気接続であると
言える。
【０００４】
【発明が解決しようとする課題】ところで、ＩＣチップ
を直接プリント基板に実装する場合には、全ての検査を
ＩＣチップの状態で行っておくことが望ましい。これを
ＫＧＤ（ノウングットダイ）と称しているが、これが出
来るものはかなり限られたものである。すなわち、通常
のＩＣチップの検査は、電極に対する電気接続が困難で
あることから、検査装置の自動化を達成するためにＩＣ
チップの状態で検査可能な項目は限られている。また、
実装後に樹脂で封止を行うと、ＩＣチップには応力負荷
がかかり、そのためにピエゾ効果が働き、特性が変化し
てしまうこともある。したがって、ＩＣチップを直説プ
リント基板へ実装することは、ある程度の歩留まりを考
慮する必要がある。
【０００５】これに対し、ＩＣチップを予めパッケージ
化した上でプリント基板に実装する場合には、パッケー
ジの状態での検査装置への電気接続が容易であることか
ら、全ての検査を実行することは可能であり、歩留りを
改善する上では好ましい。しかしながら、従来のパッケ
ージは、リードフレームを用いたパッケージと、フェー
スダウン用のパッケージとで最初から区別されており、
ＩＣチップはいずれかのパッケージとして決定されてし
まうことになる。このため、パッケージをプリント基板
に実装する際もワイヤボンディング構造あるいはフェー
スダウン構造のいずれかに制約されてしまい、実装の自
由度が少ないというのが現状である。
【０００６】特に、近年では、各種電子機器の小型化、
高集積化に伴ってパッケージもＩＣチップの大きさより
も僅かに大きいだけのＣＳＰが開発されているが、この
ＣＳＰを実現するためには、従来のリードフレームを用
いたパッケージ構造では、リードフレームのリード間寸
法を低減することに限界があるため、必然的にリードフ
レームを用いないフェースダウン構造が採用されること
になる。しかしながら、フェースダウン構造では、実際
にパッケージの電極とプリント基板の電極パッドとの接
続状態を目視で確認することが困難であるために、電気
接続の信頼性の点ではワイヤボンディング構造の方が優
れていると言えるが、前記したようなＣＳＰでは、プリ
ント基板に対してワイヤボンディング構造による実装を
行うことは困難になる。
【０００７】本発明の目的は、実装時にワイヤボンディ
ング技術やフェースダウン技術による実装を任意に選択
することが可能なＣＳＰ型のパッケージを有する半導体
装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、ＩＣチップ
と、このＩＣチップよりも僅かに寸法が大きなパッケー
ジ基板とを備えており、パッケージ基板にＩＣチップを
搭載し、ＩＣチップの電極とパッケージ基板の搭載用パ
ッドとを電気接続してなるＣＳＰ型半導体装置におい
て、パッケージ基板の実装面には搭載用パッドに電気接
続されるフェースダウン用パッドとワイヤボンディング
用パッドがそれぞれ形成されていることを特徴とする。
これらフェースダウン用パッドはパッケージ基板の実装
面に格子状に配列され、ワイヤボンディング用パッドは
これらフェースダウン用パッドの間に矩形辺に沿って配
列される。また、搭載用パッドは、ＩＣチップの電極に
対応して配列され、ＩＣチップの電極がフェースダウン
構造により電気接続される構成とされ、あるいはＩＣチ
ップの周辺に沿って配列され、ＩＣチップの電極とワイ
ヤボンディング構造により電気接続される構成とされ
る。これらの搭載用パッドは選択的、あるいは合一的に
パッケージ基板に設けられる。
【０００９】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明をＣＳＰ型の半
導体装置に適用した第１の実施形態の要部を分解して示
す斜視図である。同図において、パッケージ基板１はパ
ッケージ化するＩＣチップ２よりも幾分大きな寸法のセ
ラミックあるいは樹脂で矩形の板状に形成されており、
その上面に搭載用電極パッド１１が、下面に実装用電極
パッド１２がそれぞれ導体膜により形成されている。前
記搭載用電極パッド１１は、ＩＣチップ２に設けられた
電極２１に対応したパターンに配列形成されている。ま
た、前記実装用電極パッド１２は、円形をしたフェース
ダウン用パッド１３がマトリクス状に配置され、またこ
れらの間には前記搭載用電極パッド１１に対応して矩形
のワイヤボンディング用パッド１４が矩形辺に沿って配
置されている。そして、前記搭載用電極パッド１１に対
し、前記実装用電極パッド１２、すなわちフェースダウ
ン用パッド１３とワイヤボンディング用パッド１４はそ
れぞれ前記パッケージ基板１に設けられた内部配線１５
により１対１で相互に電気接続されている。
【００１０】図２（ａ），（ｂ）は前記パッケージ基板
１にＩＣチップ２を搭載してパッケージを構成した構造
の断面図とその下面図である。ＩＣチップ２はその電極
２１に半田メッキ２２が施され、ＩＣチップ２の表面を
下向きにしてパッケージ基板１上に載置した上で、前記
半田メッキ２２をパッケージ基板の搭載用電極パッド１
１に対してフェースダウン構造により電気接続してその
搭載を行っている。そして、パッケージ基板１の上面に
樹脂３の成形を施し、前記ＩＣチップ２を樹脂封止して
いる。
【００１１】このように構成されたＣＳＰ型半導体装置
４をプリント基板５に実装する場合には、図３（ａ）の
ように、パッケージ基板１の下面のフェースダウン用パ
ッド１３に半田バンプ６を形成し、この半田バンプ６を
利用してプリント基板５の配線パッド５１に接続するこ
とで、プリント基板５に対してフェースダウン構造の実
装を行うことが可能となる。また、図３（ｂ）のよう
に、ＣＳＰ型半導体装置４のパッケージを上下逆向きに
して樹脂面をプリント基板５に接着し、パッケージ基板
１のワイヤボンディング用パッド１４とプリント基板５
の配線パッド５２とを金属ワイヤ７を用いて接続するこ
とで、プリント基板５に対してワイヤボンディング構造
の実装を行うことが可能となる。なお、この場合には、
同図のように金属ワイヤ７や各パッドを樹脂８で封止す
る構造が採用される。
【００１２】したがって、このＣＳＰ型半導体装置４で
は、プリント基板５への実装時に、フェースダウン構造
とワイヤボンディング構造のいずれかを任意に選択する
ことができる。これにより、例えば、高密度な実装が要
求される場合にはフェースダウン構造を採用し、高信頼
度の実装が要求される場合にはワイヤボンディング構造
を採用する等の選択が可能となり、目的に対応した適切
な実装を行うことが可能となる。
【００１３】図４は本発明の第２の実施形態のパッケー
ジ基板を示す図である。この実施形態のパッケージ基板
１Ａでは、上面に形成される搭載用電極パッド１１Ａ
は、パッケージ基板１の周辺部に沿って配列形成されて
いる。そして、この搭載用電極パッド１１Ａに対してパ
ッケージ基板の下面に形成されたフェースダウン用パッ
ド１３とワイヤボンディング用パッド１４とがそれぞれ
内部配線１５によって１対１で電気接続された構造とさ
れている。
【００１４】したがって、このパッケージ基板を用いた
場合には、図５（ａ），（ｂ）にその断面図と下面図を
示すように、フェースアップ構造、すなわちパッケージ
基板１の上面にＩＣチップ２の裏面を接着剤等により接
着し、しかる上で金属ワイヤ１６によりＩＣチップ２の
電極２１と、パッケージ基板１Ａの搭載用電極パッド１
１Ａとをワイヤボンディング構造で電気接続している。
その上で、第１の実施形態と同様にＩＣチップ２を樹脂
３で封止してＣＳＰ型のパッケージ構造の半導体装置４
を形成している。これにより、このパッケージ構造の半
導体装置においても、図３のに示した場合と同様にし
て、フェースダウン構造とワイヤボンディング構造を任
意に選択してプリント基板への実装を行うことが可能と
なる。
【００１５】ここで、前記した各実施形態のパッケージ
基板の構造はあくまでも一例を示したものである。した
がって、場合によっては図１に示したパッケージ基板１
の搭載用電極パッド１１と、図４に示したパッケージ基
板１Ａの搭載用電極パッド１１Ａとを合一的にパッケー
ジ基板に形成し、パッケージ基板にＩＣチップを搭載す
る際にも、図２のフェースダウン構造と図５のワイヤボ
ンディング構造とを任意に選択できるように構成するこ
とも可能である。このようにすれば、パッケージ基板は
１種類を形成するのみでよく、部品点数を削減し、パッ
ケージ基板の製造工程の削減や部品管理の簡易化が実現
できる。
【００１６】
【発明の効果】以上説明したように本発明は、ＩＣチッ
プを搭載するパッケージ基板の実装面に、フェースダウ
ン用パッドとワイヤボンディング用パッドとが設けられ
るので、プリント基板への実装に際しては、その目的に
よりフェースダウン用パッドを用いた半田付けや圧接に
よる実装構造、あるいはワイヤボンディング用パッドを
用いたワイヤボンディングによる実装構造を任意に選択
できる。これにより、従来備えている実装の設備を有効
に使うことができとともに、フェースダウン構造とワイ
ヤボンディング構造の各利点を優先させた実装構造を実
現することができる。また、ＩＣチップをパッケージ化
することで、その取り扱いはＩＣチップを単独で実装す
る場合よりも容易であり、かつ全ての項目の検査が可能
となって歩留りを向上することも可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のパッケージ基板とＩ
Ｃチップの斜視図である。
【図２】第１の実施形態のパッケージの組立状態の断面
図と下面図である。
【図３】パッケージの異なる実装状態を示す断面図であ
る。
【図４】本発明の第２の実施形態のパッケージ基板とＩ
Ｃチップの斜視図である。
【図５】第２の実施形態のパッケージの組立状態の断面
図と下面図である。
【符号の説明】
１，１Ａ パッケージ基板 ２ ＩＣチップ ３ 樹脂 ４ ＣＳＰ型半導体装置 ５ プリント基板 ６ 半田バンプ ７ 金属ワイヤ ８ 樹脂 １１，１１Ａ 搭載用電極パッド １２ 実装用電極パッド １３ フェースダウン用パッド １４ ワイヤボンディング用パッド １５ 内部配線 １６ 半田バンプ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップと、このＩＣチップよりも僅
    かに寸法が大きなパッケージ基板とを備え、前記パッケ
    ージ基板にＩＣチップを搭載し、ＩＣチップの電極とパ
    ッケージ基板の搭載用パッドとを電気接続してなるＣＳ
    Ｐ型半導体装置において、前記パッケージ基板の実装面
    には、前記搭載用パッドに電気接続されるフェースダウ
    ン用パッドとワイヤボンディング用パッドがそれぞれ形
    成されていることを特徴とするＣＳＰ型半導体装置。
  2. 【請求項２】 フェースダウン用パッドはパッケージ基
    板の実装面に格子状に配列され、ワイヤボンディング用
    パッドはこれらフェースダウン用パッドの間に矩形辺に
    沿って配列されてなる請求項１のＣＳＰ型半導体装置。
  3. 【請求項３】 搭載用パッドは、ＩＣチップの電極に対
    応して配列され、ＩＣチップの電極がフェースダウン構
    造により電気接続される請求項１または２のＣＳＰ型半
    導体装置。
  4. 【請求項４】 搭載用パッドは、ＩＣチップの周辺に沿
    って配列され、ＩＣチップの電極とワイヤボンディング
    構造により電気接続される請求項１または２のＣＳＰ型
    半導体装置。
  5. 【請求項５】 搭載用パッドはＩＣチップの電極に対応
    して配列されてＩＣチップの電極とフェースダウン構造
    により電気接続されるパッドと、ＩＣチップの周辺に沿
    って配列されてＩＣチップの電極とワイヤボンディング
    構造により電気接続されるパッドとがそれぞれ干渉しな
    い位置に設けられる請求項１または２のＣＳＰ型半導体
    装置。
  6. 【請求項６】 パッケージ基板の搭載面にＩＣチップを
    封止する樹脂が設けられる請求項１ないし５のいずれか
    のＣＳＰ型半導体装置。
JP22527896A 1996-08-27 1996-08-27 Ｃｓｐ型半導体装置 Expired - Fee Related JP2822990B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22527896A JP2822990B2 (ja) 1996-08-27 1996-08-27 Ｃｓｐ型半導体装置
US08/917,365 US5969417A (en) 1996-08-27 1997-08-26 Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
GB9718127A GB2317269B (en) 1996-08-27 1997-08-27 Chip package device
GB0104708A GB2356490B (en) 1996-08-27 1997-08-27 A multi-chip module mountable on a printed circuit board
US09/084,349 US5909055A (en) 1996-08-27 1998-05-27 Chip package device mountable on a mother board in whichever of facedown and wire bonding manners

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22527896A JP2822990B2 (ja) 1996-08-27 1996-08-27 Ｃｓｐ型半導体装置

Publications (2)

Publication Number Publication Date
JPH1070150A true JPH1070150A (ja) 1998-03-10
JP2822990B2 JP2822990B2 (ja) 1998-11-11

Family

ID=16826832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22527896A Expired - Fee Related JP2822990B2 (ja) 1996-08-27 1996-08-27 Ｃｓｐ型半導体装置

Country Status (1)

Country Link
JP (1) JP2822990B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152421A (ja) * 2007-12-21 2009-07-09 Oki Semiconductor Co Ltd 半導体素子、半導体装置、及びその製造方法
US8046667B2 (en) 2002-04-19 2011-10-25 Thomson Licensing Synchronization loss resilient digital communication system using forward erasure correction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8046667B2 (en) 2002-04-19 2011-10-25 Thomson Licensing Synchronization loss resilient digital communication system using forward erasure correction
JP2009152421A (ja) * 2007-12-21 2009-07-09 Oki Semiconductor Co Ltd 半導体素子、半導体装置、及びその製造方法

Also Published As

Publication number Publication date
JP2822990B2 (ja) 1998-11-11

Similar Documents

Publication Publication Date Title
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP2541487B2 (ja) 半導体装置パッケ―ジ
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US20020158318A1 (en) Multi-chip module
US7344916B2 (en) Package for a semiconductor device
US20040195700A1 (en) Multi-chip package combining wire-bonding and flip-chip configuration
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2001223326A (ja) 半導体装置
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2001077294A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH0322544A (ja) 半導体装置
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH06120296A (ja) 半導体集積回路装置
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR200172710Y1 (ko) 칩 크기의 패키지
KR100352115B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
JPH10214934A (ja) 半導体装置及びその製造方法
TWI416698B (zh) 半導體封裝結構

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees