CN101467251A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101467251A
CN101467251A CNA2007800047025A CN200780004702A CN101467251A CN 101467251 A CN101467251 A CN 101467251A CN A2007800047025 A CNA2007800047025 A CN A2007800047025A CN 200780004702 A CN200780004702 A CN 200780004702A CN 101467251 A CN101467251 A CN 101467251A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
lead
electrode pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800047025A
Other languages
English (en)
Inventor
山崎贤司
山田裕
森田纹子
松本幸子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101467251A publication Critical patent/CN101467251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体器件，包括：在上表面形成有第一电极焊盘的第一半导体芯片；设置在第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；设置在第一半导体芯片和上述第二半导体芯片的外侧的导电膜；以及导线。第一电极焊盘和第二电极焊盘通过导电膜由导线电连接。

Description

半导体器件
技术领域
本发明涉及例如具有多个半导体芯片的半导体器件。
背景技术
利用图8来说明现有的由多个半导体芯片所构成的半导体器件。图8是表示现有的半导体器件的结构的立体图。如图8所示，现有的半导体器件具备在上表面形成有第一电极焊盘(pad)105的第一半导体芯片106和在上表面形成有第二电极焊盘104的第二半导体芯片107。在此，在第二半导体芯片107的上方层叠有第一半导体芯片106的状态下，当在各半导体芯片之间进行电连接时，通过导线(wire)103将形成在各半导体芯片的上表面上的相应电极焊盘直接连接(例如参考专利文献1)。
专利文献1：日本特开2001-185676号公报
发明内容
但是，在上述现有的半导体器件中，当相互邻接的电极焊盘之间的距离101、要连接的分别设置在2个半导体芯片上的电极焊盘之间的距离102较小时，在用于以导线来连接相应电极焊盘的装配工序中必须同时在狭小空间内进行凸起(bump)形成和引线接合(wirebonding)等工序。因此，容易引起邻接的导线彼此之间和邻接的凸起彼此之间的接触不良或导致凸起自身的形成不良。它成为导致装配工序中的成品率下降的原因。
另外，当相互邻接的电极焊盘之间的距离足够大，可以在电极焊盘彼此之间进行直接连接时，导线被局部连接，结果在用树脂等封装半导体器件时有时会产生缺陷。具体而言，由于存在形成有导线的区域和没有形成导线的区域，所以当注入树脂等来封装半导体器件时，树脂的流速因区域不同而发生变化，因此导线受到来自树脂的应力而可能发生变形。其结果，会导致相互邻接的导线彼此接触等导线的形成不良。
本发明是为解决上述问题而完成的，目的在于提供一种半导体器件，能够抑制在对多个半导体芯片进行导线连接时产生的缺陷，能够以高成品率进行制造，并且可靠性较高。
为解决上述问题，本发明的第一半导体器件包括：在上表面形成有第一电极焊盘的第一半导体芯片；设置在上述第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；设置在上述第一半导体芯片和上述第二半导体芯片的外侧的导电膜；以及用于通过上述导电膜来连接上述第一电极焊盘和上述第二电极焊盘的导线。
根据该结构，第一电极焊盘和第二电极焊盘不是直接用导线来进行连接，而是通过导电膜对第一电极半导体芯片和第二半导体芯片进行电连接。在此，导电膜被设置在第一电极焊盘和第二电极焊盘的外侧，因此与直接连接第一电极焊盘和第二电极焊盘的情况相比，可以在更宽广的空间内实施引线接合等工序。其结果，在本发明的半导体器件中，可以抑制相互邻接的导线之间的连接不良等的发生，实现能够以高成品率进行制造的半导体器件。
另外，本发明的第一半导体器件，还可以包括用于密封上述第一半导体芯片、上述第二半导体芯片、上述导电膜、以及上述导线的树脂层。根据该结构，导电膜被形成在树脂层内，因此可以防止错误地对导电膜连接任意的信号，可以抑制导电膜短路。由此，可以在上述效果的基础上，得到可靠性较高的半导体器件。
再者，若上述导电膜为第一引线端子，则优选例如通过利用未连接到外部端子上的引线端子，从而无需另外准备新的端子，可以比较容易地制造抑制成品率下降的半导体器件。
另外，本发明的第一半导体器件也可以还包括：配置在上述第一半导体芯片和上述第二半导体芯片的外侧的第四引线端子；以及设置在上述第四引线端子上的绝缘层，上述导电膜形成在上述绝缘层上。
根据该结构，第一半导体芯片和第二半导体芯片通过设置在第四引线端子上方的导电膜进行连接，而导电膜和第四引线端子通过绝缘层来进行绝缘。在此，当通过第四引线端子来连接各半导体芯片时，若对第四引线端子错误地输入任意的信号则有可能引起短路。但是，在具有上述结构的本发明的第一半导体器件中，因为在导电膜和第四引线端子之间设置有绝缘层，即使向第四引线端子输入任意的信号，也可以避免短路的发生。其结果，可以实现能够以高成品率进行制造、并且可靠性更高的半导体器件。
接着，本发明的第二半导体器件，包括：在上表面形成有第一电极焊盘的第一半导体芯片；设置在上述第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；设置在上述第一半导体芯片和上述第二半导体芯片的外侧的多个引线端子；与上述多个引线端子的每一个连接的导线；以及用于密封上述第一半导体芯片、上述第二半导体芯片、上述多个引线端子、以及上述导线的树脂层，上述多个引线端子的每一个，通过上述导线至少与上述第一电极焊盘和上述第二电极焊盘的任意一个相连接。
根据该结构，所有的引线端子都通过导线与半导体芯片进行连接。因此，当向半导体器件注入树脂来形成树脂层时，与局部地形成用于连接半导体芯片和引线端子的导线的现有半导体器件相比，可以抑制由注入的树脂对导线施加应力，可以防止产生相互邻接的导线接触等的缺陷。其结果，在本发明的第二半导体器件中，可以抑制导线的形成不良等，实现能够以高成品率进行制造、并且可靠性较高的半导体器件。
根据本发明的半导体器件，可以比较容易地对多个半导体芯片进行导线连接，因此可以实现具备多个半导体芯片、即使微细化也能抑制成品率下降的可靠性较高的半导体器件。
附图说明
图1是表示本发明第一实施方式的半导体器件的结构的图。
图2(a)是表示现有半导体器件一个例子的图，图2(b)是表示本发明第二实施方式的半导体器件的结构的图。
图3(a)是表示本发明第三实施方式的半导体器件的图，图3(b)是图3(a)所示的III b-III b线的剖面图。
图4是表示本发明第四实施方式的半导体器件的结构的图。
图5(a)是表示现有半导体器件一个例子的图，图5(b)、图5(c)是表示本发明第五实施方式的半导体器件的结构的图。
图6(a)是表示本发明的半导体器件的参考例的图，图6(b)是表示本发明第六实施方式的半导体器件的结构的图。
图7(a)是表示现有半导体器件一个例子的图，图7(b)是表示本发明第七实施方式的半导体器件的结构的图，图7(c)是表示现有半导体器件的缺陷的图。
图8是表示现有半导体器件的结构的图。
附图说明
21      第二半导体芯片
22      第一半导体芯片
23a、23b导线
24      引线端子
25      空间
26      第二电极焊盘
27      第一电极焊盘
35      树脂
41      第二半导体芯片
42      第一半导体芯片
43a     第一导线
43b     第二导线
44      引线端子
46      第二电极焊盘
47      第一电极焊盘
201     导线
203     引线端子
204     第一电极焊盘
205     第二电极焊盘
206     第二半导体芯片
207     第一半导体芯片
301     邻接的电极焊盘之间的距离
303     导线
304     第一电极焊盘
305     第二电极焊盘
306     第二半导体芯片
307     第一半导体芯片
401     导线
403     引线端子
404     第一电极焊盘
405     第二电极焊盘
406     第二半导体芯片
407     第一半导体芯片
501     第二半导体芯片
502     第一半导体芯片
504     导线
505     引线端子
506     绝缘层
507     金属层
508     第二电极焊盘
509     第一电极焊盘
801     第二半导体芯片
802     第一半导体芯片
803、803a、803b  导线
804     引线端子
806     第二电极焊盘
807     第一电极焊盘
904     引线端子
1001    第二半导体芯片
1002    第一半导体芯片
1003a、 1003b导线
1004a   第一引线端子
1004b   第二引线端子
1006    第二电极焊盘
1007    第一电极焊盘
1101    第二半导体芯片
1102    第一半导体芯片
1103    导线
1104a   第一引线端子
1104b   第二引线端子
1104c、1104d  第三引线端子
1106    导线
1107    第二电极焊盘
1108    第一电极焊盘
1109    导线
具体实施方式
以下，参照附图对本发明进行详细说明。
(第一实施方式)
图1是表示本发明第一实施方式的半导体器件的结构图。如图1所示，本实施方式的半导体器件包括：在表面设置有多个第一电极焊盘204的第一半导体芯片207；设置在第一半导体芯片207的上方且在表面设置有多个第二电极焊盘205的第二半导体芯片206；设置在第一半导体芯片207和第二半导体芯片206的外侧的空引线端子(导电膜)203；用于通过空引线端子203连接第一电极焊盘204和第二电极焊盘205的导线201。
本实施方式的半导体器件，其特征在于：第一电极焊盘204和第二电极焊盘205并不是直接用导线进行连接，而是通过空引线端子203对第一半导体芯片207和第二半导体芯片206进行电连接。根据该结构，空引线端子203配置在第一半导体芯片207和第二半导体芯片206的外侧，因此与直接连接第一电极焊盘204和第二电极焊盘205的情况相比，可以在更宽广的空间内实施引线接合等工序。其结果，可以抑制相互邻接的导线彼此之间的连接不良等的发生，实现能以高成品率进行制造的半导体器件。
另外，作为空引线端子203，在为了连接例如半导体芯片和外部电路而设置的空引线端子中，通过利用未连接到外部电路的空引线端子，无需另外准备新的端子，可以比较容易地制造抑制了成品率下降的半导体器件。
本实施方式的半导体器件，在引线框架(lead frame)上依次设置了第一半导体芯片207、第二半导体芯片206之后，对第一电极焊盘204和空引线端子203进行导线连接。接着，通过对第二电极焊盘205和空引线端子203进行导线连接来制造本实施方式的半导体器件。根据该方法，可以不引起接触不良等而形成导线201。
(第二实施方式)
图2(a)是表示现有半导体器件的一个例子的图。另外，图2(b)是表示本发明第二实施方式的半导体器件的结构的图。首先，利用图2(a)来简单说明现有半导体器件的一个例子。
如图2(a)所示，现有半导体器件具备分别在上表面形成有多个第一电极焊盘304和第二电极焊盘305的第一半导体芯片307和第二半导体芯片306。在此，多个第二电极焊盘305的每一个，在第二半导体芯片306的边缘部例如以2列进行配置。另外，第一电极焊盘304和第二电极焊盘305通过导线303而进行直接连接。
在具有上述结构的现有半导体器件的情况下，第二电极焊盘305以多个列进行配置，因此相互邻接的电极焊盘之间的距离301小于例如图8所示的现有半导体器件中的邻接的电极焊盘之间的距离101。由此，在通过导线303来直接连接第一半导体芯片307和第二半导体芯片306的工序中，需要在更狭窄的空间内进行作业，因而相互邻接的导线彼此之间以及相互邻接的凸起彼此之间的接触不良、凸起自身的形成不良可能更加容易发生。
因此，本申请发明人发明了如图2(b)所示的半导体器件。如图2(b)所示，本实施方式的半导体器件，包括：在上表面形成有多个第一电极焊盘404的第一半导体芯片407；设置在第一半导体芯片407的上方且在上表面设置有多个第二电极焊盘405的第二半导体芯片406；配置在第一半导体芯片407和第二半导体芯片406的外侧的空引线端子403；用于通过空引线端子403连接第一电极焊盘404和第二电极焊盘405的导线401。
本实施方式的半导体器件，其特征在于：与上述第一实施方式的半导体器件相同，为了连接第一半导体芯片407和第二半导体芯片406而设置了空引线端子403。根据该结构，在第一半导体芯片407和第二半导体芯片406的外侧设置有空引线端子403，因此可以顺利地实施引线接合等工序。因此，如本实施方式的半导体器件那样，即使在以多个列对第二电极焊盘405进行配置的情况下，也可以抑制相互邻接的导线彼此之间的连接不良和凸起的形成不良等的发生，实现能够以高成品率进行制造的半导体器件。
(第三实施方式)
图3(a)是表示本发明第三实施方式的半导体器件的图。另外，图3(b)是图3(a)所示的III b-III b线的剖面图。
如图3(a)所示，本实施方式的半导体器件，包括：在上表面形成有多个第一电极焊盘509的第一半导体芯片502；设置在第一半导体芯片502的上方且在上表面设置有多个第二电极焊盘508的第二半导体芯片501；设置在第一半导体芯片502和第二半导体芯片501的外侧的空引线端子505；设置在空引线端子505上的例如由陶瓷构成的绝缘层506；设置在绝缘层506上的由铝等构成的金属层507；用于通过金属层507连接第一电极焊盘509和第二电极焊盘508的导线504。
本实施方式的半导体器件，其特征在于：通过设置在空引线端子505上的金属层507，对第一半导体芯片502和第二半导体芯片501进行电连接。另外，如图3(b)所示，金属层507和空引线端子505，通过绝缘层506来进行绝缘。在此，在通过例如空引线端子505对第一电极焊盘509和第二电极焊盘508进行电连接的情况下，当对空引线端子505错误地连接任意的信号时，则存在由于对空引线端子505输入来自电极焊盘的信号和任意的信号而引起短路的可能性。在本实施方式的半导体器件中，在金属层507和空引线端子505之间形成有绝缘层506，因此即使对空引线端子505连接任意的信号，也可以避免短路的发生。另外，与上述的第一实施方式的半导体器件相同，通过利用设置在第一半导体芯片502和第二半导体芯片501外侧的金属层507，可以顺利地实施引线接合等工序。因此，在本实施方式的半导体器件中，可以实现能够以高成品率进行制造且可靠性较高的半导体器件。
(第四实施方式)
图4是表示本发明第四实施方式的半导体器件的结构的剖面图。如图4所示，本实施方式的半导体器件，包括：在上表面形成有多个第一电极焊盘708的第一半导体芯片702；设置在第一半导体芯片702的上方且在上表面设置有多个第二电极焊盘707的第二半导体芯片701；配置在第一半导体芯片702和第二半导体芯片701外侧的金属板705；用于通过金属板705对第一半导体芯片702和第二半导体芯片701进行电连接的导线703；设置在金属板705两侧的多个引线端子706。在此，虽然省略了示图，但还形成有覆盖第一半导体芯片702、第二半导体芯片701、金属板705、导线703、以及引线端子706的树脂层。另外，引线端子706的一部分向树脂层的外侧突出。
本实施方式的半导体器件，其特征在于：为了连接第一半导体芯片702和第二半导体芯片701，采用与引线端子706区别设置的金属板705，并且，该金属板705形成在树脂层内。在该结构中，金属板705被设置在封装内，因此可以防止对金属板705错误地连接任意的信号，可以抑制短路的发生。其结果，可以实现能够以高成品率进行制造、并且可靠性更高的半导体器件。
在本实施方式的半导体器件中，作为具体的封装(package)种类，可以使用例如SOP(Small Outline Package)和QFP(Quad Flat Package)等，但也并不限定于此。
(第五实施方式)
图5(a)是表示现有半导体器件的一个例子的图。另外，图5(b)、(c)是表示本发明第五实施方式的半导体器件的结构的图。首先，利用图5(a)来简单说明现有半导体器件的一个例子。
如图5(a)所示，现有半导体器件，包括：在表面设置有多个第一电极焊盘807的第一半导体芯片802；设置在第一半导体芯片802的上方且在上表面设置有多个第二电极焊盘806的第二半导体芯片801；设置在第一半导体芯片802和第二半导体芯片801的外侧的引线端子804；用于连接第一电极焊盘807和第二电极焊盘806的导线803a；用于连接第二电极焊盘806和引线端子804的导线803b。另外，第一半导体芯片802、第二半导体芯片801、导线803a、803b、以及引线端子804通过树脂层来进行密封。并且，引线端子804的一部分，向树脂层的外侧突出，通过该引线端子804，将第二电极焊盘806连接到外部电路。
在具有上述结构的现有半导体器件的情况下，当相互邻接的第二电极焊盘806之间的距离较小时，例如图8所示的现有半导体器件那样，有可能使在引线接合等工序中的作业性变差、成品率下降。因此，在本实施方式的半导体器件中，如图5(b)所示，通过未与外部电路连接的空引线端子904，对第一电极焊盘807和第二电极焊盘806进行连接。但是，在图5(b)所示的半导体器件中，空引线端子904的一部分，向树脂层的外侧突出，因此存在错误地连接到外部电路的危险性。由此，发明了图5(c)所示的本实施方式的半导体器件。
如图5(c)所示，本实施方式的半导体器件，包括：在表面设置有多个第一电极焊盘1007的第一半导体芯片1002；设置在第一半导体芯片1002的上方且在上表面设置有多个第二电极焊盘1006的第二半导体芯片1001；设置在第一半导体芯片1002和第二半导体芯片1001的外侧的第一引线端子1004a和第二引线端子1004b；用于通过第一引线端子1004a连接第一电极焊盘1007和第二电极焊盘1006的导线1003a；用于连接第二电极焊盘1006和第二引线端子1004b的导线1003b。另外，第一半导体芯片1002、第二半导体芯片1001、导线1003a、1003b、第一引线端子1004a、以及第二引线端子1004b，通过树脂层(未图示)来进行密封。第二引线端子1004b的一部分向树脂层的外侧突出，通过该第二引线端子1004b，将第二电极焊盘1006连接到外部电路。
本实施方式的半导体器件，其特征在于：通过第一引线端子1004a连接第一电极焊盘1007和第二电极焊盘1006，并且，第一引线端子1004a形成在树脂层内。根据该结构，第一引线端子1004a形成在封装内，因此可以防止对第一引线端子1004a输入外部电路的信号。由此，可以避免对第一引线端子1004a输入来自电极焊盘的信号和来自外部电路的信号而发生短路。因此，在本实施方式的半导体器件中，可以容易地实施引线接合等工序，可以实现能够以高成品率进行制造、并且可靠性更高的半导体器件。
(第六实施方式)
图6(a)是表示本实施方式的半导体器件的参考例的图。另外，图6(b)是表示本发明第六实施方式的半导体器件的结构的剖面图。图6(a)是与上述图5(b)相同的结构，因此省略此处的说明。在此，在图6(a)所示的半导体器件中，空引线端子904的一部分向树脂层的外侧突出，因此存在错误地连接到外部电路的危险性。由此，发明了图6(b)所示的本实施方式的半导体器件。
如图6(b)所示，本实施方式的半导体器件，包括：在上表面形成有多个第一电极焊盘1108的第一半导体芯片1102；设置在第一半导体芯片1102的上方且在上表面设置有多个第二电极焊盘1107的第二半导体芯片1101；配置在第一半导体芯片1102和第二半导体芯片1101的外侧的第一引线端子1104a和第二引线端子1104b；用于通过第一引线端子1104a对第一电极焊盘1108和第二电极焊盘1107进行电连接的导线1103；设置在第一引线端子1104a和第二引线端子1104b的外侧的第三引线端子1104c、1104d；用于连接第二电极焊盘1107和第二引线端子1104b的导线1106；用于连接第二引线端子1104b和第三引线端子1104d的导线1109。在此，通过第二引线端子1104b和第三引线端子1104d，将第二电极焊盘1107连接到外部电路。另外，第一半导体芯片1102、第二半导体芯片1101、第一引线端子1104a、第二引线端子1104b、导线1103、1106、1109、以及第三引线端子1104c、1104d通过树脂层(未图示)来进行密封。并且，第三引线端子1104c、1104d的一部分向树脂层的外侧突出。
本实施方式的半导体器件，其特征在于：通过第一引线端子1104a对第一半导体芯片1102和第二半导体芯片1101进行电连接，并且，第一引线端子1104a形成在树脂层内。在该结构中，第一引线端子1104a设置在封装内，因此可以防止对第一引线端子输入来自外部电路的信号。由此，可以避免对第一引线端子1104a输入来自电极焊盘的信号和来自外部电路的信号而发生短路。因此，在本实施方式的半导体器件中，可以抑制导线的形成不良等，可以实现能够以高成品率进行制造、并且可靠性较高的半导体器件。
(第七实施方式)
图7(a)是表示现有半导体器件的一个例子的图。另外，图7(b)是表示本发明第七实施方式的半导体器件的结构的图。图7(c)是表示现有半导体器件的缺陷的图。
如图7(a)所示，现有半导体器件，包括：在表面分别形成有多个第一电极焊盘27和第二电极焊盘26的第一半导体芯片22和第二半导体芯片21；用于直接连接第一电极焊盘27和第二电极焊盘26的导线23a；用于将第二电极焊盘26连接到外部电路的引线端子24；用于连接引线端子24和第二电极焊盘26的导线23b。
在具有以上结构的现有半导体器件中，对第一电极焊盘27和第二电极焊盘26进行直接连接，因此存在未连接到半导体芯片的引线端子24，产生不存在导线的空间25。其结果，例如，如图7(c)所示，当注入树脂35等对半导体器件进行密封时，若从不存在导线的空间25的方向对形成有导线23b的区域注入树脂35时，在不存在导线的空间25中，树脂35快速地流动，其结果，导线23b从树脂35受到应力，由此有可能使相互邻接的导线23b接触。为了消除这样的缺陷，本申请发明人发明了如图7(b)所示的半导体器件。
如图7(b)所示，本实施方式的半导体器件，包括：在上表面形成有第一电极焊盘47的第一半导体芯片42；设置在第一半导体芯片42的上方且在上表面形成有第二电极焊盘46的第二半导体芯片41；设置在第一半导体芯片42和第二半导体芯片41的外侧的多个引线端子44；用于连接第一电极焊盘47和上述第二电极焊盘46的第一导线43a；用于连接第二电极焊盘46和引线端子44的第二导线43b。另外，虽然省略了示图，但第一半导体芯片42、第二半导体芯片41、第一导线43a、第二导线43b、以及引线端子44通过树脂层来进行密封。
本实施方式的半导体器件，其特征在于：所有为了连接半导体芯片和外部电路而设置的引线端子44都通过第二导线43b而与半导体芯片进行连接。由此，当通过例如树脂密封来实施半导体器件的封装时，与局部地形成用于连接半导体芯片和引线端子的导线的现有半导体器件相比，可以控制所注入的树脂的流速变化，可以抑制相互邻接的导线彼此之间接触等缺陷的发生。其结果，在本实施方式的半导体器件中，可以抑制导线的形成不良等，可以实现能以高成品率进行制造且可靠性较高的半导体器件。
工业上的利用可能性
本发明的半导体器件能有效用于例如具有多个半导体芯片的半导体器件的微型化。

Claims (8)

1.一种半导体器件，其特征在于，包括：
在上表面形成有第一电极焊盘的第一半导体芯片；
设置在上述第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；
设置在上述第一半导体芯片和上述第二半导体芯片的外侧的导电膜；以及
用于通过上述导电膜来连接上述第一电极焊盘和上述第二电极焊盘的导线。
2.根据权利要求1所述的半导体器件，其特征在于，
上述第一电极焊盘和上述第二电极焊盘分别在上述第一半导体芯片上和上述第二半导体芯片上形成有多个，
上述多个第一电极焊盘和上述多个第二电极焊盘分别按多个列配置在上述第一半导体芯片和上述第二半导体芯片的边缘部上。
3.根据权利要求1或2所述的半导体器件，其特征在于，还包括：
用于密封上述第一半导体芯片、上述第二半导体芯片、上述导电膜、以及上述导线的树脂层。
4.根据权利要求3所述的半导体器件，其特征在于，
上述导电膜是第一引线端子。
5.根据权利要求4所述的半导体器件，其特征在于，还包括：
设置在上述第一半导体芯片和上述第二半导体芯片的外侧，且用于将上述第一电极焊盘或上述第二电极焊盘连接到外部电路的第二引线端子，
上述第一引线端子形成在上述树脂层内。
6.根据权利要求4所述的半导体器件，其特征在于，还包括：
第二引线端子，设置在上述第一半导体芯片和上述第二半导体芯片的外侧，并用于将上述第一电极焊盘或上述第二电极焊盘连接到外部电路；和
第三引线端子，位于上述第二引线端子与上述第一电极焊盘和上述第二电极焊盘之间且设置在上述树脂层内，用于通过上述第二引线端子将上述第一电极焊盘或上述第二电极焊盘连接到上述外部电路，
上述第一引线端子形成在上述树脂层内。
7.根据权利要求1～3中任意一项所述的半导体器件，其特征在于，还包括：
设置在上述第一半导体芯片和上述第二半导体芯片的外侧的第四引线端子；和
设置在上述第四引线端子上的绝缘层，
上述导电膜形成在上述绝缘层上。
8.一种半导体器件，其特征在于，包括：
在上表面形成有第一电极焊盘的第一半导体芯片；
设置在上述第一半导体芯片的上方且在上表面形成有第二电极焊盘的第二半导体芯片；
设置在上述第一半导体芯片和上述第二半导体芯片的外侧的多个引线端子；
与上述多个引线端子分别连接的导线；以及
用于密封上述第一半导体芯片、上述第二半导体芯片、上述多个引线端子、以及上述导线的树脂层，其中，
上述多个引线端子分别通过上述导线至少与上述第一电极焊盘和上述第二电极焊盘中的任意一方相连接。
CNA2007800047025A 2007-06-01 2007-12-21 半导体器件 Pending CN101467251A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007146626 2007-06-01
JP146626/2007 2007-06-01

Publications (1)

Publication Number Publication Date
CN101467251A true CN101467251A (zh) 2009-06-24

Family

ID=40074704

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800047025A Pending CN101467251A (zh) 2007-06-01 2007-12-21 半导体器件

Country Status (4)

Country Link
US (1) US20100219532A1 (zh)
JP (1) JP4675419B2 (zh)
CN (1) CN101467251A (zh)
WO (1) WO2008146426A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299947A (zh) * 2013-07-19 2015-01-21 瑞萨电子株式会社 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
JP2000124392A (ja) * 1998-10-16 2000-04-28 Sanyo Electric Co Ltd 半導体装置
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP3471270B2 (ja) * 1999-12-20 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP2006019531A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法
US20060188526A1 (en) * 2005-02-24 2006-08-24 Cunnion Kenji M Method for enhancing the immune response to Staphylococcus aureus infection
US8698294B2 (en) * 2006-01-24 2014-04-15 Stats Chippac Ltd. Integrated circuit package system including wide flange leadframe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299947A (zh) * 2013-07-19 2015-01-21 瑞萨电子株式会社 半导体器件及其制造方法
CN104299947B (zh) * 2013-07-19 2018-04-06 瑞萨电子株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
US20100219532A1 (en) 2010-09-02
JP4675419B2 (ja) 2011-04-20
WO2008146426A1 (ja) 2008-12-04
JPWO2008146426A1 (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
CN101355067B (zh) 多芯片模块的改进的电连接
CN101506975B (zh) 堆叠管芯封装
CN100524739C (zh) 半导体器件及其制造方法
US6169331B1 (en) Apparatus for electrically coupling bond pads of a microelectronic device
CN100511672C (zh) 芯片层叠型半导体装置
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
CN101071810A (zh) 半导体器件
CN104779218A (zh) 芯片封装结构
US7332803B2 (en) Circuit device
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
US7355286B2 (en) Flip chip bonded package applicable to fine pitch technology
KR100913171B1 (ko) 스택 패키지의 제조방법
CN101467251A (zh) 半导体器件
US20060138623A1 (en) Stacked-type semiconductor device
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
KR20170016551A (ko) 반도체 패키지
JP2002237567A (ja) 半導体装置
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
JP2518575B2 (ja) 半導体チップ封止方法
CN101150105A (zh) 半导体器件及其制造方法
KR20110107117A (ko) 반도체 패키지
KR970002136B1 (ko) 반도체 패키지
JPS6276753A (ja) 半導体装置およびその製造方法
WO1999028970A1 (fr) Dispositif a semi-conducteur et procede de production

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090624