JP3172473B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3172473B2
JP3172473B2 JP24305397A JP24305397A JP3172473B2 JP 3172473 B2 JP3172473 B2 JP 3172473B2 JP 24305397 A JP24305397 A JP 24305397A JP 24305397 A JP24305397 A JP 24305397A JP 3172473 B2 JP3172473 B2 JP 3172473B2
Authority
JP
Japan
Prior art keywords
bonding
lead terminal
wire
bonding wire
bent portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24305397A
Other languages
English (en)
Other versions
JPH1187609A (ja
Inventor
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP24305397A priority Critical patent/JP3172473B2/ja
Publication of JPH1187609A publication Critical patent/JPH1187609A/ja
Application granted granted Critical
Publication of JP3172473B2 publication Critical patent/JP3172473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを重ね合わせてモールドしつつ、ワイヤを交差させた
ときの接触を防止できる半導体装置に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、図１０（Ａ）に示したような、半導体チッ
プ１の周囲を熱硬化性のエポキシ樹脂２で封止するトラ
ンスファーモールド技術である。半導体チップ１の支持
素材としてリードフレームを用いており、リードフレー
ムのアイランド３に半導体チップ１をダイボンドし、半
導体チップ１のボンディングパッドとリード４をワイヤ
５でワイヤボンドし、所望の外形形状を具備する金型内
にリードフレームをセットし、金型内にエポキシ樹脂を
注入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた（例えば、特開昭５５ー１１１１５１７号）、
１つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図１
０（Ｂ）に示すように、アイランド３上に第１の半導体
チップ１ａを固着し、第１の半導体チップ１ａの上に第
２の半導体チップ１ｂを固着し、対応するボンディング
パッドとリード端子４とをボンディングワイヤ５ａ、５
ｂで接続し、樹脂２で封止したものである。
【０００４】
【発明が解決しようとする課題】２つの半導体チップ１
ａ、１ｂを重ね合わせ、各々の半導体チップ１ａ、１ｂ
とリード端子４とをワイヤボンドする為には、図１０
（Ａ）に示すように、第１と第２のボンディングワイヤ
５ａ、５ｂを交差させなければならない場合がある。
【０００５】この時、図１０（Ｂ）に示したように、図
示Ｃ１、Ｃ２の箇所では第２のボンディングワイヤ５ｂ
が比較的高い位置を通過する（Ａ領域６）のでクリアラ
ンスを保ち易いが、図示Ｃ３の箇所では第２のボンディ
ングワイヤ５ｂの高さが低くなってくる（Ｂ領域７）の
で、両者のクリアランス（図示８）を保つことが難しく
なり、両者が電気的に短絡する事故が発生しやすいとい
う欠点があった。
【０００６】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、第１と第２の半導体チップ
を積層し、各々のボンディングパッドとリード端子とを
第１と第２のボンディングワイヤでワイヤボンドした半
導体装置であって、第１と第２のボンディングワイヤを
交差させる箇所において、第１と第２のボンディングワ
イヤを大略Ｍ字型のワイヤ形状とし、第１のボンディン
グワイヤのワイヤループの途中に凹みを設け、第２のボ
ンディングワイヤにはリード端子近傍に第２の屈曲部を
設けることにより、第１と第２のボンディングワイヤの
クリアランスを保つようにしたことを特徴とする
【０００７】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。先ず、本発明の完成
後の半導体装置を説明する。図２（Ａ）（Ｂ）は完成後
の半導体装置を示す断面図、図３は同じく完成後の装置
を示す上面図、図４は裏面図である。尚、図２（Ａ）は
図３のＡＡ線断面図、同じく図２（Ｂ）は図３のＢＢ線
断面図である。
【０００８】図中、１０、１１は各々第１と第２の半導
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成されている。第１と第２の半導
体チップ１０、１１のチップの周辺部分には外部接続用
の第１と第２のボンディングパッド１２ａ、１２ｂが各
々形成されている。各ボンディングパッド１２ａ、１２
ｂを被覆するようにシリコン窒化膜、シリコン酸化膜、
ポリイミド系絶縁膜などのパッシベーション皮膜が形成
され、ボンディングパッド１２ａ、１２ｂの上部は電気
接続のために開口されている。
【０００９】第１の半導体チップ１０はリードフレーム
のアイランド１３上にＡｇペーストなどのエポキシ系導
電接着剤又は絶縁ペースト１４によりダイボンドされ、
更に第２の半導体チップ１１は第１の半導体チップ１０
の前記パッシベーション皮膜上に絶縁性のエポキシ系接
着剤１５により固着されている。第１の半導体チップ１
０表面の第１のボンディングパッド１２ａには、金線等
の第１のボンディングワイヤ１６ａの一端が接続されて
おり、第１のボンディングパッド１６ａの他端は外部導
出用のリード端子１７の先端部１７ａにワイヤボンドさ
れている。また、第２の半導体チップ１１表面のボンデ
ィングパッド１２ｂの表面には、第２のボンディングワ
イヤ１６ｂの一端がワイヤボンドされており、第２のボ
ンディングワイヤ１６ｂの他端は外部導出用のリード端
子１７の先端部１７ａにワイヤボンドされている。
【００１０】第１と第２の半導体チップ１０、１１、リ
ード端子の先端部１７ａ、および第１と第２のボンディ
ングワイヤ１６ａ、１６ｂを含む主要部は、周囲をエポ
キシ系の熱硬化樹脂１８でモールドされ、パッケージ化
される。リード端子１７はパッケージ側壁の、樹脂１８
の厚みの約半分の位置から外部に導出される。即ち、図
２（Ａ）を参照して、リード１７から上側の樹脂厚みｔ
１と下側の樹脂厚みｔ２とはほぼ同等の厚みである。そ
して、樹脂１８の外部に導出されたリード端子１７は一
端下方に曲げられ、再度曲げられてＺ字型にフォーミン
グされている。このフォーミング形状は、リード端子１
７の裏面側固着部分１７ｂをプリント基板に形成した導
電パターンに対向接着する、表面実装用途の為の形状で
ある。
【００１１】この半導体装置は、先ずリードフレームの
状態でアイランド１３の４隅に設けた保持用タイバー１
９に段付け加工を施すことにより、アイランド１３の高
さとリード端子先端部１７ａとの高さを異ならしめてお
き、アイランド１３に第１と第２の半導体チップ１０、
１１をダイボンドし、ボンディングパッド１２とリード
端子の先端部１７ａとをワイヤボンドし、次いでアイラ
ンド１３の裏面が上下金型に設けたキャビティの表面に
接触するように、リードフレームの枠体とリード端子１
７を上下金型で挟み固定し、斯る状態で樹脂を注入、硬
化させることにより得ることができる。
【００１２】前記リードフレームは、板厚が１５０〜２
００μの銅系または鉄系の板状素材をエッチング又はパ
ンチング加工することによりアイランド１３、リード端
子１７等の各パーツを成形したもので、モールド工程後
に切断されるまでは各パーツはリードフレームの枠体に
保持されている。保持された状態でリード端子の先端部
１７ａと前記枠体とは高さが一致しており、アイランド
１３だけが段付け加工されて高さが異なる。その為完成
後の装置ではアイランド１３を保持するタイバー１９は
樹脂１８内部で上方に折り曲げられ、リード１４の高さ
と一致する位置で再びほぼ水平に延在し、そして樹脂１
８表面に切断面が露出して終端する。
【００１３】各半導体チップ１０、１１は、組立工程直
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。リード端子１７の板厚
（図２（Ａ）の図示ｔ３）は約１３０μである。板状材
料から同時に形成するのでアイランド１３の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
【００１４】アイランド１３は、第１の半導体チップ１
０より小さく、第１の半導体チップ１０の中心部分だけ
を支持している。アイランド１３を支持するダイバー１
９は、第２の半導体チップ１１を迂回できるだけ水平方
向に延在し、上述したように樹脂１８内部に向かって折
り曲げられる。アイランド１３裏面は樹脂１８の表面に
露出しており（図４の図示１３ａ）、タイバー１９の前
記迂回して延在する部分も裏面が露出されている（図４
の図示１９ａ）。第１の半導体チップ１０は、例えば長
辺×短辺が３．０ｍｍ×８．５ｍｍの様な長方形の細長
い形状を具備し、第２の半導体チップ１１は、例えば
５．６ｍｍ×６．５μの様な、ほぼ正方形に近い形状を
具備している。第２の半導体チップ１１のどちらの辺も
第１の半導体チップ１０の短辺よりは長いので、重ねる
と第１の半導体チップ１０よりはみ出す突出部２０を持
つ。第１と第２の半導体チップ１０、１１を逆にして重
ねるとボンディングパッド１２の一部が隠れるので、こ
の順番以外で重ねることはできない。
【００１５】本実施例においては、第１の半導体チップ
１０にはＥＥＰＲＯＭ（フラッシュメモリ）等の半導体
記憶装置が、第２の半導体チップ１１にはＳＲＡＭ等の
半導体記憶装置を形成している。両者とも、データの入
出力を行うＩ／Ｏ端子と、データのアドレスを指定する
アドレス端子、及びデータの入出力を許可するチップイ
ネーブル端子とを具備しており、第１と第２の半導体チ
ップ１０、１１の各々に排他的なチップイネーブル信号
を印加することにより、メモリセルを排他的に選択する
ことが可能である。その為、前記Ｉ／Ｏ端子やアドレス
端子用のリード端子１７を第１と第２の半導体チップ１
０、１１で共用している。
【００１６】以下に、本発明の特徴となるボンディング
ワイヤ部分を説明する。図１（Ａ）はボンディングワイ
ヤを示す為の拡大断面図、図１（Ｂ）はその断面図であ
る。第１の半導体チップ１０に形成した第１のボンディ
ングパッド１２ａとリード端子１７とを第１のボンディ
ングワイヤ１６ａでワイヤボンドし、第２の半導体チッ
プ１１に形成した第２のボンディングパッド１２ｂとリ
ード端子１７とを第２のボンディングワイヤ１６ｂでワ
イヤボンドする。大部分のボンディングワイヤ１６ａ、
１６ｂは互いに平行に延在して他のワイヤと交差するこ
とはないが、例えば半導体チップ１０、１１の４隅等
で、図示Ｃ１、Ｃ２、Ｃ３の様に第１と第２のボンディ
ングワイヤ１６ａ、１６ｂが互いに交差する場合もあ
る。
【００１７】第１のボンディングワイヤ１６ａは、ファ
ーストボンドエリアである第１のボンディングパッド１
２ａの高さよりセカンドボンドエリアであるリード端子
１７の先端部の方が高い「打ち上げ」的なワイヤボンド
となる。そして、第１のボンディングワイヤ１２ａの形
状を、金ボールを接続した第１のボンディングパッド１
２ａから高さｔ１まで垂直に上昇し、屈曲部２２によっ
てあるループを描きながらある高さから一旦下降し、屈
曲部２３によって再度リード端子１７の高さまで上昇
し、そしてリード端子１７先端部分に接続するような形
状に形成してある。その結果ループの軌跡は、その途中
部分を凹ませたような、大略Ｍ字型の軌跡となる。この
時、屈曲部２３が第１の半導体チップ１０の端より外側
に、できればリード端子１７側に位置するように形成す
る。
【００１８】第２のボンディングワイヤ１６ｂは、ファ
ーストボンドエリアである第２のボンディングパッド１
２ｂの高さよりセカンドボンドエリアであるリード端子
１７の先端部の方が低い「打ち下げ」的なワイヤボンド
となる。そして、第２のボンディングワイヤ１２ｂの形
状を、金ボールを接続した第２のボンディングパッド１
２ｂから高さｔ２まで垂直に上昇し、第１の屈曲部２４
で屈曲し、前記高さｔを徐々に下げるようにしてほぼ水
平方向に延在し、更に第２の屈曲部２５で折り曲げ、前
記リード端子１７に向かって急角度で下降して第１のボ
ンディングワイヤ１６ａより遠方で接続するような形状
に形成している。
【００１９】第２の屈曲部２５はリード端子１７の上
方、あるいはリード端子１７にできるだけ近い位置の上
方で、第２の半導体チップ１１の表面の高さと同程度の
高さに形成する。第２のボンディングパッドから第１の
屈曲部２４までを第１の延在部、第１の屈曲部２４から
第２の屈曲部２５までを第２の延在部、第２の屈曲部２
５からリード端子１７との接続部分までを第３の延在部
分とする。第２の延在部の中途には第２の屈曲部２５付
近のワイヤを持ち上げるように、角度１６０〜１８０度
の第３の屈曲部２６を有する。前記第３の延在部は、第
２の屈曲部２５により延在角度が従来のものより急角度
となり、その角度はリード端子１７水平面に対して概ね
６０〜８５度の角度を持つ。
【００２０】このように第１のボンディングワイヤ１６
ａを「打ち上げ」、第２のボンディングワイヤ１６ｂを
「打ち下げ」で形成することにより、第１のボンディン
グワイヤ１６ａと第１の半導体チップ１０との接触が避
けられるので、第１のボンディングワイヤ１６ａのルー
プ高さｔ１を低く形成することが可能である。しかも、
ワイヤの途中を凹ませるような屈曲部２３を設けること
により、第１のボンディングワイヤ１６ａが更に低くな
るので、第２のボンディングワイヤ１６ｂとの離間距離
２７（クリアランス）を確保することが容易となる。こ
の時、第１のボンディングワイヤ１６ａの凹み部分であ
る第２の屈曲部２３の上空を第２のボンディングワイヤ
１６ｂが通過するようにワイヤボンディング工程をコン
トロールすれば、一層両者の電気的短絡事故の可能性を
低下させることができる。
【００２１】更に、第２のボンディングワイヤ１６ｂに
第２の屈曲部２５を設けることにより、リード端子１７
近傍での第２のボンディングワイヤ１６ｂの軌跡を高く
できるので、第１のボンディングワイヤ１６ａとの離間
距離２７を確保することが容易になる。すなわち、本発
明では前記第３の延在部をのぞいて、第１と第２のボン
ディングワイヤ１６ａ、１６ｂの離間距離を実質的にほ
ぼ均等にできるのである。
【００２２】図５〜図７に、図１０に示したボンディン
グワイヤ５ａ、５ｂを形成するためのキャピラリの軌跡
と、第１と第２のボンディングワイヤ１６ａ、１６ｂを
形成するためのキャピラリの軌跡を示した。図１０のル
ープ形状を作る場合は、図５（Ａ）と図６を参照して、
先ずキャピラリ３０の中心孔に挿通したワイヤ１６の先
端に、トーチ火炎あるいはスパーク手法により直径が８
０μ程度の金ボールを形成し、該金ボールを第２のボン
ディングパッド１２ｂの表面に当接せしめ、キャピラリ
３０を介して押圧、超音波加熱振動を与えることにより
固着してファーストボンドを行う（図６（Ａ）の状
態）。次いでキャピラリ３０を図示３１の様に垂直方向
に上昇し（図６（Ｂ）の状態）、ある高さで図示３２の
様に水平方向に移動することにより（図６（Ｃ）の状
態）図示４４の箇所に曲げ加工を施し、その位置で図示
３３の様に垂直方向に移動し（図６（Ｄ）の状態）、そ
して図示３４の様にループを描きながらリード端子１７
の表面に,、ワイヤ１６ｂの側壁をキャピラリ３０の先
端エッジ部分で押圧し、超音波加熱振動を与えることに
より固着・切断（ステッチ）してセカンドボンドとして
いる。図６（Ｂ）の図示３１の移動量がループ高さｔを
ほぼ決定し、折り曲げた箇所４４がループの頂点とな
る。
【００２３】これに対して第１と第２のボンディングワ
イヤ１６ａ、１６ｂのループ形状を形成する場合には、
曲げ加工を施すポイントを複数箇所に配置することが異
なる。図５（Ｂ）と図７を参照して、第１のボンディン
グワイヤ１６ａを第１のボンディングパッド１２ａ表面
にファーストボンドした後、キャピラリ３０を符号３
５、３６、３７の様に移動する。なお、図７（Ａ）は図
６（Ｄ）に相当する図面であり、図５（Ａ）の符号３
１、３２、３３は各々図５（Ｂ）の符号３５、３６、３
７のキャピラリ３０の軌跡に相当する。移動量について
は適宜選択してある。符号３７の様に垂直方向に移動し
た後、その高さで図示３８の様に水平方向に移動して図
示４５の箇所に曲げ加工を施し（図７（Ｂ）の状態）、
図示３９の様に一定高さまで垂直に上昇し（図７（Ｃ）
の状態）、その高さで図示４０の様に水平方向に移動し
（図７（Ｄ）の状態）、図示４１の様に垂直方向に降下
せしめる（図７（Ｅ）の状態）。この状態で曲げ加工し
た箇所４５を更に折り曲げると共に、キャピラリ３０に
よって図示４６の箇所に曲げ加工を施す。そして図示４
２の様に垂直方向に移動し（図７（Ｆ）の状態）、適宜
量上昇した後図示せぬクランパでワイヤ１６を挟み固定
したままで図示４３の様にループを描いてリード端子１
７の表面にワイヤをセカンドボンドする。
【００２４】尚、第１と第２のボンディングワイヤ１６
ａ、１６ｂではリード端子１７の高さが異なるだけで、
キャピラリ３０の軌跡としては同じものになる。第１の
ボンディングワイヤ１６ａでは「打ち上げ」に成るため
に前記第３の延在部が形状として残らないだけである。
そして、符号４４の折り曲げ箇所が第１のボンディング
ワイヤ１６ａでは屈曲部２２を、第２のボンディングワ
イヤ１６ｂでは第１の屈曲部２４を形成する。同じく符
号４５の折り曲げ箇所が第１のボンディングワイヤ１６
ａでは屈曲部２３を、第２のボンディングワイヤ１６ｂ
では第３の屈曲部２６を形成する。符号４６の折り曲げ
箇所が、第２のボンディングワイヤ１６ｂの第２の屈曲
部２５を形成する。尚、図５（Ｃ）（Ｅ）の過程と、図
６（Ｂ）（Ｄ）（Ｅ）（Ｇ）の過程では前記図示せぬク
ランパがワイヤ１６を挟み固定した状態でキャピラリ３
０を移動している。
【００２５】上述したキャピラリ３０の軌跡とプログラ
ムによって、ループの途中に各屈曲部を形成した、大略
Ｍ字型の第１と第２のボンディングワイヤ１６ａ、１６
ｂを形成することができる。そして、第２の屈曲部２３
の上方を第２のボンディングワイヤ１６ｂが延在するよ
うにすれば、両者の離間距離２７を拡大することがで
き、更には第２の屈曲部２５をリード端子１７上方に形
成することにより、更に両者の離間距離２７をワイヤの
延在部分の全域にわたって拡大することができるのであ
る。
【００２６】図８（Ａ）に、本発明の第２の実施の形態
を示した。先の実施例ではワイヤ形状を大略Ｍ字型に形
成したのに対し、本実施の形態は大略台形状に加工して
ある。キャピラリの軌跡は図７に従い、図７の第３の屈
曲部２６が形状として残らない様に加工したものであ
る。これは図７（Ｅ）の工程に於いて押し下げる量（符
号４１）を少なくし、図７（Ｇ）の工程に於いて第２の
ボンディングワイヤ１６ｂを引っ張る力により折り曲げ
た部分４５が直線に戻るような制御によって形成する。
同図では図示Ａの箇所が第３の屈曲部２６を形成した箇
所であり、第３の屈曲部２６からパッドまでの距離５０
と第３の屈曲部２６からセカンドボンド箇所までの距離
５１との割合は７：３程度である。第３の屈曲部２６は
図示するようにリード端子１７先端より外側の上方に配
置するか、あるいはできるだけリード端子１７側にシフ
トさせた位置の上方に配置する。
【００２７】参考として、従来技術による台形形状のワ
イヤ形状を図８（Ｂ）に示した。これはパッドにファー
ストボンドした後キャピラリが垂直に上昇し、水平方向
にバックすることで屈曲部５２の箇所を折り曲げ、そし
てループを描きながらリード端子１７表面にセカンドボ
ンドするような軌跡を描く。この場合は、ボールネック
部分に加わるストレスなどを考慮すると、屈曲部５２か
らリード１７端子に至るまでのワイヤの角度θ２が小さ
く、４０度程度が限界である。
【００２８】これに対して、図７の軌跡によって形成し
たワイヤは、第２の屈曲部２５からリード端子１７に至
るワイヤの角度θ１を６０〜８５度の範囲に形成するこ
とができる。そのため、第２の屈曲部２５をリード端子
１７先端部近傍あるいはそれより外側に配置し、第１の
ボンディングワイヤ１６ａのセカンドボンドエリアより
遠方に接続することにより、第２のボンディングワイヤ
１ｂのループ高さを最後まで維持することができ、もっ
て量ワイヤ間の距離を拡大して、電気的短絡を部押しす
ることができるのである。
【００２９】
【発明の効果】以上に説明した通り、本発明によれば、
第１のボンディングワイヤ１６ａの形状を、ループの中
間に第２の屈曲部２３を有するような、大略Ｍ字型のル
ープ形状に形成したので、第１と第２のボンディングワ
イヤ１６ａ、１６ｂを交差させたときの両者のクリアラ
ンスを大きく保つことが可能であり、これによってボン
ディングワイヤ１６ａ、１６ｂの電気的接触事故を未然
に防止できる利点を有する。
【００３０】また、第２のボンディングワイヤ１６ｂを
も大略Ｍ字型の形状に加工し、前記第３の延在部を急角
度で延在させることにより、リード端子１７近傍の、例
えばＣ３の箇所においても十分なクリアランスを確保で
きる利点を有する。また、第１のボンディングワイヤ１
６ａのループ高さを下げられるので、これに伴い第２の
ボンディングワイヤ１６ｂのループ高さも下げることが
できる。よって装置全体の外形寸法、特に高さ（厚み）
を低減して軽薄短小化の要求に沿うことができる利点を
も有する。
【００３１】また、このような形状により第２のボンデ
ィングワイヤ１６ｂと第１、第２の半導体チップ１０、
１１との接触を避けることが容易であるので、第２のボ
ンディングワイヤ１６ｂのループ高さｔ２自体も低く形
成することが可能である。更に、ワイヤの交差に関する
制約を解除できるので、半導体チップ１０，１１の組み
合わせとピン配置を自由に設計できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）平面図、（Ｂ）
断面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための平面図である。
【図４】本発明を説明するための裏面図である。
【図５】キャピラリの軌跡を説明するための図面であ
る。
【図６】キャピラリの軌跡を説明するための図面であ
る。
【図７】キャピラリの軌跡を説明するための図面であ
る。
【図８】本発明の第２の実施の形態を説明するための図
面である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための（Ａ）平面図、
（Ｂ）断面図である。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 アイランドの上に固定した第１の半導体
    チップと、 前記第１の半導体チップの上に固定した第２の半導体チ
    ップと、 前記第１と第２の半導体チップにその先端を近接せしめ
    る複数の外部接続用リード端子と、 前記第１の半導体チップの表面に形成した第１のボンデ
    ィングパッドと、 前記第２の半導体チップの表面に形成した第２のボンデ
    ィングパッドと、 前記第１のボンディングパッドと前記リード端子とを接
    続する第１のボンディングワイヤと、 前記第２のボンディングパッドと前記リード端子とを接
    続する第２のボンディングワイヤとを具備し、 前記第１のボンディングワイヤが、その軌跡の途中に凹
    み部分を有しており、且つ前記第２のボンディングワイ
    ヤが、前記第２のボンディングパッドの上方に位置する
    第１の屈曲部で折れ曲がり、ほぼ水平方向に延在し、前
    記リード端子近傍の上方に位置する第２の屈曲部で再度
    折れ曲り、前記リード端子に向かって高さが下降する軌
    跡を描くことを特徴とする半導体装置。
  2. 【請求項２】 前記第一のボンディングワイヤの凹み部
    分の上空を前記第２のボンディングワイヤが通過するこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記第１のボンディングワイヤは、前記
    ボンディングパッドの高さより前記リード端子の高さが
    高い打ち上げであり、前記第２のボンディングワイヤは
    前記ボンディングパッドの高さより前記リード端子の高
    さが低いうち下げであることを特徴とする請求項１記載
    の半導体装置。
  4. 【請求項４】 前記第２の屈曲部から前記リード端子に
    至る前記第２のボンディングワイヤが、前記リード端子
    の水平面に対して６０〜８５度の角度を持って延在する
    事を特徴とする請求項１記載の半導体装置。
JP24305397A 1997-09-08 1997-09-08 半導体装置 Expired - Fee Related JP3172473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24305397A JP3172473B2 (ja) 1997-09-08 1997-09-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24305397A JP3172473B2 (ja) 1997-09-08 1997-09-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH1187609A JPH1187609A (ja) 1999-03-30
JP3172473B2 true JP3172473B2 (ja) 2001-06-04

Family

ID=17098117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24305397A Expired - Fee Related JP3172473B2 (ja) 1997-09-08 1997-09-08 半導体装置

Country Status (1)

Country Link
JP (1) JP3172473B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7464854B2 (en) * 2005-01-25 2008-12-16 Kulicke And Soffa Industries, Inc. Method and apparatus for forming a low profile wire loop
JP4776675B2 (ja) 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置

Also Published As

Publication number Publication date
JPH1187609A (ja) 1999-03-30

Similar Documents

Publication Publication Date Title
JP4674113B2 (ja) 半導体装置及びその製造方法
JP3643706B2 (ja) 半導体装置
JPH1167809A (ja) 半導体装置
WO2000033379A1 (en) Semiconductor device, method of manufacture thereof, and electronic device
US7385298B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JP3869562B2 (ja) 半導体装置の製造方法
JP3378809B2 (ja) 半導体装置
JP3172473B2 (ja) 半導体装置
JP3172472B2 (ja) 半導体装置
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP2000049279A (ja) 半導体装置
JP3203200B2 (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP3172471B2 (ja) 半導体装置の製造方法
JP2000124392A (ja) 半導体装置
JP2005167286A (ja) 半導体装置およびその製造方法
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JP3954586B2 (ja) 半導体装置
JP3182378B2 (ja) 半導体装置および混成集積回路装置
JPH08181165A (ja) 半導体集積回路
JPH10303233A (ja) 半導体装置の製造方法
JP2954109B2 (ja) 半導体装置及びその製造方法
JP4476247B2 (ja) 半導体装置の製造方法
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
JP4476308B2 (ja) ボールバンプの製造方法およびその製造装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140323

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees