JP2015043465A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015043465A
JP2015043465A JP2014242945A JP2014242945A JP2015043465A JP 2015043465 A JP2015043465 A JP 2015043465A JP 2014242945 A JP2014242945 A JP 2014242945A JP 2014242945 A JP2014242945 A JP 2014242945A JP 2015043465 A JP2015043465 A JP 2015043465A
Authority
JP
Japan
Prior art keywords
semiconductor chip
capillary
wire
moving
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014242945A
Other languages
English (en)
Inventor
哲 板谷
Satoru Itaya
哲 板谷
大 佐々木
Masaru Sasaki
大 佐々木
片桐 光昭
Mitsuaki Katagiri
光昭 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2014242945A priority Critical patent/JP2015043465A/ja
Publication of JP2015043465A publication Critical patent/JP2015043465A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の小型化を実現する。
【解決手段】本発明の方法は、複数のボンドパッド5を有する配線基板2上に、複数の電極パッド4を有する半導体チップ1を実装することと、各電極パッド4と、複数のボンドパッド5の対応する1つとを、複数のワイヤ30の対応する1つによって接続することと、を含んでいる。複数のワイヤ30の少なくとも1つは、対応する電極パッド4から略垂直に立ち上がって半導体チップ1から離間した後、半導体チップ1の端部に向けて斜めに降下して半導体チップ1に接近し、その後再び立ち上がって半導体チップ1から離間した後に対応するワイヤボンドパッド5に向けて降下しており、少なくとも1つのワイヤ30は、対応する電極パッド4と対応するワイヤボンドパッド5との間で連続的であってステッチを有していない。
【選択図】図8

Description

本発明は、配線基板上に半導体チップが実装された半導体装置に関するものである。
半導体チップの集積度は年々向上している。半導体チップの集積度の向上に伴って、半導体チップは高密度化、高性能化され、動作速度も高速化されている。また、半導体チップを含む半導体装置(「半導体パッケージ」と呼ばれる場合もある。)に対しても、小型化、薄型化の要求が高まってきている。小型化を目的とした半導体装置の構造としては、例えばBGA(Ball Grid Array)構造やCSP(Chip Size Package)構造などが知られている。これらの構造では、配線基板に実装された半導体チップの電極パッドと配線基板のワイヤボンドパッドとがボンディングワイヤなどにより接続される。また、配線基板に実装された半導体チップは、封止樹脂により封止される。さらに、配線基板の半導体チップが実装されている面(以下「実装面」という。)とは反対側の面(以下「裏面」という。)には、外部端子電極となる半田ボールが設けられる。
ここで、汎用のDRAM(Dynamic Random Access Memory)のような電極パッドが半導体チップの中央に配列されている半導体チップを含む半導体装置の概略構造を図11、図12に示す。図11は、半導体装置8の断面図であり、図12はボンディングワイヤ形成後(樹脂封止前)の実装面側の平面図である。図示されている半導体チップ1は、配線基板2の実装面上にフェイスアップ(半導体チップの回路面が配線基板の実装面と逆側に位置)で実装されている。また、半導体チップ1上の電極パッド4と配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤ3が図11、図12に示すように設けられている。
特開2003−68782号公報 特開2008−66389号公報 特開平11−307483号公報
上記のような半導体装置においては、半導体チップの回路面に設けられている電極パッドと配線基板の実装面に設けられているワイヤボンドパッドとを接続するボンディングワイヤが半導体チップのエッジ部(端部)に干渉することを避けなければならない。そのため、ボンディングワイヤ3の形状を図11に示すような形状とする必要がある。結果、ワイヤボンドパッド5を半導体チップ1の端部から離れた位置に設けることとなり、半導体チップ1の端部と配線基板2上のワイヤボンドパッド5との間の距離D1が大きく(長く)なる。さらには、半導体チップ1の端部と半導体装置8の端部との間の距離D2も大きく(長く)なってしまい、半導体装置8が大型化してしまう。
本発明の目的は、上記課題を解決し、半導体装置の小型化を実現することである。
本発明の半導体装置は、配線基板上に半導体チップが実装され、前記配線基板上のワイヤボンドパッドと前記半導体チップ上の電極パッドとがボンディングワイヤを介して接続された半導体装置であって、前記半導体チップの高さよりも、前記半導体チップの端部から前記配線基板上の前記ワイヤボンドパッドまでの距離の方が小さいことを特徴とする。
配線基板上に実装された半導体チップと配線基板上のワイヤボンドパッドとを接続するボンディングワイヤが半導体チップに干渉することを回避しつつ、半導体チップとワイヤボンドパッドとを可及的に近づけることができる。
実施形態1に係る半導体装置の断面図である。 実施形態1に係る半導体装置の平面図である。 実施形態1に係る半導体装置の製造工程の一部を示す断面図である。 実施形態1に係る半導体装置の製造工程の他の一部を示す断面図である。 実施形態1に係る半導体装置の製造工程の他の一部を示す断面図である。 実施形態1に係る半導体装置の製造工程の他の一部を示す断面図である。 実施形態1に係る半導体装置の変形例を示す断面図である。 実施形態2に係る半導体装置の断面図である。 実施形態2に係る半導体装置の各部の寸法を説明するための図である。 実施形態2に係る半導体装置の変形例を示す断面図である。 従来の半導体装置の断面図である。 図11に示す半導体装置の平面図である。
(実施形態1)
図1、図2を参照しながら本発明の半導体装置の実施形態の一例について説明する。図1は、本実施形態に係る半導体装置8の断面図、図2は平面図である。
本実施形態に係る半導体装置8は、配線基板2と、配線基板2の実装面2aにフェイスアップで実装された半導体チップ1とを少なくとも有する。
半導体チップ1の回路面1aの中央には、複数の電極パッド4が第1の方向に沿って配列されている。ここで、半導体チップ1の回路面1aとは、配線基板2に実装される面とは反対の上面を意味している。さらに、半導体チップ1の回路面1aの端部には、中継基板(ボンドパッド中継基板10)が設けられている。換言すれば、半導体チップ1の上面端部には、中継基板10が設けられている。具体的には、第1の方向に沿って形成された電極パッド4の列(電極パッド列)の両外側に、帯状のボンドパッド中継基板10が電極パッド列と平行に配置されている。換言すれば、複数の電極パッド4に対向して、半導体チップ1の2辺に沿って複数のボンドパッド中継基板10が設けられている。
図2に示すように、ボンドパッド中継基板10は、帯状の絶縁部10aと、該絶縁部10aの長手方向に沿って設けられた複数のワイヤボンドパッド10bとを有する。
各電極パッド4は、対応するボンドパッド中継基板10の対応するワイヤボンドパッド10bに第1のボンディングワイヤ3Aを介して接続されている。さらに、各ボンドパッド中継基板10の各ワイヤボンドパッド10bは、配線基板2上の対応するワイヤボンドパッド5に、第2のボンディングワイヤ3Bを介して接続されている。
図1に示されているように、第2のボンディングワイヤ3Bは、ボンドパッド中継基板10から上方に向けて略垂直に立ち上がった後に、配線基板2上のワイヤボンドパッド5に向けて急角度で降下している。換言すれば、第2のボンディングワイヤ3Bは、配線基板2上のワイヤボンドパッド5からボンドパッド中継基板10よりも高い位置まで急角度で立ち上がった後に、ボンドパッド中継基板10に向けて略垂直に降下している。
上記構造により、半導体チップ1上の電極パッド4と、配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤが半導体チップ1に干渉することを回避しつつ、半導体チップ1の端部(側面)とワイヤボンドパッド5との間の距離D1を小さく(短く)することができる。さらには、半導体チップ1の端部と半導体装置8の端部(配線基板2の側面)との間の距離D2も小さく(短く)することができ、半導体装置8が小型化される。本実施形態では、上記距離D1は、半導体チップ1の高さ(厚み)Tよりも小さい(短い)。
次に、図3〜図6を参照しながら本実施形態に係る半導体装置8の製造方法の一例について説明する。図3〜図6は、各製造工程における断面図である。
まず、図3に示すように、半導体チップ1を配線基板2の実装面2a上の実装領域にフェイスアップで実装する。なお、配線基板2の上記実装領域の周囲には、予めワイヤボンドパッド5が形成されている。さらに、ワイヤボンドパッド5の位置は、該ワイヤボンドパッド5から上記実装領域に実装された半導体チップ1の端部までの距離D1が半導体チップ1の高さTよりも小さい所定距離D1となるように設定されている。
次に、図4に示すように、半導体チップ1の回路面1aの端部にボンドパッド中継基板10を実装する。
その後、図5に示すように、半導体チップ1の電極パッド4とボンドパッド中継基板10とを第1のボンディングワイヤ3Aによって接続(ボンディング)する。次に、図6に示すように、ボンドパッド中継基板10と配線基板2のワイヤボンドパッド5とを第2のボンディングワイヤ3Bによって接続(ボンディング)する。
次いで、半導体チップ1、ボンディングワイヤ3A、3Bおよびワイヤボンドパッド5を封止樹脂7(図1)で封止し、配線基板2の裏面に、外部端子電極となる半田ボール6(図1)を形成する。
ここで、ボンドパッド中継基板10には、FR4などの絶縁体基板(絶縁部)の上に、銅箔などの導電体によって配線パターン(ワイヤボンドパッド)が形成されたリジッド基板を用いることができる。また、ポリイミドテープ(絶縁部)などの上に、銅箔などの導電体によって配線パターン(ワイヤボンドパッド)が形成されたテープ基板を用いることもできる。リジッド基板には、コストが低いというメリットがあり、テープ基板にはパッケージの薄型化が可能であるというメリットがある。よって、半導体装置の用途に応じてリジッド基板とテープ基板とを使い分けることが好ましい。
また、上記製造方法の説明から明らかなように、ボンドパッド中継基板10は、半導体チップ1の回路面1aに直接形成されるものではなく、回路面1aに事後的に実装される。よって、ボンドパッド中継基板10の実装位置を容易かつ低コストで変更することができる。換言すれば、ボンドパッド中継基板10の実装位置の変更に伴って半導体チップ1の製造工程に変更が生ずることはない。
図7に示すように、図1に示す半導体チップ1の上に、同様の半導体チップ1を積層し、それら複数の半導体チップ1を一括して封止樹脂7で封止することもできる。図7には、2つの半導体チップ1が積層された小型積層パッケージを示したが、積層される半導体チップ1の数は3つ以上であってもよい。なお、複数の半導体チップを積層する際には、上段の半導体チップによって下段の半導体チップのボンディングワイヤなどが押し潰されて変形するなどの不具合を回避するために、上下の半導体チップの間にスペーサを介在させたり、下段の半導体チップを樹脂封止した後に上段の半導体チップを積層するなどすることが好ましい。
(実施形態2)
図8を参照しながら本発明の半導体装置の実施形態の他例について説明する。図8は、本実施形態に係る半導体装置8の断面図である。なお、実施形態1に係る半導体装置8と同一の構成については、図8中に同一の符号を付して説明を省略する。
本実施形態に係る半導体装置8では、半導体チップ1上の電極パッド4と配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤ30が図8に示すようにうねっている。具体的には、ボンディングワイヤ30は、電極パッド4から略垂直に立ち上がって回路面1aから離間した後、半導体チップ1の端部に向けて緩やかな下り傾斜で降下して回路面1aに近接し、その後再び立ち上がって回路面1aから離間した後にワイヤボンドパッド5に向けて急角度で降下している。
上記のようなボンディングワイヤ30の形状は、ボンディング時のキャピラリ(ボンディングワイヤ用のノズル)を図8に点線で示す軌跡を描くように移動させることで実現することができる。具体的には、一端を電極パッド4にボンディングさせたワイヤを半導体チップ1の端部に干渉しない位置まで近づけ、その後、再度半導体チップ1から離し、次いで急角度でワイヤボンドパッド5へボンディングさせる。
上記構造により、半導体チップ1上の電極パッド4と、配線基板2上のワイヤボンドパッド5とを接続するボンディングワイヤ30が半導体チップ1に干渉することを回避しつつ、半導体チップ1の端部とワイヤボンドパッド5との間の距離D1を小さく(短く)することができる。さらには、半導体チップ1の端部と半導体装置8の端部(配線基板2の端部)との間の距離D2も小さく(短く)することができ、半導体装置8が小型化される。本実施形態においても、上記距離D1は、半導体チップ1の高さ(厚み)Tよりも小さい(短い)。
本実施形態における距離D1の数値やその他の数値について図9を参照して説明する。本実施形態では、距離D1は50[um]、ワイヤボンドパッド5の長さLは200[um]、半導体チップ1の高さ(厚み)Tは190[um]である。すなわち、半導体チップ1の高さ(厚み)Tと距離D1との間には、T>(19/20)×D1の関係が成立している。また、半導体チップ1の端部(コーナー)からボンディングワイヤ30までの最短距離Aは20[um]である。この場合、ワイヤボンドパッド5の表面に対するボンディングワイヤ30の傾斜角度θは60度である。傾斜角度θは次の数式によって求めることができる。
Figure 2015043465
なお、図11に示す従来の半導体装置8における距離D1は200[um]である。よって、ワイヤボンドパッド5の表面に対するボンディングワイヤ3の傾斜角度θは40度である。また、本実施形態における、半導体チップ1の端部と半導体装置8の端部(配線基板2の端部)との間の距離D2は350[um]である。一方、図11に示す従来の半導体装置8における距離D2は500[um]である。すなわち、本実施形態の半導体装置8は、片側で150[um]、全体で300[um]の小型化が図られている。
図10に示すように、図8に示す半導体チップ1の上に、同様の半導体チップ1を積層し、それら複数の半導体チップ1を一括して封止樹脂7で封止することもできる。図10には、2つの半導体チップ1が積層された小型積層パッケージを示したが、積層される半導体チップ1の数は3つ以上であってもよい。複数の半導体チップを積層する際には、上段の半導体チップによって下段の半導体チップのボンディングワイヤなどが押し潰されて変形するなどの不具合を回避するために、上下の半導体チップの間にスペーサを介在させたり、下段の半導体チップを樹脂封止した後に上段の半導体チップを積層するなどすることが好ましい。
1 半導体チップ
2 配線基板
2a 実装面
3A 第1のボンディングワイヤ
3B 第2のボンディングワイヤ
30 ボンディングワイヤ
4 電極パッド
5 ワイヤボンドパッド
6 半田ボール
7 封止樹脂
8 半導体装置
10 ボンドパッド中継基板

Claims (10)

  1. 複数のボンドパッドを有する配線基板上に、複数の電極パッドを有する半導体チップを実装することと、
    前記各電極パッドと、前記複数のボンドパッドの対応する1つとを、複数のワイヤの対応する1つによって接続することと、を含み、
    前記複数のワイヤの少なくとも1つは、対応する電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び立ち上がって前記半導体チップから離間した後に対応するワイヤボンドパッドに向けて降下しており、前記少なくとも1つのワイヤは、前記対応する電極パッドと前記対応するワイヤボンドパッドとの間で連続的であってステッチを有していない、方法。
  2. 前記半導体チップの上方に、追加のワイヤを介して前記配線基板の前記複数のボンドパッドにそれぞれ接続された複数の追加の電極パッドを有する追加の半導体チップを積層することをさらに含み、
    前記複数の追加のワイヤの少なくとも1つは、対応する追加の電極パッドから略垂直に立ち上がって前記追加の半導体チップから離間した後、前記追加の半導体チップの端部に向けて斜めに降下して前記追加の半導体チップに接近し、その後再び立ち上がって前記追加の半導体チップから離間した後に対応するワイヤボンドパッドに向けて降下している、請求項1に記載の方法。
  3. 少なくとも1つの第1のボンドパッドを有する配線基板上に、少なくとも1つの第1の電極パッドを有する第1の半導体チップを実装することと、
    前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することであって、前記第1のワイヤを案内するキャピラリを、以下の手順(1)〜(5)に従って移動させること、すなわち、
    (1)前記第1のワイヤの先端部を前記第1の電極パッドにボンディングさせるように、前記キャピラリを前記第1の電極パッド上に移動させ、
    (2)前記キャピラリを前記半導体チップの表面に対して上向きに第1の位置まで移動させ、
    (3)前記キャピラリを前記第1の位置から前記第1のボンドパッドに向けて第2の位置まで移動させ、
    (4)前記キャピラリが前記半導体チップの周端部に到達する前に、前記キャピラリを前記第2の位置から再び前記半導体チップの前記表面に対して上向きに第3の位置まで移動させ、
    (5)前記キャピラリを前記第3の位置から前記第1のボンドパッドまで移動させる、
    ことによって、前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することと、を含み、
    前記第1のワイヤは、前記第1の電極パッドと前記第1のボンドパッドとの間で連続的であってステッチを有しておらず、
    前記キャピラリを前記第1のボンドパッドに向けて移動させる手順は、前記キャピラリを前記半導体チップの前記表面と略平行に移動させることを含み、
    前記キャピラリが前記半導体チップの周端部に到達する前に前記キャピラリを再び前記半導体チップの前記表面に対して上向きに移動させる手順は、前記キャピラリを前記半導体チップの前記表面に向けて少し下向きに移動させた後で実行される、方法。
  4. 前記キャピラリを前記半導体チップの表面に対して上向きに移動させる手順は、前記キャピラリを前記配線基板の前記ボンドパッドの反対側に引き上げることを含む、請求項3に記載の方法。
  5. 前記第1の半導体チップの上方に、少なくとも1つの第2の電極パッドを有する第2の半導体チップを積層することと、
    前記第2の電極パッドを第2のワイヤを介して前記配線基板の別のボンドパッドに接続することであって、前記第2のワイヤを案内するキャピラリを、以下の手順(6)〜(10)に従って移動させること、すなわち、
    (6)前記第2のワイヤの先端部を前記第2の電極パッドにボンディングさせるように、前記キャピラリを前記第2の電極パッド上に移動させ、
    (7)前記キャピラリを前記第2の半導体チップの表面に対して上向きに移動させ、
    (8)前記キャピラリを前記別のボンドパッドに向けて移動させ、
    (9)前記キャピラリが前記第2の半導体チップの周端部に到達する前に、前記キャピラリを再び前記第2の半導体チップの前記表面に対して上向きに移動させ、
    (10)前記キャピラリを前記別のボンドパッドまで移動させる、
    ことによって、前記第2の電極パッドを第2のワイヤを介して前記配線基板の別のボンドパッドに接続することと、をさらに含む、請求項3に記載の方法。
  6. 少なくとも1つの第1のボンドパッドを有する配線基板の上方に、少なくとも1つの第1の電極パッドを有する第1の半導体チップを実装することと、
    前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することであって、前記第1のワイヤを案内するキャピラリを、以下の手順(1)〜(5)に従って移動させること、すなわち、
    (1)前記第1のワイヤの先端部を前記第1の電極パッドにボンディングさせるように、前記キャピラリを前記第1の電極パッドの上方に移動させ、
    (2)前記キャピラリを前記半導体チップの表面に対して上向きに第1の位置まで移動させ、
    (3)前記キャピラリを、前記第1の位置から前記第1のボンドパッドに向けて、前記第1の位置よりも前記半導体チップの前記表面に近接した第2の位置まで移動させ、
    (4)前記キャピラリが前記半導体チップの周端部に到達する前に、前記キャピラリを、前記第2の位置から再び前記半導体チップの前記表面に対して上向きに、前記第1の位置よりも前記半導体チップの前記表面から離間した第3の位置まで移動させ、
    (5)前記キャピラリを前記第3の位置から前記第1のボンドパッドまで移動させる、
    ことによって、前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することと、を含み、
    前記第1のワイヤは、前記第1の電極パッドと前記第1のボンドパッドとの間で連続的であってステッチを有していない、方法。
  7. 前記キャピラリを前記半導体チップの表面に対して上向きに移動させる手順は、前記キャピラリを前記配線基板の前記ボンドパッドの反対側に引き上げることを含む、請求項6に記載の方法。
  8. 前記キャピラリを前記第1の位置から前記第1のボンドパッドに向けて移動させる手順は、前記キャピラリを前記半導体チップの前記表面と略平行に移動させることを含む、請求項6に記載の方法。
  9. 前記キャピラリを前記第1の位置から前記第1のボンドパッドに向けて移動させる手順は、前記キャピラリを前記半導体チップの前記表面と略平行に移動させた後で、前記キャピラリを前記半導体チップの前記表面に向けて下向きに前記第2の位置まで移動させることをさらに含む、請求項8に記載の方法。
  10. 前記第1の半導体チップの上方に、少なくとも1つの第2の電極パッドを有する第2の半導体チップを積層することと、
    前記第2の電極パッドを第2のワイヤを介して前記配線基板の第2のボンドパッドに接続することであって、前記第2のワイヤを案内するキャピラリを、以下の手順(6)〜(10)に従って移動させること、すなわち、
    (6)前記第2のワイヤの先端部を前記第2の電極パッドにボンディングさせるように、前記キャピラリを前記第2の電極パッドの上方に移動させ、
    (7)前記キャピラリを前記第2の半導体チップの表面に対して上向きに移動させ、
    (8)前記キャピラリを前記第2のボンドパッドに向けて移動させ、
    (9)前記キャピラリが前記第2の半導体チップの周端部に到達する前に、前記キャピラリを再び前記第2の半導体チップの前記表面に対して上向きに移動させ、
    (10)前記キャピラリを前記第2のボンドパッドまで移動させる、
    ことによって、前記第2の電極パッドを第2のワイヤを介して前記配線基板の第2のボンドパッドに接続することと、をさらに含み、
    前記第2のワイヤは、前記第2の電極パッドと前記第2のボンドパッドとの間で連続的であってステッチを有していない、請求項6に記載の方法。
JP2014242945A 2014-12-01 2014-12-01 半導体装置 Pending JP2015043465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014242945A JP2015043465A (ja) 2014-12-01 2014-12-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014242945A JP2015043465A (ja) 2014-12-01 2014-12-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008257367A Division JP2010087403A (ja) 2008-10-02 2008-10-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2015043465A true JP2015043465A (ja) 2015-03-05

Family

ID=52696822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242945A Pending JP2015043465A (ja) 2014-12-01 2014-12-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2015043465A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JPH1187609A (ja) * 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置
JPH11135538A (ja) * 1997-10-27 1999-05-21 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2000012596A (ja) * 1998-06-25 2000-01-14 Shinkawa Ltd ワイヤボンディング方法
JP2000012595A (ja) * 1998-06-23 2000-01-14 Shinkawa Ltd ワイヤボンディング方法
JP2002299549A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
JP2005116915A (ja) * 2003-10-10 2005-04-28 Sanyo Electric Co Ltd 半導体装置
JP2007214337A (ja) * 2006-02-09 2007-08-23 Sumitomo Metal Mining Co Ltd ワイヤボンディング方法および半導体装置
JP2010087403A (ja) * 2008-10-02 2010-04-15 Elpida Memory Inc 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JPH1187609A (ja) * 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置
JPH11135538A (ja) * 1997-10-27 1999-05-21 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
JP2000012595A (ja) * 1998-06-23 2000-01-14 Shinkawa Ltd ワイヤボンディング方法
JP2000012596A (ja) * 1998-06-25 2000-01-14 Shinkawa Ltd ワイヤボンディング方法
JP2002299549A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
JP2005116915A (ja) * 2003-10-10 2005-04-28 Sanyo Electric Co Ltd 半導体装置
JP2007214337A (ja) * 2006-02-09 2007-08-23 Sumitomo Metal Mining Co Ltd ワイヤボンディング方法および半導体装置
JP2010087403A (ja) * 2008-10-02 2010-04-15 Elpida Memory Inc 半導体装置

Similar Documents

Publication Publication Date Title
USRE49045E1 (en) Package on package devices and methods of packaging semiconductor dies
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US10020286B2 (en) Package on package devices and methods of packaging semiconductor dies
JP5529371B2 (ja) 半導体装置及びその製造方法
US8637984B2 (en) Multi-chip package with pillar connection
US9607963B2 (en) Semiconductor device and fabrication method thereof
US20120286411A1 (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
JP2008103685A (ja) 半導体装置及びその製造方法
JP2009152503A (ja) 半導体装置及びその製造方法
US9853015B1 (en) Semiconductor device with stacking chips
JP2010087403A (ja) 半導体装置
US20090014860A1 (en) Multi-chip stack structure and fabricating method thereof
US8653660B2 (en) Semiconductor device and package
JP2015043465A (ja) 半導体装置
US20140284803A1 (en) Semiconductor package and fabrication method thereof
KR101239458B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
KR20110016014A (ko) 반도체 패키지
KR102019170B1 (ko) 반도체 기판 및 그 제조 방법, 그리고 반도체 패키지
KR101096457B1 (ko) 멀티 패키지
KR20090097725A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
JP2006040983A (ja) 半導体装置の製造方法
JP2005072190A (ja) 半導体装置の製造方法および半導体装置
JP2006049637A (ja) 半導体装置およびその製造方法
KR20120054987A (ko) 적층형 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160607