JP2015043465A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015043465A JP2015043465A JP2014242945A JP2014242945A JP2015043465A JP 2015043465 A JP2015043465 A JP 2015043465A JP 2014242945 A JP2014242945 A JP 2014242945A JP 2014242945 A JP2014242945 A JP 2014242945A JP 2015043465 A JP2015043465 A JP 2015043465A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- capillary
- wire
- moving
- bond pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】本発明の方法は、複数のボンドパッド5を有する配線基板2上に、複数の電極パッド4を有する半導体チップ1を実装することと、各電極パッド4と、複数のボンドパッド5の対応する1つとを、複数のワイヤ30の対応する1つによって接続することと、を含んでいる。複数のワイヤ30の少なくとも1つは、対応する電極パッド4から略垂直に立ち上がって半導体チップ1から離間した後、半導体チップ1の端部に向けて斜めに降下して半導体チップ1に接近し、その後再び立ち上がって半導体チップ1から離間した後に対応するワイヤボンドパッド5に向けて降下しており、少なくとも1つのワイヤ30は、対応する電極パッド4と対応するワイヤボンドパッド5との間で連続的であってステッチを有していない。
【選択図】図8
Description
図1、図2を参照しながら本発明の半導体装置の実施形態の一例について説明する。図1は、本実施形態に係る半導体装置8の断面図、図2は平面図である。
図8を参照しながら本発明の半導体装置の実施形態の他例について説明する。図8は、本実施形態に係る半導体装置8の断面図である。なお、実施形態1に係る半導体装置8と同一の構成については、図8中に同一の符号を付して説明を省略する。
2 配線基板
2a 実装面
3A 第1のボンディングワイヤ
3B 第2のボンディングワイヤ
30 ボンディングワイヤ
4 電極パッド
5 ワイヤボンドパッド
6 半田ボール
7 封止樹脂
8 半導体装置
10 ボンドパッド中継基板
Claims (10)
- 複数のボンドパッドを有する配線基板上に、複数の電極パッドを有する半導体チップを実装することと、
前記各電極パッドと、前記複数のボンドパッドの対応する1つとを、複数のワイヤの対応する1つによって接続することと、を含み、
前記複数のワイヤの少なくとも1つは、対応する電極パッドから略垂直に立ち上がって前記半導体チップから離間した後、前記半導体チップの端部に向けて斜めに降下して前記半導体チップに接近し、その後再び立ち上がって前記半導体チップから離間した後に対応するワイヤボンドパッドに向けて降下しており、前記少なくとも1つのワイヤは、前記対応する電極パッドと前記対応するワイヤボンドパッドとの間で連続的であってステッチを有していない、方法。 - 前記半導体チップの上方に、追加のワイヤを介して前記配線基板の前記複数のボンドパッドにそれぞれ接続された複数の追加の電極パッドを有する追加の半導体チップを積層することをさらに含み、
前記複数の追加のワイヤの少なくとも1つは、対応する追加の電極パッドから略垂直に立ち上がって前記追加の半導体チップから離間した後、前記追加の半導体チップの端部に向けて斜めに降下して前記追加の半導体チップに接近し、その後再び立ち上がって前記追加の半導体チップから離間した後に対応するワイヤボンドパッドに向けて降下している、請求項1に記載の方法。 - 少なくとも1つの第1のボンドパッドを有する配線基板上に、少なくとも1つの第1の電極パッドを有する第1の半導体チップを実装することと、
前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することであって、前記第1のワイヤを案内するキャピラリを、以下の手順(1)〜(5)に従って移動させること、すなわち、
(1)前記第1のワイヤの先端部を前記第1の電極パッドにボンディングさせるように、前記キャピラリを前記第1の電極パッド上に移動させ、
(2)前記キャピラリを前記半導体チップの表面に対して上向きに第1の位置まで移動させ、
(3)前記キャピラリを前記第1の位置から前記第1のボンドパッドに向けて第2の位置まで移動させ、
(4)前記キャピラリが前記半導体チップの周端部に到達する前に、前記キャピラリを前記第2の位置から再び前記半導体チップの前記表面に対して上向きに第3の位置まで移動させ、
(5)前記キャピラリを前記第3の位置から前記第1のボンドパッドまで移動させる、
ことによって、前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することと、を含み、
前記第1のワイヤは、前記第1の電極パッドと前記第1のボンドパッドとの間で連続的であってステッチを有しておらず、
前記キャピラリを前記第1のボンドパッドに向けて移動させる手順は、前記キャピラリを前記半導体チップの前記表面と略平行に移動させることを含み、
前記キャピラリが前記半導体チップの周端部に到達する前に前記キャピラリを再び前記半導体チップの前記表面に対して上向きに移動させる手順は、前記キャピラリを前記半導体チップの前記表面に向けて少し下向きに移動させた後で実行される、方法。 - 前記キャピラリを前記半導体チップの表面に対して上向きに移動させる手順は、前記キャピラリを前記配線基板の前記ボンドパッドの反対側に引き上げることを含む、請求項3に記載の方法。
- 前記第1の半導体チップの上方に、少なくとも1つの第2の電極パッドを有する第2の半導体チップを積層することと、
前記第2の電極パッドを第2のワイヤを介して前記配線基板の別のボンドパッドに接続することであって、前記第2のワイヤを案内するキャピラリを、以下の手順(6)〜(10)に従って移動させること、すなわち、
(6)前記第2のワイヤの先端部を前記第2の電極パッドにボンディングさせるように、前記キャピラリを前記第2の電極パッド上に移動させ、
(7)前記キャピラリを前記第2の半導体チップの表面に対して上向きに移動させ、
(8)前記キャピラリを前記別のボンドパッドに向けて移動させ、
(9)前記キャピラリが前記第2の半導体チップの周端部に到達する前に、前記キャピラリを再び前記第2の半導体チップの前記表面に対して上向きに移動させ、
(10)前記キャピラリを前記別のボンドパッドまで移動させる、
ことによって、前記第2の電極パッドを第2のワイヤを介して前記配線基板の別のボンドパッドに接続することと、をさらに含む、請求項3に記載の方法。 - 少なくとも1つの第1のボンドパッドを有する配線基板の上方に、少なくとも1つの第1の電極パッドを有する第1の半導体チップを実装することと、
前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することであって、前記第1のワイヤを案内するキャピラリを、以下の手順(1)〜(5)に従って移動させること、すなわち、
(1)前記第1のワイヤの先端部を前記第1の電極パッドにボンディングさせるように、前記キャピラリを前記第1の電極パッドの上方に移動させ、
(2)前記キャピラリを前記半導体チップの表面に対して上向きに第1の位置まで移動させ、
(3)前記キャピラリを、前記第1の位置から前記第1のボンドパッドに向けて、前記第1の位置よりも前記半導体チップの前記表面に近接した第2の位置まで移動させ、
(4)前記キャピラリが前記半導体チップの周端部に到達する前に、前記キャピラリを、前記第2の位置から再び前記半導体チップの前記表面に対して上向きに、前記第1の位置よりも前記半導体チップの前記表面から離間した第3の位置まで移動させ、
(5)前記キャピラリを前記第3の位置から前記第1のボンドパッドまで移動させる、
ことによって、前記第1の電極パッドを第1のワイヤを介して前記第1のボンドパッドに接続することと、を含み、
前記第1のワイヤは、前記第1の電極パッドと前記第1のボンドパッドとの間で連続的であってステッチを有していない、方法。 - 前記キャピラリを前記半導体チップの表面に対して上向きに移動させる手順は、前記キャピラリを前記配線基板の前記ボンドパッドの反対側に引き上げることを含む、請求項6に記載の方法。
- 前記キャピラリを前記第1の位置から前記第1のボンドパッドに向けて移動させる手順は、前記キャピラリを前記半導体チップの前記表面と略平行に移動させることを含む、請求項6に記載の方法。
- 前記キャピラリを前記第1の位置から前記第1のボンドパッドに向けて移動させる手順は、前記キャピラリを前記半導体チップの前記表面と略平行に移動させた後で、前記キャピラリを前記半導体チップの前記表面に向けて下向きに前記第2の位置まで移動させることをさらに含む、請求項8に記載の方法。
- 前記第1の半導体チップの上方に、少なくとも1つの第2の電極パッドを有する第2の半導体チップを積層することと、
前記第2の電極パッドを第2のワイヤを介して前記配線基板の第2のボンドパッドに接続することであって、前記第2のワイヤを案内するキャピラリを、以下の手順(6)〜(10)に従って移動させること、すなわち、
(6)前記第2のワイヤの先端部を前記第2の電極パッドにボンディングさせるように、前記キャピラリを前記第2の電極パッドの上方に移動させ、
(7)前記キャピラリを前記第2の半導体チップの表面に対して上向きに移動させ、
(8)前記キャピラリを前記第2のボンドパッドに向けて移動させ、
(9)前記キャピラリが前記第2の半導体チップの周端部に到達する前に、前記キャピラリを再び前記第2の半導体チップの前記表面に対して上向きに移動させ、
(10)前記キャピラリを前記第2のボンドパッドまで移動させる、
ことによって、前記第2の電極パッドを第2のワイヤを介して前記配線基板の第2のボンドパッドに接続することと、をさらに含み、
前記第2のワイヤは、前記第2の電極パッドと前記第2のボンドパッドとの間で連続的であってステッチを有していない、請求項6に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242945A JP2015043465A (ja) | 2014-12-01 | 2014-12-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242945A JP2015043465A (ja) | 2014-12-01 | 2014-12-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257367A Division JP2010087403A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015043465A true JP2015043465A (ja) | 2015-03-05 |
Family
ID=52696822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014242945A Pending JP2015043465A (ja) | 2014-12-01 | 2014-12-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015043465A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167809A (ja) * | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 半導体装置 |
JPH1187609A (ja) * | 1997-09-08 | 1999-03-30 | Sanyo Electric Co Ltd | 半導体装置 |
JPH11135538A (ja) * | 1997-10-27 | 1999-05-21 | Shinkawa Ltd | 半導体装置及びワイヤボンディング方法 |
JP2000012596A (ja) * | 1998-06-25 | 2000-01-14 | Shinkawa Ltd | ワイヤボンディング方法 |
JP2000012595A (ja) * | 1998-06-23 | 2000-01-14 | Shinkawa Ltd | ワイヤボンディング方法 |
JP2002299549A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 積層型半導体装置およびその製造方法 |
JP2005116915A (ja) * | 2003-10-10 | 2005-04-28 | Sanyo Electric Co Ltd | 半導体装置 |
JP2007214337A (ja) * | 2006-02-09 | 2007-08-23 | Sumitomo Metal Mining Co Ltd | ワイヤボンディング方法および半導体装置 |
JP2010087403A (ja) * | 2008-10-02 | 2010-04-15 | Elpida Memory Inc | 半導体装置 |
-
2014
- 2014-12-01 JP JP2014242945A patent/JP2015043465A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167809A (ja) * | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 半導体装置 |
JPH1187609A (ja) * | 1997-09-08 | 1999-03-30 | Sanyo Electric Co Ltd | 半導体装置 |
JPH11135538A (ja) * | 1997-10-27 | 1999-05-21 | Shinkawa Ltd | 半導体装置及びワイヤボンディング方法 |
JP2000012595A (ja) * | 1998-06-23 | 2000-01-14 | Shinkawa Ltd | ワイヤボンディング方法 |
JP2000012596A (ja) * | 1998-06-25 | 2000-01-14 | Shinkawa Ltd | ワイヤボンディング方法 |
JP2002299549A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 積層型半導体装置およびその製造方法 |
JP2005116915A (ja) * | 2003-10-10 | 2005-04-28 | Sanyo Electric Co Ltd | 半導体装置 |
JP2007214337A (ja) * | 2006-02-09 | 2007-08-23 | Sumitomo Metal Mining Co Ltd | ワイヤボンディング方法および半導体装置 |
JP2010087403A (ja) * | 2008-10-02 | 2010-04-15 | Elpida Memory Inc | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49045E1 (en) | Package on package devices and methods of packaging semiconductor dies | |
US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
US10020286B2 (en) | Package on package devices and methods of packaging semiconductor dies | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
US8637984B2 (en) | Multi-chip package with pillar connection | |
US9607963B2 (en) | Semiconductor device and fabrication method thereof | |
US20120286411A1 (en) | Semiconductor device and manufacturing method thereof, and semiconductor module using the same | |
KR20130117109A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2008103685A (ja) | 半導体装置及びその製造方法 | |
JP2009152503A (ja) | 半導体装置及びその製造方法 | |
US9853015B1 (en) | Semiconductor device with stacking chips | |
JP2010087403A (ja) | 半導体装置 | |
US20090014860A1 (en) | Multi-chip stack structure and fabricating method thereof | |
US8653660B2 (en) | Semiconductor device and package | |
JP2015043465A (ja) | 半導体装置 | |
US20140284803A1 (en) | Semiconductor package and fabrication method thereof | |
KR101239458B1 (ko) | 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법 | |
KR20110016014A (ko) | 반도체 패키지 | |
KR102019170B1 (ko) | 반도체 기판 및 그 제조 방법, 그리고 반도체 패키지 | |
KR101096457B1 (ko) | 멀티 패키지 | |
KR20090097725A (ko) | 반도체 패키지용 기판 및 이를 이용한 반도체 패키지 | |
JP2006040983A (ja) | 半導体装置の製造方法 | |
JP2005072190A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006049637A (ja) | 半導体装置およびその製造方法 | |
KR20120054987A (ko) | 적층형 반도체 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160607 |