JP2001217383A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001217383A
JP2001217383A JP2000022802A JP2000022802A JP2001217383A JP 2001217383 A JP2001217383 A JP 2001217383A JP 2000022802 A JP2000022802 A JP 2000022802A JP 2000022802 A JP2000022802 A JP 2000022802A JP 2001217383 A JP2001217383 A JP 2001217383A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000022802A
Other languages
English (en)
Other versions
JP3768761B2 (ja
Inventor
Masachika Masuda
正親 増田
Toshihiko Usami
俊彦 宇佐見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000022802A priority Critical patent/JP3768761B2/ja
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to TW089122252A priority patent/TW495953B/zh
Priority to KR1020000066952A priority patent/KR100683027B1/ko
Priority to US09/769,359 priority patent/US6538331B2/en
Publication of JP2001217383A publication Critical patent/JP2001217383A/ja
Priority to US10/194,224 priority patent/US6686663B2/en
Priority to US10/743,882 priority patent/US7061105B2/en
Priority to US11/392,689 priority patent/US7348668B2/en
Application granted granted Critical
Publication of JP3768761B2 publication Critical patent/JP3768761B2/ja
Priority to US12/033,170 priority patent/US7633146B2/en
Priority to US12/574,184 priority patent/US7879647B2/en
Priority to US12/982,032 priority patent/US8067251B2/en
Priority to US13/243,583 priority patent/US8159062B2/en
Priority to US13/413,914 priority patent/US8502395B2/en
Priority to US13/950,683 priority patent/US8853864B2/en
Priority to US14/488,460 priority patent/US9159706B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 複数枚の半導体チップを積層して樹脂封止し
た半導体装置の小型化、薄型化を推進する。 【解決手段】 ベース基板２上に実装された２枚のメモ
リチップ１Ａ、１Ａは、同一の外形寸法を有し、同一記
憶容量のフラッシュメモリが形成されている。これらの
メモリチップ１Ａ、１Ａは、一方の上部に他方を重ね合
わせた状態でベース基板２上に実装され、かつ互いに同
一方向を向いた状態で重ね合わされており、一方のメモ
リチップ１ＡのボンディングパッドＢＰと他方のメモリ
チップ１ＡのボンディングパッドＢＰとが近接して配置
されている。また、上層のメモリチップ１Ａは、その一
部が下層のメモリチップ１ＡのボンディングパッドＢＰ
と重なることがないよう、下層のメモリチップ１Ａの一
辺に平行な方向（Ｘ方向）およびこれと直交する方向
（Ｙ方向）にずれた状態で積層されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、複数枚の半導体チップを積
層して単一のパッケージに樹脂封止した半導体装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】フラッシュメモリやＤＲＡＭ(Dynamic R
andom Access Memory)などのメモリＬＳＩを大容量化す
る対策の一つとして、これらのメモリＬＳＩが形成され
た半導体チップを積層して単一のパッケージに封止した
メモリ・モジュール構造が種々提案されている。
【０００３】例えば特開平４−３０２１６４号公報は、
一つのパッケージ内に同一機能、同一サイズの複数の半
導体チップを絶縁層を介して階段状に積層し、それぞれ
の半導体チップの階段状部分に露出したボンディングパ
ッドとパッケージのインナーリードとをワイヤを介して
電気的に接続したパッケージ構造を開示している。
【０００４】また、特開平１１−２０４７２０号公報
は、絶縁性基板上に熱圧着シートを介して第１の半導体
チップを搭載し、この第１の半導体チップ上に熱圧着シ
ートを介して、外形寸法が第１の半導体チップよりも小
さい第２の半導体チップを搭載し、第１および第２の半
導体チップのボンディングパッドと絶縁性基板上の配線
層とをワイヤを介して電気的に接続し、第１および第２
の半導体チップとワイヤとを樹脂により封止したパッケ
ージ構造を開示している。
【０００５】
【発明が解決しようとする課題】サイズおよびボンディ
ングパッド配置が同一の半導体チップを２枚以上積層し
て基板上に実装し、それぞれの半導体チップのボンディ
ングパッドと基板の電極とをワイヤで接続した場合、こ
れらの半導体チップの電気的に共通なボンディングパッ
ドと電極とを接続する複数本のワイヤ同士が上方から見
たときにほとんど重なり合って見えるため、ワイヤボン
ディング工程完了後に行われる外観検査工程において、
上下のワイヤ同士のショートの有無などを判定すること
が困難になる。
【０００６】また、電気的に共通なボンディングパッド
と電極とを接続する上記複数本のワイヤのうち、下層の
半導体チップのボンディングパッドに接続されるワイヤ
は、、上層の半導体チップのボンディングパッドに接続
されるワイヤのほぼ真下に位置するようになるため、上
層の半導体チップのボンディングパッドに接続されるワ
イヤのループ高さを低くすると、その真下のワイヤとの
距離が接近し、両者がショートし易くなる。これを防止
するために、上層の半導体チップのボンディングパッド
に接続されるワイヤのループ高さを高くすると、半導体
チップとワイヤとを封止する樹脂が厚くなるために、パ
ッケージを薄型化することが困難となる。
【０００７】本発明の目的は、複数枚の半導体チップを
積層して樹脂封止した半導体装置において、ワイヤボン
ディング工程の後に行う外観検査の信頼性を向上させる
技術を提供することにある。
【０００８】本発明の他の目的は、複数枚の半導体チッ
プを積層して樹脂封止した半導体装置の小型化、薄型化
を推進する技術を提供することにある。
【０００９】本発明の他の目的は、複数枚の半導体チッ
プを積層して樹脂封止した半導体装置の製造コストを低
減する技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１２】本発明の半導体装置は、主面の一辺に沿っ
て複数のボンディングパッドが形成された第１の半導体
チップが基板上に実装され、主面の一辺に沿って複数の
ボンディングパッドが形成された第２の半導体チップが
前記第１の半導体チップの主面上に積層され、前記第１
および第２の半導体チップの前記ボンディングパッドと
前記基板上の電極とがワイヤを介して電気的に接続さ
れ、前記第１および第２の半導体チップと前記ワイヤと
が樹脂により封止され、前記第２の半導体チップは、前
記第１の半導体チップの一辺に平行な方向およびこれと
直交する方向にずれた状態で前記第１の半導体チップの
主面上に積層されている。
【００１３】本発明の半導体装置は、主面の一辺に沿っ
て複数のボンディングパッドが形成された前記第１の半
導体チップが基板上に実装され、主面の一辺に沿って複
数のボンディングパッドが形成された第２の半導体チッ
プは、前記第１の半導体チップの主面上であって、前記
第２の半導体チップの一辺が前記第１の半導体チップの
一辺に対向し、かつ前記第１の半導体チップの前記ボン
ディングパッドが露出するように、前記第１の半導体チ
ップの一辺に平行な方向およびこれと直交する方向にず
れた状態で積層され、主面の一辺に沿って複数のボンデ
ィングパッドが形成された第３の半導体チップは、前記
第２の半導体チップの主面上であって、前記第３の半導
体チップの一辺が前記第１の半導体チップの一辺と同一
方向に沿い、かつ前記第１の半導体チップと互いに同一
方向を向いた状態で重ね合わされるように積層され、前
記第１、第２および第３の半導体チップの前記ボンディ
ングパッドと前記基板上の電極とはそれぞれ、ワイヤを
介して電気的に接続され、前記第１、第２および第３の
半導体チップと前記ワイヤとが樹脂により封止されてい
る。
【００１４】本発明の半導体装置の製造方法は、以下の
工程を有している。 （ａ）主面の一辺に沿って複数のボンディングパッドが
形成された第１の半導体チップを基板上に実装する工
程、（ｂ）主面の一辺に沿って複数のボンディングパッ
ドが形成された第２の半導体チップを、前記第１の半導
体チップの一辺に平行な方向およびこれと直交する方向
にずらした状態でその主面上に積層する工程、（ｃ）前
記第１および第２の半導体チップに形成された前記複数
のボンディングパッドと、前記基板上に形成された電極
とをワイヤを介して電気的に接続する工程、（ｄ）前記
第１および第２の半導体チップと前記ワイヤとを樹脂に
より封止する工程。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
【００１６】（実施の形態１）図１は、本実施形態の半
導体装置の外観を示す平面図、図２は、この半導体装置
の長手方向（Ａ−Ａ線）に沿った断面図、図３は、この
半導体装置のベース基板を示す平面図である。
【００１７】本実施形態の半導体装置は、主面に半導体
素子として例えばフラッシュメモリが形成された２枚の
半導体チップ（以下、チップまたはメモリチップとい
う）１Ａ、１Ａと、このフラッシュメモリを制御する回
路が形成された１枚の半導体チップ（以下、チップまた
はコントロールチップという）１Ｂとをベース基板２上
に実装し、これら３枚のチップ１Ａ、１Ａ、１Ｂを樹脂
３で封止すると共に、ベース基板２の上面を樹脂製のキ
ャップ４で被覆したメモリカードＭＣである。このメモ
リカードＭＣは、例えばディジタル・カメラなどの携帯
電子機器に内蔵され、画像などのデータを保存するメモ
リとして使用される。メモリカードＭＣの外形寸法は、
一例として長辺が３２ｍｍ、短辺が２４ｍｍ、厚さが
１．２ｍｍである。
【００１８】上記メモリカードＭＣのベース基板２上に
実装された２枚のメモリチップ１Ａ、１Ａは、同一の外
形寸法を有し、同一記憶容量のフラッシュメモリが形成
されている。これらのメモリチップ１Ａ、１Ａは、一方
の上部に他方を重ね合わせた状態でベース基板２上に実
装されている。下層のメモリチップ１Ａは、ベース基板
２の上面に接着剤などで接合されており、上層のメモリ
チップ１Ａは、下層のメモリチップ１Ａの上面に接着剤
などで接合されている。一方、コントロールチップ１Ｂ
は、メモリチップ１Ａ、１Ａの近傍のベース基板２上に
実装されており、同じく接着剤などによってベース基板
２の上面に接合されている。これら３枚のチップ１Ａ、
１Ａ、１Ｂは、いずれもその主面（素子形成面）を上に
向けた状態でベース基板２上に実装されている。
【００１９】フラッシュメモリが形成された２枚のメモ
リチップ１Ａ、１Ａのそれぞれの主面には、その一辺に
沿って複数のボンディングパッドＢＰが一列に形成され
ている。すなわち、メモリチップ１Ａは、素子形成面の
周辺部にボンディングパッドＢＰを形成し、かつこれら
のボンディングパッドＢＰをその一辺に沿って一列に配
置する片辺パッド方式を採用している。一方、コントロ
ールチップ１Ｂの主面には、例えば対向する２つの長辺
に沿って複数のボンディングパッドＢＰが一列ずつ形成
されている。
【００２０】２枚のメモリチップ１Ａ、１Ａは、互いに
同一方向を向いた状態で重ね合わされており、一方のメ
モリチップ１ＡのボンディングパッドＢＰと他方のメモ
リチップ１ＡのボンディングパッドＢＰとが近接して配
置されている。また、上層のメモリチップ１Ａは、その
一部が下層のメモリチップ１ＡのボンディングパッドＢ
Ｐと重なることがないよう、下層のメモリチップ１Ａの
一辺に平行な方向（Ｘ方向）およびこれと直交する方向
（Ｙ方向）にずれた状態で積層されている。
【００２１】上記チップ１Ａ、１Ａ、１Ｂの近傍のベー
ス基板２上には複数の電極５が形成されており、それぞ
れのチップ１Ａ、１Ａ、１ＢのボンディングパッドＢＰ
と対応する電極５とがＡｕ（金）のワイヤ６を介して電
気的に接続されている。チップ１Ａ、１Ａ、１Ｂのボン
ディングパッドＢＰは、上記電極５および電極５に電気
的に接続されたベース基板２の配線（図示せず）を介し
て、ベース基板２の一主面の一端に形成された接続端子
７Ｂおよび他端に形成されたテストパッド８に電気的に
接続されている。接続端子７Ｂは、このメモリカードＭ
Ｃを携帯電子機器に装着する際の接続端子として使用さ
れ、ベース基板２の下面の外部接続端子７Ａにスルーホ
ール１１を介して電気的に接続されている。また、テス
トパッド８は、このメモリカードＭＣの組立て工程など
において、電気特性を測定するために使用される。
【００２２】図４（ａ）は、上記２枚のメモリチップ１
Ａ、１ＡのボンディングパッドＢＰとベース基板２の対
応する電極５とをワイヤ６で接続した状態を簡略化して
示す平面図、同図（ｂ）は同じく断面図である。
【００２３】前述したように、２段に積層されたメモリ
チップ１Ａ、１Ａのうち、上層のメモリチップ１Ａは、
下層のメモリチップ１Ａの一辺に平行なＸ方向およびこ
れと直交するＹ方向にずれた状態で積層される。そのた
め、２枚のメモリチップ１Ａ、１Ａの電気的に共通なボ
ンディングパッドＢＰ（例えば上層のメモリチップ１Ａ
のボンディングパッドＢＰａおよび下層のメモリチップ
１ＡのボンディングパッドＢＰｂ）とそれらに対応する
電極５とを２本のワイヤ６（例えばワイヤ６ａおよびワ
イヤ６ｂ）で接続した場合、一方のボンディングパッド
ＢＰａに接続されるワイヤ６ａと他方のボンディングパ
ッドＢＰｂに接続されるワイヤ６ｂとは、上方から見た
ときに重なり合うことがない。従って、この場合は、ワ
イヤボンディング工程完了後に行われる外観検査工程に
おいて、ベース基板２の上方からカメラなどを使って上
下のワイヤ６同士のショートの有無など、ワイヤ６の接
続状態を容易に判定することが可能となる。
【００２４】これに対し、図５に示すように、上層のメ
モリチップ１Ａを一方向（例えばＸ方向）にのみずらし
て重ね合わせた場合は、一方のボンディングパッドＢＰ
ａに接続されるワイヤ６ａと他方のボンディングパッド
ＢＰｂに接続されるワイヤ６ｂとが上方から見たときに
ほとんど重なり合って見えるため、上下のワイヤ６同士
のショートの有無などを判定することが困難になる。
【００２５】また、上記図５に示すような積層方式にお
いては、下層のメモリチップ１Ａのボンディングパッド
ＢＰｂに接続されるワイヤ６ｂが、上層のメモリチップ
１ＡのボンディングパッドＢＰａに接続されるワイヤ６
ａのほぼ真下に位置するため、ワイヤ６ａのループ高さ
を低くするとその真下のワイヤ６ｂとの距離が接近し、
両者がショートし易くなる。
【００２６】これに対し、図４に示す本実施形態のチッ
プ積層方式においては、同一の電極５に接続されるワイ
ヤ６ａとワイヤ６ｂとが水平方向にずれているため、ワ
イヤ６ａのループ高さを低くしてもその下方のワイヤ６
ｂとショートする虞れは少ない。すなわち、本実施形態
のチップ積層方式を採用することにより、上層のメモリ
チップ１ＡのボンディングパッドＢＰに接続されるワイ
ヤ６のループ高さを低くすることができるので、その
分、チップ１Ａ、１Ａ、１Ｂおよびワイヤ６を封止する
樹脂３の厚さを薄くすることができ、メモリカードＭＣ
の薄型化、軽量化を図ることができる。
【００２７】上記のように構成された本実施形態のメモ
リカードＭＣを組み立てるには、まずベース基板２上に
接着剤などを使って第１のメモリチップ１Ａを実装し、
続いてその上面に接着剤などを使って第２のメモリチッ
プ１Ａを積層する。このとき、第２のメモリチップ１Ａ
は、第１のメモリチップ１Ａに対してＸ方向およびＹ方
向にずらして積層する。また、この作業と前後してベー
ス基板２上の他の領域に、接着剤などを使ってコントロ
ールチップ１Ｂを実装する。
【００２８】次に、チップ１Ａ、１Ａ、１Ｂが実装され
た上記ベース基板２をワイヤボンディング装置のヒート
ステージに搭載し、ベース基板２の裏面を真空吸着など
によってヒートステージに固定した後、チップ１Ａ、１
Ａ、１ＢのボンディングパッドＢＰと対応する電極５と
を順次ワイヤ６で電気的に接続する。ワイヤ６による接
続方法としては、例えば熱圧着と超音波振動とを併用し
たワイヤボンディング方法を使用する。また、上層のメ
モリチップ１ＡのボンディングパッドＢＰと電極５とを
ワイヤ６で接続する際には、まず電極５の表面にワイヤ
５の一端を接続（ファースト・ボンディング）し、次に
ボンディングパッドＢＰの表面にワイヤ５の他端を接続
（セカンド・ボンディング）するリバース・ボンディン
グ方式を採用することにより、上層のメモリチップ１Ａ
のボンディングパッドＢＰに接続されるワイヤ６のルー
プ高さをより低くすることができる。
【００２９】次に、外観検査によってワイヤ６の接続状
態の良否を判定した後、チップ１Ａ、１Ａ、１Ｂおよび
ワイヤ６を樹脂３により封止する。封止方法は、ポッテ
ィング樹脂による封止またはモールド樹脂による封止の
いずれでもよい。次に、ベース基板２の一端に形成され
たテストパッド８にプローブを当てて電気特性検査を行
った後、ベース基板２の上面を樹脂製のキャップ４で被
覆することにより、前記図１〜図３に示す本実施形態の
メモリカードＭＣが完成する。
【００３０】なお、メモリカードの部品点数を低減して
製造コストを下げる対策として、ベース基板２の上面を
キャップ４で被覆する手段に代え、例えば図６に示すよ
うに、ベース基板２の上面全体を樹脂３で封止してもよ
い。樹脂封止は個々での封止や多連基板の封止（モール
ド）一括による個片化ダイシングにての樹脂封止製作も
可能である。
【００３１】上記メモリカードＭＣは、ベース基板２上
にコントロールチップ１Ｂを実装しているが、メモリチ
ップ１Ａに比べて外形寸法が小さいコントロールチップ
１Ｂは、図７および図８に示すように、上層のメモリチ
ップ１Ａの上面に積層することもできる。
【００３２】このようなチップ積層方式を採用した場合
は、ベース基板２上におけるコントロールチップ１Ｂの
実装領域が不要となる分、ベース基板２の外形寸法を小
さくすることができるので、メモリカードＭＣの小型、
軽量化を図ることができる。
【００３３】また、このようなチップ積層方式を採用し
た場合は、チップ１Ａ、１Ａ、１Ｂが３段に積層される
ため、チップ１Ａ、１Ａ、１Ｂおよびワイヤ６を封止す
る樹脂３が厚くなり、メモリカードＭＣの薄型化が阻害
される。その対策として、チップ１Ａ、１Ａ、１Ｂの裏
面を研磨してそれらの厚さを薄くすることにより、樹脂
３の膜厚の増加を抑えることができる。
【００３４】本実施形態のチップ積層方式は、ＢＧＡ(B
all Grid Array)型のパッケージに適用することもでき
る。例えば図９および図１０に示すＢＧＡは、２段に積
層したメモリチップ１Ａ、１Ａとコントロールチップ１
Ｂとが実装されたベース基板２の上面全体を樹脂３によ
り封止し、ベース基板２の下面に半田などからなるバン
プ電極１０を接続したものである。また、図１１および
図１２に示すＢＧＡは、２段に積層したメモリチップ１
Ａ、１Ａの上にさらにコントロールチップ１Ｂを積層し
たものである。
【００３５】なお、本実施形態のチップ積層方式をＢＧ
Ａに適用する場合は、下層のメモリチップ１Ａとベース
基板２との間にベース基板２を構成する樹脂材料よりも
弾性が高いエラストマーまたは多孔質樹脂などからなる
シート材を介在させることにより、ＢＧＡを基板に実装
したときにバンプ電極１０に加わる熱ストレスを低減す
ることができる。
【００３６】（実施の形態２）図１３は、本実施形態の
半導体装置の断面図、図１４は、この半導体装置のベー
ス基板を示す平面図である。
【００３７】本実施形態の半導体装置は、フラッシュメ
モリが形成された４枚のメモリチップ１Ａ1〜１Ａ4と１
枚のコントロールチップ１Ｂとをベース基板２上に実装
し、これらのチップ１Ａ1〜１Ａ4、１Ｂを樹脂３で封止
すると共に、ベース基板２の上面を樹脂製のキャップ４
で被覆したメモリカードＭＣである。
【００３８】４枚のメモリチップ１Ａ1〜１Ａ4は、同一
の外形寸法を有し、同一記憶容量のフラッシュメモリが
形成されている。また、これらのメモリチップ１Ａ1〜
１Ａ4は、素子形成面の周辺部にボンディングパッドＢ
Ｐを形成し、かつこれらのボンディングパッドＢＰをそ
の一辺に沿って一列に配置する片辺パッド方式を採用し
ている。
【００３９】本実施形態では、上記４枚のメモリチップ
１Ａ1〜１Ａ4が４段に重ね合わされた状態でベース基板
２上に実装されている。この場合、最下層のメモリチッ
プ１Ａ1および下から３番目のメモリチップ１Ａ3に対し
て下から２番目および４番目のメモリチップ１Ａ2、１
Ａ4はボンディングパッドＢＰが配置された一辺に平行
なＸ方向およびこれと直交するＹ方向にずれた状態で積
層される。メモリチップ１Ａ1〜１Ａ4は、互いに同一方
向を向いた状態で重ね合わされ、メモリチップ１Ａ1と
１Ａ3、メモリチップ１Ａ2と１Ａ4はそれぞれ、上から
見て互いにずれることなく重ね合わされている。また、
下から２番目のメモリチップ１Ａ2および最上層のメモ
リチップ１Ａ4は、最下層のメモリチップ１Ａ1および下
から３番目のメモリチップ１Ａ3とは、ボンディングパ
ッドＢＰの位置が左右逆向きになるように重ね合わされ
る。
【００４０】上記した本実施形態のチップ積層方式にお
いては、最下層のメモリチップ１Ａ 1および下から３番
目のメモリチップ１Ａ3、下から２番目のメモリチップ
１Ａ2および最上層のメモリチップ１Ａ4は、それぞれの
電気的に共通なボンディングパッドＢＰに接続される２
本のワイヤ６、６が水平方向にずれないが、間にメモリ
チップが存在するため、ワイヤループを気にすることな
くワイヤボンディングできる。
【００４１】従って、同じ側にボンディングされる上下
のワイヤ６同士のショートの問題は少ないため、ワイヤ
ボンディング工程完了後に行われる外観検査工程におい
て、カメラなどを使ってワイヤ６の接続状態を容易に判
定することができる。
【００４２】図１５および図１６に示すように、本実施
形態のチップ積層方式は、前記実施の形態１のチップ積
層方式と同様、ＢＧＡなどの樹脂封止型パッケージに適
用することもできる。また、前記実施形態１と同様に最
上層のメモリチップ１Ａ4の上面に、それよりも外形寸
法の小さいコントロールチップ１Ｂなどを積層してよい
ことは勿論である。
【００４３】また、図１７に示すように、２枚のメモリ
チップ１Ａ、１Ａおよびコントロールチップ１Ｂのそれ
ぞれに共通するボンディングパッドＢＰ（信号ピン）を
ベース基板２上の同じ電極５に接続してもよい。同図は
メモリカードＭＣに適用した例であるが、ＢＧＡ型のパ
ッケージに適用できることは勿論である。
【００４４】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００４５】前記実施の形態では、フラッシュメモリが
形成されたチップを積層する場合について説明したが、
これに限定されるものではなく、例えば外形寸法が異な
る複数枚のチップや異種のメモリが形成された複数枚の
チップを積層する場合などにも適用することができる。
【００４６】また、前記実施の形態では、２枚または４
枚のメモリチップを積層する場合について説明したが、
これに限定されるものではなく、３枚または５枚以上の
チップを積層する場合にも適用することができる。
【００４７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４８】本発明によれば、複数枚の半導体チップを
積層して樹脂封止した半導体装置において、下層の半導
体チップのボンディングパッドに接続されたワイヤと上
層の半導体チップのボンディングパッドに接続されたワ
イヤとがショートする不良を低減することができる。
【００４９】本発明によれば、複数枚の半導体チップを
積層して樹脂封止した半導体装置において、ワイヤボン
ディング工程の後に行う外観検査の信頼性を向上させる
ことができる。
【００５０】本発明によれば、複数枚の半導体チップを
積層して樹脂封止した半導体装置の小型化、薄型化を推
進することができる。
【００５１】本発明によれば、複数枚の半導体チップの
積層化が容易になるので、小型、薄型で大容量のメモリ
パッケージを実現することができる。
【００５２】本発明によれば、複数枚の半導体チップを
積層して樹脂封止した半導体装置において、半導体チッ
プと基板との電気的な接続をワイヤボンディング方式に
よって行うので、半導体装置の製造コストを低減するこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の外観を
示す平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１に示す半導体装置のベース基板を示す平面
図である。
【図４】（ａ）は、本発明のチップ積層方式によって２
枚のメモリチップのボンディングパッドとベース基板の
対応する電極とをワイヤで接続した状態を簡略化して示
す平面図、（ｂ）は同じく断面図である。
【図５】（ａ）は、他の方式によって２枚のメモリチッ
プのボンディングパッドとベース基板の対応する電極と
をワイヤで接続した状態を簡略化して示す平面図、
（ｂ）は同じく断面図である。
【図６】本発明の他の実施の形態である半導体装置を示
す断面図である。
【図７】本発明の他の実施の形態である半導体装置を示
す断面図である。
【図８】図７に示す半導体装置のベース基板を示す平面
図である。
【図９】本発明の他の実施の形態である半導体装置を示
す断面図である。
【図１０】図９に示す半導体装置のベース基板を示す平
面図である。
【図１１】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図１２】図１１に示す半導体装置のベース基板を示す
平面図である。
【図１３】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図１４】図１４に示す半導体装置のベース基板を示す
平面図である。
【図１５】本発明の他の実施の形態である半導体装置を
示す断面図である。
【図１６】図１５に示す半導体装置のベース基板を示す
平面図である。
【図１７】本発明の他の実施の形態である半導体装置の
ベース基板を示す平面図である。
【符号の説明】
１Ａ 半導体チップ（メモリチップ） １Ｂ 半導体チップ（コントロールチップ） ２ ベース基板 ３ 樹脂 ４ キャップ ５ 電極 ６、６ａ、６ｂ ワイヤ ７ 外部接続端子 ８ テストパッド １０ バンプ電極 １１ スルーホール ＢＰ、ＢＰａ、ＢＰｂ ボンディングパッド ＭＣ メモリカード

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 主面の一辺に沿って複数のボンディング
    パッドが形成された第１の半導体チップが基板上に実装
    され、主面の一辺に沿って複数のボンディングパッドが
    形成された第２の半導体チップが前記第１の半導体チッ
    プの主面上に積層され、前記第１および第２の半導体チ
    ップの前記ボンディングパッドと前記基板上の電極とが
    ワイヤを介して電気的に接続され、前記第１および第２
    の半導体チップと前記ワイヤとが樹脂により封止された
    半導体装置であって、前記第２の半導体チップは、前記
    第１の半導体チップの一辺に平行な方向およびこれと直
    交する方向にずれた状態で前記第１の半導体チップの主
    面上に積層されていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記第１および第２の半導体チップは、互いに同一機能の
    回路が形成された同一寸法の半導体チップであることを
    特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、前
    記第１および第２の半導体チップの主面には、フラッシ
    ュメモリが形成されていることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１記載の半導体装置において、前
    記第１および第２の半導体チップは、互いに同一方向を
    向いた状態で重ね合わされ、一方の半導体チップの主面
    に形成された前記複数のボンディングパッドと、もう一
    方の半導体チップの主面に形成された前記複数のボンデ
    ィングパッドとが互いに近接して配置されていることを
    特徴とする半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、前
    記第２の半導体チップの主面上に、前記第２の半導体チ
    ップよりも外形寸法が小さい第３の半導体チップが積層
    されていることを特徴とする半導体装置。
  6. 【請求項６】 請求項１記載の半導体装置において、前
    記第３の半導体チップは、前記第１の半導体チップの前
    記ボンディングパッドが形成された一辺に対向する他辺
    と、前記第２の半導体チップの前記ボンディングパッド
    が形成された一辺とに囲まれた領域に配置されているこ
    とを特徴とする半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置において、前
    記基板上に第３の半導体チップが実装されていることを
    特徴とする半導体装置。
  8. 【請求項８】 請求項１記載の半導体装置において、主
    面の一辺に沿って複数のボンディングパッドが形成され
    た前記第１の半導体チップが基板上に実装され、 主面の一辺に沿って複数のボンディングパッドが形成さ
    れた第２の半導体チップは、前記第１の半導体チップの
    主面上であって、前記第２の半導体チップの一辺が前記
    第１の半導体チップの一辺に対向し、かつ前記第１の半
    導体チップの前記ボンディングパッドが露出するよう
    に、前記第１の半導体チップの一辺に平行な方向および
    これと直交する方向にずれた状態で積層され、 主面の一辺に沿って複数のボンディングパッドが形成さ
    れた第３の半導体チップは、前記第２の半導体チップの
    主面上であって、前記第３の半導体チップの一辺が前記
    第１の半導体チップの一辺と同一方向に沿い、かつ前記
    第１の半導体チップと互いに同一方向を向いた状態で重
    ね合わされるように積層され、 前記第１、第２および第３の半導体チップの前記ボンデ
    ィングパッドと前記基板上の電極とはそれぞれ、ワイヤ
    を介して電気的に接続され、 前記第１、第２および第３の半導体チップと前記ワイヤ
    とが樹脂により封止されていることを特徴とする半導体
    装置。
  9. 【請求項９】 請求項８記載の半導体装置において、主
    面の一辺に沿って複数のボンディングパッドが形成され
    た第４の半導体チップは、前記第２の半導体チップの一
    辺と同一方向に沿い、かつ前記第２の半導体チップと同
    一方向を向いた状態で重ね合わされるように前記第３の
    半導体チップの主面上に積層されていることを特徴とす
    る半導体装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、
    前記第４の半導体チップの主面上に、前記第４の半導体
    チップよりも外形寸法が小さい第５の半導体チップが積
    層されていることを特徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、前記第５の半導体チップは、前記第１および第３の
    半導体チップのボンディングパッドが形成された一辺に
    対向する他辺と、前記第２および第４の半導体チップの
    ボンディングパッドが形成された一辺に対向する他辺と
    に囲まれた領域に配置されていることを特徴とする半導
    体装置。
  12. 【請求項１２】 請求項９記載の半導体装置において、
    前記第２および第４の半導体チップは、前記第１および
    第３の半導体チップの一辺に平行な方向にずれた状態で
    積層されていることを特徴とする半導体装置。
  13. 【請求項１３】 以下の工程を有する半導体装置の製造
    方法； （ａ）主面の一辺に沿って複数のボンディングパッドが
    形成された第１の半導体チップを基板上に実装する工
    程、（ｂ）主面の一辺に沿って複数のボンディングパッ
    ドが形成された第２の半導体チップを、前記第１の半導
    体チップの一辺に平行な方向およびこれと直交する方向
    にずらした状態でその主面上に積層する工程、（ｃ）前
    記第１および第２の半導体チップに形成された前記複数
    のボンディングパッドと、前記基板上に形成された電極
    とをワイヤを介して電気的に接続する工程、（ｄ）前記
    第１および第２の半導体チップと前記ワイヤとを樹脂に
    より封止する工程。
  14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法において、前記第２の半導体チップに形成された前記
    複数のボンディングパッドと電極とを前記ワイヤを介し
    て電気的に接続する際には、まず前記電極の表面に前記
    ワイヤの一端を接続し、次に前記ボンディングパッドの
    表面に前記ワイヤの他端を接続することを特徴とする半
    導体装置の製造方法。
  15. 【請求項１５】 請求項１３記載の半導体装置の製造方
    法において、前記基板の他面にバンプ電極を接続する工
    程をさらに含むことを特徴とする半導体装置の製造方
    法。
JP2000022802A 2000-01-31 2000-01-31 半導体装置およびその製造方法 Expired - Fee Related JP3768761B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2000022802A JP3768761B2 (ja) 2000-01-31 2000-01-31 半導体装置およびその製造方法
TW089122252A TW495953B (en) 2000-01-31 2000-10-23 Semiconductor device and method of manufacturing the same
KR1020000066952A KR100683027B1 (ko) 2000-01-31 2000-11-11 반도체장치 및 그 제조방법
US09/769,359 US6538331B2 (en) 2000-01-31 2001-01-26 Semiconductor device and a method of manufacturing the same
US10/194,224 US6686663B2 (en) 2000-01-31 2002-07-15 Semiconductor device and a method of manufacturing the same
US10/743,882 US7061105B2 (en) 2000-01-31 2003-12-24 Semiconductor device and a method of manufacturing the same
US11/392,689 US7348668B2 (en) 2000-01-31 2006-03-30 Semiconductor device and method of manufacturing the same
US12/033,170 US7633146B2 (en) 2000-01-31 2008-02-19 Semiconductor device and a method of manufacturing the same
US12/574,184 US7879647B2 (en) 2000-01-31 2009-10-06 Semiconductor device and a method of manufacturing the same
US12/982,032 US8067251B2 (en) 2000-01-31 2010-12-30 Semiconductor device and a method of manufacturing the same
US13/243,583 US8159062B2 (en) 2000-01-31 2011-09-23 Semiconductor and a method of manufacturing the same
US13/413,914 US8502395B2 (en) 2000-01-31 2012-03-07 Semiconductor device and a method of manufacturing the same
US13/950,683 US8853864B2 (en) 2000-01-31 2013-07-25 Semiconductor device and a method of manufacturing the same
US14/488,460 US9159706B2 (en) 2000-01-31 2014-09-17 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000022802A JP3768761B2 (ja) 2000-01-31 2000-01-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001217383A true JP2001217383A (ja) 2001-08-10
JP3768761B2 JP3768761B2 (ja) 2006-04-19

Family

ID=18549052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000022802A Expired - Fee Related JP3768761B2 (ja) 2000-01-31 2000-01-31 半導体装置およびその製造方法

Country Status (4)

Country Link
US (11) US6538331B2 (ja)
JP (1) JP3768761B2 (ja)
KR (1) KR100683027B1 (ja)
TW (1) TW495953B (ja)

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088672A (ko) * 2001-08-20 2001-09-28 심재택 반도체 적층 구조 및 이를 이용한 반도체
KR100395797B1 (ko) * 2001-09-04 2003-08-25 주식회사 바른전자 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
US6924547B2 (en) 2002-06-10 2005-08-02 Renesas Technology Corp. Memory card
JP2006055458A (ja) * 2004-08-23 2006-03-02 Pentax Corp 電子内視鏡の先端部
JP2006313798A (ja) * 2005-05-06 2006-11-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN1314119C (zh) * 2002-02-25 2007-05-02 精工爱普生株式会社 半导体装置及其制造方法、电路板和电子仪器
JP2007227537A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 不揮発性記憶装置
JP2008028004A (ja) * 2006-07-19 2008-02-07 Toshiba Corp 半導体装置
US7339257B2 (en) 2004-04-27 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device in which semiconductor chip is mounted on lead frame
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
US7408262B2 (en) 2004-07-28 2008-08-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JP2008204037A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体モジュールおよびカード型情報装置
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置
JP2008251917A (ja) * 2007-03-30 2008-10-16 Renesas Technology Corp 半導体装置
JP2008293089A (ja) * 2007-05-22 2008-12-04 Panasonic Corp メモリカードおよびメモリカードの製造方法
JP2008294478A (ja) * 2008-08-25 2008-12-04 Panasonic Electric Works Co Ltd チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
WO2008152730A1 (ja) * 2007-06-15 2008-12-18 Kabushiki Kaisha Nihon Micronics 積層型パッケージ及びその形成方法
JP2009099697A (ja) * 2007-10-16 2009-05-07 Elpida Memory Inc 半導体装置及びその製造方法
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009158738A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009212474A (ja) * 2008-03-06 2009-09-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
US7622799B2 (en) 2006-01-20 2009-11-24 Renesas Technology Corp. Semiconductor device, interposer chip and manufacturing method of semiconductor device
US7732908B2 (en) 2007-09-28 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor memory device
US7855441B2 (en) 2007-01-22 2010-12-21 Samsung Electronics Co., Ltd. Semiconductor card package and method of forming the same
US7919837B2 (en) 2005-05-11 2011-04-05 Kabushiki Kaisha Toshiba Semiconductor device with sealed semiconductor chip
US7952183B2 (en) 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
JP2011187914A (ja) * 2009-08-13 2011-09-22 Sk Link:Kk 半導体装置及びその製造方法
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011211150A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
US20120056178A1 (en) * 2010-09-06 2012-03-08 Samsung Electronics Co., Ltd. Multi-chip packages
JP2012234863A (ja) * 2011-04-28 2012-11-29 Renesas Electronics Corp 半導体装置
JP2013522887A (ja) * 2010-03-18 2013-06-13 モサイド・テクノロジーズ・インコーポレーテッド オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法
US8723303B2 (en) 2010-06-17 2014-05-13 Oki Semiconductor Co., Ltd. Multi-chip package semiconductor memory device
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法
JP2015176880A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP2016012693A (ja) * 2014-06-30 2016-01-21 株式会社東芝 半導体装置
JP2018081488A (ja) * 2016-11-16 2018-05-24 キヤノン株式会社 画像処理装置およびその制御方法

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4094957B2 (ja) * 2001-02-02 2008-06-04 株式会社ルネサステクノロジ メモリカード
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
JP3943502B2 (ja) * 2001-04-02 2007-07-11 株式会社ルネサステクノロジ メモリカード
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP2004063579A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 積層型半導体装置
WO2004047084A2 (en) * 2002-11-18 2004-06-03 Storcard, Inc. Secure transaction card with a large storage volume
US20040129954A1 (en) * 2003-01-08 2004-07-08 Yu-Ming Hsu Embedded nonvolatile memory having metal contact pads
WO2005004047A1 (ja) * 2003-07-03 2005-01-13 Renesas Technology Corp. マルチファンクションカードデバイス
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
JP2005085089A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2005122657A (ja) * 2003-10-20 2005-05-12 Renesas Technology Corp Ｉｃカード
US7095104B2 (en) 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP3896112B2 (ja) * 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置
US20050212144A1 (en) * 2004-03-25 2005-09-29 Rugg William L Stacked die for inclusion in standard package technology
US7433196B1 (en) * 2004-04-14 2008-10-07 Super Talent Electronics, Inc. Card-type electronic apparatus assembly using ultrasonic joining
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
KR100590477B1 (ko) * 2004-12-22 2006-06-19 삼성전자주식회사 마더보드의 가장자리를 이용한 메모리 모듈과 마더보드의접속 구조 및 이에 적합한 구조의 메모리 모듈
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
CN100411170C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 多芯片堆栈结构
JP2007095911A (ja) * 2005-09-28 2007-04-12 Elpida Memory Inc 半導体装置
US7994619B2 (en) * 2005-11-01 2011-08-09 Stats Chippac Ltd. Bridge stack integrated circuit package system
US7259028B2 (en) * 2005-12-29 2007-08-21 Sandisk Corporation Test pads on flash memory cards
JP2007183776A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置
JP2007199803A (ja) * 2006-01-24 2007-08-09 Toshiba Corp 半導体メモリカード
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
JP2008084263A (ja) * 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
KR100791003B1 (ko) * 2006-11-21 2008-01-03 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 모듈에서의 터미널배치 방법
KR100843441B1 (ko) * 2007-01-02 2008-07-03 삼성전기주식회사 멀티칩 패키지
KR100875955B1 (ko) 2007-01-25 2008-12-26 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US7539034B2 (en) * 2007-02-01 2009-05-26 Qimonda North America Corp. Memory configured on a common substrate
TWI331391B (en) * 2007-03-20 2010-10-01 Siliconware Precision Industries Co Ltd Stackable semiconductor device and fabrication method thereof
KR100874923B1 (ko) * 2007-04-02 2008-12-19 삼성전자주식회사 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형
TWI349318B (en) * 2007-04-11 2011-09-21 Siliconware Precision Industries Co Ltd Stackable semiconductor device and manufacturing method thereof
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
TWI330868B (en) * 2007-04-13 2010-09-21 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
TW200842998A (en) * 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
TWI331371B (en) * 2007-04-19 2010-10-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US8223500B2 (en) * 2007-06-15 2012-07-17 Panasonic Corporation Memory card and method for manufacturing the same
US7898813B2 (en) * 2007-06-25 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory card using the same
TWI395273B (zh) * 2007-07-13 2013-05-01 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TW200910537A (en) * 2007-08-24 2009-03-01 qin-dong Liu Improved structure of portable flash drive
KR100881399B1 (ko) * 2007-08-31 2009-02-02 주식회사 하이닉스반도체 적층 반도체 패키지
JP5164532B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
JP5164533B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
US20090127694A1 (en) * 2007-11-14 2009-05-21 Satoshi Noro Semiconductor module and image pickup apparatus
TWI415201B (zh) 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
US8004071B2 (en) 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5193837B2 (ja) * 2008-03-21 2013-05-08 株式会社東芝 半導体メモリカード
US7855445B2 (en) * 2008-04-29 2010-12-21 Silicon Laboratories, Inc. Circuit device including rotated stacked die
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
CN101667545B (zh) * 2008-09-02 2011-07-27 矽品精密工业股份有限公司 多芯片堆叠结构及其制法
JP4776675B2 (ja) * 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
JP2011048756A (ja) * 2009-08-28 2011-03-10 Toshiba Corp メモリモジュール
KR101097247B1 (ko) * 2009-10-26 2011-12-21 삼성에스디아이 주식회사 전자 회로 모듈 및 그 제조 방법
JP5269747B2 (ja) * 2009-10-30 2013-08-21 株式会社東芝 半導体記憶装置
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
JP2011228603A (ja) * 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8659166B2 (en) * 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
JP2014528652A (ja) 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
KR20140085497A (ko) 2011-10-03 2014-07-07 인벤사스 코포레이션 직교 윈도가 있는 멀티-다이 와이어본드 어셈블리를 위한 스터브 최소화
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
USD667830S1 (en) * 2011-11-29 2012-09-25 Samsung Electronics Co., Ltd. SD memory card
KR101797079B1 (ko) 2011-12-30 2017-11-14 삼성전자 주식회사 Ｐｏｐ 구조의 반도체 패키지
TW201340113A (zh) * 2012-03-29 2013-10-01 Innodisk Corp 嵌入式記憶體模組及其插設之主機板
US20130286603A1 (en) * 2012-04-30 2013-10-31 Takashi Okada Memory card and sd card
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
KR102043369B1 (ko) 2012-11-21 2019-11-11 삼성전자주식회사 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
JP6067541B2 (ja) * 2013-11-08 2017-01-25 株式会社東芝 メモリシステムおよびメモリシステムのアセンブリ方法
KR102301573B1 (ko) * 2014-06-05 2021-09-10 삼성전자주식회사 반도체 장치
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102215826B1 (ko) 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9748206B1 (en) * 2016-05-26 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional stacking structure and manufacturing method thereof
JP1621567S (ja) * 2018-06-13 2019-01-07
KR20200028562A (ko) * 2018-09-06 2020-03-17 에스케이하이닉스 주식회사 반도체패키지
US20200118940A1 (en) * 2018-10-15 2020-04-16 Intel Corporation Die with bumper for solder joint reliability
CN109413841A (zh) * 2018-11-12 2019-03-01 珠海欧比特电子有限公司 一种用于三维立体封装的叠层pcb结构
US11137932B2 (en) * 2019-12-02 2021-10-05 Western Digital Technologies, Inc. Pad indication for device capability
JP1661378S (ja) * 2020-02-27 2020-06-08
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
CN112908898B (zh) * 2021-01-27 2022-09-02 长鑫存储技术有限公司 控片量测方法及量测装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JP2871041B2 (ja) 1990-09-06 1999-03-17 三菱電機株式会社 半導体装置
JPH04199566A (ja) 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体集積回路
JPH04302164A (ja) 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
JP3200488B2 (ja) 1993-01-19 2001-08-20 沖電気工業株式会社 樹脂封止型半導体装置及びその製造方法
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
WO1995005676A1 (en) * 1993-08-13 1995-02-23 Irvine Sensors Corporation Stack of ic chips as substitute for single ic chip
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
KR100705521B1 (ko) * 1998-12-02 2007-04-10 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP3512657B2 (ja) * 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
JP2001175834A (ja) * 1999-12-17 2001-06-29 Toshiba Corp カード型電子機器およびその製造方法
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP3832170B2 (ja) 2000-01-06 2006-10-11 セイコーエプソン株式会社 マルチベアチップ実装体
US6546161B2 (en) 2000-01-21 2003-04-08 Nippon Telegraph And Telephone Corporation No polarization dependent waveguide type optical circuit
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
TWI283831B (en) * 2001-02-28 2007-07-11 Elpida Memory Inc Electronic apparatus and its manufacturing method

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088672A (ko) * 2001-08-20 2001-09-28 심재택 반도체 적층 구조 및 이를 이용한 반도체
KR100395797B1 (ko) * 2001-09-04 2003-08-25 주식회사 바른전자 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
CN1314119C (zh) * 2002-02-25 2007-05-02 精工爱普生株式会社 半导体装置及其制造方法、电路板和电子仪器
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드
US6943438B2 (en) 2002-04-20 2005-09-13 Samsung Electronics Co., Ltd. Memory card having a control chip
US6924547B2 (en) 2002-06-10 2005-08-02 Renesas Technology Corp. Memory card
USRE44699E1 (en) 2003-02-25 2014-01-14 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
US7339257B2 (en) 2004-04-27 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device in which semiconductor chip is mounted on lead frame
US7663247B2 (en) 2004-07-28 2010-02-16 Kabuhsiki Kaisha Toshiba Semiconductor intergrated circuit device
US7408262B2 (en) 2004-07-28 2008-08-05 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JP2006055458A (ja) * 2004-08-23 2006-03-02 Pentax Corp 電子内視鏡の先端部
JP4575726B2 (ja) * 2004-08-23 2010-11-04 Ｈｏｙａ株式会社 電子内視鏡の先端部
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2006313798A (ja) * 2005-05-06 2006-11-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US11854946B2 (en) 2005-05-11 2023-12-26 Kioxia Corporation Semiconductor device with sealed semiconductor chip
US7919837B2 (en) 2005-05-11 2011-04-05 Kabushiki Kaisha Toshiba Semiconductor device with sealed semiconductor chip
US11424176B2 (en) 2005-05-11 2022-08-23 Kioxia Corporation Semiconductor device with sealed semiconductor chip
US10872844B2 (en) 2005-05-11 2020-12-22 Toshiba Memory Corporation Semiconductor device with sealed semiconductor chip
US10366942B2 (en) 2005-05-11 2019-07-30 Toshiba Memory Corporation Semiconductor device with sealed semiconductor chip
US8970019B2 (en) 2005-05-11 2015-03-03 Kabushiki Kaisha Toshiba Semiconductor device with sealed semiconductor chip
US7622799B2 (en) 2006-01-20 2009-11-24 Renesas Technology Corp. Semiconductor device, interposer chip and manufacturing method of semiconductor device
US7804176B2 (en) * 2006-02-22 2010-09-28 Renesas Electronics Corporation Semiconductor device
JP2007227537A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 不揮発性記憶装置
JP2008028004A (ja) * 2006-07-19 2008-02-07 Toshiba Corp 半導体装置
US8518744B2 (en) 2006-09-21 2013-08-27 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
US8242607B2 (en) 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
US7855441B2 (en) 2007-01-22 2010-12-21 Samsung Electronics Co., Ltd. Semiconductor card package and method of forming the same
JP2008204037A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体モジュールおよびカード型情報装置
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置
JP2008251917A (ja) * 2007-03-30 2008-10-16 Renesas Technology Corp 半導体装置
JP2008293089A (ja) * 2007-05-22 2008-12-04 Panasonic Corp メモリカードおよびメモリカードの製造方法
JPWO2008152730A1 (ja) * 2007-06-15 2010-08-26 株式会社日本マイクロニクス 積層型パッケージ及びその形成方法
WO2008152730A1 (ja) * 2007-06-15 2008-12-18 Kabushiki Kaisha Nihon Micronics 積層型パッケージ及びその形成方法
US7944037B2 (en) 2007-09-28 2011-05-17 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor memory device
US7732908B2 (en) 2007-09-28 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor memory device
JP2009099697A (ja) * 2007-10-16 2009-05-07 Elpida Memory Inc 半導体装置及びその製造方法
US7952183B2 (en) 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
JP2009158738A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009158739A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置と半導体記憶装置
JP2009212474A (ja) * 2008-03-06 2009-09-17 Elpida Memory Inc 半導体装置及びその製造方法
JP2008294478A (ja) * 2008-08-25 2008-12-04 Panasonic Electric Works Co Ltd チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
JP2011211150A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011187914A (ja) * 2009-08-13 2011-09-22 Sk Link:Kk 半導体装置及びその製造方法
US9177863B2 (en) 2010-03-18 2015-11-03 Conversant Intellectual Property Management Inc. Multi-chip package with offset die stacking and method of making same
JP2013522887A (ja) * 2010-03-18 2013-06-13 モサイド・テクノロジーズ・インコーポレーテッド オフセットダイスタッキングを用いたマルチチップパッケージおよびその作成方法
US8723303B2 (en) 2010-06-17 2014-05-13 Oki Semiconductor Co., Ltd. Multi-chip package semiconductor memory device
US20120056178A1 (en) * 2010-09-06 2012-03-08 Samsung Electronics Co., Ltd. Multi-chip packages
JP2012234863A (ja) * 2011-04-28 2012-11-29 Renesas Electronics Corp 半導体装置
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法
JP2015176880A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP2016012693A (ja) * 2014-06-30 2016-01-21 株式会社東芝 半導体装置
JP2018081488A (ja) * 2016-11-16 2018-05-24 キヤノン株式会社 画像処理装置およびその制御方法

Also Published As

Publication number Publication date
US8159062B2 (en) 2012-04-17
US6686663B2 (en) 2004-02-03
US9159706B2 (en) 2015-10-13
KR20010077922A (ko) 2001-08-20
US20040135262A1 (en) 2004-07-15
US8502395B2 (en) 2013-08-06
US20120013027A1 (en) 2012-01-19
US20120168965A1 (en) 2012-07-05
US7879647B2 (en) 2011-02-01
KR100683027B1 (ko) 2007-02-23
US20080290488A1 (en) 2008-11-27
US6538331B2 (en) 2003-03-25
US8853864B2 (en) 2014-10-07
US20100068850A1 (en) 2010-03-18
TW495953B (en) 2002-07-21
US8067251B2 (en) 2011-11-29
US7348668B2 (en) 2008-03-25
US20130328046A1 (en) 2013-12-12
JP3768761B2 (ja) 2006-04-19
US20110195530A1 (en) 2011-08-11
US7061105B2 (en) 2006-06-13
US20020180060A1 (en) 2002-12-05
US20060170084A1 (en) 2006-08-03
US7633146B2 (en) 2009-12-15
US20010010397A1 (en) 2001-08-02
US20150001538A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP3768761B2 (ja) 半導体装置およびその製造方法
US9754927B2 (en) Method for fabricating multi-chip stack structure
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
KR102342277B1 (ko) 다수의 반도체 다이 기와식 스택을 포함하는 반도체 소자 어셈블리
JPS6347259B2 (ja)
CN114121926A (zh) Nand封装架构的重叠管芯堆叠
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP2002329836A (ja) 半導体装置および配線フィルム
US10886253B2 (en) Semiconductor package
US20040238924A1 (en) Semiconductor package
JP4489094B2 (ja) 半導体パッケージ
KR20020052593A (ko) 반도체패키지
JP2001085599A (ja) 半導体装置
JP2009231329A (ja) 半導体マルチチップパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees