JP2007183776A - 半導体装置 - Google Patents

Abstract

【課題】ＩＣカードの機能を向上させる。
【解決手段】このカードチップ３Ａの第１主面において、ＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠したインタフェース用の外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の２つの列に挟まれた領域に、ＩＳＯ／ＩＥＣ７８１６-３に準拠していない拡張インタフェース用の外部接続端子４Ｂ０を配置した。これにより、カードチップ３Ａにメモリカード機能や他の電子回路機能を組み込むことができるので、カードチップ３Ａの機能を向上させることができる。
【選択図】図４

Description

本発明は、半導体装置技術に関し、特に、カード型情報媒体に適用して有効な技術に関するものである。

ＩＣカードやメモリカード等のようなカード型情報媒体は、小型で薄く軽量なため、携帯性、可搬性および利便性に優れ、様々な分野での普及が進められている。

ＩＣカードは、キャッシュカードサイズのプラスチック製薄板にＩＣチップを埋め込み、情報を記録可能にしたカード型情報媒体である。ＩＣカードは、認証性および耐タンパー性に優れる等の理由から、例えばクレジットカード、キャッシュカード、ＥＴＣ（Electronic Toll Collection system）システム用カード、定期券、携帯電話用カードまたは認証カード等、金融、交通、通信、流通および認証等の高いセキュリティ性が要求される分野での普及が進んでいる。このようなＩＣカードの一例として特開２００１−３５７３７６号公報（特許文献１）の図９には、枠カードの開口部にブリッジを設けてＳＩＭ（Subscriber Identify Module：加入者識別モジュール）型カードを固定した構成が開示されている。

一方、上記メモリカードは、記憶媒体としてフラッシュメモリを採用するカード型情報媒体である。メモリカードは、ＩＣカードよりも小型で、しかも大容量の情報を高速で書き込みおよび読み出しすることが容易であるために、例えばデジタルカメラ、ノート型パーソナルコンピュータ、携帯型音楽プレーヤー、携帯電話等のような可搬性が要求される携帯型情報機器の記録メディアとして普及している。代表的なメモリカード規格には、ＳＤ（Secure Digital）メモリカード（ＳＤカード協会で規格化された規格がある）、miniＳＤ、ＭＭＣ（Multi Media Card、Ｉｎｆｉｎｅ ｏｎ ＴｅｃｈｎｏｌｏｇｉｅｓＡＧの登録商標である）、ＲＳ−ＭＭＣ（Reduced Size MMC）等がある。このようなメモリカードについては、例えば国際公開番号ＷＯ ０２／０９９７４２号パンフレット（特許文献２）に記載があり、セキュリティ性の向上を目的として、フラッシュメモリチップと、セキュリティ処理を実行可能なＩＣカードチップと、これらチップの回路動作を制御するコントローラチップとを備えるメモリカードの構成が開示されている。
特開２００１−３５７３７６号公報 国際公開番号ＷＯ ０２／０９９７４２号パンフレット

ところで、上記ＩＣカードの一例であるＳＩＭカードは、携帯電話加入者の情報（例えば電話番号、ユーザＩＤおよび通話料金等）を記録したカード型情報媒体であり、ＧＳＭ方式の携帯電話端末に差し込んで使用するものである。携帯電話端末そのものに加入権情報を登録するサービス形態の場合、例えば携帯電話端末の機種変更の度に端末から端末への情報の書き換えが必要となる。これに対してＳＩＭカードを用いるサービス形態の場合は、１つのＳＩＭカードで複数の携帯電話端末を使い分けることもできるし、別の通信事業者のＳＩＭカードを持っていれば１台の携帯電話端末で複数の通信事業者を使い分けることもできる。

ところが、ＳＩＭカードにおいては、携帯電話端末の小型化やＳＩＭカードをさらに小さな携帯型の電子機器に組み込むという観点からさらなるサイズの縮小が進められている一方で、さらなる機能の向上が求められている。このため、小型化が進められるＩＣカードにおいて、如何にしてメモリカード機能や他の電子回路機能のインタフェースを組み込み、機能の向上を図るかが重要な課題となる。

そこで、本発明の目的は、ＩＣカードの機能を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明は、ＩＣカード回路およびメモリカード回路を有するカード回路を内蔵するカード本体の第１主面に配置されたＩＳＯ７８１６端子列に挟まれた領域に、非ＩＳＯ７８１６端子を配置したものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、ＩＣカード回路およびメモリカード回路を有するカード回路を内蔵するカード本体の第１主面に配置されたＩＳＯ７８１６端子列に挟まれた領域に、非ＩＳＯ７８１６端子を配置したことにより、ＩＣカードにメモリカード機能や他の電子回路機能を組み込むことができるので、ＩＣカードの機能を向上させることができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は本実施の形態１の半導体装置を有するＩＣ（Integrated Circuit）カード１Ａの第１主面の全体平面図、図２は図１のＩＣカード１Ａの第１主面の裏面の第２主面の全体平面図、図３は図１および図２のＩＣカード１Ａの側面図を示している。なお、符号Ｘは第１方向（ＩＣカード１Ａの長手方向）を示し、符号Ｙは第１方向に直交する第２方向（ＩＣカード１Ａの幅方向）を示している。

ＩＣカード１Ａは、例えばminiＵＩＣＣ(mini Universal Integrated Circuit Card)ＳＩＭ（Subscriber Identity Module）カード、または、ＵＩＭ（User Identity Module）カードと称する加入者識別モジュール（カード型情報媒体）である。ＩＣカード１Ａの外形は、例えば略長方形状に形成されており、その外形寸法は、例えば８５．６ｍｍ×５４ｍｍ×０．７６ｍｍ程度である。

このＩＣカード１Ａの外形を形成するカード枠体（枠体部）２ａは、例えばポリ塩化ビニル（ＰＶＣ）、ポリカーボネート、ポリオレフィン（ポリプロピレン等）、ポリエチレンテレフタレート（poly ethylene terephthalate：ＰＥＴ）、ポリエチレンテレフタレート・グリコール（ＰＥＴ−Ｇ）またはＡＢＳ（アクリルニトリル・ブタジエン・スチレン樹脂）等のような材料を含むプラスチックにより形成されている。

このＩＣカード１Ａのカード枠体２ａの中央から角部側に離れた位置には、第１主面および第２主面間を貫通する開口部２ｂが形成されており、その開口部２ｂには、ＩＣカードチップ（カード本体：以下、カードチップという）３Ａが支持部２ｃによりカード枠体２ａに接合され支えられた状態で収まり良く嵌め込まれている。

このカードチップ３Ａは、セキュリティ処理を実行可能な、いわゆるＩＣカードとしての機能と、ＩＣカードよりも大容量で高い機能を持つ、いわゆるメモリカードとしての機能とを合わせ持つ機能性の高い加入者識別モジュールである。すなわち、カードチップ３Ａは、例えば電話番号や電話帳のような情報が記憶された携帯電話用カードとして使用できる。また、カードチップ３Ａは、例えばクレジットカード、キャッシュカード、ＥＴＣ（Electronic Toll Collection system）システム用カード、定期券または認証カード等、金融、交通、通信、流通および認証等のように、高いセキュリティ性が要求される様々な分野で使用できる。その上、カードチップ３Ａは、デジタルカメラ、ノート型パーソナルコンピュータ、携帯型音楽プレーヤー、携帯電話等のような可搬性が要求される携帯型情報機器の記録メディアとしても使用可能な構成になっている。

このカードチップ３Ａの第１主面には、複数の外部接続端子４が外部に露出された状態で配置されている。外部接続端子４は、カードチップ３Ａと外部装置とを電気的に接続する電極である。なお、カードチップ３Ａはカッターナイフ等のような簡単な切断工具や人手によって支持部２ｃを切断することで切り出せるようになっている。

次に、図４は上記カードチップ３Ａの第１主面側の斜視図、図５は上記カードチップ３Ａの第２主面側の斜視図、図６は図５のＸ１−Ｘ１線の断面図、図７は図４および図５のカードチップ３Ａの分解斜視図をそれぞれ示している。

カードチップ３Ａの外形は、ミニサイズのＳＩＭカードやｍｉｍｉＵＩＣＣカードの外形規格に準拠しており、その平面形状は、例えば、四角形状に形成されている。また、その前面側の一方の角部はインデックス用に大きく面取されて、多角形状で形成されている。カードチップ３Ａの外形寸法（Ｄ１×Ｄ２×Ｄ３）は、その平面形状が面取部を除く四角形状として測定した場合、例えば１５ｍｍ×１２ｍｍ×０．７６ｍｍ程度である。すなわち、平面寸法が１５ｍｍ×１２ｍｍであり、厚さが０．７６ｍｍ程度である。また、本実施の形態の図面では、上記多角形状に角部を明記して示しているが、この角部に丸みをつけて形成してもよい。このように丸みを設けることで、本実施の形態のカードチップ３Ａを使用するユーザーが、鋭利な角部によって怪我をする等の不具合を防止できる。本実施の形態の以下の説明では、説明の簡略化のため、図面には丸みを設けず、角部で示している。

このカードチップ３Ａの第１主面（上記ＩＣカード１Ａの第１主面側）には、ＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠したインタフェース用の８個の外部接続端子（ＩＳＯ７８１６端子）４Ａ１〜４Ａ８（４）と、ＩＳＯ／ＩＥＣ７８１６-３に準拠していない拡張インタフェース用の１個の外部接続端子（非ＩＳＯ７８１６端子、拡張端子）４Ｂ０（４）とが外部に露出された状態で配置されている。外部接続端子４Ａ１〜４Ａ８は、カードチップ３Ａの主面に２列に配置されている。外部接続端子４Ａ１〜４Ａ４は、カードチップ３Ａの後面側の辺に沿って１列に配置されている。外部接続端子４Ａ５〜４Ａ８は、カードチップ３Ａの前面側の辺に沿って１列に配置されている。外部接続端子４Ｂ０は、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の２つの列に挟まれた領域に配置されている。外部接続端子４Ｂ０は、外部接続端子４Ａ１〜４Ａ８の各々よりも大きな長方形状に形成されている。外部接続端子４Ｂ０は、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８に接しない範囲で第１方向Ｘの端から端に渡って形成されている。また、外部接続端子４Ｂ０は、第２方向Ｙの端から端に渡って形成されている。

このように、拡張インタフェース用の外部接続端子４Ｂ０（４）を、ＩＳＯ／ＩＥＣ７８１６-３に準拠した外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の各々の端子列の間の領域に配置したことにより、カードチップ３Ａにメモリカード機能や他の電子回路機能を組み込むことができるので、カードチップ３Ａの機能を向上させることができる。

このカードチップ３Ａは、チップ主要部５Ａと、キャップ２ｄ（ケース本体２ｄ）とを有している。チップ主要部５Ａは、その第１主面（ＩＣカード１Ａおよびカードチップ３Ａの第１主面側）に上記複数の外部接続端子４を持つ主要部材である。チップ主要部５Ａの平面寸法はカードチップ３Ａの平面寸法よりも若干小さく形成されている。また、チップ主要部５Ａの平面形状はカードチップ３Ａの平面形状と相似形状に形成されており、その前面側の一方の角部は大きく面取されている。このように前面側の一方の角部を面取することで、カードチップ３Ａを外部機器に挿入して用いる場合に、その挿入方向を間違えないようにするために設けられている。一方、キャップ２ｄは、カードチップ３Ａの外形を形成するケース本体として形成されている。また、キャップ２ｄは、上記カード枠体２ａと同一材料で形成されている。このようにキャップ２ｄを上記カード枠体２ａと同一材料で一体化して形成することができるので、製造工程を容易にすることができる。また、キャップ２ｄを上記のプラスチックで形成しているので、後述に記載する封止体９よりも弾性力を高めることが出来る。すなわち、キャップ２ｄは封止体９よりも柔らかい材料で形成されているので、カードチップ３Ａに外部から衝撃が加わった場合等でも、信頼性を確保することが出来る。すなわち、キャップ２ｄはチップ主要部５Ａの保護膜として機能する。

このキャップ２ｄの第１主面（ＩＣカード１Ａおよびカードチップ３Ａの第１主面側）にはチップ主要部５Ａの平面寸法より若干大きく、かつ、チップ主要部５Ａの平面形状と相似形状の凹部２ｄ１が形成されている。上記チップ主要部５Ａは、その面取部と、凹部２ｄ１の内壁角の面取部との平面位置を合わせた状態で、かつ、チップ主要部５Ａの上記外部接続端子４を外側に向けた状態で、凹部２ｄ１に収まり良く嵌め込まれ接着材６によりキャップ２ｄにしっかりと接着固定されている。この場合、チップ主要部５Ａの面取部とキャップ２ｄの凹部２ｄ１の面取部とを合わせてチップ主要部５Ａを嵌め込むので、チップ主要部５Ａの嵌め込み向き間違えを防止することができる。

このチップ主要部５Ａは、配線基板７Ａ(基板７Ａ)と、この配線基板７Ａ上に実装された半導体チップ８（８ａ〜８ｃ）と、この半導体チップ８を封止する封止体９とを有している。図７では、説明の簡略化のため、配線基板７Ａと封止体９の境界線は省略し、チップ主要部５Ａとして一体化して示している。図８はチップ主要部５Ａの第１主面の平面図、図９および図１０は図８のチップ主要部５Ａの第２主面の平面図、図１１は図９および図１０のＸ２−Ｘ２線の断面図、図１２は図１１の変形例であって図９および図１０のＸ２−Ｘ２線の断面図である。また、図１３は外部接続端子４の拡大平面図、図１４は図１３のＸ３−Ｘ３線の断面図、図１５および図１６は図１４の変形例であって図１３のＸ３−Ｘ３線の断面図、図１７〜図１９はチップ主要部５Ａの半導体チップの構成の変形例を示す配線基板７Ａの第２主面の平面図である。なお、図９、図１０、図１４〜図１６では、封止体９を非表示としている。また、図９では配線基板７Ａの配線の一部を透かして見せている。

チップ主要部５Ａの配線基板７Ａは、例えば多層（２層）配線構成を有するテープ基板またはプリント配線基板等からなり、その厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有している。配線基板７Ａの第１主面は、上記ＩＣカード１Ａおよびカードチップ３Ａの第１主面に相当し、その第１主面には上記複数の外部接続端子４が配置されている。

配線基板７Ａの絶縁基材７ｉは、例えばガラスエポキシ樹脂またはポリイミド樹脂によって形成されている。また、配線基板７Ａの配線（いわゆる配線１０ａとその他にスルーホール部１０ｂや電極１０ｃを含む）、ダイパッドおよび上記外部接続端子４は、例えば銅（Ｃｕ）からなる主導体層Ｍ１と、その露出表面に施されたメッキ層Ｍ２とを有している。メッキ層Ｍ２は、例えばニッケル（Ｎｉ）メッキを下地としてその露出表面に金（Ａｕ）メッキが施されることで形成されている。

また、配線基板７Ａの第１主面および第２主面上には、ソルダレジストＳＲ１，ＳＲ２が形成されている。配線基板７Ａの第１主面のソルダレジストＳＲ１の一部には、外部接続端子４の一部が露出されるような開口部１１ａが形成されており、その開口部１１ａから露出する部分が外部接続端子４の接続領域になっている。また、配線基板７Ａの第２主面のソルダレジストＳＲ２の一部には、電極１０ｃの一部が露出されるような開口部が形成されており、その開口部から露出する部分が電極１０ｃの接続領域になっている。

この配線基板７Ａの第１主面の外部接続端４と、配線基板７Ａの第２主面の配線１０ａとはスルーホール部１０ｂの導体部（例えば銅）を通じて電気的に接続されている。スルーホール部１０ｂは、外部接続端子４の範囲内において、外部接続端子４の中央（接続領域）から離れ、外部接続端子４の角部の近傍に配置されている。図１４に示す例では、スルーホール部１０ｂが、配線基板７Ａの第２主面から外部接続端子４の裏面の一部が露出する孔内に形成されている。この場合、スルーホール部１０ｂは外部接続端子４の主面（接続領域側の面）に露出されていない。

ただし、スルーホール部１０ｂは、図１５に示すように、貫通スルーホール部としても良い。すなわち、スルーホール部１０ｂは、配線基板７Ａの第１主面と第２主面とを貫通する孔内に形成されている。この場合、スルーホール部１０ｂは外部接続端子４の主面（接続領域側の面）に露出されている。このような貫通スルーホール部を持つ配線基板は、図１４の非貫通スルーホール部の配線基板に比べて製造が容易で低コストなのでカードチップ３Ａのコストを低減できる。また、上記のようにスルーホール部１０ｂは外部接続端子４の主面（接続領域側の面）に露出されているが、その露出表面はソルダレジストＳＲ１により覆われている。これにより、外部接続端子４の接続領域にスルーホール部１０ｂによる凹凸部が配置されないようになっている。このため、外部接続端子４に接触するコネクタピンがスルーホール部１０ｂの露出部の凹凸に接触することにより削れたり損傷を受けたりする不具合を防止できる。また、図１６に示すように、スルーホール部１０ｂの孔内に絶縁ペースト１２を充填することで、上記スルーホール部１０ｂの露出表面の凹凸を低減しても良い。

このような配線基板７Ａの第２主面上には、半導体チップ（第２半導体チップ、メモリチップ）８ａが接着層１５ａによって配線基板７Ａに接着された状態で実装されている。この最も平面寸法の大きな半導体チップ８ａは、例えばシリコン（Ｓｉ）単結晶からなる基板を有しており、その主面にはメモリカード回路のメモリ回路が形成されている。このメモリ回路は、フラッシュメモリ（不揮発性メモリ）によって形成されており、その電極は半導体チップ８ａの主面の長手方向端部に配置された複数のボンディングパッド（以下、単にパッドという）ＢＰと電気的に接続されている。この半導体チップ８ａのパッドＢＰは、ボンディングワイヤ（以下、単にワイヤという）ＢＷを通じて配線基板７Ａの第２主面の電極１０ｃや半導体チップ８ｂのパッドＢＰと電気的に接続されている。

この半導体チップ８ａの主面（パッドＢＰの形成面）上には、短辺と長辺を有する平面長方形状の半導体チップ（第３半導体チップ、コントロールチップ）８ｂが接着層１５ｂによって半導体チップ８ａに接着された状態で実装されている。この半導体チップ８ｂは、例えばシリコン（Ｓｉ）単結晶からなる基板を有しており、その主面には上記半導体チップ８ａのメモリ回路の動作を制御する制御回路が形成されている。この制御回路の電極は半導体チップ８ｂの主面の外周近傍に配置された複数のパッドＢＰと電気的に接続されている。この半導体チップ８ｂのパッドＢＰは、ワイヤＢＷを通じて配線基板７Ａの第２主面の電極１０ｃや半導体チップ８ａのパッドＢＰと電気的に接続されている。

また、上記半導体チップ８ａの主面上には、４辺を有する平面四角形状の半導体チップ（第１半導体チップ、ＩＣチップ）８ｃが接着層１５ｃによって半導体チップ８ａに接着された状態で実装されている。この半導体チップ８ｃは、例えばシリコン（Ｓｉ）単結晶からなる基板を有しており、その主面にはセキュリティ機能を持つＩＣカードマイコン回路（ＩＣカード回路）が形成されている。このＩＣカードマイコン回路は、セキュリティコントローラとしての機能を有する回路であり、例えば電子決済サービスなどに利用可能なＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による認証済み機能を実現している。このＩＣカードマイコン回路の電極は半導体チップ８ｃの主面の外周近傍に配置された複数のパッドＢＰと電気的に接続されている。この半導体チップ８ｃのパッドＢＰは、ワイヤＢＷを通じて配線基板７Ａの第２主面の電極１０ｃと電気的に接続されている。なお、ワイヤＢＷは、例えば金（Ａｕ）等によって形成されている。図９では図面を見易くするためワイヤＢＷを破線で示している。

ここでは、ＩＣカードマイコンが形成された半導体チップ８ｃの信号配線は、制御回路が形成された半導体チップ８ｂに電気的に接続されている。ただし、半導体チップ８ｃの信号配線を外部接続端子４に直接接続する場合もある。電源配線は３つの半導体チップ８ａ〜８ｃで共通に電気的に接続されているが、分離しても良い。制御回路が形成された半導体チップ８ｂとメモリ回路が形成された半導体チップ８ａとは、直接または配線基板７Ａの配線１０ａまたは電極１０ｃを介して電気的に接続されている。半導体チップ８ａと外部接続端子４とを直接接続することもできる。

ただし、半導体チップ８の構成は上記したものに限定されるものではなく種々変更可能である。例えば図１７は、メモリ回路が形成された半導体チップ８ａを２枚積層し、さらにその上に半導体チップ８ｂ，８ｃを実装した場合を示している。この場合、メモリ容量を増大できる。また、例えば図１８は、ＩＣカードマイコン回路が形成された半導体チップ８ｃを配線基板７Ａの第２主面上に直接実装した場合を示している。さらに、図１９は、１つの半導体チップ８ｄ（８）内に上記メモリ回路と上記ＩＣカードマイコン回路とを形成した場合を示している。さらに、１つの半導体チップ８内に上記メモリ回路と上記制御回路と上記ＩＣカードマイコン回路とを形成し、これを配線基板７Ａの第２主面上に配置しても良い。また、半導体チップ８ｂと半導体チップ８ｃは１つの半導体チップに１チップ化することも可能である。

このような配線基板７Ａの第２主面上には封止体９が形成されている。上記半導体チップ８（８ａ〜８ｃ）および複数のワイヤＢＷ等は、封止体９により封止されている。封止体９は、例えばエポキシ系樹脂や紫外線（ＵＶ）硬化樹脂等のような樹脂によって形成されている。図１１では封止体９の側面が配線基板７Ａの側面と一致している場合を例示しているが、図１２に示すように、封止体９の側面が、配線基板７Ａの側面から配線基板７Ａの第２主面の中央に向かって後退し、配線基板７Ａの側面と一致しない場合もある。

次に、図２０は、カードチップ３Ａの外部接続端子４の機能（信号）例を示している。

外部接続端子４のうち、外部接続端子４Ａ１〜４Ａ８は、上記のようにＩＳＯ／ＩＥＣ７８１６-３に準拠したインタフェース用の外部接続端子である。このうち、外部接続端子４Ａ１は、高電位側の回路電圧（Ｖｃｃ）供給用端子、外部接続端子４Ａ２は、リセット信号（ＲＳＴ）端子、外部接続端子４Ａ３は、クロック信号（ＣＬＫ１）端子、外部接続端子４Ａ４は、データ信号（Ｄ０）端子である。また、外部接続端子４Ａ５は、基準電位（Ｖｓｓ：ＧＮＤ電位）供給用端子、外部接続端子４Ａ６は、クロック信号（ＣＬＫ２）端子、外部接続端子４Ａ７は、データ入出力信号（Ｉ／Ｏ）端子、外部接続端子４Ａ８は、コマンド信号（ＣＭＤ）端子である。このうち、外部接続端子４Ａ４，４Ａ６，４Ａ８は、例えば１ビットバスのＭＭＣやＨＳ−ＭＭＣ（High Speed Multi Media Card）のインタフェース用の端子となっている。すなわち、ＩＳＯ７８１６−３に準拠したインタフェース用の外部接続端子（ここでは外部接続端子４Ａ４，４Ａ６，４Ａ８）であっても、その中には、メモリカード回路の信号の授受に使用する外部接続端子（あるいは拡張端子）として使用されるものもある。

また、拡張インタフェース用の外部接続端子４Ｂ０は、上記メモリカード回路および上記ＩＣカードマイコン回路の独立動作と連係動作とを切り換える信号（／ＳＥＬ）用のモード選択端子である。図２１および図２２は、この信号（／ＳＥＬ）の機能を説明するための回路図を示している。信号（／ＳＥＬ）用の外部接続端子４Ｂ０はカードチップ３Ａ内で抵抗Ｒを介してプルアップし、通常は、非選択状態となっている。この場合、図２１に示すように、信号（／ＳＥＬ）はハイ（高電位）に設定（固定）され、信号Ｓｇ１，Ｓｇ２で示すように、メモリカード回路と、上記ＩＣカードマイコン回路とは、それぞれＭＭＣインタフェース（ＭＭＣ・Ｉ／Ｆ）と、ＩＳＯインタフェース（ＩＳＯ・Ｉ／Ｆ）とを通じて独立動作をするようになっている。一方、図２２に示すように、信号（／ＳＥＬ）がロウ（低電位）に設定（固定）されると、ＩＳＯインタフェース（ＩＳＯ・Ｉ／Ｆ）はカード回路から切り離され、信号Ｓｇ３，Ｓｇ４，Ｓｇ５で示すように、上記メモリカード回路と上記ＩＣカードマイコン回路とは、ＭＭＣインタフェース（ＭＭＣ・Ｉ／Ｆ）を通じて連係動作するようになっている。なお、図２１および図２２において、ＣＮＴは上記制御回路、ＩＣは上記ＩＣカードマイコン回路、ＦＬＭは上記メモリ回路を示している。また、上記モード選択は、外部接続端子４Ａ８へのコマンド信号（ＣＭＤ）によって切り換えても良い。また、信号（／ＳＥＬ）用の外部接続端子４Ｂ０もコマンドの入力用信号を受け付けるようにして、目的のモード遷移をサポートすることも可能である。

次に、上記ＩＣカードマイコン回路および制御回路の一例について説明する。

図２３は上記半導体チップ８ｃ内のＩＣカードマイコン回路の一例を示している。ＩＣカードマイコン回路２５（ＩＣ）は、ＣＰＵ２５ａ、ワークＲＡＭとしてのＲＡＭ２５ｂ、タイマ２５ｃ、ＥＥＰＲＯＭ２５ｄ、コプロセッサユニット２５ｅ、マスクＲＯＭ２５ｆ、システムコントロールロジック２５ｇ、入出力ポート（Ｉ／Ｏポート）２５ｈ、データバス２５ｉおよびアドレスバス２５ｊを有している。

上記マスクＲＯＭ２５ｆはＣＰＵ２５ａの動作プログラム（暗号化プログラム、復号プログラム、インタフェース制御プログラム等）およびデータを格納するのに利用される。上記ＲＡＭ２５ｂはＣＰＵ２５ａのワーク領域またはデータの一時記憶領域とされ、例えばＳＲＡＭ若しくはＤＲＡＭからなる。Ｉ／Ｏポート２５ｈにＩＣカードコマンドが供給されると、システムコントロールロジック２５ｇがこれをデコードし、当該コマンドの実行に必要な処理プログラムをＣＰＵ２５ａに実行させる。すなわち、ＣＰＵ２５ａは、システムコントロールロジック２５ｇから指示されるアドレスでマスクＲＯＭ２５ｆをアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。上記コプロセッサユニット２５ｅはＣＰＵ２５ａの制御に従ってＲＳＡや楕円曲線暗号演算における剰余演算処理などを行う。

Ｉ／Ｏポート２５ｈは１ビットの入出力端子Ｉ／Ｏを有し、データの入出力と外部割り込み信号の入力に兼用される。Ｉ／Ｏポート２５ｈはデータバス２５ｉに結合され、データバス２５ｉには上記ＣＰＵ２５ａ、ＲＡＭ２５ｂ、タイマ２５ｃ、ＥＥＰＲＯＭ２５ｄおよびコプロセッサユニット２５ｅ等が電気的に接続される。

システムコントロールロジック２５ｇはＩＣカードマイコン回路２５の動作モードの制御および割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ＩＣカードマイコン回路２５はリセット信号／ＲＥＳによってリセット動作が指示されると、内部が初期化され、ＣＰＵ２５ａはＥＥＰＲＯＭ２５ｄのプログラムの先頭番地から命令実行を開始する。ＩＣカードマイコン回路２５はクロック信号ＣＬＫに同期して動作する。

上記ＥＥＰＲＯＭ２５ｄは、電気的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるＩＤ（Identification）情報や認証証明書などのデータを格納する領域として用いられる。ＥＥＰＲＰＭ２５ｄに代えてフラッシュメモリあるいは強誘電体メモリなどを採用しても良い。ＩＣカードマイコン回路２５は外部とのインタフェースに外部端子を用いる接触インタフェースをサポートする。

次に、上記半導体チップ８ｂの主面には、例えばインタフェースコントローラ回路が形成されている。インタフェースコントローラ回路は、外部からの指示に従った制御態様、あるいは内部であらかじめ決定された設定に従って外部インタフェース動作とメモリインタフェース動作を制御する機能を有している。カードチップ３Ａが有するインタフェース制御態様は、例えばＭＭＣ（ＲＳ−ＭＭＣを含む）態様とされる。インタフェースコントローラ回路の機能は、例えば次の通りである。すなわち、外部接続端子を介して外部とやりとりするコマンドやバスの状態に応ずるメモリカードインタフェース制御態様の認識、認識したメモリカードインタフェース制御態様に応ずるバス幅の切替え、認識したメモリカードインタフェース制御態様に応ずるデータフォーマット変換である。また、その他に、例えばパワーオンリセット機能、上記半導体チップ８ｃ内のＩＣカードマイコン回路とのインタフェース制御機能、上記半導体チップ８ａ内のメモリ回路とのインタフェース制御機能、及び電源電圧変換等がある。

図２４は上記インタフェースコントローラ回路（制御回路）２６の一例を示している。なお、図２４中のメモリ回路ＦＬＭは、上記半導体チップ８ａに形成されたメモリ回路を示している。

インタフェースコントローラ回路２６は、ホストインタフェース回路２６ａ、マイクロコンピュータ２６ｂ、フラッシュコントローラ２６ｃ、バッファコントローラ２６ｄ、バッファメモリ２６ｅおよびＩＣカード用インタフェース回路２６ｆを有している。バッファメモリ２６ｅはＤＲＡＭまたはＳＲＡＭ等から成る。ＩＣカード用インタフェース回路２６ｆにはＩＣカードマイコン回路２５が電気的に接続される。マイクロコンピュータ２６ｂはＣＰＵ（中央処理装置）２６ｂ１、ＣＰＵ２６ｂ１の動作プログラムを保有するプログラムメモリ（ＰＧＭ）２６ｂ２およびＣＰＵ２６ｂ１のワーク領域に利用されるワークメモリ（ＷＲＡＭ）２６ｂ３等を有している。前記ＳＤカード、ＭＭＣ（ＲＳ−ＭＭＣを含む）、ＨＳ−ＭＭＣに対応するインタフェース制御態様の制御プログラムはプログラムメモリ２６ｂ２に保有されている。

ホストインタフェース回路２６ａは、メモリカードイニシャライズコマンドの発行等を検出すると、割込みによってマイクロコンピュータ２６ｂに対応するインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ２６ｂはその制御プログラムを実行する事によってホストインタフェース回路２６ａによる外部インタフェース動作を制御する。そして、マイクロコンピュータ２６ｂは、フラッシュコントローラ２６ｃによるメモリ回路ＦＬＭに対するアクセス（書き込み、消去および読み出し動作）とデータ管理を制御し、バッファコントローラ２６ｄによるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。バッファメモリ２６ｅには、メモリ回路ＦＬＭから読み出されたデータまたはメモリ回路ＦＬＭに書き込まれるデータが一時的に保持される。フラッシュコントローラ２６ｃはメモリ回路ＦＬＭをハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理する。なお、フラッシュコントローラ２６ｃは図示を省略するＥＣＣ回路を備え、メモリ回路ＦＬＭへのデータ格納に際してＥＣＣコードを付加し、読み出しデータに対してＥＣＣコードによるエラー検出・訂正処理を行う。なお、符号の４Ｔはアンテナ端子、または、非接触カード用の入出力端子を示している。

次に、図２５および図２６は、上記ＩＣカードマイコン回路および制御回路の他の例を示している。ここで図２３および図２４と異なるのは、図２４で示したアンテナ端子４Ｔに対応する部分に、低電位側の電源電圧供給用の電源用端子が配置され、図２４に示したアンテナ端子４Ｔを有さないところと、また、非接触インタフェース用の回路を有さないところである。

（実施の形態２）
図２７は本実施の形態２のＩＣカード１Ａのカードチップ３Ａの第１主面側の斜視図、図２８は図２７のカードチップ３Ａの分解斜視図をそれぞれ示している。なお、図２７のカードチップ３Ａの第２主面側の斜視図は図５と同じなので省略する。

本実施の形態２では、カードチップ３Ａのチップ主要部５Ａの配線基板７Ａの平面形状が前記実施の形態１と異なる。すなわち、本実施の形態２では配線基板７Ａの１つの角部に大きな面取部が形成されておらず、配線基板７Ａの平面形状が四角形状に形成されている。この場合、配線基板７Ａの１つの角部に面取部を形成するための切断工程を無くせるので配線基板７Ａの製造工程を簡略化することができる。また、キャップ２ｄの凹部２ｄ１の平面形状も配線基板７Ａの平面形状に合わせて四角形状に形成されている。さらに、配線基板７Ａの第１主面の角部近傍には、位置合わせマーク３０が形成されている。本実施の形態２の場合、配線基板７Ａの平面形状が四角形なので、配線基板７Ａをキャップ２ｄの凹部２ｄ１に嵌め込む際にその向きを間違える可能性がある。位置合わせマーク３０は、そのような不具合が生じないようにするための目印である。すなわち、位置合わせマーク３０を設けたことにより、配線基板７Ａの嵌め込み向きの間違えを防止することができる。これ以外は前記実施の形態１と同じである。

（実施の形態３）
図２９は本実施の形態３のＩＣカード１Ａのカードチップ３Ａの第１主面側の斜視図、図３０は図２９のカードチップ３Ａの分解斜視図をそれぞれ示している。なお、図２９のカードチップ３Ａの第２主面側の斜視図は図５と同じなので省略する。

本実施の形態３では、配線基板７Ａの平面形状が角丸の四角形状に形成されている。すなわち、配線基板７Ａの４つの角部にラウンド状のテーパが形成されている。また、キャップ２ｄの凹部２ｄ１の平面形状も配線基板７Ａの平面形状に合わせて角丸の四角形状に形成されている。この場合の凹部２ｄ１は、例えばエンドミル等のような加工工具を用いて形成されている。本実施の形態３の場合も配線基板７Ａの第１主面の角部近傍に位置合わせマーク３０が形成されている。これにより、配線基板７Ａの嵌め込み向きの間違えを防止することができる。これ以外は前記実施の形態１と同じである。

（実施の形態４）
図３１は本実施の形態４のＩＣカード１Ａのカードチップ３Ａの第１主面側の斜視図、図３２は図３１のカードチップ３Ａの分解斜視図をそれぞれ示している。なお、図３１のカードチップ３Ａの第２主面側の斜視図は図５と同じなので省略する。

本実施の形態４では、チップ主要部５Ａを収容するキャップ２ｄの凹部が２段階状に形成されている。すなわち、本実施の形態４では、キャップ２ｄの凹部２ｄ１の底面にさらに深い凹部２ｄ２が形成されている。凹部２ｄ２の平面寸法は、凹部２ｄ１の平面寸法より小さいが、凹部２ｄ２の平面形状は、凹部２ｄ１の平面形状と相似形状に形成されている。

配線基板７Ａの第２主面には、前記実施の形態１の説明で用いた図１２と同様の構成の封止体９が形成されている。配線基板７Ａは凹部２ｄ１に嵌め込まれ、配線基板７Ａの第２主面上の封止体９は凹部２ｄ２に嵌め込まれるようになっている。これ以外は前記実施の形態１と同じである。

（実施の形態５）
図３３は本実施の形態５のカードチップ３Ａの第１主面側の斜視図、図３４は図３３のカードチップ３Ａの第２主面側の斜視図、図３５は図３４のＸ４−Ｘ４線の断面図をそれぞれ示している。

本実施の形態５のカードチップ３Ａにおいては、キャップ２ｄを有せず、封止体９によってカードチップ３Ａの外形の一部が形成されている。この場合、キャップ２ｄの厚さを無くせる分、封止体９の厚さの余裕を増やすことができる。その分、配線基板７Ａの第２主面上に多くの半導体チップ８を積み重ねて配置することができる。例えばメモリ回路用の半導体チップ８ａを多く積み重ねることにより、メモリ容量を増大できる。また、ワイヤＢＷの高さ制限等も緩和できるので、カードチップ３Ａの組立を容易にすることができる。キャップ２ｄを有するカードチップ３Ａの場合、封止体９の厚さを確保するためキャップ２ｄを可能な限り薄くせざるを得ず強度上の問題が生じる可能性がある。これに対して、本実施の形態５の場合は、キャップ２ｄが無いのでそのような問題も生じない。これ以外は前記実施の形態１と同じである。なお、封止体９や配線基板７Ａはキャップ２ｄよりも硬いので他のものに接触すると他のものに損傷等を生じさせる可能性もある。このため、本実施の形態５の場合、カードチップ３Ａ（封止体９と配線基板７Ａ）の角部にラウンド状等のテーパを形成することが好ましい。

（実施の形態６）
図３６は本実施の形態６のＩＣカード１Ａのカードチップ３Ａの第１主面の平面図を示している。なお、図３６のカードチップ３Ａの第２主面側の斜視図は図５と同じなので省略する。

本実施の形態６では、拡張インタフェース用の外部接続端子４Ｂ０が、前記実施の形態１の場合よりも小面積になっている。すなわち、外部接続端子４Ｂ０の第２方向Ｙの長さが、その第２方向Ｙに並ぶ２つの外部端子４の合計長さ程度しかない。ここでは外部接続端子４Ｂ０が第２方向Ｙのほぼ中央に配置されている場合が例示されているが、これに限定されるものではなく第２方向Ｙの両端のいずれか一方に偏って配置されていても良い。

例えば外部接続端子４Ｂ０に接続されるコネクタピンの平面位置が各社によって変わる場合は、前記実施の形態１で示したように外部接続端子４Ｂ０が第２方向Ｙの端から端に延びている方が、各社のコネクタピン配置に柔軟に対応できるので好ましい。これに対して、コネクタピンの位置が予め決まっている場合は、本実施の形態６のように、そのコネクタピンが接触される部分に小サイズの外部接続端子４Ｂ０を配置しても良い。この場合、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の列の間の領域に、外部接続端子４Ｂ０の無い空き領域を形成することができ、その空き領域に、他の拡張インタフェース用の外部接続端子を配置することによりカードチップ３Ａの機能をさらに向上させることができる。

（実施の形態７）
図３７は本実施の形態７の半導体装置を有するＩＣカード１Ｂの第１主面の全体平面図、図３８は図３７のＩＣカード１Ｂの第１主面の裏面の第２主面の全体平面図、図３９は図３７および図３８のＩＣカード１Ｂの側面図を示している。

ＩＣカード１Ｂは、例えばスタンダードサイズのＳＩＭカードまたはＵＩＭカードである。ＩＣカード１Ｂの外形は、例えば略長方形状に形成されており、その外形寸法は、例えば８５．６ｍｍ×５４ｍｍ×０．７６ｍｍ程度である。

このＩＣカード１Ｂのカード枠体２ａの中央から角部側に離れた位置に形成された開口部２ｂには、カードチップ３Ｂが支持部２ｃによりカード枠体２ａに接合され支えられた状態で収まり良く嵌め込まれている。カードチップ３Ｂは、そのサイズが前記実施の形態１のカードチップ３Ａより大きいのみでそれ以外の構成は、前記実施の形態１のカードチップ３Ａと同じである。

次に、図４０は図３７および図３８のカードチップ３Ｂの第１主面側の斜視図、図４１は図４０のカードチップ３Ｂの第２主面側の斜視図、図４２は図４０のカードチップ３Ｂの分解斜視図をそれぞれ示している。

カードチップ３Ｂの外形は、スタンダードサイズのＳＩＭカードやＵＩＭカードの外形規格に準拠して、例えば四角形状に形成されており、その前面側の一方の角部はインデックス用に大きく面取されている。カードチップ３Ｂの外形寸法（Ｄ４×Ｄ５×Ｄ６）は、例えば２５ｍｍ×１５ｍｍ×０．７６ｍｍ程度である。

カードチップ３Ｂの第１主面（上記ＩＣカード１Ａの第１主面に相当）には前記実施の形態１と同様にＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠のインタフェース用の８個の外部接続端子（ＩＳＯ７８１６端子）４Ａ１〜４Ａ８（４）と、ＩＳＯ／ＩＥＣ７８１６-３に準拠しない拡張インタフェース用の１個の外部接続端子（非ＩＳＯ７８１６端子、拡張端子）４Ｂ０（４）とが外部に露出されて配置されている。各外部接続端子４Ａ１〜４Ａ８，４Ｂ０（４）の構成は前記実施の形態１と同様なので説明を省略する。本実施の形態７の場合も拡張インタフェース用の外部接続端子４Ｂ０（４）を、ＩＳＯ／ＩＥＣ７８１６-３に準拠した外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の各々の端子列の間の領域に配置したことにより、カードチップ３Ｂにメモリカード機能や他の電子回路機能を組み込むことができるので、カードチップ３Ｂの機能を向上させることができる。

カードチップ３Ｂのチップ主要部５Ｂおよび配線基板７Ｂの平面寸法は、カードチップ３Ｂの平面寸法よりも若干小さく形成されている（カードチップ３Ｂの第１主面に残されているキャップ２ｄの縁の幅は、全周で等しく設計され、例えば０．４５ｍｍ程度である）。また、このチップ主要部５Ｂおよび配線基板７Ｂの平面形状はカードチップ３Ｂの平面形状と相似形状に形成されており、その前面側の一方の角部は大きく面取されている。チップ主要部５Ｂや配線基板７Ｂの構成は、寸法が異なるだけで前記実施の形態１で説明したチップ主要部５Ａや配線基板７Ａと同じなので説明を省略する。

キャップ２ｄやその第１主面の凹部２ｄ１も前記実施の形態１の場合よりも平面寸法が大きく形成されているだけで、それ以外は前記実施の形態１で説明したのと同じである。この他、カードチップ３Ｂの構成は、その寸法が前記実施の形態１のカードチップ３Ａと異なるだけで他は同じなので説明を省略する。また、カードチップ３Ｂの断面も図６で示したものと寸法が異なるだけで他は同じなので省略する。

また、本実施の形態７のスタンダードサイズのカードチップ３Ｂの場合も、前記図２７、図２８、図２９、図３０、図３１、図３２で示した構成にすることもできる。

（実施の形態８）
図４３は本実施の形態８の半導体装置を有するＩＣカード１Ｂのカードチップ３Ｂの第１主面側の斜視図、図４４は図４３のカードチップ３Ｂの第１主面の裏面の第２主面側の斜視図、図４５は図４４のＸ５−Ｘ５線の断面図、図４６は図４３のカードチップ３Ｂの分解斜視図をそれぞれ示している。

本実施の形態８においては、スタンダードサイズのカードチップ３Ｂに、前記実施の形態１で説明したミニサイズのカードチップ３Ａ用のチップ主要部５Ａおよび配線基板７Ａを用いている。これ以外の構成は、前記実施の形態７で説明したのと同じである。また、この場合のＩＣカード１Ｂもそのチップ主要部５Ａの寸法が図３７〜図３９で示したものと異なるだけでそれ以外は同じである。

本実施の形態８の場合、スタンダードサイズのＩＣカード１Ｂおよびカードチップ３Ｂに小面積のチップ主要部５Ａおよび配線基板７Ａを用いることができるので、ＩＣカード１Ｂおよびカードチップ３Ｂのコストを低減できる。また、ＩＣカード１Ｂおよびカードチップ３Ｂの軽量化を実現できる。

また、ミニサイズのカードチップ３Ａとスタンダードサイズのカードチップ３Ｂとでチップ主要部５Ａおよび配線基板７Ａを共有できるので、ＩＣカード１Ａ，１Ｂおよびカードチップ３Ａ，３Ｂの製造時間を短縮できる。また、ＩＣカード１Ａ，１Ｂおよびカードチップ３Ａ，３Ｂの製造コストを低減できる。

さらに、カードチップ３Ｂの第１主面におけるキャップ２ｄの領域（面積）を増やすことができる。すなわち、カードチップ３Ｂの第１主面において、印刷等が容易なキャップ２ｄの領域を増やすことができる。これにより、ＩＣカード１Ａ，１Ｂおよびカードチップ３Ａ，３Ｂに絵、図形、記号等を目視可能な状態で表示する能力を向上させることができる。

本実施の形態８のスタンダードサイズのカードチップ３Ｂの場合も、前記図２７、図２８、図２９、図３０、図３１、図３２で示した構成にすることもできる。

（実施の形態９）
図４７は本実施の形態９のカードチップ３Ｂの第１主面側の斜視図、図４８は図４７のカードチップ３Ｂの第２主面側の斜視図をそれぞれ示している。

このカードチップ３Ｂにおいては、キャップ２ｄを有せず、封止体９によってカードチップ３Ｂの外形の一部が形成されている。すなわち、本実施の形態９のカードチップ３Ｂは、その寸法が前記実施の形態５で説明したカードチップ３Ａ（配線基板７Ａ）と異なるだけでそれ以外は同じである。したがって、本実施の形態９の場合も前記実施の形態５と同様の効果を得ることができる。なお、図４７および図４８のカードチップ３Ｂの断面図は図３５と寸法が異なるだけでそれ以外は同じなので省略する。

（実施の形態１０）
図４９は本実施の形態１０の半導体装置を有するＩＣカード１Ｃの第１主面の全体平面図、図５０は図４９のＩＣカード１Ｃの第１主面の裏面の第２主面の全体平面図、図５１は図４９および図５０のＩＣカード１Ｃの側面図を示している。

ＩＣカード１Ｃは、例えばミニサイズのＵＩＣＣ、ＳＩＭカードまたはＵＩＭカードである。ＩＣカード１Ｃの外形およびその寸法は、前記実施の形態１と同じである。

このＩＣカード１Ｃのカード枠体２ａの中央から角部側に離れた位置に形成された開口部２ｂには、カードチップ３Ｃが支持部２ｃによりカード枠体２ａに接合され支えられた状態で収まり良く嵌め込まれている。カードチップ３Ｃは、その第１主面に配置された複数の外部接続端子４にかかわる構成が前記実施の形態１のカードチップ３Ａと異なるのみでそれ以外の構成は、前記実施の形態１のカードチップ３Ａと同じである。

図５２は図４９および図５０のカードチップ３Ｃの第１主面側の斜視図、図５３は図４９および図５０のカードチップ３Ｃの第２主面側の斜視図、図５４は図５３のＸ６−Ｘ６線の断面図、図５５は図４９および図５０のカードチップ３Ｃの分解斜視図をそれぞれ示している。

カードチップ３Ｃの外形は、ミニサイズのＳＩＭカードやｍｉｍｉＵＩＭカードの外形規格に準拠して、例えば四角形状に形成されており、その前面側の一方の角部はインデックス用に大きく面取されている。カードチップ３Ｃの外形寸法（Ｄ１×Ｄ２×Ｄ３）は、前記実施の形態１で説明したカードチップ３Ａの外形寸法と同じである。

このカードチップ３Ｃの第１主面（上記ＩＣカード１Ｃの第１主面側）には、ＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠したインタフェース用の８個の外部接続端子（ＩＳＯ７８１６端子）４Ａ１〜４Ａ８（４）と、ＩＳＯ／ＩＥＣ７８１６-３に準拠していない拡張インタフェース用の１０個の外部接続端子（非ＩＳＯ７８１６端子、拡張端子）４Ｂ１〜４Ｂ１０（４）とが外部に露出された状態で配置されている。外部接続端子４Ｂ１〜４Ｂ１０は、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の２つの列に挟まれた領域に配置されている。

このように、拡張インタフェース用の外部接続端子４Ｂ１〜４Ｂ１０（４）を、ＩＳＯ／ＩＥＣ７８１６-３に準拠した外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の各々の端子列の間の領域に配置したことにより、カードチップ３Ｃにメモリカード機能や他の電子回路機能を組み込むことができるので、カードチップ３Ｃの機能を向上させることができる。

このカードチップ３Ｃは、チップ主要部５Ｃと、キャップ２ｄとを有している。チップ主要部５Ｃは、その第１主面に配置された上記外部接続端子４にかかわる構成が、前記実施の形態１のチップ主要部５Ａと異なるのみでそれ以外の構成はチップ主要部５Ａと同じである。

このチップ主要部５Ｃは、配線基板７Ｃと、この配線基板７Ｃ上に実装された半導体チップ８（８ａ〜８ｃ）と、この半導体チップ８を封止する封止体９とを有している。図５６はチップ主要部５Ｃの第１主面の平面図、図５７および図５８は図５６のチップ主要部５Ｃの第２主面の平面図、図５９は図５７および図５８のＸ７−Ｘ７線の断面図、図６０は図５９の変形例であって図５７および図５８のＸ７−Ｘ７線の断面図をそれぞれ示している。なお、図５７、図５８では、封止体９を非表示としている。また、図５７では配線基板７Ｃの配線の一部を透かして見せている。

チップ主要部５Ｃの配線基板７Ｃの構成は、外部接続端子４にかかわる構成が前記実施の形態１の配線基板７Ａと異なるのみでそれ以外は前記配線基板７Ａと同じである。すなわち、上記のように配線基板７Ｃの第１主面（上記ＩＣカード１Ｃおよびカードチップ３Ｃの第１主面側）において、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の２つの列に挟まれた領域には、拡張インタフェース用の複数の外部接続端子４Ｂ１〜４Ｂ１０が配置されている。

この外部接続端子４Ｂ１〜４Ｂ１０の各々は、外部接続端子４Ａ１〜４Ａ８の各々よりも小さな長方形状に形成されている。外部接続端子４Ｂ１〜４Ｂ１０は、その各々の平面寸法が互いに同じでも良いが、異なっていても良い。ここでは、チップ主要部５Ｃの第１主面の中央から外側に向かって外部接続端子４Ｂ1〜４Ｂ１０の平面寸法が次第に小さくなっている。すなわち、チップ主要部５Ｃの第１主面の中央の外部接続端子４Ｂ３，４Ｂ８の平面寸法が最も大きく、チップ主要部５Ｃの第１主面の最も外側の外部接続端子４Ｂ１，４Ｂ５，４Ｂ６，４Ｂ１０の平面寸法が最も小さくなっている。

また、外部接続端子４Ｂ１〜４Ｂ１０の各々は、第２方向Ｙの中心線位置が、外部接続端子４Ａ1〜４Ａ８の各々の第２方向Ｙの中心線位置に対して第２方向Ｙにずれた状態で配置されている。例えば図５６において図５６の左右方向からコネクタピンが延びてきて外部接続端子４に接触するタイプの場合、仮に外部接続端子４Ｂ１〜４Ｂ１０と外部接続端子４Ａ1〜４Ａ８との各々の第２方向Ｙの中心線位置が一致していると、コネクタピンが重なり、その配置が難しい。これに対して、外部接続端子４Ｂ１〜４Ｂ１０と外部接続端子４Ａ1〜４Ａ８との各々の第２方向Ｙの中心線位置が第２方向にずれていると、コネクタピンが重なることもなく、また、大きく曲げた形状にすることなくすることができるので、コネクタピンの配置を容易にすることができる。

なお、配線１０ａ、配線接続、電極１０ｃの構成についても前記実施の形態１の図８〜図１２等を用いて説明したのと同じである。スルーホール部１０ｂの構成についても前記実施の形態１の図１３〜図１６を用いて説明したのと同じである。また、半導体チップ８（８ａ〜８ｃ）やワイヤＢＷの構成についても前記実施の形態１で説明したのと同じである（図５７では図面を見易くするためワイヤＢＷを破線で示している）。さらに、封止体９についても前記実施の形態１で説明したのと同じである。また、上記ＩＣカードマイコン回路および制御回路の構成も前記実施の形態１と同じである。

次に、図６１は、カードチップ３Ｃの外部接続端子４の機能（信号）例を示している。

外部接続端子４のうち、外部接続端子４Ａ１〜４Ａ８については、前記実施の形態１で説明したのと同じである。ここでは、拡張インタフェース用の外部接続端子４Ｂ１〜４Ｂ１０について説明する。

外部接続端子４Ｂ１，４Ｂ２，４Ｂ５，４Ｂ６，４Ｂ８，４Ｂ１０は、将来機能に備えたリザーブ（ＲＳＶ1〜ＲＳＶ６）端子である。例えばこれらの外部接続端子４Ｂ５，４Ｂ６を非接触カードインタフェースにアサインしても良い。また、これらの外部接続端子４Ｂ１，４Ｂ２，４Ｂ５，４Ｂ６，４Ｂ８，４Ｂ１０によりデジタル化した非接触カードインタフェースのＳ２Ｃの３信号分や送信、受信、モード選択、クロック信号の４信号分にアサインすることもできる。

外部接続端子４Ｂ９，４Ｂ３，４Ｂ７は、データ信号（Ｄ１〜Ｄ３）端子、外部接続端子４Ｂ４は、上記メモリカード回路および上記ＩＣカードマイコン回路の独立動作と連係動作とを切り換える信号（／ＳＥＬ）用のモード選択端子である。

このうち、外部接続端子４Ａ４，４Ａ６，４Ａ８，４Ｂ３，４Ｂ４，４Ｂ７，４Ｂ９は、例えば４ビットバスのＨＳ−ＭＭＣインタフェースを適用する場合の信号配置となっている。前記と同様に、ＩＳＯ７８１６−３に準拠したインタフェース用の外部接続端子（ここでは外部接続端子４Ａ４，４Ａ６，４Ａ８）であっても、その中には、メモリカード回路の信号の授受に使用する外部接続端子（あるいは拡張端子）として使用されるものもある。なお、この場合、ＭＭＣ、ＳＤ（Secure Digital）、メモリスティックは互いに適用可能である。ＭＭＣおよびＳＤのデータ信号Ｄ０〜Ｄ３、コマンド信号ＣＭＤ、クロック信号ＣＬＫは、それぞれメモリスティックのデータ信号Ｄ０〜Ｄ３、Ｂ／Ｓバスステート信号、クロック信号ＳＣＬＫに対応している。

また、図６２は、カードチップ３Ｃの外部接続端子の機能（信号）の他の例を示している。

外部接続端子４Ａ４は送信信号（Ｔｘ）端子、外部接続端子４Ａ８は受信信号（Ｒｘ）端子、外部接続端子４Ａ６はコマンド信号（ＣＭＤ２）を重畳したクロック信号（ＣＬＫ２）端子である。これは非接触カード機能をデジタル化した際のインタフェースに用いる場合に有益である。

外部接続端子４Ｂ１，４Ｂ６は、ＵＳＢ信号（Ｄ^＋，Ｄ⁻）端子である。外部接続端子４Ｂ２，４Ｂ７，４Ｂ３，４Ｂ８は、メモリカード回路インタフェース用のデータ信号（Ｄ０〜Ｄ３）端子である。また、外部接続端子４Ｂ４は、リザーブ（ＲＳＶ）端子である。外部接続端子４Ｂ４を、外部接続端子４Ａ６のクロック信号（ＣＬＫ２）と分離したコマンド（ＣＭＤ２）信号端子としても良い。外部接続端子４Ｂ５は、上記切り換え信号（／ＳＥＬ）用のモード選択端子である。外部接続端子４Ｂ９は、メモリカード回路インタフェース用のクロック信号（ＣＬＫ３）端子である。外部接続端子４Ｂ１０は、メモリカード回路インタフェース用のコマンド信号（ＣＭＤ１）端子である。

このようなカードチップ３Ｃでは、図６３に示すように、異なるインタフェースで情報のやり取りが可能となる。例えば非接触インタフェースＲＦを経由してカードチップ３Ｃ内の情報をＮＦＣ(Near Field Communication)でやり取りした場合、その後または同時に、そのやり取りしたデータを、メモリカード回路インタフェースＭ・Ｉ／Ｆ（ＭＭＣ、ＳＤまたはメモリスティック用のインタフェース）を経由して、やり取りすることができる。その逆も可能である。

また、例えば上記と同様に、非接触インタフェースＲＦを経由してカードチップ３Ｃ内の情報をやり取りした場合、その後または同時に、そのやり取りしたデータを、ＵＳＢインタフェースＵ・Ｉ／Ｆを経由して、やり取りすることができる。その逆も可能である。

また、例えば上記と同様に、メモリカード回路インタフェースを通じてカードチップ３Ｃ内の情報をやり取りした後、または同時に、そのやり取りしたデータを、ＵＳＢインタフェースＵ・Ｉ／Ｆを経由して、やり取りすることができる。例えば、あるホストでメモリカード回路インタフェースを通じてカードチップ３Ｃにデータを書き込む一方で、別のホストでは、その同じカードチップ３Ｃのデータを、ＵＳＢインタフェースを通じて読み出すこともできる。その逆も可能である。

また、このように複数のインタフェースが搭載されていても、非接触カードインタフェースＲＦ、メモリカード回路インタフェースＭ・Ｉ／Ｆ、ＵＳＢインタフェースＵ・Ｉ／またはＩＣカード回路インタフェース（スマートカード）を通じて、各々の機能を単独で使用することもできる。

また、図６４に示すように、ＵＳＢキー３５に、本実施の形態１０のカードチップ３Ｃを装着することで、個人専用のＵＳＢキーにすることもできる。

（実施の形態１１）
図６５は本実施の形態１１のカードチップ３Ｃの第１主面側の斜視図、図６６は図６５のカードチップ３Ｃの分解斜視図をそれぞれ示している。なお、図６５のカードチップ３Ｃの第２主面側の斜視図は図５３と同じなので省略する。

本実施の形態１１では、前記実施の形態２と同様に、前記実施の形態１０で説明したカードチップ３Ｃのチップ主要部５Ｃの配線基板７Ｃの１つの角部に大きな面取部が形成されておらず、配線基板７Ｃの平面形状が四角形状に形成されている。この場合、配線基板７Ｃの１つの角部に面取部を形成するための切断工程を無くせるので配線基板７Ｃの製造工程を簡略化することができる。また、キャップ２ｄの凹部２ｄ１の平面形状も、前記実施の形態２と同様に、配線基板７Ｃの平面形状に合わせて四角形状に形成されている。さらに、配線基板７Ｃの第１主面の角部近傍には、前記実施の形態２と同様に、位置合わせマーク３０が形成されている。これにより、配線基板７Ｃの嵌め込み向きの間違えを防止することができる。これ以外は前記実施の形態１０で説明したのと同じである。

（実施の形態１２）
図６７は本実施の形態１２のカードチップ３Ｃの第１主面側の斜視図、図６８は図６７のカードチップ３Ｃの分解斜視図をそれぞれ示している。なお、図６７のカードチップ３Ｃの第２主面側の斜視図は図５３と同じなので省略する。

本実施の形態１２では、前記実施の形態３と同様に、前記実施の形態１０で説明したカードチップ３Ｃのチップ主要部５Ｃの配線基板７Ｃの平面形状が角丸の四角形状に形成されている。また、キャップ２ｄの凹部２ｄ１の平面形状も、前記実施の形態３で説明したのと同様に、配線基板７Ｃの平面形状に合わせて角丸の四角形状に形成されている。さらに、配線基板７Ｃの第１主面の角部近傍に、前記実施の形態３と同様に、位置合わせマーク３０が形成されていることにより、配線基板７Ｃの嵌め込み向きの間違えを防止することができる。これ以外は前記実施の形態１０で説明したのと同じである。

（実施の形態１３）
図６９は本実施の形態１３のカードチップ３Ｃの第１主面側の斜視図、図７０は図６９のカードチップ３Ｃの分解斜視図をそれぞれ示している。なお、図６９のカードチップ３Ｃの第２主面側の斜視図は図５３と同じなので省略する。

本実施の形態１３では、前記実施の形態４と同様に、チップ主要部５Ｃを収容するキャップ２ｄの凹部が２段階状に形成されている。すなわち、キャップ２ｄの凹部２ｄ１の底面にさらに深い凹部２ｄ２が形成されている。

配線基板７Ｃの第２主面には、前記実施の形態１の説明で用いた図１２と同様の構成の封止体９が形成されている。配線基板７Ｃは凹部２ｄ１に嵌め込まれ、配線基板７Ｃの第２主面上の封止体９は凹部２ｄ２に嵌め込まれるようになっている。これ以外は前記実施の形態１０で説明したのと同じである。

（実施の形態１４）
図７１は本実施の形態１４のカードチップ３Ｃの第１主面側の斜視図、図７２は図７１のカードチップ３Ｃの第２主面側の斜視図、図７３は図７２のＸ８−Ｘ８線の断面図をそれぞれ示している。

このカードチップ３Ｃにおいては、前記実施の形態５と同様に、キャップ２ｄを有せず、封止体９によってカードチップ３Ｃの外形の一部が形成されている。この場合、前記実施の形態５で説明したのと同様の効果を得ることができる。すなわち、キャップ２ｄの厚さを無くせる分、封止体９の厚さの余裕を増やすことができるので、メモリ回路用の半導体チップ８ａを多く積み重ねてメモリ容量を増大させる等、配線基板７Ｃの第２主面上に多くの半導体チップ８を積み重ねて機能の向上を図ることができる。また、ワイヤＢＷの高さ制限等も緩和できるので、カードチップ３Ｃの組立を容易にすることができる。さらに、キャップ２ｄが無いので、キャップの機械的強度を考慮する必要が生じない。これ以外は前記実施の形態１０と同じである。なお、前記本実施の形態５と同様に、カードチップ３Ｃ（封止体９と配線基板７Ｃ）の角部にラウンド状等のテーパを形成することが好ましい。

（実施の形態１５）
図７４は本実施の形態１５の半導体装置を有するＩＣカード１Ｄの第１主面の全体平面図、図７５は図７４のＩＣカード１Ｄの第１主面の裏面の第２主面の全体平面図、図７６は図７４および図７５のＩＣカード１Ｄの側面図を示している。

ＩＣカード１Ｄは、例えばスタンダードサイズのＳＩＭカードまたはＵＩＭカードである。ＩＣカード１Ｄの外形は、例えば略長方形状に形成されており、その外形寸法は、例えば８５．６ｍｍ×５４ｍｍ×０．７６ｍｍ程度である。

このＩＣカード１Ｄのカード枠体２ａの中央から角部側に離れた位置に形成された開口部２ｂには、カードチップ３Ｄが支持部２ｃによりカード枠体２ａに接合され支えられた状態で収まり良く嵌め込まれている。カードチップ３Ｄは、そのサイズが前記実施の形態１０のカードチップ３Ｃより大きいのみでそれ以外の構成は、前記実施の形態１０のカードチップ３Ｃと同じである。

次に、図７７は図７４および図７５のカードチップ３Ｄの第１主面側の斜視図、図７８は図７７のカードチップ３Ｄの第２主面側の斜視図、図７９は図７７のカードチップ３Ｄの分解斜視図をそれぞれ示している。

カードチップ３Ｄの外形は、スタンダードサイズのＳＩＭカードやＵＩＭカードの外形規格に準拠して、例えば四角形状に形成されており、その前面側の一方の角部はインデックス用に大きく面取されている。カードチップ３Ｄの外形寸法（Ｄ４×Ｄ５×Ｄ６）は、例えば２５ｍｍ×１５ｍｍ×０．７６ｍｍ程度である。

カードチップ３Ｄの第１主面（上記ＩＣカード１Ｃの第１主面に相当）には前記実施の形態１０と同様、ＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠のインタフェース用の８個の外部接続端子（ＩＳＯ７８１６端子）４Ａ１〜４Ａ８（４）と、ＩＳＯ／ＩＥＣ７８１６-３に準拠しない拡張インタフェース用の１０個の外部接続端子（非ＩＳＯ７８１６端子、拡張端子）４Ｂ１〜４Ｂ１０（４）とが外部に露出して配置されている。各外部接続端子４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０（４）の構成は前記実施の形態１０と同様なので説明を省略する。本実施の形態１５の場合も拡張インタフェース用の外部接続端子４Ｂ１〜４Ｂ１０（４）を、ＩＳＯ／ＩＥＣ７８１６-３に準拠した外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の各々の端子列の間の領域に配置したことにより、カードチップ３Ｄにメモリカード機能や他の電子回路機能を組み込むことができるので、カードチップ３Ｄの機能を向上させることができる。

カードチップ３Ｄのチップ主要部５Ｄおよび配線基板７Ｄの平面寸法は、カードチップ３Ｄの平面寸法よりも若干小さく形成されている（カードチップ３Ｄの第１主面に残されているキャップ２ｄの縁の幅は、全周で等しく設計され、例えば０．４５ｍｍ程度である）。また、このチップ主要部５Ｄおよび配線基板７Ｄの平面形状はカードチップ３Ｄの平面形状と相似形状に形成されており、その前面側の一方の角部は大きく面取されている。チップ主要部５Ｄや配線基板７Ｄの構成は、寸法が異なるだけで前記実施の形態１０で説明したチップ主要部５Ｃや配線基板７Ｃと同じなので説明を省略する。

キャップ２ｄやその第１主面の凹部２ｄ１も前記実施の形態１０の場合よりも平面寸法が大きく形成されているだけで、それ以外は前記実施の形態１０で説明したのと同じである。この他、カードチップ３Ｄの構成は、その寸法が前記実施の形態１０のカードチップ３Ｃと異なるだけで他は同じなので説明を省略する。また、カードチップ３Ｄの断面も図５４で示したものと寸法が異なるだけで他は同じなので省略する。

また、本実施の形態１５のスタンダードサイズのカードチップ３Ｄの場合も、前記図６５、図６６、図６７、図６８、図６９、図７０、図７１、図７２で示した構成にすることもできる。

（実施の形態１６）
図８０は本実施の形態１６のカードチップ３Ｅの第１主面側の斜視図、図８１は図８０のカードチップ３Ｅの第２主面側の斜視図、図８２は図８１のＸ９−Ｘ９線の断面図をそれぞれ示している。なお、カードチップ３Ｅを収容するＩＣカードの構成は前記実施の形態１，１０と同じなので図示を省略する。また、カードチップ３Ｅの分割斜視図も外部接続端子４のサイズが異なるだけで図５５と同じなので図示を省略する。

このカードチップ３Ｅの外形は、ミニサイズのＳＩＭカードやｍｉｍｉＵＩＭカードの外形規格に準拠して、例えば四角形状に形成されており、その前面側の一方の角部はインデックス用に大きく面取されている。カードチップ３Ｅの外形寸法は、前記実施の形態１，１０で説明したカードチップ３Ａ，３Ｃの外形寸法と同じである。

このカードチップ３Ｅの第１主面（上記ＩＣカード１Ｃの第１主面側）には、ＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠したインタフェース用の８個の外部接続端子（ＩＳＯ７８１６端子）４Ａ１〜４Ａ８（４）と、ＩＳＯ／ＩＥＣ７８１６-３に準拠していない拡張インタフェース用の１０個の外部接続端子（非ＩＳＯ７８１６端子、拡張端子）４Ｂ１〜４Ｂ１０（４）とが外部に露出された状態で配置されている。外部接続端子４Ｂ１〜４Ｂ１０は、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の２つの列に挟まれた領域に配置されている。

このように、拡張インタフェース用の外部接続端子４Ｂ１〜４Ｂ１０（４）を、ＩＳＯ／ＩＥＣ７８１６-３に準拠した外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の各々の端子列の間の領域に配置したことにより、カードチップ３Ｅにメモリカード機能や他の電子回路機能を組み込むことができるので、カードチップ３Ｅの機能を向上させることができる。

このカードチップ３Ｅは、チップ主要部５Ｅと、キャップ２ｄとを有している。チップ主要部５Ｅは、その第１主面に配置された上記外部接続端子４の寸法が、前記実施の形態１０のチップ主要部５Ｃと異なるのみでそれ以外の構成は前記チップ主要部５Ｃと同じである。

このチップ主要部５Ｅは、配線基板７Ｅと、この配線基板７Ｅ上に実装された半導体チップ８（８ａ〜８ｃ）と、この半導体チップ８を封止する封止体９とを有している。図８３はチップ主要部５Ｅの第１主面の平面図、図８４および図８５は図８３のチップ主要部５Ｅの第２主面の平面図、図８６は図８４および図８５のＸ１０−Ｘ１０線の断面図である。また、図８７は図８６の変形例であって図８４および図８５のＸ１０−Ｘ１０線の断面図、図８８は外部接続端子４の拡大平面図、図８９は図８８のＸ１１−Ｘ１１線の断面図、図９０および図９１は図８９の変形例であって図８８のＸ１１−Ｘ１１線の断面図である。なお、図８４、図８５では、封止体９を非表示としている。また、図８４では配線基板７Ｅの配線の一部を透かして見せている。また、図８８の破線は前記実施の形態１０で示した外部接続端子４を比較のため示している。

チップ主要部５Ｅの配線基板７Ｅの第１主面（カードチップ３Ｅの第１主面）において、外部接続端子４Ａ１〜４Ａ４，４Ａ５〜４Ａ８の２つの列に挟まれた領域には、拡張インタフェース用の複数の外部接続端子４Ｂ１〜４Ｂ１０が配置されている。

ただし、本実施の形態１６では、外部接続端子４（４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０）の各々の寸法が前記実施の形態１０の場合よりも小さく形成されている。ここでは、外部接続端子４（４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０）の各々の寸法が必要最小限の寸法になっている。

この外部接続端子４（４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０）は、その各々の外周を始点として外部接続端子４の外側に延びる配線１０ａを通じて、外部接続端子４の外側に配置されたスルーホール部１０ｂと電気的に接続されている。すなわち、本実施の形態１６では、外部接続端子４を小さくしたことにより生じた空き領域に、スルーホール部１０ｂや配線１０ａが配置されている。

さらに、ソルダレジストＳＲ１の開口部１１ａが、外部接続端子４（４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０）の外側に位置している。すなわち、ソルダレジストＳＲ１は外部接続端子４に重ならず、外部接続端子４のほぼ全面（上面および側面）が露出されている。したがって、外部接続端子４の上面全体が接続領域になっている。この場合、図８９〜図９１に示すように、外部接続端子４の上面のみではなく、外部接続端子４の側面にもメッキ層Ｍ２が被着されている。

次に、図９２は、拡張インタフェース用の外部接続端子４Ｂ（４Ｂ１〜４Ｂ１０）の配置領域ＴＲＡを説明する配線基板７Ｅの第１主面の全体平面図を示している。外部接続端子４Ｂ（４Ｂ１〜４Ｂ１０）は、外部接続端子４Ａ１〜４Ａ８の破線で示す最大限の端子領域の列に挟まれた配置領域ＴＲＡに配置される。

次に、図９３は、配線（いわゆる配線１０ａと、その他にスルーホール部１０ｂを含む）の配置領域ＴＲＢを説明する配線基板７Ｅの第１主面の全体平面図を示している。本実施の形態１６では、配線１０ａやスルーホール部１０ｂの中に、外部接続端子４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０の各々の外側であって、上記複数の外部接続端子４Ａ１〜４Ａ８の破線で示す最大限の端子領域の全体を含む配置領域ＴＲＢの内側に配置されているものがある。

次に、図９４は、本実施の形態１６の外部接続端子４（４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０）にかかわる寸法の具体例を示している。第１方向Ｘにおいて、例えば寸法ＤＸ１は、Ｍａｘ値で２．１５ｍｍ程度、寸法ＤＸ２は、Ｍｉｎ値で４．１５ｍｍ程度、寸法ＤＸ３は、Ｍａｘ値で９．７７ｍｍ程度、寸法ＤＸ４は、Ｍｉｎ値で１１．７７ｍｍ程度、寸法ＤＸ５は、４．１５ｍｍ〜９．７７ｍｍ程度である。また、第２方向Ｙにおいて、例えば寸法ＤＹ１は、Ｍａｘ値で１．３４ｍｍ程度、寸法ＤＹ２は、Ｍｉｎ値で３．０４ｍｍ程度、寸法ＤＹ３は、Ｍａｘ値で３．８８ｍｍ程度、寸法ＤＹ４は、Ｍｉｎ値で５．５８ｍｍ程度、寸法ＤＹ５は、Ｍａｘ値で６．４２ｍｍ程度、寸法ＤＹ６は、Ｍｉｎ値で８．１２ｍｍ程度、寸法ＤＹ７は、Ｍａｘ値で８．９６ｍｍ程度、寸法ＤＹ８は、Ｍｉｎ値で１０．６６２ｍｍ程度である。

このような本実施の形態１６によれば、外部接続端子４を小さくしたことにより、ミニサイズのＳＩＭカードの配線基板７Ｅの第１主面内に空き領域を形成できる。そして、この空き領域に配線（いわゆる配線１０ａと、その他にスルーホール部１０ｂを含む）を配置することにより、その配線の配置の自由度を向上させることができる。

また、図９５は、外部接続端子４の接続領域に、外部接続端子４の上下面を貫通するスルーホール部１０ｂが配置される配線基板の要部断面図を示している。この場合、貫通スルーホール部を持つ配線基板は低コストであるものの、コネクタピン３８がスルーホール部１０ｂの露出部の凹凸に接触することにより削れたり損傷を受けたりする場合や外部接続端子４に対するコネクタピン３８の接触不良が生じたりする場合があるので使用できないことがある。一方、図９６は、本実施の形態１６の場合の配線基板７Ｅの外部接続端子４の要部拡大平面図を示している。本実施の形態１６の場合、コネクタピン３８の接続領域とスルーホール部１０ｂとが離れており、コネクタピン３８がスルーホール部１０ｂに接触することがないので、上記のような問題が生じない。したがって、上記貫通スルーホール部を持つ配線基板７Ｅを使用できるので、カードチップ３Ｅのコストを低減できる。

また、図９７は外部接続端子４の上面外周にソルダレジストＳＲ１の一部が被さる構成の配線基板の要部平面図、図９８は図９７のＸ１２−Ｘ１２線の拡大断面図を示している。この場合、ソルダレジストＳＲ１の開口部１１ａの外周部（図９８の破線で囲む部分）にソルダレジストＳＲ１の膜厚が不充分な部分が形成される場合がある。この部分にはメッキ層Ｍ１が形成されないので、後にその膜厚が不充分な部分が剥離してしまうと、そこから下地の主導体層Ｍ２が露出し、その露出部分が腐食してしまう場合がある。一方、図９９は、本実施の形態１６の場合の配線基板７Ｅの外部接続端子４の要部拡大平面図を示している。本実施の形態１６の場合、ソルダレジストＳＲ１の端部（すなわち、開口部１１ａ）が外部接続端子４の上面上に配置されず、さらに外部接続端子４の外側に配置される。このため、外部接続端子４の上面上に、スルダレジストＳＲ１の膜厚が不充分な部分が形成されないし、外部接続端子４のほぼ全面（上面および側面）がメッキ層Ｍ１で覆われるので、上記のような外部接続端子４の腐食の問題を大幅に低減できる。

なお、外部接続端子４Ａ１〜４Ａ８と外部接続端子４Ｂ１〜４Ｂ１０との寸法の大小関係、外部接続端子４Ａ１〜４Ａ８と外部接続端子４Ｂ１〜４Ｂ１０との相対的な配置関係、外部接続端子４Ｂ１〜４Ｂ１０同士での寸法の大小関係は、前記実施の形態１０で説明したのと同じである。また、配線１０ａ、配線接続、電極１０ｃの構成、半導体チップ８（８ａ〜８ｃ）やワイヤＢＷの構成についても前記実施の形態１，１０と同じである（図８４では図面を見易くするためワイヤＢＷを破線で示している）。さらに、封止体９についても前記実施の形態１，１０と同じである。また、上記ＩＣカードマイコン回路および制御回路の構成も前記実施の形態１と同じである。また、上記以外は、スルーホール部１０ｂの構成を示す図８８〜図９１についても前記実施の形態１の図１３〜図１６を用いて説明したのと同じである。また、本実施の形態１６のカードチップ３Ｅの外部接続端子４の機能（信号）の一例を示す図１００の外部接続端子４の信号配置は、前記図６１で説明したのと同じである。また、図１０１の外部接続端子４の信号配置は、前記図６２で説明したのと同じである。

（実施の形態１７）
図１０２は本実施の形態１７のカードチップ３Ｅの第１主面側の斜視図、図１０３は図１０２のカードチップ３Ｅの第２主面側の斜視図、図１０４は図１０３のＸ１３−Ｘ１３の断面図をそれぞれ示している。なお、図１０３ではチップ主要部５Ｅを破線で示す。

本実施の形態１７では、前記実施の形態２，１１と同様に、前記実施の形態１６で説明したカードチップ３Ｅのチップ主要部５Ｅの配線基板７Ｅの１つの角部に大きな面取部が形成されておらず、配線基板７Ｅの平面形状が四角形状に形成されている。この場合、配線基板７Ｅの１つの角部に面取部を形成するための切断工程を無くせるので配線基板７Ｅの製造工程を簡略化することができる。また、キャップ２ｄの凹部２ｄ１の平面形状も、前記実施の形態２，１１と同様に、配線基板７Ｅの平面形状に合わせて四角形状に形成されている。さらに、配線基板７Ｅの第１主面の角部近傍には、前記実施の形態２と同様に、位置合わせマーク３０が形成されている。これにより、配線基板７Ｃの嵌め込み向きの間違えを防止することができる。これ以外は前記実施の形態１６で説明したのと同じである。

また、カードチップ３Ｅは、実施の形態１２，１３（図６７、図６８、図６９、図７０）と同様の構成にすることもできる。

（実施の形態１８）
図１０５は本実施の形態１８のカードチップ３Ｅの第１主面側の斜視図、図１０６は図１０５のカードチップ３Ｅの第２主面側の斜視図、図１０７は図１０６のＸ１４−Ｘ１４線の断面図をそれぞれ示している。

このカードチップ３Ｅにおいては、前記実施の形態５，１４と同様に、キャップ２ｄを有せず、封止体９によってカードチップ３Ｅの外形の一部が形成されている。この場合、前記実施の形態５，１４で説明したのと同様の効果を得ることができる。これ以外は前記実施の形態１６と同じである。なお、この場合も前記本実施の形態５，１４と同様に、カードチップ３Ｅ（封止体９と配線基板７Ｅ）の角部にラウンド状等のテーパを形成することが好ましい。

（実施の形態１９）
図１０８は本実施の形態１９のカードチップ３Ｆの第１主面側の斜視図、図１０９は図１０８のカードチップ３Ｆの第２主面側の斜視図を示している。なお、図１０８の分解斜視図は外部接続端子４の寸法が異なるだけで図７９と同じなので図示を省略する。

このカードチップ３Ｆの外形は、スタンダードサイズのＳＩＭカードやＵＩＭカードの外形規格に準拠して、例えば四角形状に形成されており、その前面側の一方の角部はインデックス用に大きく面取されている。カードチップ３Ｄの外形寸法（Ｄ４×Ｄ５×Ｄ６）は、例えば２５ｍｍ×１５ｍｍ×０．７６ｍｍ程度である。

カードチップ３Ｆの第１主面（上記ＩＣカード１Ｃの第１主面に相当）には前記実施の形態１６と同様、ＩＣカード機能用のＩＳＯ／ＩＥＣ７８１６-３に準拠のインタフェース用の８個の外部接続端子（ＩＳＯ７８１６端子）４Ａ１〜４Ａ８（４）とＩＳＯ／ＩＥＣ７８１６-３に準拠しない拡張インタフェース用の１０個の外部接続端子（非ＩＳＯ７８１６端子、拡張端子）４Ｂ１〜４Ｂ１０（４）とが外部に露出されて配置されている。各外部接続端子４Ａ１〜４Ａ８，４Ｂ１〜４Ｂ１０（４）の構成は前記実施の形態１６と同様なので説明を省略する。本実施の形態１９の場合も前記実施の形態１６と同様の効果を得ることができる。

カードチップ３Ｆのチップ主要部５Ｆおよび配線基板７Ｆの平面寸法は、カードチップ３Ｆの平面寸法よりも若干小さく形成されている（カードチップ３Ｆの第１主面に残されているキャップ２ｄの縁の幅は、全周で等しく設計され、例えば０．４５ｍｍ程度である）。また、このチップ主要部５Ｆおよび配線基板７Ｆの平面形状はカードチップ３Ｆの平面形状と相似形状に形成されており、その前面側の一方の角部は大きく面取されている。チップ主要部５Ｆや配線基板７Ｆの構成は、寸法が異なるだけで前記実施の形態１０，１６で説明したチップ主要部５Ｃ，５Ｅや配線基板７Ｃ，７Ｅと同じなので説明を省略する。

キャップ２ｄやその第１主面の凹部２ｄ１も前記実施の形態１６の場合よりも平面寸法が大きく形成されているだけで、それ以外は前記実施の形態１６で説明したのと同じである。この他、カードチップ３Ｆの構成は、その寸法が前記実施の形態１６のカードチップ３Ｅと異なるだけで他は同じなので説明を省略する。また、カードチップ３Ｆの断面も図８２で示したものと寸法が異なるだけで他は同じなので省略する。

また、本実施の形態１９のスタンダードサイズのカードチップ３Ｆの場合も、前記図１０２、図１０３、図６７、図６８、図６９、図７０、図１０５、図１０６で示した構成にすることもできる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。

例えば前記実施の形態１の外部接続端子の構成で、外部接続端子４Ａ１〜４Ａ８，４Ｂ０を前記実施の形態１６で説明したように小さな寸法（必要最小限の寸法）にしても良い。

また、前記実施の形態１〜１９では、拡張インタフェース用の外部接続端子がある場合について説明したが、拡張インタフェース用の外部接続端子が無い場合でも、前記実施の形態１６で説明したように、外部接続端子４Ａ１〜４Ａ８を小さな寸法（必要最小限の寸法）にし、スルーホール部を外部接続端子４Ａ１〜４Ａ８の外側に配置しても良い。また、ＩＣカードの必要に応じて、外部接続端子４Ａ４または外部接続端子４Ａ８を省略して形成することも可能である。

本発明は、カード型情報媒体の製造業に適用できる。

本発明の一実施の形態である半導体装置を有するＩＣカードの第１主面の全体平面図である。 図１のＩＣカードの第１主面の裏面の第２主面の全体平面図である。 図１および図２のＩＣカードの側面図である。 図１のＩＣカードのカード本体の第１主面側の斜視図である。 図１のＩＣカードのカード本体の第２主面側の斜視図である。 図５のＸ１−Ｘ１線の断面図である。 図１のＩＣカードのカード本体の分解斜視図である。 図４のカード本体の主要部の第１主面の平面図である。 図８のカード本体の主要部の第２主面の平面図である。 図８のカード本体の主要部の第２主面の平面図である。 図９および図１０のＸ２−Ｘ２線の断面図である。 図１１の変形例であって図９および図１０のＸ２−Ｘ２線の断面図である。 図８のカード本体の主要部の第１主面の外部接続端子の拡大平面図である。 図１３のＸ３−Ｘ３線の断面図である。 図１４の変形例であって図１３のＸ３−Ｘ３線の断面図である。 図１４の変形例であって図１３のＸ３−Ｘ３線の断面図である。 図８のカード本体の主要部の半導体チップの構成の変形例を示す配線基板の第２主面の平面図である。 図８のカード本体の主要部の半導体チップの構成の変形例を示す配線基板の第２主面の平面図である。 図８のカード本体の主要部の半導体チップの構成の変形例を示す配線基板の第２主面の平面図である。 図４のカード本体の外部接続端子の機能の一例を示すカード本体の第１主面の全体平面図である。 図４のカード本体の拡張インタフェース用の外部接続端子に入力される信号による回路動作を説明するための回路図である。 図４のカード本体の拡張インタフェース用の外部接続端子に入力される信号による回路動作を説明するための回路図である。 図４のカード本体のＩＣカードマイコン回路の一例の説明図である。 図４のカード本体のインタフェースコントローラ回路の一例の説明図である。 図４のカード本体のＩＣカードマイコン回路の他の例の説明図である。 図４のカード本体のインタフェースコントローラ回路の他の例の説明図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図２７のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図２９のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図３１のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置であるカード本体の第１主面側の斜視図である。 図３３のカード本体の第２主面側の斜視図である。 図３４のＸ４−Ｘ４線の断面図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面の平面図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードの第１主面の全体平面図である。 図３７のＩＣカードの第２主面の全体平面図である。 図３７および図３８のＩＣカードの側面図である。 図３７および図３８のカード本体の第１主面側の斜視図である。 図４０のカード本体の第２主面側の斜視図である。 図４０のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図４３のカード本体の第２主面側の斜視図である。 図４４のＸ５−Ｘ５線の断面図である。 図４３のカード本体の分解斜視図である。 本発明の他の実施の形態であるカード本体の第１主面側の斜視図である。 図４７のカード本体の第２主面側の斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードの第１主面の全体平面図である。 図４９のＩＣカードの第２主面の全体平面図である。 図４９および図５０のＩＣカードの側面図である。 図４９および図５０のカード本体の第１主面側の斜視図である。 図４９および図５０のカード本体の第２主面側の斜視図である。 図５３のＸ６−Ｘ６線の断面図である。 図４９および図５０のカード本体の分解斜視図である。 図５２のカード本体のチップ主要部の第１主面の平面図である。 図５６のチップ主要部の第２主面の平面図である。 図５６のチップ主要部の第２主面の平面図である。 図５７および図５８のＸ７−Ｘ７線の断面図である。 図５９の変形例であって図５７および図５８のＸ７−Ｘ７線の断面図である。 図５２のカード本体の外部接続端子の機能の一例を示すカード本体の第１主面の全体平面図である。 図５２のカード本体の外部接続端子の機能の他の例を示すカード本体の第１主面の全体平面図である。 図６２のカード本体の使用例の説明図である。 図６２のカード本体の使用例の説明図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図６５のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図６７のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図６９のカード本体の分解斜視図である。 本発明の他の実施の形態であるカード本体の第１主面側の斜視図である。 図７１のカード本体の第２主面側の斜視図である。 図７２のＸ８−Ｘ８線の断面図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードの第１主面の全体平面図である。 図７４のＩＣカードの第２主面の全体平面図である。 図７４および図７５のＩＣカードの側面図である。 図７４および図７５のＩＣカードのカード本体の第１主面側の斜視図である。 図７７のカード本体の第２主面側の斜視図である。 図７７のカード本体の分解斜視図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図８０のカード本体の第２主面側の斜視図である。 図８１のＸ９−Ｘ９線の断面図である。 図８０のカード本体のチップ主要部の第１主面の平面図である。 図８３のチップ主要部の第２主面の平面図である。 図８３のチップ主要部の第２主面の平面図である。 図８４および図８５のＸ１０−Ｘ１０線の断面図である。 図８６の変形例であって図８４および図８５のＸ１０−Ｘ１０線の断面図である。 図８３のチップ主要部の配線基板の外部接続端子の拡大平面図である。 図８８のＸ１１−Ｘ１１線の断面図である。 図８９の変形例であって図８８のＸ１１−Ｘ１１線の断面図である。 図８９の変形例であって図８８のＸ１１−Ｘ１１線の断面図である。 図８３のチップ主要部の拡張インタフェース用の外部接続端子の配置領域を説明する配線基板の第１主面の全体平面図である。 図８３のチップ主要部の配線の配置領域を説明する配線基板の第１主面の全体平面図である。 図８３のチップ主要部の外部接続端子にかかわる寸法の具体例を示す配線基板の第１主面の全体平面図である。 本発明者が検討したＩＣカードであって、外部接続端子の接続領域に外部接続端子の上下面を貫通するスルーホール部が配置される配線基板の要部断面図である。 図８３のチップ主要部の配線基板の外部接続端子の要部拡大平面図である。 外部接続端子の上面外周にソルダレジストの一部が被さる構成の配線基板の要部平面図である。 図９７のＸ１２−Ｘ１２線の拡大断面図である。 図８３のチップ主要部の配線基板の外部接続端子の要部拡大平面図である。 図８０のカード本体の外部接続端子の機能の一例を示すカード本体の第１主面の全体平面図である。 図８０のカード本体の外部接続端子の機能の他の例を示すカード本体の第１主面の全体平面図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図１０２のカード本体の第２主面側の斜視図である。 図１０３のＸ１３−Ｘ１３の断面図である。 本発明の他の実施の形態であるカード本体の第１主面側の斜視図である。 図１０５のカード本体の第２主面側の斜視図である。 図１０６のＸ１４−Ｘ１４線の断面図である。 本発明の他の実施の形態である半導体装置を有するＩＣカードのカード本体の第１主面側の斜視図である。 図１０８のカード本体の第２主面側の斜視図である。

符号の説明

１Ａ，１Ｂ，１Ｃ，１Ｄ ＩＣカード
２ａ カード枠体
２ｂ 開口部
２ｃ 支持部
２ｄ キャップ
２ｄ１ 凹部
２ｄ２ 凹部
３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅ，３Ｆ ＩＣカードチップ（カード本体）
４ 外部接続端子
４Ａ１〜４Ａ８ 外部接続端子（ＩＳＯ７８１６端子）
４Ｂ０ 外部接続端子（非ＩＳＯ７８１６端子）
４Ｂ１〜４Ｂ１０ 外部接続端子（非ＩＳＯ７８１６端子）
５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ チップ主要部
６ 接着材
７Ａ，７Ｂ，７Ｃ，７Ｄ，７Ｅ，７Ｆ 配線基板
７ｉ 絶縁基材
８ 半導体チップ
８ａ 半導体チップ（第２半導体チップ）
８ｂ 半導体チップ（第３半導体チップ）
８ｃ 半導体チップ（第１半導体チップ）
８ｄ 半導体チップ
９ 封止体
１０ａ 配線
１０ｂ スルーホール部
１０ｃ 電極
１１ａ 開口部
１２ 絶縁ペースト
１５ａ〜１５ｃ 接着層
２５ ＩＣカードマイコン回路
２５ａ ＣＰＵ
２５ｂ ＲＡＭ
２５ｃ タイマ
２５ｄ ＥＥＰＲＯＭ
２５ｅ コプロセッサユニット
２５ｆ マスクＲＯＭ
２５ｇ システムコントロールロジック
２５ｈ 入出力ポート（Ｉ／Ｏポート）
２５ｉ データバス
２５ｊ アドレスバス
２６ インタフェースコントローラ回路
２６ａ ホストインタフェース回路
２６ｂ マイクロコンピュータ
２６ｂ１ ＣＰＵ（中央処理装置）
２６ｂ２ プログラムメモリ（ＰＧＭ）
２６ｂ３ ワークメモリ（ＷＲＡＭ）
２６ｃ フラッシュコントローラ
２６ｄ バッファコントローラ
２６ｅ バッファメモリ
２６ｆ ＩＣカード用インタフェース回路
３０ 位置合わせマーク
３５ ＵＳＢキー
３８ コネクタピン
Ｍ１ 主導体層
Ｍ２ メッキ層
ＢＰ ボンディングパッド
ＢＷ ボンディングワイヤ

Claims (21)

1. ＩＣカード回路およびメモリカード回路を有するカード回路を内蔵するカード本体の第１主面に複数の端子を備え、
   前記複数の端子は、
   前記カード回路に電気的に接続される複数のＩＳＯ７８１６端子と、
   前記カード回路に電気的に接続される非ＩＳＯ７８１６端子とを有しており、
   前記非ＩＳＯ７８１６端子は、前記ＩＳＯ７８１６端子の列に挟まれる領域に配置されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記カード本体は、前記第１主面とその裏側に位置する第２主面とを有する基板と、
   前記基板の第２主面に搭載され、前記カード回路を形成する半導体チップと、
   前記カード本体の外形の一部を形成すると共に、前記半導体チップを封止する封止体とを有することを特徴とする半導体装置。
3. 請求項２記載の半導体装置において、前記封止体がキャップで形成されていることを特徴とする半導体装置。
4. 請求項２記載の半導体装置において、前記封止体がモールド樹脂で形成されていることを特徴とする半導体装置。
5. 請求項２記載の半導体装置において、前記半導体チップは、前記ＩＣカード回路が形成された第１半導体チップと、前記メモリカード回路のメモリ回路が形成された第２半導体チップと、前記メモリ回路の動作を制御する制御回路が形成された第３半導体チップとを有することを特徴とする半導体装置。
6. 請求項１記載の半導体装置において、前記非ＩＳＯ７８１６端子は、前記メモリカード回路および前記ＩＣカード回路の独立動作と連係動作とを切り換える信号用の端子であることを特徴とする半導体装置。
7. 請求項１記載の半導体装置において、前記ＩＳＯ７８１６端子の列の間には複数の前記非ＩＳＯ７８１６端子が配置されていることを特徴とする半導体装置。
8. 請求項７記載の半導体装置において、前記複数の非ＩＳＯ７８１６端子の中には、前記メモリカード回路用の端子が配置されていることを特徴とする半導体装置。
9. 請求項７記載の半導体装置において、前記複数の非ＩＳＯ７８１６端子の中には、ＵＳＢ用の端子が配置されていることを特徴とする半導体装置。
10. 請求項１記載の半導体装置において、前記複数の端子の各々の外側であって、前記複数のＩＳＯ７８１６端子の配置領域の内側には、前記複数の端子と電気的に接続されるスルーホール部、配線またはその両方が配置されていることを特徴とする半導体装置。
11. 請求項１０記載の半導体装置において、
    前記カード本体は、前記第１主面とその裏側に位置する第２主面とを有する基板を備え、前記スルーホール部は、貫通スルーホール部であることを特徴とする半導体装置。
12. 請求項１記載の半導体装置において、前記カード本体は、カード枠体の枠内に支持された状態で固定されていることを特徴とする半導体装置。
13. ＩＣカード回路およびメモリカード回路を有するカード回路が内蔵されたカード本体の第１主面に複数の端子を備え、
    前記複数の端子は、
    前記カード回路に電気的に接続される複数のＩＳＯ７８１６端子と、
    前記カード回路に電気的に接続される非ＩＳＯ７８１６端子とを有しており、
    前記非ＩＳＯ７８１６端子は、前記メモリカード回路および前記ＩＣカード回路の独立動作と連係動作とを切り換える信号用の端子であり、
    前記非ＩＳＯ７８１６端子は、前記ＩＳＯ７８１６端子の列に挟まれる領域に配置されていることを特徴とする半導体装置。
14. 請求項１３記載の半導体装置において、前記カード本体が、カード枠体の枠内に支持された状態で固定されていることを特徴とする半導体装置。
15. ＩＣカード回路およびメモリカード回路を有するカード回路が内蔵されたカード本体の第１主面に複数の端子を備え、
    前記複数の端子は、
    前記カード回路に電気的に接続される複数のＩＳＯ７８１６端子と、
    前記カード回路に電気的に接続される非ＩＳＯ７８１６端子とを有しており、
    前記ＩＳＯ７８１６端子の列の間には複数の前記非ＩＳＯ７８１６端子が配置されていることを特徴とする半導体装置。
16. 請求項１５記載の半導体装置において、前記カード本体が、カード枠体の枠内に支持された状態で固定されていることを特徴とする半導体装置。
17. ＩＣカード回路およびメモリカード回路を有するカード回路が内蔵されたカード本体の第１主面に複数の端子を備え、
    前記複数の端子は、
    前記カード回路に電気的に接続される複数のＩＳＯ７８１６端子と、
    前記カード回路に電気的に接続される非ＩＳＯ７８１６端子とを有しており、
    前記非ＩＳＯ７８１６端子は、前記ＩＳＯ７８１６端子の列に挟まれる領域に配置されており、
    前記複数の端子の各々の外側であって、前記複数のＩＳＯ７８１６端子の配置領域の内側には、前記複数の端子と電気的に接続されるスルーホール部、配線またはその両方が配置されていることを特徴とする半導体装置。
18. 請求項１７記載の半導体装置において、
    前記カード本体は、前記第１主面とその裏側に位置する第２主面とを有する基板を備え、前記スルーホール部は、貫通スルーホール部であることを特徴とする半導体装置。
19. 請求項１７記載の半導体装置において、前記カード本体が、カード枠体の枠内に支持された状態で固定されていることを特徴とする半導体装置。
20. ＩＣカード回路およびメモリカード回路を有するカード回路が内蔵されたカード本体の第１主面に複数の端子を備え、
    前記複数の端子は、
    前記カード回路に電気的に接続される複数のＩＳＯ７８１６端子を有しており、
    前記複数のＩＳＯ７８１６端子の各々の外側であって、前記複数のＩＳＯ７８１６端子の配置領域の内側には、前記複数のＩＳＯ７８１６端子と電気的に接続されるスルーホール部、配線またはその両方が配置されていることを特徴とする半導体装置。
21. 請求項２０記載の半導体装置において、
    前記カード本体は、前記第１主面とその裏側に位置する第２主面とを有する基板を備え、前記スルーホール部は、貫通スルーホール部であることを特徴とする半導体装置。

Images