CN1996579A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1996579A
CN1996579A CNA2006101565921A CN200610156592A CN1996579A CN 1996579 A CN1996579 A CN 1996579A CN A2006101565921 A CNA2006101565921 A CN A2006101565921A CN 200610156592 A CN200610156592 A CN 200610156592A CN 1996579 A CN1996579 A CN 1996579A
Authority
CN
China
Prior art keywords
card
type surface
terminal
core
iso7816
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101565921A
Other languages
English (en)
Inventor
西泽裕孝
山本师久
三宅顺
大迫润一郎
筱原稔
和田环
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1996579A publication Critical patent/CN1996579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/30—Identification or security features, e.g. for preventing forgery
    • B42D25/305—Associated digital information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07739—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part capable of functioning as a record carrier on its own and a second part being only functional as a form factor changing part, e.g. SIM cards type ID 0001, removably attached to a regular smart card form factor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

公开了一种IC卡功能得到提高的半导体器件。在卡芯片的第一主表面上且在夹于用于符合ISO/IEC7816－3的接口的外部连接端子的两行之间的区域中，布置用于不符合ISO/IEC7816－3的扩展接口的外部连接端子，其中所述ISO/IEC7816－3用于IC卡功能。利用这种布局，可以将存储卡功能和其它电子电路功能结合到卡芯片中，且因此可以提高卡芯片的功能。

Description

半导体器件
相关申请的交叉引用
本申请要求于2006年1月6日提交的日本专利申请No.2006-1061的优先权，据此通过参考将其内容引入本申请。
技术领域
本发明涉及一种半导体器件技术，且更特别地涉及一种可有效地应用于卡型信息媒质的技术。
背景技术
诸如IC卡和存储卡的卡型信息媒质是小尺寸的且厚度和重量是减小的，所以在便携性和便利性上是有优势的，并在各种领域中得到了传播。
IC卡是具有嵌入在现金卡尺寸的薄塑料片中的IC芯片以允许在其中记录信息的卡型信息媒质。由于其在认证能力和防篡改上的优势，诸如信用卡、现金卡、用于ETC(电子收费系统)的卡、季票、便携式电话卡和认证卡的IC卡在要求高安全性的领域中得到越来越广泛的传播，这些领域诸如金融、交通、通信、流通和认证的领域。作为这种IC卡的示例，在日本未审专利公开No.2001-357376(专利文献1)的图9中说明了一种构造，其中在框架卡的开口(aperture)中提供桥梁以固定SIM(客户身份模块)类型的卡。
另一方面，上述存储卡是采用闪存作为存储媒质的卡型信息媒质。存储卡在尺寸上比IC卡小，且可以容易地以高速来写入和读取大容量信息。因此，作为要求便携性的便携式信息装置——例如数码相机、笔记本型个人电脑、便携式音乐播放器和便携式电话——中的记录媒质，存储卡得到了广泛地传播。作为典型的存储卡标准，有SD(安全数字)存储卡(由SD卡协会定义的标准)、迷你SD、MMD(多媒体卡，Infineon Technologies AG的注册商标)、以及RS-MMC(减小尺寸的MMC)。关于这些存储卡的描述例如可以在WO02/099742 Pamphlet(专利文献2)中找到，其中为了提高安全性，公开了一种存储卡的构造，其包括闪存芯片、能够执行安全性处理的IC卡芯片、以及用于对这些芯片的电路操作进行控制的控制器芯片。
[专利文献1]
日本未审专利公开No.2001-357376
[专利文献2]
WO02/099742 Pamphlet
发明内容
作为上述IC卡示例的SIM卡是其中记录有便携式电话客户的信息(例如，电话号码、用户ID以及电话呼叫费用)的卡型信息媒质，其通过插入到GSM型便携式电话终端中而使用。在将客户信息注册在便携式电话终端本身中的服务模式中，在每次改变便携式电话终端的类型时，需要从一个终端向另一个终端重新写入信息。另一方面，在使用SIM卡的服务模式中，可以利用单个SIM卡来适当地使用多个便携式电话终端；此外，如果用户拥有另一公共载体的SIM卡，则可以通过单个便携式电话终端来适当地利用多个公共厂商。
然而，对于SIM卡来说，正在从减小便携式电话终端的大小并将SIM卡并入到更小的便携式电子装置的角度，对其进行进一步的尺寸减小，且同时要求其功能的进一步提高。因而对于尺寸制造得越来越小的IC卡来说，一个重要的问题是如何将存储卡功能的接口以及其它电子电路功能的接口结合到IC卡中以提高功能。
因此，本发明的一个目的是提供一种能够提高IC卡功能的技术。
通过以下的描述和附图，本发明的以上和其它目的以及新颖特征将变得明显。
以下是这里公开的本发明的典型方式的简要描述。
在本发明中，将ISO7816端子的行设置在结合了包括IC卡电路和存储卡电路的卡电路的卡体的第一主表面上，而将非ISO7816端子布置在夹于ISO7816端子的行之间的区域中。
以下是由这里公开的本发明的典型方式可以获得的效果的简要描述。
由于将非ISO7816端子布置在夹于ISO7816端子的行之间的区域中，其中该ISO7816端子的行布置在结合了包括IC卡电路和存储卡电路的卡电路的卡体的第一主表面上，所以可以将存储卡功能和其它电子电路功能结合到IC卡中，由此可以提高IC卡的功能。
附图说明
图1是具有根据本发明实施例的半导体器件的IC卡的第一主表面的整个平面图；
图2是作为图1中所示的IC卡的第一主表面的背侧的第二主表面的整个平面图；
图3是图1和图2中所示的IC卡的侧视图；
图4是图1中所示IC卡的卡体的第一主表面侧的透视图；
图5是图1中所示IC卡的卡体的第二主表面侧的透视图；
图6是沿着图5中的线X1-X1所取的截面图；
图7是图1中所示IC卡的IC卡体的分解透视图；
图8是图4中所示卡体的主要部分的第一主表面的平面图；
图9是图8中所示卡体的主要部分的第二主表面的平面图；
图10是图8中所示卡体的主要部分的第二主表面的平面图；
图11是沿着图9和图10中的线X2-X2所取的截面图；
图12是沿着图9和图10中的线X2-X2所取的截面图，示出了图11的变体；
图13是图8中所示卡体的主要部分的第一主表面上的外部连接端子的放大平面图；
图14是沿着图13中的线X3-X3所取的截面图；
图15是沿着图13中的线X3-X3所取的截面图，示出了图14的变体；
图16是沿着图13中的线X3-X3所取的截面图，示出了图14的另一变体；
图17是布线板的第二主表面的平面图，示出了图8中所示卡体的主要部分中的半导体芯片的构造的变体；
图18是布线板的第二主表面的平面图，示出了图8中所示卡体的主要部分中的半导体芯片的构造的另一变体；
图19是布线板的第二主表面的平面图，示出了图8中所示卡体的主要部分中的半导体芯片的构造的又一变体；
图20是卡体的第一主表面的整个平面图，示出了图4所示卡体中的外部连接端子的功能的示例；
图21是电路图，用于说明根据输入到图4所示卡体中用于扩展接口的外部连接端子的信号而执行的电路操作；
图22是电路图，用于说明根据输入到图4所示卡体中用于扩展接口的外部连接端子的信号而执行的电路操作；
图23是说明图4所示卡体中形成的IC卡微型计算机电路的示例的图；
图24是说明图4所示卡体中形成的接口控制器电路的示例的图；
图25是说明图4所示卡体中形成的IC卡微型计算机电路的另一示例的图；
图26是说明图4所示卡体中形成的接口控制器电路的另一示例的图；
图27是具有根据本发明另一实施例的半导体器件的IC卡的卡体的第一主表面侧上的透视图；
图28是图27中所示卡体的分解透视图；
图29是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧上的透视图；
图30是图29中所示卡体的分解透视图；
图31是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧上的透视图；
图32是图31中所示卡体的分解透视图；
图33是作为根据本发明又一实施例的半导体器件的卡体的第一主表面侧的透视图；
图34是图33中所示卡体的第二主表面侧的透视图；
图35是沿着图34中的线X4-X4所取的截面图；
图36是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面的平面图；
图37是具有根据本发明又一实施例的半导体器件的IC卡的第一主表面的整个平面图；
图38是图37中所示IC卡的第二主表面的整个平面图；
图39是图37和图38中所示IC卡的侧视图；
图40是图37和图38中所示卡体的第一主表面侧的透视图；
图41是图40中所示卡体的第二主表面侧的透视图；
图42是图40中所示卡体的分解透视图；
图43是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧的透视图；
图44是图43中所示卡体的第二主表面侧的透视图；
图45是沿着图44中的线X5-X5所取的截面图；
图46是图43中所示卡体的分解透视图；
图47是根据本发明又一实施例的卡体的第一主表面侧的透视图；
图48是图47中所示卡体的第二主表面侧的透视图；
图49是具有根据本发明又一实施例的半导体器件的IC卡的第一主表面的整个平面图；
图50是图49中所示IC卡的第二主表面的整个平面图；
图51是图49和图50中所示IC卡的侧视图；
图52是图49和图50中所示卡体的第一主表面侧的透视图；
图53是图49和图50中所示卡体的第二主表面侧的透视图；
图54是沿着图53中的线X6-X6所取的截面图；
图55是图49和图50中所示卡体的分解透视图；
图56是图52中所示卡体的主芯片部分的第一主表面的平面图；
图57是图56中所示主芯片部分的第二主表面的平面图；
图58是图56中所示主芯片部分的第二主表面的平面图；
图59是沿着图57和图58中的线X7-X7所取的截面图；
图60是沿着图57和图58中的线X7-X7所取的截面图，示出了图59的变体；
图61是卡体的第一主表面的整个平面图，示出了图52所示卡体中的外部连接端子的功能的示例；
图62是卡体的第一主表面的整个平面图，示出了图52所示卡体中的外部连接端子的功能的另一示例；
图63是说明图62中所示卡体的使用的示例的图；
图64是说明图62中所示卡体的使用的另一示例的图；
图65是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧的透视图；
图66是图65中所示卡体的分解透视图；
图67是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧的透视图；
图68是图67中所示卡体的分解透视图；
图69是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧的透视图；
图70是图69中所示卡体的分解透视图；
图71是根据本发明又一实施例的卡体的第一主表面侧的透视图；
图72是图71中所示卡体的第二主表面侧上的透视图；
图73是沿着图72中的线X8-X8所取的截面图；
图74是具有根据本发明又一实施例的半导体器件的IC卡的第一主表面侧的整个平面图；
图75是图74中所示IC卡的第二主表面的整个平面图；
图76是图75中所示IC卡的侧视图；
图77是图74和图75中所示IC卡的卡体的第一主表面侧的透视图；
图78是图77中所示卡体的第二主表面侧的透视图；
图79是图77中所示卡体的分解透视图；
图80是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面的透视图；
图81是图80中所示卡体的第二主表面侧的透视图；
图82是沿着图81中的线X9-X9所取的截面图；
图83是图80中所示卡体的主芯片部分的第一主表面的平面图；
图84是图83中所示主芯片部分的第二主表面的平面图；
图85是图83中所示主芯片部分的第二主表面的平面图；
图86是沿着图84和图85中的线X10-X10所取的截面图；
图87是沿着图84和图85中的线X10-X10所取的截面图，示出了图86的变体；
图88是图83中所示主芯片部分的布线板上的外部连接端子的放大平面图；
图89是沿着图88中的线X11-X11所取的截面图；
图90是沿着图88中的线X11-X11所取的截面图，示出了图89的变体；
图91是沿着图88中的线X11-X11所取的截面图，示出了图89的另一变体；
图92是布线板的第一主表面的整个平面图，说明了图83所示主芯片部分中用于扩展接口的外部连接端子的布局区域；
图93是布线板的第一主表面的整个平面图，说明了图83所示主芯片部分中布线的布局区域；
图94是布线板的第一主表面的整个平面图，示出了涉及图83所示主芯片部分中的外部连接端子的尺寸的具体示例；
图95是布线板的主要部分的截面图，其中在根据本发明的IC卡中的外部连接端子的连接区域中形成贯穿外部连接端子的上下表面的通孔；
图96是图83所示主芯片部分中的布线板上的外部连接端子的主要部分的放大平面图；
图97是布线板的主要部分的平面图，其中阻焊剂部分地覆盖外部连接端子的上表面的外缘；
图98是沿着图97中的线X12-X12所取的放大截面图；
图99是图83所示主芯片部分中的布线板上的外部连接端子的主要部分的放大平面图；
图100是卡体的第一主表面的整个平面图，示出了图80所示卡体中的外部连接端子的功能的示例；
图101是卡体的第一主表面的整个平面图，示出了图80所示卡体中的外部连接端子的功能的另一示例；
图102是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧的透视图；
图103是图102中所示卡体的第二主表面侧的透视图；
图104是沿着图103中的线X13-X13所取的截面图；
图105是根据本发明又一实施例的卡体的第一主表面侧的透视图；
图106是图105中所示卡体的第二主表面侧的透视图；
图107是沿着图106中的线X14-X14所取的截面图；
图108是具有根据本发明又一实施例的半导体器件的IC卡的卡体的第一主表面侧的透视图；以及
图109是图108中所示卡体的第二主表面侧的透视图。
具体实施方式
在以下实施例中，为方便起见，均以分成多个部分或实施例的方式对每个实施方式进行描述。然而，除非另有提及，否则这些描述是彼此相关的，且它们处于这样的关系中，即以下的一个实施例是其它实施例的部分或全部的修改、细节、或补充说明。在以下实施例中，当提及元件的数目等(包括数目、数值、数量和范围)时，除非另有提及和基本明显地对提及的数目进行了限制的情况，否则也可以是所提及的数目以上和以下的数。在以下实施例中，除非另有提及和基本明显地被视为必要的情况，否则不用说在以下实施例中其构成元件(包括构成步骤)也并非总是必要的。类似地，应理解到，当在以下实施例中提到构成元件的形状和位置关系时，除非另有提及和基本明显地不是这样的情况，否则也应包括基本很相同或很相似的形状等。这同样适用于以下的数值和范围。此外，在用于说明以下实施例的所有附图中，通过相同的参考标号标识具有相同功能的部分，并在可以的情况下省略对其的重复描述。此后将参考附图描述本发明的实施例。
(第一实施例)
图1是具有根据本发明第一实施例的半导体器件的IC(集成电路)卡1A的第一主表面的整个平面图；图2是作为图1中所示的IC卡1A的第一主表面的背侧的第二主表面的整个平面图；图3是图1和图2中所示IC卡1A的侧视图。参考标记X表示第一方向(IC卡的纵向方向)，标记Y表示与第一方向正交的第二方向(IC卡1A的横向方向)。
IC卡1A是一种客户身份模块(卡型信息媒质)，例如可称作迷你UICC(迷你通用集成电路卡)、SIM(客户身份模块)卡或UIM(用户身份模块)卡。IC卡1A的外形形成为例如基本矩形形状，且IC卡1A的外形尺寸例如约为85.6mm×54mm×0.76mm。
使用诸如聚氯乙烯(PVC)、聚碳酸酯、聚烯烃(例如，聚丙烯)、聚对苯二甲酸乙二酯(PET：polyethylene terephthalate)、聚对苯二甲酸乙二醇酯(PET-G：polyethyleneterephthalate glycol)、或ABS(丙烯腈丁二烯苯乙烯树脂)的塑料材料形成定义IC卡1A外形的卡框架(框架部分)2a。
在离开卡框架的中心并靠近角部的位置中，将开口2b形成在IC卡1A的卡框架2a中，该开口2b贯穿IC卡1A的第一和第二主表面二者。IC卡芯片(卡体，此后称作“卡芯片”)3A以其中通过支撑部分2c接合到卡框架2a并通过卡框架2a来支撑的状态，贴合地装配到开口2b中。
卡芯片3A是高功能性的客户身份模块，其具有作为IC卡的功能和比IC卡容量更大的较高功能，即具有作为存储卡的功能。也就是，卡芯片3A可以用作其中存储有诸如电话号码或电话目录的信息的便携式电话的卡。此外，卡芯片3A可以在要求高安全性的诸如金融、交通、通信、流通和认证领域的各种领域中应用，像信用卡、现金卡、用于ETC(电子收费系统)的卡、季票或认证卡。此外，卡芯片3A的构造也允许将其用作要求便携性的便携式信息装置中的记录媒质，这些便携式信息装置例如数码相机、笔记本型个人电脑、便携式音乐播放器和便携式电话。
多个外部连接端子4以暴露到外部的状态布置在卡芯片3A的第一主表面上。外部连接端子4是用于卡芯片3A和外部装置之间的电连接的电极。通过使用诸如切割刀具的简单切割工具或手动地对支撑部分2c进行切割，可以将卡芯片3A取出。
图4是卡芯片3A的第一主表面侧的透视图，图5是卡芯片3A的第二主表面侧的透视图，图6是沿着图5中的线X1-X1所取的截面图，图7是图4和图5中所示卡芯片3A的分解透视图。
卡芯片3A的外形符合迷你型SIM卡和迷你UICC卡的外形标准。例如，其平面是四边形形状。把卡芯片3A的前侧上的一个角部大大地斜切用于作标记，呈现为多边形形状。假设除斜切部分之外的卡芯片3A的平面形状是四边形形状，则卡芯片3A的外形尺寸(D1×D2×D3)例如约为15mm×12mm×0.76mm。也就是，平面尺寸是15mm×12mm，且厚度约为0.76mm。在涉及此实施例的附图中，尽管将所讨论的角部描绘成上述的多边形形状，但可以将该角部圆化。通过这种圆化，可以防止使用本实施例的卡芯片3A的用户遇到诸如被锋利的角部划伤的意外事件。在涉及本实施例的附图中，为了简化说明而没有将角部圆化。
在卡芯片3A的第一主表面上(在IC卡1A的第一主表面上)，以暴露于外部的状态布置用于符合ISO/IEC7816-3(用于IC卡功能)的接口的八个外部连接端子(ISO7816端子)4A1至4A8(4)以及用于不符合ISO/IEC7816-3的扩展接口的一个外部连接端子(非ISO7816端子，扩展端子)。外部连接端子4A1至4A8在卡芯片3A的第一主表面上设置成两行，其中外部连接端子4A1至4A4沿着卡芯片3A的后侧设置成一行，而外部连接端子4A5至4A8沿着卡芯片3A的前侧设置成一行。外部连接端子4B0布置在夹于外部连接端子4A1至4A4以及4A5至4A8两行之间的区域中。外部连接端子4B0形成为比外部连接端子4A1至4A8中的每一个都大的矩形形状。外部连接端子4B0在第一方向X上从一端延伸到一端，使得不与外部连接端子4A1至4A4以及4A5至4A8接触。此外，外部连接端子4B0在第二方向Y上从一端延伸到一端。
通过这样将用于扩展接口的外部连接端子4B0(4)布置在位于符合ISO/IEC7816-3的外部连接端子4A1至4A4以及4A5至4A8的行之间的区域中，可以将存储卡功能和其它电子电路功能结合到卡芯片3A中，且因此可以提高卡芯片3A的功能。
卡芯片3A具有主芯片部分5A和帽层2d(壳体2d)。主芯片部分5A是设置在其具有上述多个外部连接端子4的第一主表面(IC卡1 A和卡芯片3A的第一主表面侧)上的主部件。主芯片部分5A的平面尺寸设定为略小于卡芯片3A的平面尺寸。主芯片部分5A的平面形状与卡芯片3A的平面形状类似，且主芯片部分5A的前侧上的一个角部被大大地斜切。形成这种斜切部分，以免当将卡芯片3A插入到外部装置中时以错误的方向插入卡芯片3A。另一方面，帽层2d形成为定义卡芯片3A的外形的壳体。使用与卡框架2a相同的材料形成帽层2d。因而，可以使用与卡框架2a相同的材料，并与卡框架2a一体地形成帽层2d，因此可以简化制造工艺。此外，由于帽层2d由上述塑料材料形成，所以其弹性力可以提高到比后面要描述的密封体9更大的程度。也就是，由于使用比密封体9软的材料形成帽层2d，所以即使从外部对卡芯片3A施加冲击，也可以确保可靠性。因而，帽层2d起用于主芯片部分5A的保护膜的作用。
在帽层2d的第一主表面(IC卡1A和卡芯片3A的第一主表面侧)中形成凹部2d1，该凹部2d1的平面尺寸略大于主芯片部分5A的平面尺寸，且形状类似于主芯片部分5A的平面形状。使主芯片部分5A的斜切部分的平面位置与凹部2d1的内壁角部的斜切部分的平面位置一致，然后以此状态且以其中主芯片部分5A上的外部连接端子4面向外的状态，通过贴合地装配在凹部2d1中的粘合剂6，将主芯片部分5A牢固地接合到帽层2d。在这种情况下，由于主芯片部分5A以主芯片部分5A的斜切部分与帽层2d的凹部2d1的斜切部分之间对准的状态装配到凹部2d1中，所以可以防止主芯片部分5A在错误的方向上插入。
主芯片部分5A包括布线板7A(板7A)、半导体芯片8(8a至8c)以及密封半导体芯片8的密封体9。在图7中，为了简化说明，省略了布线板7A和密封体9之间的边界线，而将二者以集成的形式示出为主芯片部分5A。图8是主芯片部分5A的第一主表面的平面图，图9和图10是图8中所示主芯片部分5A的第二主表面的平面图，图11是沿着图9和图10中的线X2-X2所取的截面图，图12是沿着图9和图10中的线X2-X2所取的截面图。此外，图13是外部连接端子4的放大平面图，图14是沿着图13中的线X3-X3所取的截面图，图15和图16是沿着图13中的线X3-X3所取的截面图，示出了图14的变体，图17至图19是布线板7A的第二主表面的平面图，示出了主芯片部分5A中的半导体芯片的构造的变体。在图9、图10和图14至图16中，没有示出密封体9。在图9中，以透视的方式示出布线板7A中的一部分布线。
在主芯片部分5A中的布线板7A例如是具有多层(两层)布线配置的带板(tape board)或印刷布线板。布线板7A具有在布线板厚度方向上设置在相对侧上的第一主表面和第二主表面。布线板7A的第一主表面对应于卡芯片3A和IC卡1A的第一主表面，且在该布线板7A上设置有多个外部端子4。
使用例如玻璃布基环氧树脂或聚酰亚胺树脂形成布线板7A的绝缘基体7i。布线板7A中的布线(包括布线10a、通孔10b和电极10c)以及芯片焊盘和外部连接端子4均具有例如由铜(Cu)形成的主导体层M1和在暴露表面上形成的镀层M2。例如通过将金(Au)镀层施加到作为衬底的镍(Ni)镀层的暴露表面上形成该镀层M2。
阻焊剂SR1和SR2形成在布线板7A的第一和第二主表面上。在形成于布线板7A的第一主表面上的阻焊剂SR1的一部分中，形成部分暴露外部连接端子的开口11a，并且从开口11a暴露出的部分用作外部连接端子4的连接区域。类似地，在形成于布线板7A的第二主表面上的阻焊剂SR2的一部分中，形成部分暴露电极10c的开口，并且从所述开口暴露的部分用作电极10c的连接区域。
在布线板7A的第一主表面上的外部连接端子4和在布线板7A的第二主表面上的布线10a通过通孔10b的导体部分(例如铜)彼此电连接。通孔10b形成在外部连接端子4的范围内，且处在离开外部连接端子中心(连接区域)的外部连接端子4的角部附近的位置中。在图14所示的示例中，将通孔10b形成为这样的孔，在该孔中从布线板7A的第二主表面暴露出外部连接端子4的背侧的一部分。在这种情况下，通孔10b没有暴露到外部连接表面4的主表面(连接区域侧上的表面)。
然而，可以如图15所示形成通孔10b。也就是，通孔10b可以形成为贯穿布线板7A的第一和第二主表面的孔。在这种情况下，通孔10b暴露至外部连接端子4的主表面(连接区域侧上的表面)。具有这种通孔的布线板与图15中所示的具有不穿过布线板的第一和第二两个主表面的通孔的布线板相比，易于制造且成本较低，因而允许降低卡芯片3A的成本。尽管通孔10b暴露至外部连接端子4的主表面(连接区域侧上的表面)，但所暴露的表面覆盖有阻焊剂SR1以免由通孔10b在外部连接端子4的连接区域中形成凹陷和凸起。从而，可以防止与外部连接管脚4接触的连接器管脚由于其与通孔10b的暴露部分中的凹陷和凸起接触而碎裂或受损。此外，如图16中所示，可以通过将绝缘膏剂(paste)12填充到通孔10b中来减少每个通孔10b的暴露表面上的凹陷和凸起。
半导体芯片(第二半导体芯片或存储器芯片)8a通过粘合剂层15a以与布线板键合的状态安装在布线板7A的第二主表面上。平面尺寸最大的半导体芯片8a具有例如单晶硅(Si)的衬底，且存储卡电路的存储电路形成在半导体芯片8a的主表面上。通过闪存(非易失性存储器)形成存储电路，且存储电路的电极电连接到设置在半导体芯片8a的主表面的纵向端部中的多个键合焊盘(此后简称为“焊盘”)BP。半导体芯片8a的焊盘BP通过键合导线(此后简称为“导线”)BW电连接到布线板7A的第二主表面上的电极10c或半导体芯片8b的焊盘BP。
具有短边和长边的矩形平面的半导体芯片(第三半导体芯片或控制芯片)8b通过粘合剂层15b以键合到半导体芯片8a的状态安装在半导体芯片8a的主表面(焊盘BP形成表面)上。半导体芯片8b具有例如单晶硅(Si)的衬底，且用于对半导体芯片8a的存储电路的操作进行控制的控制电路形成在半导体芯片8b的主表面上。控制电路的电极电连接到设置在半导体芯片8b的主表面的外缘附近的多个焊盘BP。半导体芯片8b的焊盘BP通过导线BW电连接到半导体芯片8a的焊盘BP和布线板7A的第二主表面上的电极10c。
具有四个边的四边形平面的半导体芯片(第一半导体芯片或IC芯片)8c通过粘合剂层15c以键合到半导体芯片8a的状态安装在半导体芯片8a的主表面上。半导体芯片8c例如具有单晶硅(Si)的衬底，且具有安全功能的IC卡微型计算机电路(IC卡电路)形成在半导体芯片8c的主表面上。IC卡微型计算机电路具有安全控制器的功能，且通过例如可以在电子支付服务中利用的ISO/IEC15408的评估/认证机构实现认证证明功能。这种IC卡微型计算机电路的电极电连接到设置在半导体芯片8c的主表面外缘附近的多个焊盘BP。半导体芯片8c的焊盘BP通过导线BW电连接到布线板7A的第二主表面上的电极10c。导线BW例如由金(Au)制成。在图9中，通过虚线示出了导线BW以使附图更容易理解。
如果还存在其中半导体芯片8c的信号布线直接连接到外部连接端子4的情况，则形成有IC卡微型计算机的半导体芯片8c的信号布线电连接到形成有控制电路的半导体芯片8b。电源布线共同地电连接到三个半导体芯片8a至8c，但也可以分开连接。形成有控制电路的半导体芯片8b和形成有存储电路的半导体芯片8a彼此直接电连接或者通过布线板7A上的电极10c或布线10a而彼此电连接。半导体芯片8a和外部连接端子4可以直接连接在一起。
半导体芯片8的构造不局限于上述构造，而可以进行各种变化。例如，图17示出了一种构造，其中均形成有存储电路的两个半导体芯片8a叠置在一起，并且在其上进一步安装有半导体芯片8b和8c。在这种情况下，可以提高存储容量。图18示出了一种构造，其中形成有IC卡微型计算机电路的半导体芯片8c直接安装在布线板7A的第二主表面上。图19示出了一种构造，其中上述存储电路和IC卡微型计算机电路形成在一个半导体芯片8d(8)中。可以将上述存储电路、控制电路和IC卡微型计算机电路形成在一个半导体芯片8内，且可以将该芯片布置在布线板7A的第二主表面上。此外，可以将半导体芯片8b和8c集成到一个半导体芯片中。
密封体9形成在布线板7A的第二主表面上。通过密封体9密封半导体芯片8(8a至8c)和多个导线BW。例如，使用诸如环氧树脂或紫外光(UV)固化树脂的树脂形成该密封体9。图11说明了其中密封体9的侧面和布线板7A的侧面彼此一致的情况，但也可以是图12中所示的情况，其中密封体9的侧面从布线板7A的侧面向着布线板的第二主表面的中心缩进，而不与布线板的侧面一致。
图20示出了卡芯片3A的外部连接端子4的功能(信号)的示例。
在外部连接端子4中，端子4A1至4A8是用于符合上述ISO/IEC7816-3的接口的外部连接端子4。更具体地，外部连接端子4A1是用于供给高电路电压(Vcc)的端子，外部连接端子4A2是复位信号(RST)端子，外部连接端子4A3是时钟信号(CLK1)端子，外部连接端子4A4是数据信号(D0)端子。此外，外部连接端子4A5是用于供给参考电位(Vss，GND(接地)电位)的端子，外部连接端子4A6是时钟信号(CLK2)端子，外部连接端子4A7是数据输入/输出信号(I/O)端子，外部连接端子4A8是命令信号(CMD)端子。其中，外部连接端子4A4、4A6和4A8是用于例如一位总线MMC或HS-MMC(高速多媒体卡)的接口的端子。也就是，即使在用于符合ISO7816-3的接口的外部连接端子(这里为外部连接端子4A4、4A6、4A8)的情况下，也还有用作在存储卡电路中信号发送和接收的外部连接端子(或扩展端子)的端子。
用于扩展接口的外部连接端子4B0是用于信号(/SEL)的模式选择端子，其在存储卡电路与IC卡微型计算机电路的独立操作和互锁操作之间进行切换。图21和图22是用于说明该信号(/SEL)功能的电路图。用于信号(/SEL)的外部连接端子4B0通过卡芯片3A内的电阻器R而上引(pull up)，且通常不被选择。在这种情况下，如图21中所示，将信号(/SEL)设置(固定)成高(高电位)，存储电路和IC卡微型计算机电路适于分别通过MMC接口(MMC·I/F)和ISO接口(ISO·I/F)而各自独立地操作，如信号Sg1和Sg2所示。另一方面，如图22中所示，当信号(/SEL)设置(固定)成低(低电位)，ISO接口(ISO·I/F)与卡电路分离，且存储卡电路和IC卡微型计算机电路通过MMC接口(MMC·I/F)而互锁地操作，如信号Sg3、Sg4和Sg5所示。在图21和图22中，CNT表示控制电路，IC表示IC卡微型计算机电路，FLM表示存储电路。使用外部连接端子4A8的命令信号(CMD)可以切换上述的模式选择。也可以构造用于信号(/SEL)的外部连接端子4B0，使得接受命令输入信号来支持期望的模式转变。
接着，以下将给出关于上述IC卡微型计算机电路和控制电路二者的示例的描述。
图23示出了在半导体芯片8c内形成的IC卡微型计算机电路的示例。IC卡微型计算机电路25(IC)包括CPU 25a、作为工作RAM的RAM 25b、定时器25c、EEPROM 25d、协处理器单元25e、掩膜(mask)ROM 25f、系统控制逻辑25g、输入/输出端口(I/O端口)25h、数据总线25i和地址总线25j。
掩膜ROM 25f用来存储用于CPU 25a的操作程序(例如，加密程序、解码程序、接口控制程序)和数据。RAM 25b用作工作区域或临时数据存储区，且例如通过SRAM或DRAM构成。当IC卡命令馈送到I/O端口25h时，系统控制器25g将其解码并使CPU 25a执行为执行该命令所需的处理程序。CPU 25a根据由系统控制逻辑25 g指示的地址对掩膜ROM 25f进行访问，获取指令，然后将所获取的指令解码，并基于解码结果执行操作数获取或数据计算。根据由CPU 25a所执行的控制，协处理器单元25e执行RSA或椭圆曲线密码计算中的余数计算处理。
I/O端口25h具有一位输入/输出端子I/O，且用于数据的输入和输出以及外部中断信号的输入。I/O端口25h连接到数据总线25i，且CPU 25a、RAM 25b、定时器25c、EEPROM 25d和协处理器单元25e电连接到数据总线25i。
系统控制逻辑25g执行用于IC卡微型计算机电路的操作模式控制和中断控制，并具有用于密钥生成的随机数生成逻辑。当通过复位信号/RES指示复位操作时，IC卡微型计算机电路25的内部被初始化，且CPU 25a从EEPROM 25d中的程序的头地址开始执行该指令。IC卡微型计算机电路25与时钟信号CLK同步操作。
EEPROM 25d允许电擦除和写入处理，且用作存储指定个体和认证凭证的诸如ID(标识)信息的数据的区域。可以使用闪存或铁电存储器来代替EEPROM 25d。IC卡微型计算机电路25支持使用用于与外部进行接口连接的外部端子的接触接口。
在半导体芯片8b的主表面上例如形成有接口控制器电路。接口控制器电路具有根据基于外部命令或内部预定设置的控制模式来控制外部接口操作和存储器接口操作的功能。卡芯片3A具有的接口控制模式例如是MMC(包括RS-MMC)模式。例如，接口控制器电路起根据命令或总线的状态来识别存储卡接口控制模式的作用，以便通过外部连接端子与外部进行交换通信，根据识别的存储卡接口控制模式从一个总线宽度切换至另一个总线宽度，并根据所识别的存储卡接口控制模式改变数据格式。其它的功能例如包括电源ON复位功能、控制与半导体芯片8c中的IC卡微型计算机电路之间的接口的接口控制功能、控制与半导体芯片8a中的存储电路之间的接口的接口控制功能、以及供给电压的改变。
图24示出了上述接口控制器电路(控制电路)26的示例。图24中所示的存储电路FLM表示半导体芯片8a中形成的存储电路。
接口控制器电路26包括主机接口电路26a、微型计算机26b、闪存控制器26c、缓冲控制器26d、缓冲存储器26e和用于IC卡的接口电路26f。缓冲存储器26e由DRAM或SRAM构成。IC卡微型计算机电路25电连接到IC卡接口电路26f。微型计算机26b包括CPU(中央处理单元)26b1、拥有CPU 26b1的操作程序的程序存储器(PGM)26b2、以及在CPU 26b1的工作区域中使用的工作存储器(WRAM)26b3。对应于上述SD卡、MMC(包括RS-MMC)和HS-MMC的接口控制模式中的控制程序存储在程序存储器26b2中。
在检测到存储卡初始化命令的发布时，主机接口电路26a执行中断并使得可以在对应于微型计算机26b的接口控制模式中执行控制程序。微型计算机26b执行控制程序且因此控制由主机接口电路26a执行的外部接口操作。微型计算机26b通过闪存控制26c和数据管理来控制对存储电路FLM的访问(写入、擦除和读取操作)，并控制缓冲控制器26d所执行的存储卡特有数据格式与存储器通用数据格式之间的格式改变。从存储电路FLM中读取的数据或要写入到同一存储电路的数据临时存储在缓冲存储器26e中。闪存控制器26c使存储电路FLM操作为兼容硬盘的文件存储器，并且逐扇区地管理数据。闪存控制器26c设置有ECC电路(未示出)以在将数据存储到存储电路FLM时增加ECC码，且通过使用ECC码执行用于读取数据的错误检测/校正处理。参考标号4T表示用于非接触卡的天线端子或输入/输出端子。
图25和图26示出了上述控制电路和IC卡微型计算机电路的另一示例。此例与图23和图24中所示的示例的不同之处在于，用于供给低供给电压的电源端子布置在对应于图24所示天线端子4T的那部分中，以及既没有图24中所示的天线端子4T也没有用于非接触接口的电路。
(第二实施例)
图27是根据本发明第二实施例的IC卡1A的卡芯片3A的第一主表面侧的透视图，图28是图27中所示的卡芯片3A的分解透视图。因为图27中所示卡芯片3A的第二主表面侧的透视图与图5中相同，所以将其省略。
在第二实施例中，卡芯片3A的主芯片部分5A的布线板7A的平面形状与第一实施例中的不同。更具体地，在第二实施例中，没有在布线板7A的角部处形成大的斜切部分，且布线板7A的平面形状是方形。在这种情况下，可以省略在布线板7A的一个角部处形成斜切部分的切割工艺，且因此可以简化用于布线板7A的制造工艺。帽层2d的凹槽2d1的平面形状也是方形，以匹配布线板7A的平面形状。此外，在布线板7A的第一主表面的角部附近形成对准标记30。在第二实施例中，由于布线板7A在平面中为方形，所以当将布线板7A装配到帽层2d的凹部2d1中时，存在以错误的方向插入的可能性。对准标记30是用于防止出现这种不便的标记。也就是，利用对准标记30，可以防止布线板7A在错误的方向上插入。其它的构造要点与第一实施例中相同。
(第三实施例)
图29是根据本发明第三实施例的IC卡1A的卡芯片3A的第一主表面侧的透视图，图30是图29中所示的卡芯片3A的分解透视图。因为图29中所示的卡芯片3A的第二主表面侧的透视图与图5中相同，所以将其省略。
在第三实施例中，布线板7A在平面中形成为具有圆化角部的方形形状。即，布线板7A的四个角部渐变为圆化的角部。帽层2d的凹部2d1在平面中也形成为具有圆化角部的方形形状，以匹配布线板7A的平面形状。例如，使用诸如端铣刀的加工工具形成凹部2d1。同样在第三实施例中，在布线板7A的第一主表面的角部附近形成对准标记30。利用对准标记30，可以防止布线板7A在错误的方向上插入。其它的构造要点与第一实施例中相同。
(第四实施例)
图31是根据本发明第四实施例的IC卡1A的卡芯片3A的第一主表面侧的透视图，图32是图31中所示的卡芯片3A的分解透视图。因为图31中所示的卡芯片3A的第二主表面侧的透视图与图5中相同，所以将其省略。
在第四实施例中，容纳主芯片部分5A的帽层2d的凹部形成为两个台阶。更具体而言，在第四实施例中，在帽层2d的凹部2d1的底部中形成更深的凹部2d2。凹部2d2的平面尺寸小于凹部2d1的平面尺寸，但凹部2d2的平面形状类似于凹部2d1的平面形状。
在布线板7A的第二主表面上形成与第一实施例中所述的图12中的密封体相同构造的密封体9。将布线板7A装配在凹部2d1中，且将布线板7A的第二主表面上的密封体9装配在凹部2d2中。其它的构造要点与第一实施例中相同。
(第五实施例)
图33是根据本发明第五实施例的卡芯片3A的第一主表面侧的透视图，图34是图33中所示的卡芯片3A的第二主表面侧的透视图，图35是沿着图34中的线X4-X4所取的截面图。
在第五实施例的卡芯片3A中，没有使用帽层2d，而通过密封体9形成了卡芯片3A的外形的一部分。在这种情况下，由于不存在帽层2d的厚度，所以可以提高对密封体9的厚度的容限。因而，可以在布线板7A的第二主表面上叠置更多数目的半导体芯片8。例如，可以叠置更多数目的用于存储电路的半导体芯片8a，由此可以提高存储容量。此外，由于可以放宽对布线BW的高度的限制，所以可以便利卡芯片3A的组装。在具有帽层2d的卡芯片3A的情况下，需要将帽层2d制得尽可能薄，以便于确保密封体9的厚度，随之而来的是可能出现强度方面的问题。在第五实施例中，因为没有使用帽层2d而不会出现这种问题。其它的构造要点与第一实施例中相同。密封体9和布线板7A比帽层2d硬，所以如果它们与任何其它部件相接触，则存在损坏其它部件的可能性。作为对此问题的对策，在第五实施例中优选地将卡芯片3A(密封体9和布线板7A)的角部渐变成圆化的形状。
(第六实施例)
图36是根据本发明第六实施例的IC卡1A的卡芯片3A的第一主表面的平面图。因为图36中所示的卡芯片3A的第二主表面侧的透视图与图5中相同，所以将其省略。
在第六实施例中，用于扩展接口的外部连接端子4B0在面积上要小于第一实施例。更具体而言，外部连接端子4B0在第二方向Y上的长度仅约为在第二方向Y上并排设置的两个外部连接端子4的总长度。在说明的示例中，外部连接端子4B0位于第二方向Y的几乎中心处，但不限于此，外部连接端子4B0可以偏移地布置在第二方向Y的两端中的一端处。
例如，在连接到外部连接端子4B0的连接器管脚的平面位置根据各种公司而不同时，优选地如第一实施例那样，使外部连接端子4B0在第二方向Y上从一端延伸到一端。这是因为这样可以灵活地处理各种公司的连接器管脚布局。另一方面，在预定了连接器管脚位置的情况下，可以如第六实施例中那样将小尺寸的外部连接端子4B0布置在与连接器管脚接触的部分中。在这种情况下，可以在位于外部连接端子4A1至4A4和4A5至4A8的行之间的部分中形成没有外部连接端子4B0的空区域。通过在此空区域中布置用于扩展接口的其它外部连接端子，可以进一步提高卡芯片3A的功能。
(第七实施例)
图37是具有根据本发明第七实施例的半导体器件的IC卡1B的第一主表面的整个平面图，图38是作为图37中所示IC卡1B的第一主表面的背侧的第二主表面的整个平面图，图39是图37和图38中所示IC卡1B的侧视图。
IC卡1B例如是标准大小的SIM卡或UIM卡。IC卡1B的外形为基本矩形，且其外形尺寸例如约为85.6mm×54mm×0.76mm。
在离开IC卡1B的卡框架2a的中心的角部位置中形成开口2b，且将卡芯片3B以接合到卡框架2a并由支撑部分2c支撑的状态贴合地装配在开口2b中。除了卡芯片3B的尺寸大于卡芯片3A的尺寸以外，卡芯片3B的构造与第一实施例中的卡芯片3A的构造相同。
图40是图37和图38中所示卡芯片3B的第一主表面的透视图，图41是图40中所示卡芯片3B的第二主表面侧的透视图，图42是图40中所示的卡芯片3B的分解透视图。
例如，卡芯片3B的外形是与标准大小的SIM卡或UIM卡的外形标准一致的四边形形状。卡芯片3B的前侧的一个角部被大大地斜切，用于作标记。卡芯片3B的外形尺寸(D4×D5×D6)例如约为25mm×15mm×0.76mm。
如第一实施例中那样，在卡芯片3B的第一主表面(对应于IC卡1A的第一主表面)上以暴露至外部的状态形成用于符合ISO/IEC7816-3(用于IC卡功能)的接口的八个外部连接端子(ISO7816端子)4A1至4A8(4)和用于不符合ISO/IEC7816-3的扩展接口的一个外部连接端子(非ISO7816端子，扩展端子)。外部连接端子4A1至4A8和4B0(4)的构造与第一实施例中相同，因此省略对其的说明。同样在第七实施例中，在符合ISO/IEC7816-3的外部连接端子4A1至4A4和4A5至4A8的行之间的区域中布置用于扩展接口的外部连接端子4B0(4)，由此，可以将存储卡功能和其它电子电路功能结合到卡芯片3B中，且因此可以提高卡芯片3B的功能。
卡芯片3B中的主芯片部分5B和布线衬底7B的平面尺寸略小于卡芯片3B的平面尺寸(将留在卡芯片3B的第一主表面上的帽层2d的边缘宽度设计成在整个外围上相等，例如约为0.45mm)。此外，主芯片部分5B和布线板7B的平面形状类似于卡芯片3B的平面形状，且其前侧上的一个角部被大大地斜切。主芯片部分5B和布线板7B的构造与第一实施例中所述的主芯片部分5A和布线板7A的构造相同，因此这里省略对其的说明。
帽层2d和在其第一主表面中形成的凹部2d1在平面尺寸上也略大于第一实施例，而其它构造要点与第一实施例中相同。此外，除了其尺寸不同以外，卡芯片3B的构造与第一实施例中所述的卡芯片3A的构造相同，因此这里省略对其的说明。除了其尺寸不同以外，卡芯片3B的部分也和图6中所示相同。
同样在根据第七实施例的标准尺寸的卡芯片3B的情况中，可以采用图27、28、29、30、31和32中所示的构造。
(第八实施例)
图43是具有根据本发明第八实施例的半导体器件的IC卡1B的卡芯片3B的第一主表面侧的透视图，图44是作为图43中所示卡芯片3B第一主表面背侧的第二主表面侧的透视图，图45是沿着图44中的线X5-X5所取的截面图，图46是图43中所示的卡芯片3B的分解透视图。
在第八实施例中，将在第一实施例中所述迷你尺寸的卡芯片3A的主芯片部分5A和布线板7A用于标准尺寸的卡芯片3B。其它构造要点与第七实施例中相同。除了其主芯片部分5A的尺寸不同以外，根据第八实施例的IC卡1B与图37至图39中所示的相同。
在第八实施例中，由于可以将面积较小的主芯片部分5A和布线板7A用于标准尺寸的IC卡1B和卡芯片3B，所以可以降低IC卡1B的成本和卡芯片3B的成本。还可以实现IC卡1B和卡芯片3B的重量减小。
此外，由于标准尺寸的卡芯片3B和迷你尺寸的卡芯片3A可以共有主芯片部分5A和布线板7A，所以可以缩短制造IC卡1A、1B和卡芯片3A、3B所需的时间。还可以降低IC卡1A、1B和卡芯片3A、3B的制造成本。
此外，可以增大卡芯片3B的第一主表面中帽层2d的区域(面积)。即，可以增加易于印刷等的帽层2d的面积。因而，可以提高以可视状态显示关于IC卡1A、1B和卡芯片3A、3B的图片、图形和符号的能力。
同样在根据第八实施例的标准尺寸的卡芯片3B的情况下，可以采用图27、28、29、30、31和32中所示的构造。
(第九实施例)
图47是根据本发明第九实施例的卡芯片3B的第一主表面侧的透视图，图48是图47中所示卡芯片3B的第二主表面侧的透视图。
卡芯片3B不具有帽层2d且卡芯片3B的外形的一部分通过密封体9而形成。即，除了其尺寸不同以外，第九实施例的卡芯片3B与第五实施例中所述的卡芯片3A(布线板7A)相同。因此，在第九实施例中也可以获得与第五实施例相同的效果。除了其尺寸不同以外，图47和图48中所示的卡芯片3B的截面图与图35相同，因此将其省略。
(第十实施例)
图49是具有根据本发明第十实施例的半导体器件的IC卡1C的第一主表面的整个平面图，图50是作为图49中所示IC卡1C的第一主表面背侧的第二主表面的整个平面图，图51是图50中所示IC卡1C的侧视图。
IC卡1C例如是迷你尺寸的UICC、SIM卡或UIM卡。IC卡1C的外形和尺寸与第一实施例中相同。
在离开IC卡1C的卡框架2a中心的角部位置中形成开口2b，且将卡芯片3C以接合到卡框架2a并由支撑部分2c支撑的状态进行贴合地装配。除了设置在卡芯片3C的第一主表面上的多个外部端子4的构造与卡芯片3A的构造不同以外，卡芯片3C的构造与第一实施例中的卡芯片3A的构造相同。
图52是图49和图50中所示卡芯片3C的第一主表面侧的透视图，图53是图49和图50中所示卡芯片3C的第二主表面侧的透视图，图54是沿着图53中的线X6-X6所取的截面图，图55是图49和图50中所示卡芯片3C的分解透视图。
卡芯片3C的外形例如形成为符合迷你尺寸SIM卡和迷你UIM卡的外形标准的方形形状，且其前侧上的一个角部被大大斜切，用于作标记。卡芯片3C的外形尺寸(D1×D2×D3)与第一实施例中所述的卡芯片3A的外形尺寸相同。
在卡芯片3C的第一主表面(IC卡1C的第一主表面侧)上，以暴露至外部的状态设置用于符合ISO/IEC7816-3(用于IC卡功能)的接口的八个外部连接端子(ISO7816端子)4A1至4A8(4)和用于不符合ISO/IEC7816-3的扩展接口的十个外部连接端子(非ISO7816端子，扩展端子)4B1至4B10(4)。在夹于外部连接端子4A1至4A4和4A5至4A8两行之间的区域中设置外部连接端子4B1至4B10。
通过这样在符合ISO/IEC7816-3的外部连接端子4A1至4A4和4A5至4A8的行之间的区域中设置用于扩展接口的外部连接端子4B1至4B10(4)，可以将存储卡功能和其他电子电路功能结合到卡芯片3C中，并因此可以提高卡芯片3C的功能。
卡芯片3C包括主芯片部分5C和帽层2d。除了设置在主芯片部分的第一主表面上的外部连接端子4的构造与第一实施例中主芯片部分5A的第一主表面上的外部连接端子的构造不同之外，主芯片部分5C的构造与主芯片部分5A的构造相同。
主芯片部分5C包括布线板7C、安装在布线板7C上的半导体芯片8(8a至8c)和密封半导体芯片8的密封体9。图56是主芯片部分5C的第一主表面的平面图，图57和图58是主芯片部分5C的第二主表面的平面图，图59是沿着图57和图58中的线X7-X7所取的截面图，图60是沿着图57和图58中的线X7-X7所取的截面图，示出图59的变体。在图57和图58中没有示出密封体9。在图57中，以透视的方式示出布线板7C中的一部分布线。
除了外部连接端子的构造不同于第一实施例中布线板7A的构造以外，主芯片部分5C中的布线板7C的构造与布线板7A的构造相同。更具体而言，在布线板7C的第一主表面(IC卡1C和卡芯片3C的第一主表面侧)上，用于扩展接口的多个外部连接端子4B1至4B10设置在夹于外部连接端子4A1至4A4和4A5至4A8的两行之间的区域中。
外部连接端子4B1至4B10均形成为比每一个外部连接端子4A1至4A8小的矩形形状。外部连接端子4B1至4B10的平面尺寸可以相同或不同。在所说明的示例中，外部连接端子4B1至4B10的平面尺寸从主芯片部分5C的第一主表面的中心向外逐渐变小。也就是，位于主芯片部分5C的第一主表面中心的外部连接端子4B3和4B8的平面尺寸最大，而主芯片部分5C的第一主表面上最外的外部连接端子4B1、4B5、4B6和4B10的平面尺寸最小。
此外，外部连接端子4B1至4B10以下列状态进行设置，即它们第二方向Y上的中心线位置在第二方向Y上从外部连接端子4A1至4A8在第二方向Y上的中心线位置偏移。例如，在其中连接器管脚在图56中左右方向上延伸并且与外部连接端子4相接触的类型情况下，如果外部连接端子4B1至4B10在第二方向Y上的中心线位置和外部连接端子4A1至4A8在第二方向Y上的中心线位置相互一致，则发生连接器管脚的重叠，并因而连接器管脚的布置变得困难。另一方面，如果所述中心线位置在第二方向上偏移，则可便于连接器管脚的布置，而不使连接器管脚重叠或大大弯曲。
布线10a、布线连接以及电极10c的构造与以上在第一实施例中参考图8至图12所述的构造相同。同样，关于通孔10b的构造，其与以上在第一实施例中参考图13至图16所述的构造相同。而且，半导体芯片8(8a至8c)和导线BW的构造与第一实施例中所述的构造相同(在图57中，通过虚线示出了导线BW，以使附图更容易理解)。类似地，密封体9的构造与第一实施例中的相同。此外，IC卡微型计算机电路和控制电路的构造与第一实施例中的相同。
图61示出了卡芯片3C中外部连接端子4的功能(信号)的示例。
在外部连接端子4中，外部连接端子4A1至4A8与第一实施例中所述的相同。这里将给出关于用于扩展接口的外部连接端子4B1至4B10的描述。
外部连接端子4B1、4B2、4B5、4B6、4B8和4B10是用于未来功能的备用(RSV1至RSV6)端子。例如，可以将外部连接端子4B5和4B6分配给非接触卡接口。也可以将外部连接端子4B1、4B2、4B5、4B6、4B8和4B10分配给非接触卡接口中的S2C的三个信号，或分配给发送、接收、模式选择和时钟信号的四个信号。
外部连接端子4B9、4B3和4B7是数据信号(D1至D3)端子，并且外部连接端子4B4是用于信号(/SEL)的模式选择端子，其在存储卡电路和IC卡微型计算机电路的独立操作和互锁操作之间进行切换。
外部连接端子4A4、4A6、4A8、4B3、4B4、4B7和4B9的布局对应于在例如4位总线HS-MMC接口的应用中所采用的信号布局。如前所述，在用于符合ISO7816-3的接口的外部连接端子(这里为4A4、4A6和4A8)中，包括一个用作存储卡电路中信号的发送和接收的外部连接端子(或扩展端子)的端子。在该情况下，MMC、SD(安全数字式)和记忆棒(Memory Stick)可相互适用。MMC和SD的数据信号D0至D3、命令信号CMD和时钟信号CLK分别对应于记忆棒的数据信号D0至D3、B/S总线状态信号和时钟信号SCLK。
图62示出了卡芯片3C中外部连接端子的功能(信号)的另一示例。
外部连接端子4A4是发送信号(Tx)端子，外部连接端子4A8是接收信号(Rx)端子，外部连接端子4A6是其上叠加有命令信号(CMD2)的时钟信号(CLK2)端子。这有利于在使非接触卡功能数字化时接口的使用。
对于存储卡电路接口，外部连接端子4B1至4B6是USB信号(D+，D-)端子，外部连接端子4B2、4B7、4B3和4B8是数据信号(D0至D3)端子。外部连接端子4B4是备用(RSV)端子。可以将外部连接端子4B4作为与外部连接端子4A6处的时钟信号(CLK2)分离的命令(CMD2)信号端子。外部连接端子4B5是用于切换信号(/SEL)的模式选择端子。外部连接端子4B9是用于存储卡电路接口的时钟信号(CLK3)端子。外部连接端子4B10是用于存储卡电路接口的命令信号(CMD1)端子。
在上述的卡芯片3C中，可以利用不同的接口进行信息的交换，如图63中所示。例如，在通过例如非接触接口RF并且就NFC(近场通信)在卡芯片3C中进行信息交换的情况下，所交换的数据可以进一步通过存储卡电路接口M·I/F(MMC、SD或用于记忆棒的接口)在之后或者同时地进行交换，反之亦然。
类似地，在通过非接触接口RF在卡芯片3C中交换信息的情况下，所交换的数据可以进一步通过USB接口U·I/F在之后或者同时地进行交换，反之亦然。
此外，在通过存储卡电路接口在卡芯片3C中进行信息交换之后或者与此同时，所交换的数据可以进一步通过USB接口U·I/F进行交换。例如，在某一主机中，数据可以通过存储卡电路接口写入到卡芯片3C，同时在另一主机中，存储在卡芯片3C中的数据可以通过USB接口被读出，反之亦然。
即使在这样多个接口的情况下，通过非接触卡接口RF、存储卡电路接口M·I/F、USB接口U·I/或IC卡电路接口(智能卡)，也可以独立地使用每个功能。
如图64中所示，通过将该第十实施例的卡芯片3C装载到USB密钥35，可以获得个人专用的USB密钥。
(第十一实施例)
图65是根据本发明的第十一实施例的卡芯片3C的第一主表面侧的透视图，图66是图65中所示卡芯片3C的分解透视图。因为图65中所示卡芯片3C的第二主表面侧的透视图与图53相同，所以将其省略。
在该第十一实施例中，如第二实施例中那样，在第十实施例中所述的卡芯片3C的主芯片部分5C中布线板7C的一个角部不形成有大的斜切部分，而是将布线板7C在平面上形成为方形形状。在该情况下，可以省略用于在布线板7C的一个角部处形成斜切部分的切割工艺，并因此可以简化制造布线板7C的工艺。如第二实施例中那样，也将帽层2d的凹部2d1在平面上形成为方形形状，以匹配布线板7C的平面形状。此外，如第二实施例中那样，在布线板7C的第一主表面的角部附近形成对准标记30，由此可以防止布线板7C在错误的方向上插入。其他构造要点与第十实施例中的相同。
(第十二实施例)
图67是根据本发明的第十二实施例的卡芯片3C的第一主表面侧的透视图，图68是图67中所示卡芯片3C的分解透视图。图67中所示卡芯片3C的第二主表面侧的透视图与图53相同，因此省略。
在该第十二实施例中，如第三实施例中那样，将第十实施例中所述的卡芯片3C的主芯片部分5C中的布线板7C在平面上形成为圆角的方形形状。也将帽层2d的凹部2d1在平面上形成为圆角的方形形状，以匹配布线板7C的平面形状。此外，如第三实施例中那样，在布线板7C的第一主表面的角部附近形成对准标记30，由此可以防止布线板7C在错误的方向上插入。其他构造要点与第十实施例中的相同。
(第十三实施例)
图69是根据本发明第十三实施例的卡芯片3C的第一主表面侧的透视图，图70是图69中所示卡芯片3C的分解透视图。图69中所示卡芯片3C的第二主表面侧的透视图省略，因为其与图53相同。
在该第十三实施例中，如在第四实施例中那样，将容纳主芯片部分5C的帽层2d的凹部形成为台阶。也就是说，在帽层2d的凹部2d1的底部中形成有更深的凹部2d2。
在布线板7C的第二主表面上形成与第一实施例中所提及的图12相同构造的密封体9。将布线板7C装配在凹部2d1中，并将布线板7C的第二主表面上的密封体9装配在凹部2d2中。其他构造要点与第十实施例中的相同。
(第十四实施例)
图71是根据本发明第十四实施例的卡芯片3C的第一主表面侧的透视图，图72是图71中所示卡芯片3C的第二主表面侧的透视图，图73是沿着图72中的线X8-X8所取的截面图。
在该第十四实施例的卡芯片3C中，如在第五实施例中那样，不使用帽层2d，而通过密封体9形成卡芯片3C的外形的一部分。在该情况下，可以获得与第五实施例中所述相同的效果。也就是，由于可以使帽层2d的厚度为零，所以可以增加对密封体9的厚度的容限，并因此可以叠置大量用于存储电路的半导体芯片8a，由此增加存储容量。因而，可以在布线板7C的第二主表面上叠置大量半导体芯片8，并由此提高功能。而且，由于可以放宽对导线BW的高度限制，所以可便于卡芯片3C的组装。此外，由于不使用帽层2d，所以不必考虑帽层的机械强度。其他构造要点与第十实施例中的相同。如在第五实施例中那样，优选使卡芯片3C(密封体9和布线板7C)的角部渐变为圆化形状。
(第十五实施例)
图74是具有根据本发明第十五实施例的半导体器件的IC卡1D的第一主表面的整个平面图，图75是作为图74中所示IC卡1D的第一主表面背侧的第二主表面的整个平面图，图76是图74和图75中所示IC卡的侧视图。
IC卡1D例如为标准尺寸的SIM卡或UIM卡。IC卡1D的外形为基本矩形，其外形尺寸例如约为85.6mm×54mm×0.76mm。
在离开IC卡1D的卡框架2a的中心的角部位置中形成开口2b，并且将卡芯片3D以接合到卡框架2a并由支撑部分2c支撑的状态贴合地装配在开口2b中。除了其尺寸大于第十实施例中的卡芯片3C的尺寸以外，卡芯片3D的构造与第十实施例的卡芯片3C的构造相同。
图77是图74和图75中所示卡芯片3D的第一主表面侧的透视图，图78是图77中所示卡芯片3D的第二主表面侧的透视图，图79是图77中所示卡芯片3D的分解透视图。
卡芯片3D例如具有符合标准尺寸的SIM和UIM卡的外形标准的矩形外形。其前侧上的一个角部被大大斜切用于作标记。卡芯片3D的外形尺寸(D4×D5×D6)例如约为25mm×15mm×0.76mm。
如在第十实施例中那样，在卡芯片3D的第一主表面(对应于IC卡1C的第一主表面)上，以暴露于外部的状态设置用于符合ISO/IEC7816-3(用于IC卡功能)的接口的八个外部连接端子(ISO7816端子)4A1至4A8(4)和用于不符合ISO/IEC7816-3的扩展接口的十个外部连接端子(非ISO7816端子，扩展端子)4B1至4B10(4)。外部连接端子4A1至4A8和4B1至4B10(4)的构造与第十实施例中的相同，并因此这里省略其说明。同样在第十五实施例中，在符合ISO/IEC7816-3的外部连接端子4A1至4A4和4A5至4A8的行之间的区域中设置用于扩展接口的外部连接端子4B1至4B10(4)，由此可以将存储卡功能和其他电子电路功能结合到卡芯片3D中，并因此可以提高卡芯片3D的功能。
卡芯片3D中的主芯片部分5D和布线板7D形成为在平面上略小于卡芯片3D(将允许留在卡芯片3D的第一主表面上的帽层2d边缘的宽度设计为在整个外围上相等，例如约为0.45mm)。主芯片部分5D和布线板7D的平面形状类似于卡芯片3D的平面形状，并且其前侧上的一个角部被大大斜切。主芯片部分5D和布线板7D的构造与第十实施例中所述的主芯片部分5C和布线板7C的构造相同，并因此这里省略其说明。
除了其在平面上形成为比第十实施例中大之外，帽层2d的构造以及在帽层的第一主表面中形成的凹部2d1的构造与第十实施例中的相同。类似地，除了其尺寸不同之外，卡芯片3D的构造与第十实施例中的卡芯片3C的构造相同，并因此这里省略其说明。同样关于卡芯片3D的部分，这里省略其说明，因为除了其尺寸不同之外，其与图54相同。
同样在该第十五实施例的标准尺寸的卡芯片3D的情况中，可以采用图65、66、67、68、69、70、71和72中所示构造中的任何构造。
(第十六实施例)
图80是根据本发明第十六实施例的卡芯片3E的第一主表面侧的透视图，图81是图80所示卡芯片3E的第二主表面侧的透视图，以及图82是沿着图81中的线X9-X9所取的截面图。容纳该卡芯片3E的IC卡的构造与第一和第十实施例中的相同，并因此未示出。省略该卡芯片3E的分解透视图，因为其与图55中的相同，唯一的不同在于外部连接端子4的尺寸。
将卡芯片3E的外形例如形成为符合迷你尺寸SIM卡和迷你UIM卡的外形标准的四边形形状。其前侧上的一个角部被大大斜切，用于作标记。卡芯片3E的外形尺寸与在第一实施例中描述的卡芯片3A和3C的外形尺寸相同。
在卡芯片3E的第一主表面上(IC卡1C的第一主表面侧)，以暴露于外部的状态设置用于符合ISO/IEC7816-3(用于IC卡功能)的接口的八个外部连接端子(ISO7816端子)4A1至4A8(4)，和用于不符合ISO/IEC7816-3的扩展接口的十个外部连接端子(非ISO7816端子，扩展端子)4B1至4B10(4)。该外部连接端子4B1至4B10设置在夹于外部连接端子4A1至4A4与4A5至4A8的两行之间的区域中。
通过这样在符合ISO/IEC7816-3的外部连接端子4A1至4A4与4A5至4A8的两行之间的区域中布置用于扩展接口的外部连接端子4B1至4B10(4)，可以将存储卡功能和其他电子电路功能结合到卡芯片3E中，并因此可以提高卡芯片3E的功能。
卡芯片3E包括主芯片部分5E和帽层2d。除了设置在主芯片部分5E的第一主表面上的外部连接端子4在尺寸上与主芯片部分5C中的不同之外，主芯片部分5E的构造与上述芯片主部分5C的构造相同。
主芯片部分5E包括布线板7E、安装在布线板7E上的半导体芯片8(8a至8c)以及密封半导体芯片8的密封体9。图83是主芯片部分5E的第一主表面的平面图，图84和图85是图83所示主芯片部分5E的第二主表面的平面图，以及图86是沿着图84和图85中的线X10-X10所取的截面图。此外，图87是沿着图84和图85中的线X10-X10所取的截面图，示出了图86的变体，图88是外部连接端子4的放大平面图，图89是沿着图88中的线X11-X11所取的截面图，以及图90和图91是沿着图88中的线X11-X11所取的截面图，示出了图89的变体。在图84和图85中，未示出密封体9。在图84中，以透视的方式示出了布线衬底7E中的一部分布线。为了比较的目的，图88中的虚线表示第十实施例中所述的外部连接端子4。
在主芯片部分5E中的布线板7E的第一主表面(卡芯片3E的第一主表面)上且在夹于外部连接端子4A1至4A4与4A5至4A8的两行之间的区域中，设置用于扩展接口的多个外部连接端子4B1至4B10。
在该第十六实施例中，将每个外部连接端子4(4A1至4A8以及4B1至4B10)的尺寸设为比在第十实施例中小的所需最小尺寸。
外部连接端子(4A1至4A8以及4B1至4B10)通过布线10a电连接到在外部连接端子4之外形成的通孔10b，其中布线10a以相应外缘为起点延伸到外部连接端子4之外。也就是，在该第十六实施例中，通孔10b和布线10a布置在空区域中，带来外部连接端子4尺寸的减小。
此外，在阻焊剂SR1中形成的开口11a位于外部连接端子4(4A1至4A8以及4B1至4B10)之外。也就是，阻焊剂SR1不覆盖外部连接端子4，并且基本上使外部连接端子4在其整个表面(上表面和侧表面)上都暴露。因此，外部连接端子的整个上表面用作连接区域。在该情况下，如图89至图91所示，不仅在外部连接端子4的上表面上而且在端子4的侧表面上，都形成镀层M2。
图92是布线板7E的第一主表面的整个平面图，说明了用于扩展接口的外部连接端子4B(4B1至4B10)的布局区域TRA。在由虚线指示的夹于外部连接端子4A1至4A8的最大端子区域的行之间的布局区域TRA中，设置外部连接端子4B(4B1至4B10)。
图93是布线板7E的第一主表面的整个平面图，说明了布线(包括布线10a和通孔10b)的布局区域TRB。在该第十六实施例中，在布线10a和通孔10b之中，有一些布置在外部连接端子4A1至4A8以及4B1至4B10之外且在布局区域TRB之内，该布局区域TRB包括虚线所指示的外部连接端子4A1至4A8的全部最大端子区域。
图94示出了在该第十六实施例中使用的外部连接端子4(4A1至4A8以及4B1至4B10)的具体尺寸示例。在第一方向X上，例如，DX1的尺寸最大值约为2.15mm，DX2的尺寸最小值约为4.15mm，DX3的尺寸最大值约为9.77mm，DX4的尺寸最小值约为11.77mm，DX5的尺寸约为4.15mm至9.77mm。在第二方向Y上，例如，DY1的尺寸最大值约为1.34mm，DY2的尺寸最小值约为3.04mm，DY3的尺寸最大值约为3.88mm，DY4的尺寸最小值约为5.5 8mm，DY5的尺寸最大值约为6.42mm，DY6的尺寸最小值约为8.12mm，DY7的尺寸最大值约为8.96mm，DY8的尺寸最小值约为10.662mm。
因而，根据该第十六实施例，由于外部连接端子4的尺寸制得较小，所以可以在迷你尺寸SIM卡中布线板7E的第一主表面内形成空区域，并且通过在该空区域中布置布线(包括布线10a和通孔10b)，可以提高布线布局的自由度。
图95是布线板的主要部分的截面图，其中通孔10b形成在外部连接端子4的连接区域中，从而贯穿外部连接端子4的上下表面。在这种情况下，具有这种通孔的布线板成本低，但可能是不可使用的，因为存在这样的情况：连接器管脚38与通孔10b的露出部分中的凹陷或凸起相接触，导致露出部分碎裂或损坏，或者存在这样的情况：即发生连接器管脚38对于外部连接端子4的接触不良。另一方面，图96是在该第十六实施例中的布线板7E上的外部连接端子4的主要部分的放大平面图。在所说明的示例中，通孔10b与连接器管脚38的连接区域彼此间隔开，并因此连接器管脚38不与通孔10b接触，从而不会发生上述问题。因而，具有这种通孔的布线板7E是可使用的，由此可以降低卡芯片3E的成本。
图97是布线板的主要部分的平面图，该布线板具有这样的构造：其中阻焊剂SR1的一部分覆盖外部连接端子4的上表面的外缘，图98是沿着图97中的线X12-X12所取的放大截面图。在所说明的示例中，有时存在这样的情况：在阻焊剂SR1的每个开口11a的外缘部分(图98中虚线所圈的部分)中形成有阻焊剂SR1膜厚度不足的部分。在该部分中不形成镀层M1，因此如果膜厚度不足的部分稍后剥离，则作为基材的主导体层M2会从这里露出，导致露出部分的腐蚀。另一方面，图99是该第十六实施例中布线板7E上的外部连接端子4的主要部分的放大平面图。在该实施例中，阻焊剂SR1的端部(即，开口11a)不是布置在外部连接端子4的上表面上，而是布置在外部连接端子之外。因此，阻焊剂SR1的膜厚度不足的部分不形成在任何外部连接端子4的上表面上，并且每个外部连接端子的基本上整个表面(上表面和侧表面)都覆盖有镀层M1，从而可以大大地减少上述外部连接端子4的腐蚀的问题。
外部连接端子4A1至4A8与4B1至4B10之间的空间关系、外部连接端子4A1至4A8与4B1至4B10之间的相对布局关系以及外部连接端子4B1至4B10之间的空间关系与第十实施例中描述的相同。布线10a、布线连接和电极10c的构造以及半导体芯片8(8a至8c)和导线BW的构造也与第一和第十实施例中的(在图84中，通过虚线示出了导线BW，以使附图更容易理解)相同。关于密封体9，其与第一和第十实施例中的相同。IC卡微型计算机电路和控制电路的构造也与第一实施例中的构造相同。其他构造要点，包括图88至图91中所示的通孔10b的构造，与以上在第一实施例中参考图13至图16所描述的构造相同。图100示出了该第十六实施例的卡芯片3E中外部连接端子4的功能(信号)的示例。图100中的外部连接端子4处的信号布局与结合图61所述的信号布局相同。类似地，图101中的外部连接端子4处的信号布局与结合图62所述的信号布局相同。
(第十七实施例)
图102是根据第十七实施例的卡芯片3E的第一主表面侧的透视图，图103是图102中所示的卡芯片3E的第二主表面侧的透视图，图104是沿着图103中的线X13-X13所取的截面图。在图103中，虚线指示主芯片部分5E。
在该第十七实施例中，如在第二和第十一实施例中那样，在第十六实施例中描述的卡芯片3E中的主芯片部分5E的布线板7E的角部处不形成大的斜切部分，而是将布线板7E在平面上形成为方形形状。在该情况下，可以省略用于在布线板7E的角部处形成斜切部分的切割工艺，并因此可以简化制造布线板7E的工艺。而且，如在第二和第十一实施例中那样，也将帽层2d的凹部2d1在平面上形成为方形形状，以匹配布线板7E的平面形状。此外，如在第二实施例中那样，在布线板7E的第一主表面的角部附近形成对准标记30，由此可以防止布线板在错误的方向上插入。其他构造要点与第十六实施例中相同。
卡芯片3E可以按与第十二和第十三实施例中(图67、68、69和70)相同的方式进行构造。
(第十八实施例)
图105是根据本发明的第十八实施例的卡芯片3E的主表面侧的透视图，图106是图105中所示的卡芯片3E的第二主表面侧的透视图，图107是沿着图106中的线X14-X14所取的截面图。
在该第十八实施例中，如在第五和第十四实施例中那样，卡芯片3E不具有帽层2d，并且由密封体9形成卡芯片3E的外形的一部分。在该情况下，可以获得与第五和第十四实施例中相同的效果。其他构造要点与第十六实施例中的相同。同样在该第十八实施例中，如在第五和第十四实施例中那样，优选将卡芯片3E(密封体9和布线板7E)的角部渐变为圆化的形状。
(第十九实施例)
图108是根据本发明第十九实施例的卡芯片3F的第一主表面的透视图，图109是图108中所示卡芯片3F的第二主表面侧的透视图。省略图108的分解透视图，因为除了每个外部连接端子4的尺寸不同之外，其与图79中相同。
卡芯片3F的外形例如为符合标准尺寸SIM和UIM卡的外形标准的四边形形状。卡芯片3F的前侧上的一个角部被大大斜切用于作标记。卡芯片3F的外形尺寸(D4×D5×D6)例如约为25mm×15mm×0.76mm。
如在第十六实施例中那样，在卡芯片3F的第一主表面(对应于IC卡1C的第一主表面)上，以暴露到外部的状态布置用于符合ISO/IEC7816-3(用于IC卡功能)的接口的八个外部连接端子(ISO7816端子)4A1至4A8(4)和用于不符合ISO/IEC7816-3的扩展端子的十个外部连接端子(非ISO7816端子，扩展端子)4B1至4B10(4)。外部连接端子4A1至4A8和4B1至4B10(4)的构造与第十六实施例中的相同，并因此这里省略其说明。同样在第十九实施例中，可以获得与第十六实施例中相同的效果。
卡芯片3F中的主芯片部分5F和布线板7F在平面尺寸上形成为略小于卡芯片3F(允许留在卡芯片3F的第一主表面上的边缘宽度设计为在整个外围上相等，并且例如约为0.45mm)。主芯片部分5F和布线板7F在平面形状上形成为类似于卡芯片3F，并且其前侧上的一个角部被大大斜切。主芯片部分5F和布线板7F的构造与第十和第十六实施例中描述的主芯片部分5C、5E和布线板7C、7E的构造相同，除了其尺寸不同，因此这里省略其说明。
除了其在平面尺寸上比第十六实施例中大之外，帽层2d和在帽层的第一主表面中形成的凹部2d1也与第十六实施例中描述的相同。除了其尺寸不同之外，卡芯片3F的构造与第十六实施例的卡芯片3E的构造相同，因此这里省略其说明。同样关于卡芯片3F的部分，未示出，因为除了其尺寸不同之外，其与图82相同。
同样在根据该第十九实施例的标准尺寸的卡芯片3F的情况下，可以采用图102、103、67、68、69、70、105和106中所示构造的任何构造。
尽管以上通过本发明的实施例描述了本发明，但无需明言，本发明并不限于以上实施例，而是可以在不脱离本发明的主旨的情况下进行各种改变。
例如，关于在第一实施例中描述的外部连接端子的构造，可以按如第十六实施例中所述的小尺寸(所需的最小尺寸)来形成外部连接端子4A1至4A8和4B0。
尽管在第一至第十九实施例中使用用于扩展接口的外部连接端子，但是即使在其中没有这样的外部连接端子的情况下，也可以如第十六实施例中那样将外部连接端子4A1至4A8形成为小尺寸(所需的最小尺寸)，并且可以在外部连接端子4A1至4A8之外形成通孔。在所关注的IC卡中需要的情况下，可以省略外部连接端子4A4至4A8。
本发明可应用于卡型信息媒质的制造工业。

Claims (21)

1.一种半导体器件，包括形成在卡体的第一主表面上方的多个端子，所述卡体结合有具有IC卡电路和存储卡电路的卡电路，
所述多个端子包括电连接到所述卡电路的多个ISO7816端子和电连接到所述卡电路的非ISO7816端子，
所述非ISO7816端子布置在夹于所述ISO7816端子的行之间的区域中。
2.根据权利要求1的半导体器件，
其中所述卡体包括：
衬底，其具有所述第一主表面和位于所述第一主表面的背侧上的第二主表面；
半导体芯片，其安装在所述衬底的所述第二主表面上方并形成所述卡电路；以及
密封体，其形成所述卡体的外形的一部分并将所述半导体芯片密封。
3.根据权利要求2的半导体器件，其中所述密封体由帽层形成。
4.根据权利要求2的半导体器件，其中所述密封体由模制树脂形成。
5.根据权利要求2的半导体器件，其中所述半导体芯片包括形成有所述IC卡电路的第一半导体芯片、形成有所述存储卡电路的存储电路的第二半导体芯片、以及形成有用于控制所述存储电路的操作的控制电路的第三半导体芯片。
6.根据权利要求1的半导体器件，其中所述非ISO7816端子是用于在所述存储卡电路和所述IC卡电路的独立操作与互锁操作之间进行切换的信号端子。
7.根据权利要求1的半导体器件，其中所述多个非ISO7816端子设置在所述ISO7816端子的所述行之间。
8.根据权利要求7的半导体器件，其中在所述多个非ISO7816端子中包括用于所述存储卡电路的端子。
9.根据权利要求7的半导体器件，其中在所述多个非ISO7816端子中包括用于USB的端子。
10.根据权利要求1的半导体器件，其中电连接到所述多个端子的通孔或布线、或所述通孔和所述布线二者，分别形成在所述多个端子以外，且在所述多个ISO7816端子的布局区域以内。
11.根据权利要求10的半导体器件，
其中所述卡体包括衬底，所述衬底具有所述第一主表面和位于所述第一主表面的背侧上的第二主表面，且所述通孔是穿透型通孔。
12.根据权利要求1的半导体器件，其中所述卡体以受支撑状态固定在卡框架内。
13.一种半导体器件，包括形成在卡体的第一主表面上方的多个端子，所述卡体结合有具有IC卡电路和存储卡电路的卡电路，
所述多个端子包括：
电连接到所述卡电路的多个ISO7816端子；以及
电连接到所述卡电路的非ISO7816端子，
所述非ISO7816端子是用于在所述存储卡电路和所述IC卡电路的独立操作与互锁操作之间进行切换的信号端子，
所述非ISO7816端子布置在夹于所述ISO7816端子的行之间的区域中。
14.根据权利要求13的半导体器件，其中所述卡体以受支撑状态固定在卡框架内。
15.一种半导体器件，包括形成在卡体的第一主表面上方的多个端子，所述卡体结合有具有IC卡电路和存储卡电路的卡电路，
所述多个端子包括：
电连接到所述卡电路的多个ISO7816端子；以及
电连接到所述卡电路的非ISO7816端子，
所述多个非ISO7816端子布置在所述ISO7816端子的行之间。
16.根据权利要求15的半导体器件，其中所述卡体以受支撑状态固定在卡框架内。
17.一种半导体器件，包括形成在卡体的第一主表面上方的多个端子，所述卡体结合有具有IC卡电路和存储卡电路的卡电路，
所述多个端子包括：
电连接到所述卡电路的多个ISO7816端子；以及
电连接到所述卡电路的非ISO7816端子，
所述非ISO7816端子布置在夹于所述ISO7816端子的行之间的区域中，
电连接到所述多个端子的通孔或布线、或所述通孔和所述布线二者，分别布置在所述多个端子以外，或者在所述多个ISO7816端子的布局区域以内。
18.根据权利要求17的半导体器件，
其中所述卡体包括衬底，所述衬底具有所述第一主表面和作为所述第一主表面的背侧的第二主表面，且所述通孔是穿透型通孔。
19.根据权利要求17的半导体器件，其中所述卡体以受支撑状态固定在卡框架内。
20.一种半导体器件，包括形成在卡体的第一主表面上方的多个端子，所述卡体结合有具有IC卡电路和存储卡电路的卡电路，
所述多个端子包括电连接到所述卡电路的多个ISO7816端子，
电连接到所述多个ISO7816端子的通孔或布线、或所述通孔和所述布线二者，分别布置在所述多个ISO7816端子以外，且在所述多个ISO7816端子的布局区域以内。
21.根据权利要求20的半导体器件，
其中所述卡体包括衬底，所述衬底具有所述第一主表面和位于所述第一主表面的背侧上的第二主表面，且所述通孔是穿透型通孔。
CNA2006101565921A 2006-01-06 2006-12-28 半导体器件 Pending CN1996579A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006001061A JP2007183776A (ja) 2006-01-06 2006-01-06 半導体装置
JP001061/2006 2006-01-06

Publications (1)

Publication Number Publication Date
CN1996579A true CN1996579A (zh) 2007-07-11

Family

ID=38231822

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101565921A Pending CN1996579A (zh) 2006-01-06 2006-12-28 半导体器件

Country Status (5)

Country Link
US (1) US20070158440A1 (zh)
JP (1) JP2007183776A (zh)
KR (1) KR20070074492A (zh)
CN (1) CN1996579A (zh)
TW (1) TW200810054A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806426B (zh) * 2021-09-17 2023-06-21 日商鎧俠股份有限公司 記憶卡及記憶體系統

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773741B1 (ko) * 2006-05-18 2007-11-09 삼성전자주식회사 다수의 인터페이스들을 구비하는 집적 회로와 이를구비하는 집적 회로 카드
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5543629B2 (ja) * 2008-02-08 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US20100078485A1 (en) * 2008-09-29 2010-04-01 Dynacard Co., Ltd. Subscriber identity module card
CN102413592B (zh) * 2010-09-26 2014-11-05 中国移动通信有限公司 一种用户识别卡、终端及相关处理方法
CN102184443B (zh) * 2011-04-29 2013-05-08 赵峥 一种新型集成电路卡
FR2976382B1 (fr) * 2011-06-10 2013-07-05 Oberthur Technologies Module a microcircuit et carte a puce le comportant
FR2982690B1 (fr) * 2011-11-14 2016-07-08 Oberthur Technologies Adaptateur de carte a puce et carte a puce correspondante
EP2845455A4 (en) * 2012-05-04 2015-08-05 Sierra Wireless Inc UICC CAPTURED IN A CIRCUIT BOARD OF A WIRELESS FINISHED DEVICE
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
CN111428839A (zh) * 2018-12-20 2020-07-17 华为技术有限公司 一种存储卡、连接器以及功能卡的识别方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862177B2 (ja) * 1989-07-19 1999-02-24 株式会社東芝 Ｉｃカードおよびｉｃカードの制御方法
DE4007221A1 (de) * 1990-03-07 1991-09-12 Gao Ges Automation Org Pruefkopf fuer kontaktflaechen von wertkarten mit eingelagertem halbleiterchip
DE19606789C2 (de) * 1996-02-23 1998-07-09 Orga Kartensysteme Gmbh Kunststoffkarte mit aus dieser heraustrennbarer Minichipkarte
FR2783948B1 (fr) * 1998-09-24 2000-11-10 Gemplus Card Int Carte a puce grand format comprenant une mini-carte detachable et procede de fabrication
DE19906569A1 (de) * 1999-02-17 2000-09-07 Giesecke & Devrient Gmbh Tragbarer Datenträger mit ausbrechbarer Minichipkarte
JP4299414B2 (ja) * 1999-10-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 コンビネーションカード、ｉｃカード用モジュール及びコンビネーションカードの製造方法
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6439464B1 (en) * 2000-10-11 2002-08-27 Stmicroelectronics, Inc. Dual mode smart card and associated methods
US6883715B1 (en) * 2000-10-11 2005-04-26 Stmicroelectronics, Inc. Multi-mode smart card, system and associated methods
WO2002062588A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd Dispositif électronique et procédé de fabrication
JP2002342731A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 複合ｉｃカード
EP1396815B1 (en) * 2001-06-04 2010-11-17 Renesas Electronics Corporation Memory card
FR2829267B1 (fr) * 2001-09-05 2003-12-12 Gemplus Card Int Carte du type carte a puce comprenant un support plan sensiblement rectangulaire
CN1472698A (zh) * 2002-05-20 2004-02-04 奎德诺威申有限公司 非接触交易卡及其适配器
US6945454B2 (en) * 2003-04-22 2005-09-20 Stmicroelectronics, Inc. Smart card device used as mass storage device
US7369982B2 (en) * 2003-06-04 2008-05-06 Stmicroelectronics, Inc. Multi-mode smart card emulator and related methods
US20050230485A1 (en) * 2004-04-20 2005-10-20 Ross Bruce E Specially shaped smart card for compact applications
KR101038109B1 (ko) * 2004-07-05 2011-06-01 삼성전자주식회사 듀얼 인터페이스 모드를 지원하는 스마트 카드 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806426B (zh) * 2021-09-17 2023-06-21 日商鎧俠股份有限公司 記憶卡及記憶體系統

Also Published As

Publication number Publication date
KR20070074492A (ko) 2007-07-12
US20070158440A1 (en) 2007-07-12
TW200810054A (en) 2008-02-16
JP2007183776A (ja) 2007-07-19

Similar Documents

Publication Publication Date Title
CN1996579A (zh) 半导体器件
US7389937B2 (en) Card-shaped memory device incorporating IC card function
US7411284B2 (en) Accessible electronic storage apparatus
CN1996351B (zh) 集成电路卡
US7478473B2 (en) Method of manufacturing an IC card
JPWO2005081181A1 (ja) Ｉｃカードの製造方法およびｉｃカード
JPS61201390A (ja) Ｉｃカ−ド
TW200410149A (en) An IC card and an adapter for the same
TW200414064A (en) Subscriber identification module, subscriber identification module holder, IC module, IC card and IC card holder
KR20060059252A (ko) 멀티 펑션 카드 디바이스
JP4240989B2 (ja) ３種のインターフェースを備えるｉｃモジュール、３ウェイｓｉｍとｓｉｍホルダー、３ウェイｉｃカードとｉｃカードホルダー
JPWO2007141999A1 (ja) 半導体装置
JPWO2006098145A1 (ja) Ｉｃカードおよびその製造方法
JP2006236200A (ja) カード状記憶装置とそのホスト装置
KR100745514B1 (ko) Ｉｃ카드
JPWO2007010595A1 (ja) 半導体装置およびその製造方法
JP4761479B2 (ja) Ｉｃカード
CN217404885U (zh) 存储卡
CN217822789U (zh) 存储卡
JP4680259B2 (ja) 半導体装置
KR20070006745A (ko) Ｉｃ 카드의 제조 방법 및 ｉｃ 카드
CN100478987C (zh) 集成电路卡
JP2008090693A (ja) Ｉｃカード及びその製造方法
JP2024016768A (ja) Ｉｃカード
JPS61201389A (ja) カ−ド状電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070711