JP2009231329A - 半導体マルチチップパッケージ - Google Patents

Abstract

【課題】複数の半導体チップを積層してなるマルチチップパッケージ(ＭＣＰ)において、上下に位置する半導体チップの入出力パッドを、パッケージの厚さを増大させることなく電気的に接続する。
【解決手段】主面上に形成された第１の入出力パッドを有する第１の半導体チップと、裏面上に形成された第２の入出力パッドを有し、前記第１の半導体チップ上に積層された第２の半導体チップと、前記第１の半導体チップと前記第２の半導体チップとの間に介在し、前記第１の半導体チップの前記第１の入出力パッドと前記第２の半導体チップの前記第２の入出力パッドとを、前記第１の半導体チップ及び前記第２の半導体チップの積層方向において電気的に接続するための端子及び配線パターンの少なくとも一方を有するパッド間接続シートとを具えるようにして半導体マルチチップパッケージを構成する。
【選択図】図５

Description

本発明は、半導体集積回路のマルチチップパッケージに関する。

半導体部品が搭載される現在の電子製品市場では、携帯電話や携帯情報処理端末、小型音響製品などの携帯用家電製品の需要が急激に高まっている。このような市場の要求に応えるためには、半導体部品の小型化、軽薄化が必要である。そのため、システムをひとつの半導体チップに格納するＳｙｓｔｅｍ Ｏｎ Ｃｈｉｐ (ＳＯＣ)技術が用いられたり、また特に近年急速に普及しているフラッシュメモリに代表される不揮発性半導体記憶装置では、軽薄小型かつ大容量であることが望まれるので、半導体チップを垂直方向に積層するマルチチップパッケージ(ＭＣＰ)技術が用いられている。

ＳＯＣ技術は１チップの半導体素子にシステムを作りこむ技術であるが、これに対してＭＣＰ技術は複数の半導体チップを１パッケージに詰め込む技術であり、チップの積層方法を工夫することで小型化を図ることが可能である。

一般に、半導体チップと基板とを結線するためにはワイヤーボンディングと呼ばれる方法が用いられるが、これを行うためには各半導体チップの入出力パッド付近に適切な空間（スペース）が必要となる。そのため従来技術では回路としての機能をまったく持たないスペーサーを半導体チップ間に挟みこんで前記空間を確保していた。しかしながら、前記スペーサーの存在によってMCP全体の厚さが増大する原因となっている。

また、多くのチップを積層するとワイヤーボンディングを行う回数が増加するので、その結果狭い空間の中にワイヤーが密集してしまう。このような問題に鑑み、従来においては様々な結線の技術が開示されてきた。

特開２００５−２０３７７５号では、積層されたチップにおいてワイヤーボンディングに必要な入出力パッド付近の空間を確保するために、チップの形状をそれぞれ異なったものにするアイディアを提供している。これによって、各チップの入出力パッド部分を他のチップに覆われないよう露出させている。しかしながら、この場合においても、配線構造が複雑になるのを防止すべく、結果的に上述のスペーサーに相当する再配線用素子を介在させており、上述したＭＣＰの厚さの低減には何ら寄与していない。

また、特開２００６−８６１４９号では、ＭＣＰ技術において各半導体チップを接続するために、配線専用の半導体素子（再配線用素子）を用意する方法を提供している。この場合においても、上記再配線用素子の活用によりボンディングワイヤー同士でチップ間を接続する必要がなくなり、ワイヤー同士の接触が避けられ、配線構造を簡易化することができる。しかしながら、前記再配線用素子は、上記のスペーサーに相当するので、前記再配線用素子の介在によって上述したＭＣＰの厚さの低減には何ら寄与していない。

さらに、特開２００３−６８９７５号では、２つの半導体チップを積層する際に、チップのパッド部分が露出するようにチップを互いに少しだけずらしたり、またはチップの両端にパッドが並んでいる場合は、チップ同士を交差状に重ねてパッド部分を露出させたりすることで、各チップでのワイヤーボンディング用スペースを確保する技術を提供している。しかしながら、この場合においては、積層する半導体チップ間に樹脂層を介在させ、この樹脂層内でバンプを用いて互いの半導体チップの電気的接続を実施している。したがって、前記樹脂層等の存在によってＭＣＰの厚さ低減には何ら寄与していない。

また、特開２００１−１９６５２９号では、チップ上に実装した配線を用いてワイヤーボンディングの自由度を増し、さらにチップの入出力パッドを他のチップのパッドと貼りあわせ、入出力信号線を引き出す手段を提供している。また、特開２００１−７２７８号では配線シートを用いて入出力信号を引き出し、他のチップと結線する方法を提供している。しかしながら、いずれもメモリチップのパッケージに見られるような、同一入出力パッド同士を接続する方法は示していない。

特開２００５−２０３７７５号 特開２００６−８６１４９号 特開２００３−６８９７５号 特開２００１−１９６５２９号 特開２００１−７２７８号

本発明は、複数の半導体チップを積層してなるマルチチップパッケージ(ＭＣＰ)において、上下に位置する半導体チップの入出力パッドを、パッケージの厚さを増大させることなく電気的に接続することを目的とする。

上記目的を達成すべく、本発明の一態様は、第１の主面上に形成された第１の入出力パッドを有する第１の半導体チップと、第２の主面上に形成された第２の入出力パッドを有し、前記第１の半導体チップ上に前記第２の主面が前記第１の主面に対向するように積層された第２の半導体チップと、前記第１の半導体チップと前記第２の半導体チップとの間に介在し、前記第１の半導体チップの前記第１の入出力パッドと前記第２の半導体チップの前記第２の入出力パッドとを電気的に接続するための端子及び配線パターンの少なくとも一方を有するパッド間接続シートと、を具えることを特徴とする、半導体マルチチップパッケージに関する。

また、本発明の他の態様は、第１の主面上に形成された第１の入出力パッドを有する第１の半導体チップと、第２の主面上に形成された第２の入出力パッドを有し、前記第２の主面が前記第１の主面に対向するように前記第１の半導体チップ上に積層された第２の半導体チップと、前記第１の半導体チップの前記第１の主面上、又は前記第２の半導体チップの前記第２の主面上において形成され、前記第１の半導体チップの前記第１の入出力パッドと前記第２の半導体チップの前記第２の入出力パッドとを電気的に接続するための配線パターンと、を具えることを特徴とする、半導体マルチチップパッケージに関する。

上記態様によれば、複数の半導体チップを積層してなるマルチチップパッケージ(ＭＣＰ)において、上下に位置する半導体チップの入出力パッドを、パッケージの厚さを増大させることなく電気的に接続することができる。

以下、本発明の具体的な実施形態について説明する。

（第１の実施形態）
図１は、第１の実施形態における第１の半導体チップの上平面図であり、図２〜４は、第１の実施形態における第２の半導体チップの上平面図である。また、図５は、第１の実施形態で使用するパッド間接続シートの概観を示す上平面であり、図６は、前記第１の半導体チップ及び前記第２の半導体チップを前記パッド間接続シートを挟んで積層した際の上平面図である。

図１に示すように、第１の半導体チップ１１は矩形状を呈し、その主面の左辺側には、かかる辺に沿って第１の入出力パッド１１１、第２の入出力パッド１１２、第３の入出力パッド１１３、第４の入出力パッド１１４及び第５の入出力パッド１１５がほぼ等間隔で配置されている。また、第１の半導体チップ１１の前記主面の下辺側には、かかる辺に沿って第５の入出力パッド１１５、第６の入出力パッド１１６、第７の入出力パッド１１７、第８の入出力パッド１１８及び第９の入出力パッド１１９がほぼ等間隔で配置されている。

第１の入出力パッド１１１から第９の入出力パッド１１９の外方（半導体チップ１１の縁部側）には、各入出力パッドに対応してボンディングパッド１２１から１２９が設けられている。第１の入出力パッド１１１から第９の入出力パッド１１９とボンディングパッド１２１から１２９とは、それぞれ第１の半導体チップ１１の前記主面上に形成された配線層１３１から１３９によって電気的に接続されている。ボンディングパッド１２１から１２９は、後に基板との電気的接続を、ワイヤーボンディングを介して行うために設けられている。

また、図１から明らかなように、ボンディングパッド１２１から１２５は、半導体チップ１１の左辺側において、かかる辺に沿って設けられており、ボンディングパッド１２６から１２９は、半導体チップ１１の下辺側において、かかる辺に沿って設けられている。

図２に示すように、第２の半導体チップ２１は同じく矩形状を呈し、その主面の左辺側には、かかる辺に沿って第１の入出力パッド２１１、第２の入出力パッド２１２、第３の入出力パッド２１３、第４の入出力パッド２１４及び第５の入出力パッド２１５がほぼ等間隔で配置されている。また、第２の半導体チップ２１の前記主面の下辺側には、かかる辺に沿って第５の入出力パッド２１５、第６の入出力パッド２１６、第７の入出力パッド２１７、第８の入出力パッド２１８及び第９の入出力パッド２１９がほぼ等間隔で配置されている。

なお、図１に示す第１の半導体チップ１１と、図２に示す第２の半導体チップ２１とは、第２の半導体チップ２１においてボンディングパッドが形成されていない以外は、全く同様の構成を呈している。すなわち、第１の半導体チップ１１と第２の半導体チップ２１とは、ほぼ同一の製造工程によって得ることができ、目的とする半導体マルチチップパッケージ（ＭＣＰ）の製造コストを十分に低減することができる。

第２の半導体チップ２１を第１の半導体チップ１１上に積層するに際しては、第２の半導体チップ２１を、予め、図３に示すように、最初に反時計回りに９０度回転させた後、図４に示すように表裏反転させておく。これによって、当初、第２の半導体チップ２１の主面上左辺側に位置した第１の入出力パッド２１１、第２の入出力パッド２１２、第３の入出力パッド２１３、第４の入出力パッド２１４及び第５の入出力パッド２１５は、第２の半導体チップ２１の上辺側に移動し、同じく主面上の下辺側に位置した第５の入出力パッド２１５、第６の入出力パッド２１６、第７の入出力パッド２１７、第８の入出力パッド２１８及び第９の入出力パッド２１９は、第２の半導体チップ２１の右辺側に移動する。

図３に示すように、パッド間接続シート３１には、その左辺側において、かかる辺に沿うようにして第１の端子３１１、第２の端子３１２、第３の端子３１３、第４の端子３１４及び第５の端子３１５がほぼ等間隔で配置されている。また、パッド間接続シート３１の下辺側には、かかる辺に沿って第５の端子３１５、第６の端子３１６、第７の端子３１７、第８の端子３１８及び第９の端子３１９がほぼ等間隔で配置されている。なお、これらの端子は、第１の半導体チップ１１と第２の半導体チップ２１とを積層させた場合に、第１の半導体チップ１１の入出力パッドの位置と一致するようにして形成する。

また、パッド間接続シート３１の上辺側において、かかる辺に沿うようにして第１の端子３１１、第１０の端子３２０、第１１の端子３２１、第１２の端子３２２及び第１３の端子３２３がほぼ等間隔で配置されている。また、パッド間接続シート３１の右辺側には、かかる辺に沿って第１３の端子３２３、第１４の端子３２４、第１５の端子３２５、第１６の端子３２６及び第９の端子３１９がほぼ等間隔で配置されている。なお、これらの端子は、第１の半導体チップ１１と第２の半導体チップ２１とを積層させた場合に、第２の半導体チップ２１の入出力パッドの位置と一致するようにして形成する。

さらに、上述した各端子は、シートを貫通して主面及び裏面側にその端部が露出するようにして構成されている。

パッド間接続シート３１においては、第２の端子３１２及び第１０の端子３２０間、第３の端子３１３及び第１１の端子３２１間、第４の端子３１４及び第１２の端子３２２間、第５の端子３１５及び第１３の端子３２３間、第６の端子３１６及び第１４の端子３２４間、第７の端子３１７及び第１５の端子３２５間、並びに第８の端子３１８及び第１６の端子３２６間は、パッド間接続シート３１に形成された配線層３４０から３４６よって電気的に接続されている。

ＭＣＰを形成する際には、図１に示す第１の半導体チップ１１と、図４に示す状態の第２の半導体チップ２１とを、図５に示すパッド間接続シート３１を挟んで積層する。この際、第１の半導体チップ１１の各入出力パッドと第２の半導体チップ２１の各入出力パッドとは互いに対向するようにして位置する。また、これら半導体チップの各入出力パッドは、パッド間接続シート３１における端子と電気的に接続するようになる。

具体的には、パッド間接続シート３１の、図５中のパッド間接続シート３１の左辺から下辺にかけて配置された第１の端子３１１から第９の端子３１９は、それぞれ第１の半導体チップ１１の第１の入出力パッド１１１から第９の入出力パッド１１９に電気的に接続され、パッド間接続シート３１の、図５中のパッド間接続シート３１の上辺から右辺にかけて配置された第１の端子３１１から第１３の端子３２３、及び第１４の端子３２４から第９の端子３１９は、それぞれ第２の半導体チップ２１の第１の入手力パッド２１１から第９の入出力パッド２１９と電気的に接続される。

この際、パッド間接続シート３１においては、上述したように第２の端子３１２及び第１０の端子３２０間、第３の端子３１３及び第１１の端子３２１間、第４の端子３１４及び第１２の端子３２２間、第５の端子３１５及び第１３の端子３２３間、第６の端子３１６及び第１４の端子３２４間、第７の端子３１７及び第１５の端子３２５間、並びに第８の端子３１８及び第１６の端子３２６間は、配線層３４０から３４６よって電気的に接続されている。したがって、パッド間接続シート３１の、上述した端子と、これらを電気的に接続する配線層とを介して、第１の半導体チップ１１の入出力パッド１１１から１１９と、第２の半導体チップ２１の入出力パッド２１１から２１９とは、薄いパッド間接続シート３１を介して電気的に接続される。

したがって、上下に位置する第１の半導体チップ１１及び第２の半導体チップ２１の入出力パッドを、パッケージの厚さを増大させることなく電気的に接続することができるようになる。

なお、第１の半導体チップ１１及び第２の半導体チップ２１を、パッド間接続シート３１を介して積層する際、第１の半導体チップ１１のボンディングパッド１２１から１２９は、図６に示すように、第２の半導体チップ２１の端部から露出させる。ボンディングパッド１２１から１２９は、後述するように、第１の半導体チップ１１及び第２の半導体チップ２１のベースとなる基板のパッドと、ワイヤーボンディングによって電気的に接続される。

但し、これらボンディングパッドは必ずしも要求されるものではなく、以下の実施形態で説明する接続方法を用いれば、省略することができる。したがって、この場合は、第１の半導体チップ１１と第２の半導体チップ２１とを全く同じ構成及び大きさとすることができ、目的とするパッケージ構造の製造コストをより低減できるようになる。

（第２の実施形態）
図７は、第２の実施形態における第１の半導体チップの上平面図である。なお、本実施形態では、第１の半導体チップの構成のみが上記第１の実施形態と異なり、第２の半導体チップについては上記第１の実施形態と同じであるので、詳細な説明は省略する。また、以下に説明するように、本実施形態では、パッド間接続シートは使用しない。

図７に示すように、本実施形態では、第１の半導体チップ４１は矩形状を呈し、その主面の左辺側には、かかる辺に沿って第１の入出力パッド４１１、第２の入出力パッド４１２、第３の入出力パッド４１３、第４の入出力パッド４１４及び第５の入出力パッド４１５がほぼ等間隔で配置されている。また、第１の半導体チップ４１の前記主面の下辺側には、かかる辺に沿って第５の入出力パッド４１５、第６の入出力パッド４１６、第７の入出力パッド４１７、第８の入出力パッド４１８及び第９の入出力パッド４１９がほぼ等間隔で配置されている。

さらに、第１の半導体チップ４１の前記主面の上辺側には、かかる辺に沿って第１の入出力パッド４１１、第１０の入出力パッド４２０、第１１の入出力パッド４２１、第１２の入出力パッド４２２及び第１３の入出力パッド４２３がほぼ等間隔で配置されている。また、第１の半導体チップ４１の前記主面の右辺側には、かかる辺に沿って第１３の入出力パッド４２３、第１４の入出力パッド４２４、第１５の入出力パッド４２５、第１６の入出力パッド４２６及び第９の入出力パッド４１９がほぼ等間隔で配置されている。

なお、第１の入出力パッド４１１から第９の入出力パッド４１９の外方（半導体チップ４１の縁部側）には、各入出力パッドに対応してボンディングパッド４３１から４３９が配置されている。これらボンディングパッドはそれぞれ第１の半導体チップ１１の前記主面上に形成された配線層（図番省略）によって、対応する入出力パッドに電気的に接続されている。ボンディングパッド４３１から４３９は、後に基板との電気的接続を、ワイヤーボンディングを介して行うために設けられている。

また、図７から明らかなように、ボンディングパッド４３１から４３５は、半導体チップ４１の左辺側において、かかる辺に沿って設けられており、ボンディングパッド４３６から４３９は、半導体チップ４１の下辺側において、かかる辺に沿って設けられているものである。

なお、第２の入出力パッド４１２及び第１０の入出力パッド４２０間、第３の入出力パッド４１３及び第１１の入出力パッド４２１間、第４の入出力パッド４１４及び第１２の入出力パッド４２２間、第５の入出力パッド４１５及び第１３の入出力パッド４２３間、第６の入出力パッド４１６及び第１４の入出力パッド４２４間、第７の入出力パッド４１７及び第１５の入出力パッド４２５間、並びに第８の入出力パッド４１８及び第１６の入出力パッド４２６間は、第１の半導体チップ１１の前記主面に形成された配線層４４０から４４６よって電気的に接続されている。

また、半導体チップ４１の上辺側に設けられた第１の入出力パッド４１１から第１３の入出力パッド４２３、及び半導体チップ４１の右辺側に設けられた第１３の入出力パッド４２３から第９の入出力パッド４１９は、以下に説明するように、第１の半導体チップ４１と第２の半導体チップ２１とを積層した際に、第２の半導体チップ２１の第１の入出力パッド２１１から第９の入出力パッド２１９と電気的に接続される。したがって、半導体チップ４１の上辺に沿って配置された第１の入出力パッド４１１から第１３の入出力パッド４２３、及び半導体チップ４１の右辺に沿って配置された第１３の入出力パッド４２３から第９の入出力パッド４１９は、第２の半導体チップ２１の入出力パッド２１１から２１９の位置と一致するようにして形成する。

本実施形態では、第２の半導体チップ２１を第１の半導体チップ４１上に積層するに際しては、第２の半導体チップ２１を、予め図４の状態にした後、両者を積層する。この際、第１の半導体チップ４１の各入出力パッドと第２の半導体チップ２１の各入出力パッドとは互いに対向するようにして位置するとともに、第２の半導体チップ２１の入出力パッド２１１から２１９は、第１の半導体チップ４１の入出力パッドの一部と電気的に接続されるようになる。

具体的には、第１の半導体チップ４１の、第１の入出力パッド４１１から第１３の入出力パッド４２３、及び第１３の入出力パッド４２３から第９の入出力パッド４１９は、それぞれ第２の半導体チップ２１の、第１の入出力パッド２１１から第９の入出力パッド２１９と電気的に接続される。

また、上述したように、第１の半導体チップ４１においては、入出力パッド４１２及び入出力パッド４２０間、入出力パッド４１３及び入出力パッド４２１間、入出力パッド４１４及び入出力パッド４２２間、入出力パッド４１５及び入出力パッド４２３間、入出力パッド４１６及び入出力パッド４２４間、入出力パッド４１７及び入出力パッド４２５間、並びに入出力パッド４１８及び入出力パッド４２６間は、配線層４４０から４４６によって電気的に接続されているので、第２の半導体チップ２１の入出力パッド２１１から２１９が、第１の半導体チップ４１の入出力パッド４１１から４２３、及び４２３から４１９とそれぞれ電気的に接続されていることに起因して、第２の半導体チップ２１の入出力パッド２１１から２１９は、第１の半導体チップの入出力パッド４１１から４１９とも電気的に接続されることになる。

これによって、上下に位置する第１の半導体チップ４１及び第２の半導体チップ２１の入出力パッドを、第１の半導体チップ４１の前記主面に形成した配線層などを介して電気的に接続することができるようになるので、上下に位置する第１の半導体チップ４１及び第２の半導体チップ２１の入出力パッドを、パッケージの厚さを増大させることなく電気的に接続することができるようになる。

なお、第１の半導体チップ４１及び第２の半導体チップ２１を積層する際、第１の半導体チップ４１のボンディングパッド４３１から４３９は、図６に示すように、第２の半導体チップ２１の端部から露出される。ボンディングパッド４３１から４３９は、後述するように、第１の半導体チップ１１及び第２の半導体チップ２１のベースとなる基板のパッドと、ワイヤーボンディングによって電気的に接続される。

また、本実施形態において、第２の半導体チップの入出力パッドを第１の半導体チップ４１の入出力パッドと同様にして形成すれば、上記第１の実施形態と同様に、前記第２の半導体チップにおいてボンディングパッドや配線層が形成されていない以外は、全く同様の構成を呈するようになる。したがって、第１の半導体チップ４１と前記第２の半導体チップとを、ほぼ同一の製造工程によって得ることができ、目的とする半導体マルチチップパッケージ（ＭＣＰ）の製造コストを十分に低減することができる。

また、本実施形態でも、第１の半導体チップ４１においてボンディングパッドは必ずしも要求されるものではなく、以下の実施形態で説明する接続方法を用いれば、省略することができる。したがって、この場合は、第１の半導体チップ４１と第２の半導体チップ２１とをより近い構成及び同じ大きさとすることができ、目的とするパッケージ構造の製造コストをより低減できるようになる。

さらに、本実施形態では、第１の半導体チップ４１の主面上において配線層４４０等を形成し、第２の半導体チップ２１の入出力パッドとの電気的接続の機能を持たせているが、第２の半導体チップ２１の裏面を、上述したような第１の半導体チップ４１の主面のように形成し、第２の半導体チップ２１に対して第１の半導体チップ１１の入出力パッドとの電気的接続機能を付与することもできる。

（第３の実施形態）
本実施形態では、上述した第１の実施形態及び第２の実施形態におけるＭＣＰ技術を用いた実際のパッケージ構造について説明する。

図８は、本実施形態における半導体チップのパッケージ構造を示す上平面図であり、図９は、図８に示すパッケージ構造を矢印Ａの側から見た場合の側面図である。

本実施形態では、第１の実施形態における第１の半導体チップ１１あるいは第２の実施形態における第１の半導体チップ４１と第２の半導体チップ２１との組み合わせを１ユニットとして、これらユニットが２組積層されたような構成を呈している。なお、図中では、下方に位置するユニットを参照数字５２で表し、上方に位置するユニットを参照数字５３で表している。

また、最上層にはコントローラ５４が搭載され、下方に位置する各ユニット５２及び５３の各半導体チップに所定の制御信号を送信して、これら半導体チップの動作を可能としている。

各ユニット５２及び５３は、基板５１上に順次に形成され、ユニット５２、５３の第１の半導体チップ１１（４１）のボンディングパッド１１Ａと基板５１のボンディングパッド５１Ａとは、ワイヤー５７を介して電気的に接続されている。また、ユニット５２、５３の第１の半導体チップ１１（４１）のボンディングパッド１１Ｂと基板５１のボンディングパッド５１Ｂとは、ワイヤー５８を介して電気的に接続されている。さらに、コントローラ５４のボンディングパッド５４Ａと基板５１のボンディングパッド５１Ｃとは、ワイヤー５９で互いに接続されている。

したがって、コントローラ５４からの制御信号は、最初基板５１に対して送信され、そこから、ワイヤー５７及び５８を介して各ユニットの第１の半導体チップ１１（４１）に送信される。上述したように、各ユニットにおいて、第１の半導体チップ１１（４１）の入出力パッドは、第２の半導体チップ２１の入出力パッドと電気的に接続されているので、各ユニットの第１の半導体チップ１１（４１）に導入された制御信号は、第２の半導体チップ２１へも導入される。この結果、コントローラ５４の制御信号によって、各ユニット中の第１の半導体チップ１１（４１）及び第２の半導体チップ２１を制御できるようになる。

なお、第１の半導体チップとして、第１の実施形態に示したような半導体チップ１１とした場合、第１の半導体チップ１１と第２の半導体チップ２１との間にはパッド間接続シートが介在するが、図９においては省略している。

また、本実施形態のパッケージ構造は、例えばメモリカード等に好適に用いることができる。

（第４の実施形態）
本実施形態でも、上述した第１の実施形態及び第２の実施形態におけるＭＣＰ技術を用いた実際のパッケージ構造について説明する。但し、基本的な構造は第３の実施形態と同様であり、その積層形態において相違する。

図１０は、本実施形態における半導体チップのパッケージ構造を示す上平面図であり、図１１は、図１０に示すパッケージ構造を矢印Ｂの側から見た場合の側面図である。

第３の実施形態では、各ユニット５２及び５３を積層する際において、第１の半導体チップ１１（４１）及び第２の半導体チップ２１を互いに完全に重複するようにしたが、本実施形態では、下方に位置するユニット５２の第１の半導体チップ１１（４１）と、上方に位置するユニット５３の第２の半導体チップ１１（４１）とを、ボンディングパッドが形成された領域が互いに重複しないようにして積層している。したがって、下方に位置するユニット５２における第１の半導体チップ１１（４１）のボンディングパッド１１Ａは、図１０に示す積層構造の左辺側及び下辺側に露出し、上方に位置するユニット５３における第１の半導体チップ１１（４１）のボンディングパッド１１Ｂは、図１０に示す積層構造の上辺側及び右辺側に露出している。

なお、その他の構造については、第３の実施形態と同様であり、最上層にはコントローラ５４が形成され、下方に位置する各ユニット５２及び５３の各半導体チップに所定の制御信号を送信して、これら半導体チップの動作を可能としている。具体的には、コントローラ５４からの制御信号は、ワイヤー５９を介して基板５１に対して送信され、そこから、ワイヤー５７及び５８を介して各ユニットの第１の半導体チップ１１（４１）に送信される。

上述したように、各ユニットにおいて、第１の半導体チップ１１（４１）の入出力パッドは、第２の半導体チップ２１の入出力パッドと電気的に接続されているので、各ユニットの第１の半導体チップ１１（４１）に導入された制御信号は、第２の半導体チップ２１へも導入される。この結果、コントローラ５４の制御信号によって、各ユニット中の第１の半導体チップ１１（４１）及び第２の半導体チップ２１を制御できるようになる。

なお、第１の半導体チップとして、第１の実施形態に示したような半導体チップ１１とした場合、第１の半導体チップ１１と第２の半導体チップ２１との間にはパッド間接続シートが介在するが、図１１においては省略している。

また、本実施形態のパッケージ構造は、例えばメモリカード等に好適に用いることができる。

（第５の実施形態）
本実施形態でも、上述した第１の実施形態及び第２の実施形態におけるＭＣＰ技術を用いた実際のパッケージ構造について説明する。但し、基本的な構造は第３の実施形態と同様であり、その積層形態において相違する。

図１２は、本実施形態における半導体チップのパッケージ構造を示す側面図である。第３の実施形態では、各ユニット５２及び５３を構成する第１の半導体チップ１１（４１）がボンディングパッドを有し、かかるボンディングパッドが形成された領域を第２の半導体チップ２１から露出させ、前記ボンディングパッドを介したワイヤーボンディングによって、各ユニットの第１の半導体チップ１１（４１）と基板５１との電気的接続を図ったが、本実施形態では、第１の半導体チップ１１（４１）にボンディングパッドを形成することなく、第２の半導体チップ２１と同サイズとし、互いに積層するようにしている。

図１２において、各ユニットは、ユニット５２の第１の半導体チップ１１（４１）と第２の半導体チップ２１との間において、これらチップの入出力パッドと電気的に接続されるとともに挟み込まれるようにして形成された配線５７を介して基板５１に接続され、同じくユニット５３の第１の半導体チップ１１（４１）と第２の半導体チップ２１との間において、これらチップの入出力パッドと電気的に接続されるとともに挟み込まれるようにして形成された配線５８を介して基板５１に接続される。

このような構成によっても、最上層に位置するコントローラ５４から、下方に位置する各ユニット５２及び５３の各半導体チップに基板５１を介して所定の制御信号が送信され、これら半導体チップの動作を行うことができる。

なお、図１２では示していないが、コントローラ５４は基板５１と図示しない配線によって電気的に接続されている。

（第６の実施形態）
本実施形態でも、上述した第１の実施形態及び第２の実施形態におけるＭＣＰ技術を用いた実際のパッケージ構造について説明する。但し、基本的な構造は第３の実施形態と同様であり、その積層形態において相違する。

図１３は、本実施形態における半導体チップのパッケージ構造６０を示す側面図である。第３の実施形態では、各ユニット５２及び５３を構成する第１の半導体チップ１１（４１）がボンディングパッドを有し、かかるボンディングパッドが形成された領域を第２の半導体チップ２１から露出させ、前記ボンディングパッドを介したワイヤーボンディングによって、各ユニットの第１の半導体チップ１１（４１）と基板５１との電気的接続を図ったが、本実施形態では、各ユニットの第１の半導体チップ１１（４１）及び第２の半導体チップ２１を貫通するとともに、基板５１にまで達するようなスルーホールビアを形成した後、このビア内に層間接続体６７を形成することによって、各ユニットの各半導体チップと基板５１との電気的接続を図っている。

これによって、図示しないコントローラ５４、下方に位置する各ユニット５２及び５３の各半導体チップに基板５１を介して所定の制御信号が送信され、これら半導体チップの動作を行うことができる。

なお、本実施形態では、当然に配線のためのボンディングパッドは必要としないので、各ユニットにおける第１の半導体チップ１１（４１）においてボンディングパッドの形成は省略し、第２の半導体チップ２１と同じ大きさに形成している。

（第７の実施形態）
本実施形態でも、上述した第１の実施形態及び第２の実施形態におけるＭＣＰ技術を用いた実際のパッケージ構造について説明する。但し、基本的な構造は第３の実施形態と同様であり、その積層形態において相違する。

すなわち、本実施形態では、第１の実施形態及び第２の実施形態におけるＭＣＰ技術を、ＴＳＯＰ型のパッケージに適用する場合を示している。図１４は、本実施形態に使用する基板構造を示す平面図である。

図１４に示すように、本実施形態では、リードフレーム７１上に、例えば図８及び９に示すような基板５１を配置する。この際、基板５１の左辺側に位置するボンディングパッド５１Ｂは、ワイヤー７２によって直接的にリードフレーム７１と電気的に接続される。一方、基板５１の下側に位置するボンディングパッド５１Ａは、基板５１に形成された配線層７４を介して基板５１の右辺側に位置するボンディングパッド５１Ｄと電気的に接続した後、ワイヤー７３によってリードフレーム７１と電気的に接続される。

なお、基板５１のボンディングパッド５１Ａ及び５１Ｂと各ユニット中における半導体チップとの電気的接続は、第３の実施形態のようにして行うことができる。

（第８の実施形態）
本実施形態でも、上述した第１の実施形態及び第２の実施形態におけるＭＣＰ技術を用いた実際のパッケージ構造について説明する。但し、基本的な構造は第４の実施形態と同様であり、その積層形態において相違する。

すなわち、本実施形態では、第１の実施形態及び第２の実施形態におけるＭＣＰ技術を、ＴＳＯＰ型のパッケージに適用する場合を示している。図１５は、本実施形態に使用する基板構造を示す平面図である。

図１５に示すように、本実施形態では、リードフレーム７１上に、例えば図１０及び１１に示すような基板５１を配置する。この際、基板５１の左辺側に位置するボンディングパッド５１Ａは、ワイヤー７２によって直接的にリードフレーム７１と電気的に接続される。一方、基板５１の下側に位置するボンディングパッド５１Ａは、基板５１に形成された配線層７４を介して基板５１の右辺側に位置するボンディングパッド５１Ｄと電気的に接続された後、ワイヤー７３によってリードフレーム７１と電気的に接続される。

また、基板５１の上辺側に位置するボンディングパッド５１Ｂは、基板５１の裏面側（もしくは基板５１の内部）に形成された配線層７５、ビア７７、基板５１の主面側に形成された配線層７４を介して基板５１の右辺側に位置するボンディングパッド５１Ｄと電気的に接続された後、ワイヤー７３によってリードフレーム７１と電気的に接続される。さらに、基板５１の右辺側に位置するボンディングパッド５１Ｂは、同じく基板５１の裏面側（もしくは基板５１の内部）に形成された配線層７６、ビア７７、主面側に露出して延在した配線層７６を介して基板５１の左辺側に位置するボンディングパッド５１Ａと電気的に接続された後、ワイヤー７２によってリードフレーム７１と電気的に接続される。

なお、基板５１のボンディングパッド５１Ａ及び５１Ｂと各ユニット中における半導体チップとの電気的接続は、第３の実施形態のようにして行うことができる。

以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。

例えば、上記実施形態では、ユニット毎に２つの半導体チップが積層された場合についてのみ示しているが、積層数については要求されるパッケージ構造に応じて任意の数とすることができる。また、ユニットの数も上述したように２つに限定されるものではなく、要求されるパッケージ構造に応じて任意の数とすることができる。

第１の実施形態における第１の半導体チップの上平面図である。 第１の実施形態における第２の半導体チップの上平面図である。 同じく、第１の実施形態における第２の半導体チップの上平面図である。 同じく、第１の実施形態における第２の半導体チップの上平面図である。 第１の実施形態で使用するパッド間接続シートの概観を示す上平面である。 第１の実施形態における、第１の半導体チップ及び第２の半導体チップをパッド間接続シートを挟んで積層した際の上平面図である。 第２の実施形態における第１の半導体チップの上平面図である。 第３の実施形態における半導体チップのパッケージ構造を示す上平面図である。 図８に示すパッケージ構造を矢印Ａの側から見た場合の側面図である。 第４の実施形態における半導体チップのパッケージ構造を示す上平面図である。 図１０に示すパッケージ構造を矢印Ｂの側から見た場合の側面図である。 第５の実施形態における半導体チップのパッケージ構造を示す側面図である。 第６の実施形態における半導体チップのパッケージ構造を示す側面図である。 第７の実施形態に使用する基板構造を示す平面図である。 第８の実施形態に使用する基板構造を示す平面図である。

符号の説明

１１，１４ 第１の半導体チップ
２１ 第２の半導体チップ
１１１〜１１９、４１１〜４２６ 第１の半導体チップの入出力パッド
２１１〜２１９ 第２の半導体チップの入出力パッド
４４０〜４４６ 第１の半導体チップの配線層
３１ パッド間接続シート
３１１〜３２６ パッド間接続シートの端子
３４０〜３４６ パッド間接続シートの配線層

Claims (5)

1. 第１の主面上に形成された第１の入出力パッドを有する第１の半導体チップと、
   第２の主面上に形成された第２の入出力パッドを有し、前記第１の半導体チップ上に前記第２の主面が前記第１の主面に対向するように積層された第２の半導体チップと、
   前記第１の半導体チップと前記第２の半導体チップとの間に介在し、前記第１の半導体チップの前記第１の入出力パッドと前記第２の半導体チップの前記第２の入出力パッドとを電気的に接続するための端子及び配線パターンの少なくとも一方を有するパッド間接続シートと、
   を具えることを特徴とする、半導体マルチチップパッケージ。
2. 第１の主面上に形成された第１の入出力パッドを有する第１の半導体チップと、
   第２の主面上に形成された第２の入出力パッドを有し、前記第２の主面が前記第１の主面に対向するように前記第１の半導体チップ上に積層された第２の半導体チップと、
   前記第１の半導体チップの前記第１の主面上、又は前記第２の半導体チップの前記第２の主面上において形成され、前記第１の半導体チップの前記第１の入出力パッドと前記第２の半導体チップの前記第２の入出力パッドとを電気的に接続するための配線パターンと、
   を具えることを特徴とする、半導体マルチチップパッケージ。
3. 前記半導体マルチチップパッケージは、前記第１の半導体チップ及び前記第２の半導体チップを積層形成するための基板を具え、
   前記第１の入出力パッドと前記第２の入出力パッドとは、ワイヤーボンディングによって前記基板と電気的に接続されたことを特徴とする、請求項１または２に記載の半導体マルチチップパッケージ。
4. 前記半導体マルチチップパッケージは、前記第１の半導体チップ及び前記第２の半導体チップを積層形成するための基板を具え、
   前記第１の入出力パッドと前記第２の入出力パッドとは、前記第１の半導体チップ及び前記第２の半導体チップに形成されたスルーホールビアを介して前記基板と電気的に接続されたことを特徴とする、請求項１または２に記載の半導体マルチチップパッケージ。
5. 前記第１の半導体チップは、前記第２の半導体チップが積層された状態で露出する露出部を前記第１の主面に有し、前記露出部に前記第１の入出力パッドと電気的に接続されると共に、前記ワイヤーボンディングに接続される端子が形成されたことを特徴とする、請求項３記載の半導体マルチチップパッケージ。

Images