JP2011187914A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011187914A JP2011187914A JP2010181466A JP2010181466A JP2011187914A JP 2011187914 A JP2011187914 A JP 2011187914A JP 2010181466 A JP2010181466 A JP 2010181466A JP 2010181466 A JP2010181466 A JP 2010181466A JP 2011187914 A JP2011187914 A JP 2011187914A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- wiring
- internal terminal
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims description 151
- 238000000034 method Methods 0.000 title claims description 147
- 239000000758 substrate Substances 0.000 claims abstract description 238
- 229910052751 metal Inorganic materials 0.000 claims abstract description 113
- 239000002184 metal Substances 0.000 claims abstract description 113
- 238000007733 ion plating Methods 0.000 claims abstract description 54
- 238000000206 photolithography Methods 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims description 69
- 238000000151 deposition Methods 0.000 claims description 57
- 230000008021 deposition Effects 0.000 claims description 56
- 239000013078 crystal Substances 0.000 claims description 36
- 238000012360 testing method Methods 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000007769 metal material Substances 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000005253 cladding Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 177
- 235000012431 wafers Nutrition 0.000 description 61
- 239000010949 copper Substances 0.000 description 58
- 238000000605 extraction Methods 0.000 description 50
- 230000001681 protective effect Effects 0.000 description 47
- 230000004888 barrier function Effects 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000009826 distribution Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 12
- 238000007747 plating Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 241000894007 species Species 0.000 description 8
- 238000007639 printing Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000654 additive Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 239000012467 final product Substances 0.000 description 4
- 238000007429 general method Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000047703 Nonion Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】例えば、開口部101を介してチップ取り出し電極2を含む基板1の一部表面が露出するようメタルマスク100を基板1に被せ、イオン化された被着金属に、0.01eVから250eVの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク100を剥離することによって、基板1の一部表面に形成された金属導体からなる配線層21を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層21を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。更に、その回路基板とその他のチップとを積層して、それらをボンディングワイヤで接続する。
【選択図】図37
Description
2 チップ取り出し電極(内部端子電極)
3 パッシベーション膜
4,6 バリア金属配線
4a,6a バリア金属材料
5,7 銅配線
8 保護絶縁膜
8a 保護絶縁膜の端部
9 半田ボール
9a 半田ボールの底面
10 シリコンウエハ
21 配線層(第1の配線層)
22 配線層(第2の配線層)
21a 第1の端部
21b 第2の端部
21c 再配線部
21e,22e エッジ部
21s,22s 側面
21u,22u 上面
22a 縁部
30 柱状の塊
31 基板
32,32a,32b スピーシーズ
32c スピーシーズの核
32d 島状の塊
40 ボンディングワイヤ
41 スクライブライン
42 接着剤
43、44 絶縁膜
50、52 絶縁基板(半導体装置の基板、システム基板)
51、a、b、d、e、f、g 絶縁基板配線
100,200 メタルマスク
101,201 開口部
Claims (55)
- 第1の電子回路が主面に描画され、前記第1の電子回路がそれぞれ前記第1の電子回路の外部と通信する第1と第2の内部端子電極を有する第1の基板と、
第2の電子回路が主面に描画され、前記第2の電子回路がそれぞれ前記第2の電子回路の外部と通信する第3と第4の内部端子電極を有し、前記第1の基板に積層された第2の基板と、
前記第1の基板の表面の一部に形成され、それぞれが第1及び第2のノードを有する第1及び第2の配線を含む配線層と、
前記第3及び第4の内部端子電極と、それぞれ対応する前記第1及び第2の配線の第1のノードとを接続する第1と第2のボンディングワイヤと、を備え、
前記第1と第2のボンディングワイヤは、それら断面が円状であり、
前記配線層は、前記第1の基板の表面に垂直な方向から見たエッジ部を含み、前記第1の基板と接する前記エッジ部における前記配線層の前記第1の基板の表面と垂直な断面の角度が55°以下である、ことを特徴とする半導体装置。 - 前記配線層は、前記第1の基板の表面方向とは異なる方向に伸びる柱状の塊の集合体によって構成されている、ことを特徴とする請求項1に記載の半導体装置。
- 前記集合体に含まれる複数の柱状の塊の少なくとも一部は、前記第1の基板の表面からの高さが互いに異なる、ことを特徴とする請求項2に記載の半導体装置。
- 前記集合体に含まれる複数の柱状の塊は、前記配線層を構成する金属材料の結晶体である、ことを特徴とする請求項2又は3に記載の半導体装置。
- 前記集合体に含まれる複数の柱状の塊の少なくとも一部は、互いに結晶方位が異なる、ことを特徴とする請求項4に記載の半導体装置。
- 更に、少なくとも前記第1のノードの領域を除く前記配線層を覆う第1の絶縁膜を備え、
前記第1の絶縁膜の表面の前記第1の基板からの高さは、前記第1と第2のボンディングワイヤがそれぞれ接する前記配線層の表面の前記第1の基板からの高さよりも高い、ことを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。 - 前記配線層は、Cu、Al、Ti、Cr及びNiからなる群より選ばれた金属を主成分として含む、ことを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
- 前記配線層の主成分がAlである、ことを特徴とする請求項7に記載の半導体装置。
- 前記配線層は、複数の金属材料からなる多元合金を含む、ことを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。
- 前記第1乃至第4の内部端子電極は、その表面にメッキが施されている層を含む、ことを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。
- 少なくとも前記第1及び第2の内部端子電極は、Alからなり、
前記配線層は、Alを主成分として含む、ことを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。 - 前記第1の基板は、半導体の基板と、前記半導体の基板の表面に接し且つ少なくとも前記第1と第2の内部端子電極の領域を除く前記半導体の基板を覆う第2の絶縁膜とを含む、ことを特徴とする請求項1乃至11のいずれか一項に記載の半導体装置。
- 前記配線層は前記第2の絶縁膜の表面に接し且つ前記第2の絶縁膜の一部を覆う、ことを特徴とする請求項12に記載の半導体装置。
- 前記第1の基板は、同一の回路が繰り返し形成された半導体ウエハである、ことを特徴とする請求項1乃至13のいずれか一項に記載の半導体装置。
- 前記第1の配線の第2のノードが前記第1の内部端子電極を覆うことによって、前記第1の配線の第2のノードと前記第1の内部端子電極とを接続する、ことを特徴とする請求項1乃至14のいずれか一項に記載の半導体装置。
- 前記第1の配線の一部は、前記第1と第2の基板の間に配置する、ことを特徴とする請求項15に記載の半導体装置。
- 更に、前記第2の配線の第2のノードと前記第1の基板以外の半導体装置内の第10のノードとを接続する第3の前記ボンディングワイヤを備える、ことを特徴とする1乃至16のいずれか一項に記載の半導体装置。
- 更に、第3の電子回路が描画され、前記第3の電子回路が前記第3の電子回路の外部と通信する第5、第6及び第7の内部端子電極を有する第3の基板と、
前記第1の基板と第3の基板を搭載する第4の基板と、
前記第4の基板の表面の一部に形成され、それぞれが第3及び第4のノードを有する第3及び第4の配線を含む第2の配線層と、を備え、
前記半導体装置内の第10のノードである前記第3の配線の第3のノードが、前記第3の配線の第4のノードを介して前記第5の内部端子電極に電気的に接続する、ことを特徴とする請求項17に記載の半導体装置。 - 前記第2の内部端子電極が、前記第4の配線の第3のノードに接続し、
前記第4の配線の第4のノードが、前記第6の内部端子電極に電気的に接続する、ことを特徴とする請求項18に記載の半導体装置。 - 更に、半導体装置が外部と通信する外部端子を備え、
前記第7の内部端子電極が、前記外部端子に電気的に接続する、ことを特徴とする請求項19に記載の半導体装置。 - 更に、前記第1の基板と前記第2の基板とを接続する接着剤を備える、ことを特徴とする請求項1乃至20のいずれか一項に記載の半導体装置。
- 更に、少なくとも前記第1及び第2のボンディングワイヤのいずれか一方を覆う第3の絶縁膜を備え、
前記第3の絶縁膜は、前記第2の配線の第2のノードの領域は覆わない、ことを特徴とする請求項17乃至20のいずれか一項に記載の半導体装置。 - 更に、前記第2の基板は第8の内部端子電極を有し、
更に、前記半導体装置は、前記第8の内部端子電極と、前記第1の基板以外の半導体装置内のノードとを、前記第1と第2の配線を介することなく直接に接続する第4の前記ボンディングワイヤを備える、ことを特徴とする請求項1乃至22のいずれか一項に記載の半導体装置。 - 更に、少なくとも前記第1と第2のボンディングワイヤのいずれか一方を覆う第3の絶縁膜を備え、
前記第3の絶縁膜は、前記第8の内部端子電極の領域は覆わない、ことを特徴とする請求項23に記載の半導体装置。 - 更に、前記第4の基板と前記第1の基板との間に配置され、第4の電子回路が描画され、第9及び第10の内部端子電極を有する第5の基板と、
前記第2の基板に含み、前記第2の電子回路が前記第2の電子回路の外部と通信する第11の内部端子電極と、
前記第1の基板の表面の一部に形成され、第5及び第6のノードを有する前記配線層である第5の配線と、
前記第11の内部端子電極と、前記第5の配線の第5のノードとを接続する第5の前記ボンディングワイヤと、
前記第9の内部端子電極と、前記第5の配線の第6のノードとを接続する第6の前記ボンディングワイヤと、を備える、ことを特徴とする請求項18に記載の半導体装置。 - 更に、少なくとも前記第1及び第2のボンディングワイヤのいずれか一方を覆う第3の絶縁膜を備え、
前記第3の絶縁膜は、前記第11の内部端子電極の領域は覆わない、ことを特徴とする請求項25に記載の半導体装置。 - 更に、前記第10の内部端子電極と前記第1及び第2の基板以外の半導体装置内の第11のノードとを接続する第7の前記ボンディングワイヤを備える、ことを特徴とする請求項25または26に記載の半導体装置。
- 更に、前記第3の基板に含み、前記第3の電子回路が半導体装置の外部と通信する第12の内部端子電極と、
前記第4の基板の表面の一部に形成され、第7と第8のノードを有する配線層である第6の配線と、を備え、
前記半導体装置内の第11のノードである前記第6の配線の第7のノードが、前記第6の配線の第8のノードを介して前記第12の内部端子電極に電気的に接続する、ことを特徴とする請求項27に記載の半導体装置。 - 前記第1の基板は、前記第5の基板の前記第9と第10の内部端子電極を覆わないように、前記第5の基板上に積層する、ことを特徴とする請求項25乃至28のいずれか一項に記載の半導体装置。
- 内部端子電極を有する第1の基板に、前記内部端子電極と前記第1の基板の外部とを電気的に接続する配線を形成する回路基板、及びその回路基板を含む半導体装置の製造方法であって、
前記回路基板の製造工程は、
前記内部端子電極を含む前記第1の基板の表面の一部が露出するような開口部を有し、陰極側に接続される金属性のメタルマスクを前記基板に被せるマスク工程と、
前記第1の基板に所定の電位を与え、前記所定の電位と異なる電位にイオン化された被着金属に、0.01eVから250eVの被着エネルギを与えることによって、前記基板の表面の一部及び前記メタルマスク上に、イオンプレーティング法により正の電荷を有するイオンの粒子から金属性の導体を形成する成膜工程と、
前記メタルマスクを剥離することによって、前記基板の表面の一部に形成された前記内部端子電極と電気的に接続する金属性の導体からなる前記配線の配線層を残存させるリフトオフ工程と、を備え、
前記半導体装置の製造工程は、
内部端子電極を有する第2の基板を、前記回路基板の前記配線の側の面に積層する第1の積層工程と、
前記第2の基板の内部端子電極と、前記回路基板上の前記配線とを接続する第1の接続工程と、を備える、
ことを特徴とする半導体装置の製造方法。 - 前記イオン化された被着金属に、5〜100eVの被着エネルギを与えることを特徴とする請求項30に記載の半導体装置の製造方法。
- 前記第1の基板は、フォトリソグラフィー法により形成され前記内部端子電極に電気的に接続された内部配線を有する、ことを特徴とする請求項30に記載の半導体装置の製造方法。
- 前記第1の基板は、同一の回路が繰り返し形成された集合基板であり、
少なくとも前記リフトオフ工程を行った後、前記集合基板を切断することによって個々の単位基板を取り出す切断工程をさらに備えることを特徴とする請求項32に記載の半導体装置の製造方法。 - 前記切断工程を前記第1の接続工程の後に行うことを特徴とする請求項33に記載の半導体装置の製造方法。
- 前記集合基板は半導体ウエハであり、前記単位基板は半導体チップであることを特徴とする請求項33又は34に記載の半導体装置の製造方法。
- 前記リフトオフ工程を行った後、前記第1の積層工程を行う前に、前記回路基板の内部端子電極を除く前記基板の表面に流動性を有する絶縁材料を選択的に供給する絶縁膜形成工程をさらに備えることを特徴とする請求項30乃至35のいずれか一項に記載の半導体装置の製造方法。
- 前記絶縁膜形成工程においては、前記配線層の上面の周縁部を前記絶縁材料で覆うことを特徴とする請求項36に記載の半導体装置の製造方法。
- 一回の前記マスク工程、連続する複数回の前記成膜工程、及び前記一回のマスク工程に対応する一回の前記リフトオフ工程からなる一連の工程群によって、複数の前記配線層を形成することを特徴とする請求項30乃至37のいずれか一項に記載の半導体装置の製造方法。
- 前記連続する複数回の成膜工程は、第1の前記金属性の導体を形成する第1の前記成膜工程と、第2の前記金属性の導体を形成する第2の前記成膜工程を含むことを特徴とする請求項38に記載の半導体装置の製造方法。
- 第1の前記メタルマスクを使用した前記マスク工程、少なくとも一回の前記成膜工程、及び前記マスク工程に対応する前記リフトオフ工程からなる第1の工程群と、
更に、前記回路基板に前記回路基板の外部と電気的に接続すべき第1の領域が露出するような開口部を有する金属性の第2のメタルマスクを前記基板に被せる第2のマスク工程、
前記第1の領域及び前記第2のメタルマスク上に、イオンプレーティング法により前記金属性の導体を形成する少なくとも一回の第2の成膜工程、及び
前記第2のメタルマスクを剥離することによって、前記第1の領域に形成された前記金属性の導体からなる第2の配線層を残存させる第2のリフトオフ工程からなる第2の工程群を備え、
前記第1と第2の工程群により、複数の配線層を形成する、ことを特徴とする請求項30乃至37のいずれか一項に記載の半導体装置の製造方法。 - 前記複数の配線層は、
前記回路基板の内部端子電極を覆う第1の端部と、前記回路基板の外部と電気的に接続すべき領域である第2の端部と、前記基板の表面に沿って延在し前記第1の端部と前記第2の端部とを接続する再配線部とを有する第1の配線層と、
前記第1の配線層の前記第2の端部を覆い、前記第1の配線層と接する第2の配線層と、を含むことを特徴とする請求項38乃至40のいずれか一項に記載の半導体装置の製造方法。 - 前記配線層の形成に関連して、レジストの塗布、露光、現像、及び前記レジストの剥離の各工程を含まない、ことを特徴とする請求項30乃至41のいずれか一項に記載の半導体装置の製造方法。
- 前記成膜工程は、Cu、Al、Ti、Cr及びNiからなる群より選ばれた金属を主成分として前記金属性の導体を形成する、ことを特徴とする請求項30乃至42のいずれか一項に記載の半導体装置の製造方法。
- 前記成膜工程は、Alを主成分として前記金属性の導体を形成する、ことを特徴とする請求項43に記載の半導体装置の製造方法。
- 前記第1の接続工程は、ボンディングワイヤによって接続する工程である、ことを特徴とする請求項30乃至44のいずれか一項に記載の半導体装置の製造方法。
- 更に、前記第1の接続工程の後、前記回路基板上の配線の一部の領域を除き、前記ボンディングワイヤを覆う絶縁膜を形成する第1の絶縁工程を備える、ことを特徴とする請求項45に記載の半導体装置の製造方法。
- 前記第1の基板は、同一の回路が繰り返し形成された集合基板であり、
更に、前記第1の絶縁工程の後、前記第1の積層工程によって前記回路基板に積層された前記第2の基板を含む前記集合基板を切断することによって、それぞれが前記第2の基板を含む単位基板を取り出す切断工程を備える、ことを特徴とする請求項46に記載の半導体装置の製造方法。 - 更に、前記切断工程の後、前記単位基板を第4の基板に搭載する第2の積層工程と、
前記第4の基板の配線と前記単位基板の配線とを接続する第2の接続工程と、を備える、ことを特徴とする請求項47に記載の半導体装置の製造方法。 - 前記第1の基板は、同一の回路が繰り返し形成された集合基板であり、
更に、前記回路基板の製造工程と前記第1の積層工程との間に、前記集合基板を切断することによって個々の単位基板を取り出す切断工程を備える、ことを特徴とする請求項48に記載の半導体装置の製造方法。 - 前記第1の積層工程は、前記単位基板を第4の基板に搭載する工程を含み、
前記第1の接続工程は、更に、前記第1の基板の内部端子電極と前記第4の基板の配線との間の接続、前記第2の基板の内部端子電極と前記第4の基板の配線との間の接続、前記回路基板の配線と前記第4の基板の配線との間の接続、前記第1の基板の内部端子電極と前記第2の基板の内部端子電極との間の接続、及び前記回路基板の配線と前記第1の基板の内部端子電極との間の接続、の少なくともいずれかを前記ボンディングワイヤによって接続することを含み、
前記第1の絶縁工程は、更に、前記絶縁膜によって、前記前記回路基板の配線の一部の領域、及び前記少なくともいずれかの接続に関連する前記ボンディングワイヤを覆う、ことを特徴とする請求項49に記載の半導体装置の製造方法。 - 前記第1の接続工程は、更に、前記第1の基板の内部端子電極と前記第2の基板の内部端子電極との間の接続、及び前記回路基板の配線と前記第1の基板の内部端子電極との間の接続、の少なくともいずれかを前記ボンディングワイヤによって接続することを含み、
前記第1の絶縁工程は、更に、前記絶縁膜によって、前記少なくともいずれかの接続に関連する前記ボンディングワイヤを覆う、ことを特徴とする請求項49に記載の半導体装置の製造方法。 - 更に、前記第1の絶縁工程の後、前記単位基板を第4の基板に搭載する第2の積層工程と、
前記第4の基板の配線と前記単位基板の配線とを接続する第2の接続工程と、を備えることを特徴とする請求項51に記載の半導体装置の製造方法。 - 更に、少なくとも前記第1の接続工程の後、前記第1の接続工程に関連しない前記第1の基板の内部端子電極、前記回路基板の配線、及び前記第2の基板の内部端子電極の少なくともいずれか一つを介して、前記第1と第2の基板を試験する試験工程を備える、ことを特徴とする請求項30乃至49,51,52のいずれか一項に記載の半導体装置の製造方法。
- 少なくとも前記第1の基板は、半導体基板である、ことを特徴とする請求項30乃至53のいずれか一項に記載の半導体装置の製造方法。
- 前記被着エネルギは、主要部分を25±10eVとする、ことを特徴とする請求項30乃至54のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181466A JP5670119B2 (ja) | 2009-08-13 | 2010-08-13 | 半導体装置及びその製造方法 |
PCT/JP2010/063782 WO2011019080A1 (ja) | 2009-08-13 | 2010-08-13 | 回路基板及びその製造方法 |
CN2010800359175A CN102484101A (zh) | 2009-08-13 | 2010-08-13 | 电路基板及其制造方法 |
US13/371,323 US8508046B2 (en) | 2009-08-13 | 2012-02-10 | Circuit substrate and method of manufacturing same |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203084 | 2009-08-13 | ||
JP2009203084 | 2009-08-13 | ||
JP2010029449 | 2010-02-12 | ||
JP2010029449 | 2010-02-12 | ||
JP2010181466A JP5670119B2 (ja) | 2009-08-13 | 2010-08-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187914A true JP2011187914A (ja) | 2011-09-22 |
JP5670119B2 JP5670119B2 (ja) | 2015-02-18 |
Family
ID=44793787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181466A Active JP5670119B2 (ja) | 2009-08-13 | 2010-08-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5670119B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103294A (ja) * | 2015-11-30 | 2017-06-08 | ナショナル チュン−シャン インスティテュート オブ サイエンス アンド テクノロジー | 窒化アルミニウムと銅コーティング層とのインターフェースにおける応力を改善できるコーティング構造 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135742A (ja) * | 1999-11-01 | 2001-05-18 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005191213A (ja) * | 2003-12-25 | 2005-07-14 | Oki Electric Ind Co Ltd | 半導体チップパッケージ及びマルチチップパッケージ |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008147491A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2009158738A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置と半導体記憶装置 |
-
2010
- 2010-08-13 JP JP2010181466A patent/JP5670119B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135742A (ja) * | 1999-11-01 | 2001-05-18 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005191213A (ja) * | 2003-12-25 | 2005-07-14 | Oki Electric Ind Co Ltd | 半導体チップパッケージ及びマルチチップパッケージ |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008147491A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2009158738A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置と半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103294A (ja) * | 2015-11-30 | 2017-06-08 | ナショナル チュン−シャン インスティテュート オブ サイエンス アンド テクノロジー | 窒化アルミニウムと銅コーティング層とのインターフェースにおける応力を改善できるコーティング構造 |
Also Published As
Publication number | Publication date |
---|---|
JP5670119B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5618579B2 (ja) | 半導体装置及びその製造方法 | |
CN107039144B (zh) | 电感器部件 | |
US8508046B2 (en) | Circuit substrate and method of manufacturing same | |
CN106409810B (zh) | 具有堆叠通孔的再分布线 | |
TWI402939B (zh) | 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法 | |
JP2003100894A (ja) | 集積回路チップ及びマルチチップパッケージ | |
JP5112275B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW200805616A (en) | Integrated circuit device and method of forming one or more passive components on a plurality of substrates | |
US9406631B2 (en) | Semiconductor chip having different conductive pad widths and method of making layout for same | |
CN104425432A (zh) | 半导体装置 | |
US20090124075A1 (en) | Method of manufacturing a wafer level package | |
WO2011019080A1 (ja) | 回路基板及びその製造方法 | |
JP2011211149A (ja) | 半導体装置及びその製造方法 | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
US8049341B2 (en) | Semiconductor package and method for manufacturing the same | |
JP5670119B2 (ja) | 半導体装置及びその製造方法 | |
CN101114599A (zh) | 半导体晶片中埋入式电阻器的制作方法 | |
CN210040131U (zh) | 一种重新布线层 | |
JP5670120B2 (ja) | 半導体装置及びその製造方法 | |
TWI511240B (zh) | 封裝結構及其製造方法 | |
CN101188204B (zh) | 半导体器件及其制造方法 | |
CN210467823U (zh) | 一种重新布线层 | |
CN210403718U (zh) | 一种重新布线层 | |
EP2330618A1 (en) | Rebuilt wafer assembly | |
CN113764383A (zh) | 具有emi屏蔽的微电子装置封装、制造方法和相关电子系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120413 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5670119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |