CN101114599A - 半导体晶片中埋入式电阻器的制作方法 - Google Patents

半导体晶片中埋入式电阻器的制作方法 Download PDF

Info

Publication number
CN101114599A
CN101114599A CNA200610029515XA CN200610029515A CN101114599A CN 101114599 A CN101114599 A CN 101114599A CN A200610029515X A CNA200610029515X A CN A200610029515XA CN 200610029515 A CN200610029515 A CN 200610029515A CN 101114599 A CN101114599 A CN 101114599A
Authority
CN
China
Prior art keywords
metal
resistor
layer
embedded
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610029515XA
Other languages
English (en)
Other versions
CN100533698C (zh
Inventor
丁万春
吴明鸿
张璋炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200610029515XA priority Critical patent/CN100533698C/zh
Publication of CN101114599A publication Critical patent/CN101114599A/zh
Application granted granted Critical
Publication of CN100533698C publication Critical patent/CN100533698C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种在半导体晶片中埋入式电阻器的制作方法，具体是在半导体晶片上形成导电凸点的工艺过程中埋入式电阻器的制作方法。在工艺过程中增加一个要形成埋入式电阻器的区域中的多层导电层的顶层子金属层的刻蚀步骤，去除了顶层金属子层后的金属层的电阻率大于没有去除顶层金属子层的金属层的电阻率，由此在半导体晶片中形成电阻器，该电阻器在随后的工艺步骤中被钝化层覆盖，由此形成埋入式电阻器。所制成的埋入式电阻器代替了安装到半导体器件封装印刷电路板上的终端电阻器。提高了封装密度，保证了高速半导体器件的特性不受损坏。

Description

半导体晶片中埋入式电阻器的制作方法
技术领域
本发明涉及半导体器件的制作方法，特别是涉及半导体晶片中埋入式电阻器的制作方法。
背景技术
在当前的半导体工业中，需要在衬底上形成导电凸点，具体是在半导体器件上形成焊料凸点。焊料凸点通常形成在集成电路芯片上，由此形成可以倒装焊的半导体芯片(Flip chip)，而且，当前通用的半导体芯片倒装焊技术迅速地取代了芯片面朝上用导电丝连接芯片上的各个焊盘的传统的丝焊技术。
但是，当高速半导体器件安装到印刷电路板(PCB)中时，需要在输入输出(Input Output，IO)附近设置大量的电阻器作为终端电阻器，由此形成防止半导体器件运行速度延迟的滤波结构。随着IO数量的增加，印刷电路板上就没有足够的空间来安装更接近IO的大量的终端电阻器。因而导致IO速度延迟，从而损坏了整个半导体芯片的性能。
发明内容
为了克服现有的在印刷电路板上没有足够的空间来安装更接近IO的大量的终端电阻器的困难，提出本发明。
本发明的目的是，在半导体晶片上形成具有所限定的大量埋入式电阻器的导电凸点，代替在栅格焊料球阵列半导体芯片封装印刷电路板(BGP)上在IO附近设置的大量的终端电阻器，大量的埋入式电阻器是在半导体晶片上形成导电凸点的工艺过程中形成的。
本发明提供在半导体晶片上形成导电凸点的工艺过程中大量埋入式电阻器的制造方法，按照本发明方法，只需要在半导体晶片上形成导电凸点的工艺流程中增加一个光刻、刻蚀步骤，就能形成埋入式电阻器。
本发明的半导体晶片中埋入式电阻器的制造方法，包括如下步骤：
在已经形成有半导体器件结构以及焊盘的半导体晶片上顺序进行：
1)涂覆第一钝化层，然后顺序进行显影、曝光、固化；
2)溅射淀积多层金属膜层；
3)涂覆第一光刻胶层、曝光显影、坚固膜层；
4)在没有被光刻胶覆盖的位置上电镀金属层；
5)剥离光刻胶层后进行形成埋入式电阻器进行的第一次刻蚀，刻蚀曾被光刻胶层保护的多层金属膜层，形成金属导电带；
6)涂覆第二光刻胶层，确定要刻蚀形成埋入式电阻器的区域，刻蚀要形成埋入式电阻器区域中的金属层中的顶层电镀金属，确定埋入式电阻器；
7)涂覆第二钝化层覆盖电阻器；
8)溅射金属层作为凸点下金属，形成焊料凸点的下金属层；
9)涂覆第三光刻胶层、曝光显影、坚固膜层，为下一工艺步骤形成光刻胶掩模；
10)电镀凸点金属、剥离光刻胶；
11)进行凸点下金属UBM刻蚀；
形成焊料凸点和埋入式电阻器。
本发明中在已经形成半导体器件上形成的焊盘是铝。
根据本发明，所述的第一和第二钝化层材料是苯并环丁烯(以下简称BCB)，或聚酰亚胺(以下简称PI)。
根据本发明，当所述的凸点金属为金时，所述的溅射多层金属膜层是钛钨/金(TiW/Au)，所述的多层金属膜层是用物理气相淀积方法形成。
根据本发明，当所述的凸点为焊料金属时，所述的多层金属膜层是铬/铜(Cr/Cu)，所述的多层金属膜层是用物理气相淀积方法形成。而且最好还包括回流凸点金属和去除助焊剂的步骤。
根据本发明，所述的电镀金属层是(Au或焊料)，所述的凸点下金属为TiW/Au或Cr/Cu。
根据本发明，所述的凸点下金属为(TiW/Au或Cr/Cu)。
从上述的本发明的技术方案中看到，在半导体晶片上形成埋入式电阻器的主要技术措施是在刻蚀去除一形成埋入式电阻器的区域中多层金属层Cr/Cu或TiW/Au中的顶层铜层或顶层金(Au)层的Cu薄膜或金(Au)薄膜。由于多层金属层Cr/Cu的电阻率小于Cr金属层的电阻率，多层金属层TiW/Au的电阻率小于多层金属层TiW的电阻率，因此在半导体晶片中形成了电阻器，所形成的电阻器在随后的步骤中被钝化膜掩埋，从而在半导体晶片中制造出埋入式电阻器。
本发明的埋入式电阻器按照集成电路中的薄层电阻器的设计原则设计，即，电阻值等于一个正方形导电层的薄层电阻值R□(Ω/□)与构成电阻器的导电带的长度除以导电带的宽度所获得的正方形(□)数量的乘积，即“R□(Ω/□)×□的数量”。构成埋入式电阻器的导电带的薄层电阻值R□(Ω/□)取决于导电带的构成材料和膜层厚度。
按本发明的埋入式电阻器的电阻值的范围是50～75Ω(欧姆)。构成埋入式电阻器的导电带的宽度12～20μm。构成埋入式电阻器的导电带的长度是240～600μm。
用本发明方法只是在半导体晶片上形成必不可少的导电凸点的工艺过程中增加了一个刻蚀去除要形成埋入式电阻器的区域中的多层金属层的顶层子层的步骤，即步骤6。所用的刻蚀方法是本行业通用的刻蚀方法，增加一个工艺步骤所造成的成本增加极少。但是用本发明方法，将要安装在封装印刷电路板上的终端电阻器直接制造在半导体晶片中，减少了高速半导体器件在封装印刷电路板上占据的空间，提高了封装密度，防止延迟高速半导体器件的运行速度，能保证高速半导体器件的性能不受到损坏。
附图说明
通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。
附图中：
图1是根据本发明的第一实施例，在形成有铝焊盘的晶片上形成钝化层的半导体晶片结构的剖视图；
图2是根据本发明的第一实施例，在钝化层上形成了Cr/Cu层的半导体晶片结构的剖视图；
图3是根据本发明的第一实施例，形成第一光刻胶图案后的半导体晶片结构的剖视图；
图4是根据本发明的第一实施例，在没有光刻胶保护的区域电镀金属后的半导体晶片结构的剖视图；
图5是根据本发明的第一实施例，剥离光刻胶后刻蚀曾被光刻胶保护的金属层后的半导体晶片结构的剖视图；
图6A是根据本发明的第一实施例，刻蚀形成电阻器后的半导体晶片结构的剖视图；
图6B是根据本发明的第一实施例，制造的半导体晶片上的导电带结构的局部视图；
图6C是根据本发明的第一实施例，制造的半导体晶片上的埋入式电阻器结构的局部视图；
图7是根据本发明的第一实施例，电阻器被钝化层覆盖的半导体晶片结构的剖视图；
图8是根据本发明的第一实施例，溅射凸点下金属后的半导体晶片结构的剖视图；
图9是根据本发明的第一实施例，形成第三光刻胶图案后的半导体晶片结构的剖视图；
图10A是根据本发明的第一实施例，电镀形成焊料凸点金属后的结构剖视图；
图10B是根据本发明的第一实施例，剥离光刻胶和进行凸点下金属刻蚀后的结构剖视图；
图10C是根据本发明的第一实施例，进行回流和去除助焊剂后形成的焊料凸点和埋入式电阻器的结构剖视图；
图11A是根据本发明的第二实施例，制造的半导体晶片中电镀形成金凸点后的结构剖视图；
图11B是根据本发明的第二实施例，剥离光刻胶和进行凸点下金属刻蚀后形成的金凸点和埋入式电阻器的结构剖视图；
图12是根据本发明的第一实施例在形成焊料凸点的工艺中形成的电阻器的平面图；
图13A是根据本发明的另一实施例的埋入式电阻器的平面设计图；和
图13B是根据本发明的另一实施例的埋入式电阻器在电路图中的示意图。
附图标记说明
1    晶片
2    焊盘
3    钝化层
4    第一铬铜(Cr/Cu)层
41   铬层
42   铜层
5    光刻胶图案
6    电镀金属层
7    电阻器
71   电阻器
72   电阻器
8    钝化层
9    第二铬铜(Cr/Cu)层
10   第三光刻胶
11   电镀铜
12   电镀镍
13   焊料凸点金属
4′  第一钛钨/金(TiW/Au)层
4″  多层金属层
9′  第二钛钨/金(TiW/Au)层
11′ 电镀金
13′ 金凸点金属
具体实施方式
以下用具体实施例说明本发明的在半导体晶片中制造埋入式电阻器的方法。本发明方法是在半导体晶片上形成导电凸点的工艺过程中制造埋入式电阻器。
实施例1
本实施例中，是在半导体晶片上形成焊料凸点的工艺过程中在半导体晶片中制造埋入式电阻器。其制作过程如下：
在已经形成有半导体器件器件结构以及铝焊盘2的半导体晶片1上顺序进行：
1)如图1所示，涂覆苯并环丁烯材料作为钝化层3，然后顺序进行曝光、显影、固化；
2)如图2所示，用物理气相淀积方法，溅射淀积多层金属膜层铬/铜(Cr/Cu)层4，其中，先淀积铬层41，然后淀积铜层42；
3)如图3所示，涂覆第一光刻胶层5，进行曝光、显影、坚固膜层，为下一工艺步骤形成光刻胶图案；
4)如图4所示，在没有被光刻胶覆盖的位置上镀金属膜层6(铜层)，其他部分被光刻胶层保护；
5)如图5所示，剥离第一光刻胶层5后，进行形成埋入式电阻器进行的第一次刻蚀，刻蚀金属层4的曾被第一光刻胶层5保护的部分，形成金属导电带，请参见图6B中的6；
6)如图6A所示，进行另一个光刻工艺，确定要刻蚀形成埋入式电阻器的区域，刻蚀要形成埋入式电阻器区域中的金属层Cr/Cu层4中的顶层铜，去除Cr/Cu多层金属层中的铜(Cu)层中的铜薄金属膜，经过该步骤确定埋入式电阻器的形状确定埋入式电阻器7，请同时参见图6C中的7；
7)如图7所示，再涂覆苯并环丁烯材料作为第二钝化层8，覆盖电阻器7，形成埋入式电阻器；
8)如图8所示，再溅射金属(Cr/Cu)作为凸点下金属层9，形成焊料凸点的下金属层；
9)如图9所示，涂覆第三光刻胶层10，进行曝光、显影、坚固膜层，为下一工艺步骤形成光刻胶掩模；
10)如图10A所示，电镀焊料13及需要时的助焊剂后，剥离光刻胶，并对凸点下金属9进行刻蚀，如图10B所示；
11)对焊料凸点进行回流和去除助焊剂，由此形成焊料凸点和埋入式电阻器。
按本实施例制作的埋入式电阻器的电阻值的范围是50～75Ω(欧姆)。构成埋入式电阻器的导电带的宽度12～20μm。构成埋入式电阻器的导电带的长度是240～600um。
实施例2
本实施例中，是在半导体晶片上形成金凸点的工艺过程中，在半导体晶片中制造埋入式电阻器，其制作过程如下：
在已经形成有半导体器件结构以及铝焊盘2的半导体晶片1上顺序进行：
1)可以参考实施例1的图1所示，涂覆苯并环丁烯或聚酰亚胺材料作为钝化层3，然后顺序进行曝光、显影、固化；
2)可以参考实施例1的图2所示，只是与实施例1的淀积的材料不同，本实施例是用物理气相淀积方法，溅射淀积多层金属膜层钛钨/金(TiW/Au)层4′，其中，先淀积钛钨，然后淀积金；
3)参考实施例1的图3所示，涂覆第一光刻胶层5，进行曝光、显影、坚固膜层，为下一工艺步骤形成光刻胶图案；
4)参考实施例1的图4所示，在没有被光刻胶覆盖的位置上电镀金(Au)膜层6′，其他部分被光刻胶层保护；
5)参考实施例1的图5所示，剥离第一光刻胶层5后，进行形成埋入式电阻器进行的第一次刻蚀，刻蚀金属层4′的曾被第一光刻胶层5保护的部分，形成金属导电带，也可参考图6B中的6；
6)参考实施例1的图6A所示，进行另一个光刻工艺，确定要刻蚀形成埋入式电阻器的区域，刻蚀要形成埋入式电阻器区域中的金属层TiW/Au层4′中的顶层金，去除TiW/Au多层金属层中的金(Au)层中的金薄金属膜，经过该步骤确定埋入式电阻器的形状确定埋入式电阻器7，也可参考图6C中的7；
7)参考实施例1的图7所示，再涂覆苯并环丁烯或聚酰亚胺材料作为第二钝化层8，覆盖电阻器7，形成埋入式电阻器；
8)参考实施例1的图8所示，只是所用材料不同，在本实施例中，溅射金属Au/TiW作为凸点下金属层9′，形成焊料凸点的下金属层；
9)参考实施例1的图9所示，涂覆第三光刻胶层10，进行曝光、显影、坚固膜层，为下一工艺步骤形成光刻胶掩模；
10)如图11A所示，电镀金材料13′后，剥离光刻胶10，并对未被金凸点覆盖的凸点下金属9′进行刻蚀，如图11B所示；
由此形成金凸点和埋入式电阻器。
按本实施例制作的埋入式电阻器的电阻值的范围是50Ω(欧姆)到75Ω(欧姆)。构成埋入式电阻器的导电带的宽度12μm到20μm。构成埋入式电阻器的导电带的长度是240μm到600μm。
其他实施例
根据对埋入式电阻器的电阻值的具体要求可以设计构成埋入式电阻器的导电带的图形，如图13A及图13B所示，是另两个实施例的结果，其中埋入式电阻器71、72都是折弯形，用这种方式可以得到具有较高电阻值的埋入式电阻器。
以上用在半导体晶片上形成焊料凸点和金凸点的工艺过程中形成埋入式电阻器的方法说明了在半导体晶片中制造埋入式电阻器的方法。但是本发明不限于本文中的详细描述。本行业的技术人员应了解，在不脱离本发明的精神和范围的前提下，本发明能以其他的形式实施，本发明还可以有各种改进和变化，这些改进和变化都落入本发明要求保护的范围内。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。

Claims (12)

1.半导体晶片中埋入式电阻器的制作方法，包括如下步骤：
在已经形成有半导体器件结构以及焊盘的半导体晶片上顺序进行：
1)涂覆第一钝化层材料，然后顺序进行显影、曝光、固化；
2)溅射淀积多层金属膜层；
3)涂覆第一光刻胶层、曝光显影、坚固膜层；
4)在没有被光刻胶覆盖的位置上电镀金属层；
5)剥离光刻胶层后进行形成埋入式电阻器进行的第一次刻蚀，刻蚀曾被光刻胶层保护的多层金属膜层，形成金属导电带；
6)涂覆第二光刻胶层，确定要刻蚀形成埋入式电阻器的区域，刻蚀要形成埋入式电阻器区域中的金属层中的顶层电镀金属，确定埋入式电阻器；
7)涂覆第二钝化层覆盖电阻器；
8)溅射金属层作为凸点下金属，形成焊料凸点下金属层；
9)涂覆第三光刻胶层、曝光显影、坚固膜层，为下一工艺步骤形成光刻胶掩模；
10)电镀凸点金属、剥离光刻胶；
11)进行凸点下金属UBM刻蚀；
形成焊料凸点和埋入式电阻器。
2.根据权利要求1所述的方法，其特征在于，所述的焊盘是铝。
3.根据权利要求1所述的方法，其特征在于，所述的第一和第二钝化层材料是苯并环丁烯、或聚酰亚胺。
4.根据权利要求1所述的方法，其特征在于，所述的凸点金属为金，所述的溅射多层金属膜层是钛钨/金(TiW/Au)。
5.根据权利要求1所述的方法，其特征在于，所述的凸点金属为焊料金属，所述的多层金属膜层是铬/铜(Cr/Cu)。
6.根据权利要求1所述的方法，其特征在于，当所述的凸点金属为焊料金属时，所述方法进一步包括：最后进行焊料凸点回流和需要时的去除助焊剂步骤。
7.根据权利要求4或5所述的方法，其特征在于，所述的多层金属膜层是用物理气相淀积方法形成。
8.根据权利要求1所述的方法，其特征在于，所述的电镀金属层是钛钨/金或铬/铜。
9.根据权利要求1所述的方法，其特征在于，当凸点金属为金时，所述的凸点下金属为钛钨/金。
10.根据权利要求1所述的方法，其特征在于，当凸点金属为焊料金属时，所述的凸点下金属为铬/铜。
11.根据权利要求1所述的方法形成的埋入式电阻器的导电带长度为240～600μm，宽度为12～20μm。
12.根据权利要求1所述的方法形成的埋入式电阻器的电阻为50～75Ω。
CNB200610029515XA 2006-07-28 2006-07-28 半导体晶片中埋入式电阻器的制作方法 Active CN100533698C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610029515XA CN100533698C (zh) 2006-07-28 2006-07-28 半导体晶片中埋入式电阻器的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610029515XA CN100533698C (zh) 2006-07-28 2006-07-28 半导体晶片中埋入式电阻器的制作方法

Publications (2)

Publication Number Publication Date
CN101114599A true CN101114599A (zh) 2008-01-30
CN100533698C CN100533698C (zh) 2009-08-26

Family

ID=39022837

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610029515XA Active CN100533698C (zh) 2006-07-28 2006-07-28 半导体晶片中埋入式电阻器的制作方法

Country Status (1)

Country Link
CN (1) CN100533698C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102677114A (zh) * 2012-04-16 2012-09-19 深圳君泽电子有限公司 高耐蚀电镀工艺及用于电子元件的高耐蚀电镀工艺
CN102026489B (zh) * 2009-09-23 2012-10-17 富葵精密组件(深圳)有限公司 电路板的制作方法
CN101866896B (zh) * 2008-12-09 2013-03-13 马维尔国际贸易有限公司 α屏蔽技术和结构
CN104576587A (zh) * 2015-01-22 2015-04-29 中国电子科技集团公司第四十三研究所 一种封装用凸点结构
CN107697880A (zh) * 2017-09-21 2018-02-16 华中科技大学 一种基于soi‑mems的温控隔振平台及系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953917B1 (en) 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
US9953913B1 (en) 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866896B (zh) * 2008-12-09 2013-03-13 马维尔国际贸易有限公司 α屏蔽技术和结构
CN102026489B (zh) * 2009-09-23 2012-10-17 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102677114A (zh) * 2012-04-16 2012-09-19 深圳君泽电子有限公司 高耐蚀电镀工艺及用于电子元件的高耐蚀电镀工艺
CN102677114B (zh) * 2012-04-16 2015-08-19 深圳君泽电子有限公司 高耐蚀电镀工艺及用于电子元件的高耐蚀电镀工艺
CN104576587A (zh) * 2015-01-22 2015-04-29 中国电子科技集团公司第四十三研究所 一种封装用凸点结构
CN107697880A (zh) * 2017-09-21 2018-02-16 华中科技大学 一种基于soi‑mems的温控隔振平台及系统
CN107697880B (zh) * 2017-09-21 2019-06-07 华中科技大学 一种基于soi-mems的温控隔振平台及系统

Also Published As

Publication number Publication date
CN100533698C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
US6455408B1 (en) Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
US7122458B2 (en) Method for fabricating pad redistribution layer
CN100533698C (zh) 半导体晶片中埋入式电阻器的制作方法
US9219010B2 (en) Method of manufacturing a semiconductor component
US20020014705A1 (en) Semiconductor device and manufacturing method of same
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
US20070138603A1 (en) Apparatus and method incorporating discrete passive components in an electronic package
US7420274B2 (en) Method for forming a redistribution layer in a wafer structure
US6268656B1 (en) Method and structure for uniform height solder bumps on a semiconductor wafer
US7115496B2 (en) Method for protecting the redistribution layer on wafers/chips
US20030155662A1 (en) Semiconductor device and fabrication method therefor
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
US20120261812A1 (en) Semiconductor chip with patterned underbump metallization
US9761555B2 (en) Passive component structure and manufacturing method thereof
US7056817B2 (en) Forming a cap above a metal layer
US7541273B2 (en) Method for forming bumps
US20190214357A1 (en) Semiconductor device having a bump structure and method for manufacturing the same
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ
US9859239B1 (en) Re-distribution layer structure and manufacturing method thereof
TWI286845B (en) Bumps and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111130

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111130

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation