JP2011211149A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011211149A JP2011211149A JP2010181467A JP2010181467A JP2011211149A JP 2011211149 A JP2011211149 A JP 2011211149A JP 2010181467 A JP2010181467 A JP 2010181467A JP 2010181467 A JP2010181467 A JP 2010181467A JP 2011211149 A JP2011211149 A JP 2011211149A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- wiring
- chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
【解決手段】例えば、開口部101を介してチップ取り出し電極2を含む基板1の一部表面が露出するようメタルマスク100を基板1に被せ、イオン化された被着金属に、0.01eVから250eVの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク100を剥離することによって、基板1の一部表面に形成された金属導体からなる配線層21を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層21を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。更に、その回路基板とその他のチップとを積層して、それらをボンディングワイヤで絶縁基板に支持されないリードへ接続する。
【選択図】図7
Description
2 チップ取り出し電極(内部端子電極)
3 パッシベーション膜
4,6 バリア金属配線
4a,6a バリア金属材料
5,7 銅配線
8 保護絶縁膜
8a 保護絶縁膜の端部
9 半田ボール
9a 半田ボールの底面
10 シリコンウエハ
21 配線層(第1の配線層)
22 配線層(第2の配線層)
21a 第1の端部
21b 第2の端部
21c 再配線部
21e,22e エッジ部
21s,22s 側面
21u,22u 上面
22a 縁部
30 柱状の塊
31 基板
32,32a,32b スピーシーズ
32c スピーシーズの核
32d 島状の塊
40 ボンディングワイヤ
41 スクライブライン
42 接着剤
43、44 絶縁膜
50、52 絶縁基板(半導体装置の基板、システム基板)
51、a、b、d、e、f、g 絶縁基板配線
100,200 メタルマスク
101,201 開口部
300 第2の半導体装置
301 ステージ
302 リード
303 封止材
304 リードフレーム
305 リード連結部
306 ステージ連結部
Claims (52)
- 第1の電子回路が主面に描画され、前記第1の電子回路がそれぞれ前記第1の電子回路の外部と通信する第1と第2の内部端子電極を有する第1の基板と、
第2の電子回路が主面に描画され、前記第2の電子回路がそれぞれ前記第2の電子回路の外部と通信する第3と第4の内部端子電極を有し、前記第1の基板に積層された第2の基板と、
前記第1の基板の表面の一部に形成され、それぞれが第1及び第2のノードを有する第1及び第2の配線を含む配線層と、
前記第3及び第4の内部端子電極と、それぞれ対応する前記第1及び第2の配線の第1のノードとを接続する第1と第2のボンディングワイヤと、
少なくとも前記第1の基板の主面、第2の基板の主面及び前記第1と第2の基板のそれぞれの側面を封止する封止材と、
前記封止材に覆われた第3のノード及び前記封止材の外部から接続できる第4のノードを有する絶縁基板に支持されない金属材料の第3の配線と、
前記第2の配線の第2のノードと前記第3の配線の第3のノードとを接続する第3のボンディングワイヤと、を備え、
前記第1乃至第3のボンディングワイヤは、それら断面が円状であり、
前記配線層は、前記第1の基板の表面に垂直な方向から見たエッジ部を含み、前記第1の基板と接する前記エッジ部における前記配線層の前記第1の基板の表面と垂直な断面の角度が55°以下である、ことを特徴とする半導体装置。 - 前記第3の配線は、少なくとも6面を有し、少なくとも前記封止材が接しない面を有する、ことを特徴とする請求項1に記載の半導体装置。
- 前記第4のノードは、前記封止材が接しない前記面である、ことを特徴とする請求項2に記載の半導体装置。
- 前記封止材に覆われた前記第3の配線の一部は、前記第1の基板に積層する、ことを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記封止材に覆われた前記第3の配線の一部は、前記第2の基板に積層する、ことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
- 前記第3の配線の一部は、前記第1の基板を前記第2の基板と挟むように前記第1の基板の下に配置する、ことを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 更に、前記第3の配線の一部と前記第1の基板の主面と反対の裏面との間に、前記第3の配線と前記第1の基板を接続する接着剤を備える、ことを特徴とする請求項6に記載の半導体装置。
- 前記接着剤は、電気的に絶縁である、ことを特徴とする請求項7に記載の半導体装置。
- 前記封止材は、前記第4のノードの面を除く前記第3の配線のすべての面を覆う、ことを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。
- 更に、前記第1の基板の主面と反対の裏面の少なくとも一部の領域に、前記第1の基板を搭載する前記金属材料と同一のステージを備える、ことを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。
- 前記ステージの一部は、前記封止材の外部から接続できるノードを有する、ことを特徴とする請求項10に記載の半導体装置。
- 前記第1の配線の第2のノードが前記第1の内部端子電極を覆うことによって、前記第1の配線の第2のノードと前記第1の内部端子電極とを接続する、ことを特徴とする請求項1乃至11のいずれか一項に記載の半導体装置。
- 更に、前記第2の基板は、前記第2の電子回路が前記第2の電子回路の外部と通信する第8の内部端子電極を有し、
更に、前記半導体装置は、
前記封止材に少なくとも3つの面が接し、前記封止材に覆われた第5のノード及び前記封止材の外部から接続できる第6のノードを有する前記金属材料と同一の第4の配線と、
前記第8の内部端子電極と前記第4の配線の第5のノードとを接続する第4のボンディングワイヤと、を備える、ことを特徴とする請求項1乃至12のいずれか一項に記載の半導体装置。 - 更に、前記第1の基板は、前記第1の電子回路が前記第1の電子回路の外部と通信する第9の内部端子電極を有し、
更に、前記半導体装置は、
前記封止材に少なくとも3つの面が接し、前記封止材に覆われた第7のノード及び前記封止材の外部から接続できる第8のノードを有する前記金属材料と同一の第5の配線と、
前記第9の内部端子電極と前記第5の配線の第7のノードとを接続する第5のボンディングワイヤと、を備える、ことを特徴とする請求項1乃至13のいずれか一項に記載の半導体装置。 - 更に、前記第1の基板は、前記第1の電子回路が前記第1の電子回路の外部と通信する第10の内部端子電極を有し、
更に、前記第2の基板は、前記第2の電子回路が前記第2の電子回路の外部と通信する第11の内部端子電極を有し、
更に、前記配線層は、第9、第10及び第11のノードを有する第6の配線を有し、
更に、前記半導体装置は、
前記封止材に少なくとも3つの面が接し、前記封止材に覆われた第12のノード及び前記封止材の外部から接続できる第13のノードを有する前記金属材料と同一の第7の配線と、
前記第11の内部端子電極と前記第6の配線の第9のノードとを接続する第6のボンディングワイヤと、
前記第6の配線の第10のノードと前記第7の配線の第12のノードとを接続する第7のボンディングワイヤと、を備える、ことを特徴とする請求項1乃至14のいずれか一項に記載の半導体装置。 - 前記第6の配線の第11のノードが前記第10の内部端子電極を覆うことによって、前記第10の配線の第11のノードと前記第10の内部端子電極とを接続する、ことを特徴とする請求項15に記載の半導体装置。
- 少なくとも前記第1及び第2の配線のいずれかの配線の一部は、前記第1と第2の基板の間に配置する、ことを特徴とする請求項1乃至16のいずれか一項に記載の半導体装置。
- 前記配線層は、前記第1の基板の表面方向とは異なる方向に伸びる柱状の塊の集合体によって構成されている、ことを特徴とする請求項1に記載の半導体装置。
- 前記集合体に含まれる複数の柱状の塊の少なくとも一部は、前記第1の基板の表面からの高さが互いに異なる、ことを特徴とする請求項18に記載の半導体装置。
- 前記集合体に含まれる複数の柱状の塊は、前記配線層を構成する金属材料の結晶体である、ことを特徴とする請求項18又は19に記載の半導体装置。
- 前記集合体に含まれる複数の柱状の塊の少なくとも一部は、互いに結晶方位が異なる、ことを特徴とする請求項20に記載の半導体装置。
- 更に、少なくとも前記第1のノードの領域を除く前記配線層を覆う第1の絶縁膜を備え、
前記第1の絶縁膜の表面の前記第1の基板からの高さは、前記第1と第2のボンディングワイヤがそれぞれ接する前記配線層の表面の前記第1の基板からの高さよりも高い、ことを特徴とする請求項1、18乃至21のいずれか一項に記載の半導体装置。 - 前記配線層は、Cu、Al、Ti、Cr及びNiからなる群より選ばれた金属を主成分として含む、ことを特徴とする請求項1、18乃至21のいずれか一項に記載の半導体装置。
- 前記配線層の主成分がAlである、ことを特徴とする請求項23に記載の半導体装置。
- 更に、前記第1の基板の表面に接し且つ少なくとも前記第1と第2の内部端子電極の領域を除く前記第1の基板を覆う第2の絶縁膜とを備え、
前記配線層は、前記第2の絶縁膜に直接被着する、ことを特徴とする請求項24に記載の半導体装置。 - 前記配線層は、複数の金属材料からなる多元合金を含む、ことを特徴とする請求項1、18乃至21のいずれか一項に記載の半導体装置。
- 前記第1乃至第4の内部端子電極は、その表面にメッキが施されている層を含む、ことを特徴とする請求項1乃至26のいずれか一項に記載の半導体装置。
- 少なくとも前記第1及び第2の内部端子電極は、Alからなり、
前記配線層は、Alを主成分として含む、ことを特徴とする請求項1乃至26のいずれか一項に記載の半導体装置。 - 前記第1の基板は、前記第1の電子回路が主面に描画される半導体の基板と、前記半導体の基板の表面に接し且つ少なくとも前記第1と第2の内部端子電極の領域を除く前記半導体の基板を覆う第2の絶縁膜とを含む、ことを特徴とする請求項1、18乃至28のいずれか一項に記載の半導体装置。
- 前記配線層は前記第2の絶縁膜の表面に接し且つ前記第2の絶縁膜の一部を覆う、ことを特徴とする請求項29に記載の半導体装置。
- 内部端子電極を有する第1の基板に、前記内部端子電極と前記第1の基板の外部とを電気的に接続する配線を形成する回路基板、及びその回路基板を含む半導体装置の製造方法であって、
前記回路基板の製造工程は、
前記内部端子電極を含む前記第1の基板の表面の一部が露出するような開口部を有する、陰極側に接続される金属性のメタルマスクを前記基板に被せるマスク工程と、
前記基板に所定の電位を与え、前記所定の電位と異なる電位にイオン化された被着金属に、0.01eVから250eVの被着エネルギを与えることによって、前記基板の表面の一部及び前記メタルマスク上に、イオンプレーティング法により正の電荷を有するイオンの粒子から金属性の導体を形成する成膜工程と、
前記メタルマスクを剥離することによって、前記基板の表面の一部に形成された前記内部端子電極と電気的に接続する金属性の導体からなる前記配線の配線層を残存させるリフトオフ工程と、を備え、
前記半導体装置の製造工程は、
内部端子電極を有する第2の基板を、前記回路基板の前記配線の側の面に積層する積層工程と、
少なくとも、前記第2の基板の内部端子電極と前記回路基板上の前記配線との接続、及び、前記回路基板上の前記配線と、前記半導体装置の外部へ接続するリード部を含み絶縁基板に支持されない金属材料で作られたリードフレームの前記リード部との接続、のいずれか一方の接続を含む第1の接続工程と、を備える、
ことを特徴とする半導体装置の製造方法。 - 前記イオン化された被着金属に、5〜100eVの被着エネルギを与えることを特徴とする請求項31に記載の半導体装置の製造方法。
- 前記積層工程は、それぞれが一つのセットである複数の前記第1の基板及びそれぞれ対応する複数の前記回路基板を含み、それらのセットの一方を他方に積層することを含む、ことを特徴とする請求項31に記載の半導体装置の製造方法。
- 前記積層工程は、少なくとも、前記他方の第1の基板の内部端子電極及びそれに対応する前記前記第1の接続工程で接続されるノードである前記回路基板の前記配線の一部のいずれか一方が、前記一方の前記第1の基板と重ならない様に積層する、ことを特徴とする請求項33に記載の半導体装置の製造方法。
- 前記第1の接続工程は、少なくとも、前記第1の基板の内部端子電極と前記リード部との接続及び前記第2の基板の内部端子電極と前記リード部との接続のいずれか一方の接続を含む、ことを特徴とする請求項31乃至34のいずれか一項に記載の半導体装置の製造方法。
- 前記第1の接続工程は、ボンディングワイヤによって接続する工程である、ことを特徴とする請求項31乃至35のいずれか一項に記載の半導体装置の製造方法。
- 前記第1の基板は、同一の回路が繰り返し形成された集合基板であり、
前記半導体装置の製造工程は、更に、
前記回路基板の製造工程の後、前記第1の基板を含む前記集合基板を切断して、複数の単位基板を取り出す第1の切断工程を備える、ことを特徴とする請求項31乃至36のいずれか一項に記載の半導体装置の製造方法。 - 前記集合基板は半導体ウエハであり、前記単位基板は半導体チップであることを特徴とする請求項37に記載の半導体装置の製造方法。
- 前記リードフレームは、少なくともフレーム部、前記リード部を前記フレーム部と接続するリード連結部を含み、
前記半導体装置の製造工程は、更に、
前記第1の接続工程の後、前記フレーム部、前記リード連結部を除き、少なくとも前記第1の基板、前記回路基板、及び前記リード部らの前記第1の接続工程が行われる上面を、絶縁材で覆う封止工程と、
前記封止工程の後、前記リード連結部を切断する第2の切断工程と、を備える請求項31乃至38のいずれか一項に記載の半導体装置の製造方法。 - 前記封止工程は、更に、前記上面と反対側を示す前記リード部の一部の裏面を除き、前記第1の基板、前記回路基板、及び前記リード部らのすべての面を絶縁材で覆う、請求項39のいずれか一項に記載の半導体装置の製造方法。
- 前記封止工程は、更に、前記上面と反対側を示す前記リード部の一部の裏面を除き、前記第1の基板、前記回路基板、及び前記リード部らのすべての面を絶縁材で覆う、請求項39のいずれか一項に記載の半導体装置の製造方法。
- 前記第1の基板は、フォトリソグラフィー法により形成され前記内部端子電極に電気的に接続された内部配線を有する、ことを特徴とする請求項31に記載の半導体装置の製造方法。
- 前記リフトオフ工程を行った後、前記積層工程および前記第1の切断工程を行う前に、前記回路基板の内部端子電極を除く前記基板の表面に流動性を有する絶縁材料を選択的に供給する絶縁膜形成工程をさらに備えることを特徴とする請求項37乃至39のいずれか一項に記載の半導体装置の製造方法。
- 前記絶縁膜形成工程においては、前記配線層の上面の周縁部を前記絶縁材料で覆うことを特徴とする請求項43に記載の半導体装置の製造方法。
- 一回の前記マスク工程、連続する複数回の前記成膜工程、及び前記一回のマスク工程に対応する一回の前記リフトオフ工程からなる一連の工程群によって、複数の前記配線層を形成することを特徴とする請求項31乃至44のいずれか一項に記載の半導体装置の製造方法。
- 前記連続する複数回の成膜工程は、第1の前記金属性の導体を形成する第1の前記成膜工程と、第2の前記金属性の導体を形成する第2の前記成膜工程を含むことを特徴とする請求項45に記載の半導体装置の製造方法。
- 第1の前記メタルマスクを使用した前記マスク工程、少なくとも一回の前記成膜工程、及び前記マスク工程に対応する前記リフトオフ工程からなる第1の工程群と、
更に、前記回路基板に前記回路基板の外部と電気的に接続接続すべき第1の領域が露出するような開口部を有する金属性の第2のメタルマスクを前記基板に被せる第2のマスク工程、
前記第1の領域及び前記第2のメタルマスク上に、イオンプレーティング法により前記金属性の導体を形成する少なくとも一回の第2の成膜工程、及び
前記第2のメタルマスクを剥離することによって、前記第1の領域に形成された前記金属性の導体からなる第2の配線層を残存させる第2のリフトオフ工程からなる第2の工程群を備え、
前記第1と第2の工程群により、複数の配線層を形成する、ことを特徴とする請求項31乃至46のいずれか一項に記載の半導体装置の製造方法。 - 前記配線層の形成に関連して、レジストの塗布、露光、現像、及び前記レジストの剥離の各工程を含まない、ことを特徴とする請求項31乃至47のいずれか一項に記載の半導体装置の製造方法。
- 前記成膜工程は、Cu、Al、Ti、Cr及びNiからなる群より選ばれた金属を主成分として前記金属性の導体を形成する、ことを特徴とする請求項31乃至48のいずれか一項に記載の半導体装置の製造方法。
- 前記成膜工程は、Alを主成分として前記金属性の導体を形成する、ことを特徴とする請求項49に記載の半導体装置の製造方法。
- 少なくとも前記第1の基板は、半導体基板である、ことを特徴とする請求項31乃至50のいずれか一項に記載の半導体装置の製造方法。
- 前記被着エネルギは、主要部分を25±10eVとする、ことを特徴とする請求項31乃至51のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/063782 WO2011019080A1 (ja) | 2009-08-13 | 2010-08-13 | 回路基板及びその製造方法 |
JP2010181467A JP2011211149A (ja) | 2009-08-13 | 2010-08-13 | 半導体装置及びその製造方法 |
CN2010800359175A CN102484101A (zh) | 2009-08-13 | 2010-08-13 | 电路基板及其制造方法 |
US13/371,323 US8508046B2 (en) | 2009-08-13 | 2012-02-10 | Circuit substrate and method of manufacturing same |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203084 | 2009-08-13 | ||
JP2009203084 | 2009-08-13 | ||
JP2010056710 | 2010-03-12 | ||
JP2010056710 | 2010-03-12 | ||
JP2010181467A JP2011211149A (ja) | 2009-08-13 | 2010-08-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011211149A true JP2011211149A (ja) | 2011-10-20 |
Family
ID=44941859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181467A Pending JP2011211149A (ja) | 2009-08-13 | 2010-08-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011211149A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135742A (ja) * | 1999-11-01 | 2001-05-18 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2004327903A (ja) * | 2003-04-28 | 2004-11-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2005150459A (ja) * | 2003-11-17 | 2005-06-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008147491A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2009158738A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置と半導体記憶装置 |
-
2010
- 2010-08-13 JP JP2010181467A patent/JP2011211149A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135742A (ja) * | 1999-11-01 | 2001-05-18 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2004327903A (ja) * | 2003-04-28 | 2004-11-18 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2005150459A (ja) * | 2003-11-17 | 2005-06-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008147491A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2009158738A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置と半導体記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5618579B2 (ja) | 半導体装置及びその製造方法 | |
US8945985B2 (en) | Semiconductor package and method of manufacturing the same | |
US8508046B2 (en) | Circuit substrate and method of manufacturing same | |
US8367466B2 (en) | Manufacturing stacked semiconductor device | |
US10651050B2 (en) | Semiconductor device packages and structures | |
JP5112275B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8241953B2 (en) | Method of fabricating stacked wire bonded semiconductor package with low profile bond line | |
CN104425432A (zh) | 半导体装置 | |
WO2011019080A1 (ja) | 回路基板及びその製造方法 | |
US7560304B2 (en) | Method of making a semiconductor device having multiple die redistribution layer | |
US20080157398A1 (en) | Semiconductor device package having pseudo chips | |
US8049341B2 (en) | Semiconductor package and method for manufacturing the same | |
JP2011211149A (ja) | 半導体装置及びその製造方法 | |
US7791191B2 (en) | Semiconductor device having multiple die redistribution layer | |
JP5670119B2 (ja) | 半導体装置及びその製造方法 | |
JP5670120B2 (ja) | 半導体装置及びその製造方法 | |
CN101188204B (zh) | 半导体器件及其制造方法 | |
US20110134612A1 (en) | Rebuilt wafer assembly | |
CN113764383A (zh) | 具有emi屏蔽的微电子装置封装、制造方法和相关电子系统 | |
CN110828408A (zh) | 一种三维扇出型封装结构及其制造方法 | |
TWI361480B (en) | Semiconductor device having multiple die redistribution layer and method of making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120413 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |