JP2008021849A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008021849A
JP2008021849A JP2006192881A JP2006192881A JP2008021849A JP 2008021849 A JP2008021849 A JP 2008021849A JP 2006192881 A JP2006192881 A JP 2006192881A JP 2006192881 A JP2006192881 A JP 2006192881A JP 2008021849 A JP2008021849 A JP 2008021849A
Authority
JP
Japan
Prior art keywords
insulating film
film
interlayer insulating
semiconductor device
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006192881A
Other languages
English (en)
Other versions
JP4611943B2 (ja
Inventor
Kiyotaka Watanabe
潔敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006192881A priority Critical patent/JP4611943B2/ja
Priority to US11/798,991 priority patent/US7847407B2/en
Publication of JP2008021849A publication Critical patent/JP2008021849A/ja
Priority to US12/926,662 priority patent/US8274154B2/en
Application granted granted Critical
Publication of JP4611943B2 publication Critical patent/JP4611943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】再配線層のエッジ部付近に界面剥離やクラックが生じることを防止することが可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体基板１００と、半導体基板１００上に形成され、開口１１０ａ（第１開口）を有する第１層間絶縁膜１１０（第１絶縁膜）と、第１層間絶縁膜１１０（第１絶縁膜）上の一部から開口１１０ａ（第１開口）内にかけて形成され、最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層１１と、第１再配線層１１上及び第１層間絶縁膜１１０（第１絶縁膜）上に形成された第２層間絶縁膜１２０（第２絶縁膜）とを有する。
【選択図】図１

Description

本発明は、半導体装置に関し、特に絶縁膜に覆われた再配線層の構造に関する。
従来の半導体装置では、下層の層間絶縁膜（以下、単に下層層間絶縁膜という）上に再配線層を形成し、これを上層の層間絶縁膜（以下、単に上層層間絶縁膜という）で覆う構造を有していた（例えば以下に示す特許文献１参照）。
しかしながら、銅などで形成された再配線層と酸化膜や樹脂などで形成された層間絶縁膜とでは、線膨張係数などの物性が異なる。このため、単に再配線層を上層層間絶縁膜で覆う構造では、熱ストレスなどが加えられた際に再配線層と層間絶縁膜との間で界面剥離が生じる場合がある。
このような問題を解決する技術としては、例えば以下に示す特許文献２が存在する。この特許文献２による半導体装置は、再配線層の表面に微細な凹凸を設け、この凹凸により再配線層と層間絶縁膜との界面の接着強度を向上している。
特開２００３−２３４４２９号公報 特開２００３−１２４３９１号公報
しかしながら、熱ストレスなどが加えられた際に生じる問題は、再配線層と層間絶縁膜との接着面の界面剥離だけでは無い。すなわち、従来の半導体装置では、熱ストレスなどが加えられると、再配線層のエッジ部付近に応力が集中する。このため、このエッジ部付近で再配線層と層間絶縁膜とが剥離したり、エッジ部付近の層間絶縁膜にクラックが生じたりという問題が存在する。
そこで本発明は、上記の問題に鑑みてなされたものであり、再配線層のエッジ部付近に界面剥離やクラックが生じることを防止することが可能な半導体装置を提供することを目的とする。
かかる目的を達成するために、本発明による半導体装置は、半導体基板と、半導体基板上に形成され、第１開口を有する第１絶縁膜と、第１絶縁膜上の一部から第１開口内にかけて形成され、最上面の大きさが第１絶縁膜と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層と、第１再配線層上及び第１絶縁膜上に形成された第２絶縁膜とを有して構成される。
本発明によれば、再配線層のエッジ部付近に界面剥離やクラックが生じることを防止することが可能な半導体装置を実現することができる。
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。なお、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。また、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらに、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。
まず、本発明による実施例１について図面を用いて詳細に説明する。図１は、本実施例による半導体装置１の層構造を示す断面図である。ただし、図１に示す断面図は、半導体基板１００表面に対して垂直な面で半導体装置１を切断した際の図である。
・構成
図１に示すように、半導体装置１は、半導体基板１００と絶縁膜１０１と電極パッド１０２とパッシベーション膜１０３と第１層間絶縁膜１１０と第１下地金属層１０４と第１再配線層１１と第２層間絶縁膜１２０と第２下地金属層１９１と第２再配線層１９２と封止樹脂１９０と電極ポスト１９８と球状電極１９９とを有する。
半導体基板１００は、例えばシリコン基板などである。ただし、これに限定されず、化合物半導体基板や圧電基板など、種々の基板を適用することができる。また、半導体基板１００には、トランジスタやキャパシタや抵抗素子などの素子（図示せず）が形成されている。
半導体基板１００上に形成された絶縁膜１０１は、例えば酸化シリコンなどの絶縁物を堆積することで形成された絶縁膜である。なお、この絶縁膜１０１は、いわゆる層間絶縁膜であってもよい。
絶縁膜１０１上には電極パッド１０２が形成されている。この電極パッド１０２は、例えばアルミニウム（Ａｌ）や銅や導電性を有するポリシリコンなどの導電体で形成することができる。なお、電極パッド１０２は、絶縁膜１０１に形成されたコンタクト配線（図示せず）を介して半導体基板１００に形成された素子及び配線と電気的に接続されている。
電極パッド１０２上から絶縁膜１０１上にかけて形成されたパッシベーション膜１０３は、半導体基板１００表面を保護するための表面保護膜である。このパッシベーション膜１０３は、例えば窒化シリコンなどの絶縁物を堆積することで形成することができる。なお、パッシベーション膜１０３は、電極パッド１０２上に、当該電極パッド１０２の一部を露出させる開口を有する。
パッシベーション膜１０３上及び露出した電極パッド１０２上には、第１層間絶縁膜１１０が形成されている。第１層間絶縁膜１１０は、例えばポリイミドなどに代表される有機系樹脂などの絶縁物で形成された絶縁膜である。また、第１層間絶縁膜１１０は、露出する電極パッド１０２上面からの膜厚を例えば５μｍ（マイクロメートル）程度とすることができる。なお、第１層間絶縁膜１１０は、電極パッド上に、当該電極パッド１０２の一部を露出させる開口を有する。また、第１層間絶縁膜１１０の構成材料に、例えば感光性を有する材料（例えば感光性のポリイミドなど）を使用することで、第１層間絶縁膜１１０を加工する際のフォトリソグラフィ工程が不要となるため、製造工程を削減することが可能となる。
第１層間絶縁膜１１０の開口から露出する電極パッド１０２から第１層間絶縁膜１１０上の一部までには、第１下地金属膜１０４が形成されている。第１下地金属膜１０４は、後述において詳細に説明する第１再配線層１１と第１層間絶縁膜１１０との密着性を向上するための下地膜である。したがって、第１下地金属膜１０４は、第１再配線層１１が形成される部分に形成されている。例えば第１再配線層１１を銅めっき膜で形成する場合、この第１下地金属膜１０４は、例えばチタニウム（Ｔｉ）やクロム（Ｃｒ）やタングステン（Ｗ）などの材料のうち何れか１つ以上よりなる金属膜とこの金属膜上に形成された銅膜との多層膜で形成することができる。また、第１下地金属膜１０４において、金属膜の膜厚は例えば１０００〜３０００Å（オングストローム）程度とすることができ、銅膜の膜厚は例えば１０００〜３０００Å程度とすることができる。ただし、第１下地金属膜１０４の材料、層構造及び各層の膜厚は、第１再配線層１１を構成する材料などに依って種々変更することが可能である。
第１下地金属層１０４上には、上述したように第１再配線層１１が形成される。第１再配線層１１は、第１下地金属膜１０４上に形成された第１金属膜１２と、第１金属膜１２上に形成された第２金属膜１３と、第２金属膜１３上に形成された第３金属膜１４とから構成される。
第１金属膜１２は、例えば第１下地金属膜１０４をシード層とした電解めっき法にて形成された銅めっき膜である。この第１金属膜１２は、上述したように、第１下地金属膜１０４上にのみ形成されている。したがって、第１金属膜１２上面の大きさは、第１下地金属膜１０４と略同じである。
第２金属膜１３は、第１金属膜１２と同様に、例えば第１金属膜１２をシード層とした電解めっき法にて形成された銅めっき膜である。この第２金属膜１３は、上述したように、第１金属膜１２上にのみ形成されている。ただし、第２金属膜１３上面の大きさは、第１金属膜１２上面のそれよりも小さい。したがって、第１金属膜１２側面から第２金属膜１３側面にかけては、階段状の段差が形成されている。
第３金属膜１４は、第１及び第２金属膜１２及び１３と同様に、例えば第２金属膜１３をシード層とした電解めっき法にて形成された銅めっき膜である。この第３金属膜１４は、上述したように、第２金属膜１３上にのみ形成されている。ただし、第３金属膜１４上面の大きさは、第２金属膜１３上面のそれよりも小さい。したがって、第１金属膜１２側面から第２金属膜１３側面を介して第３金属膜１４側面までは、階段状の段差１１ａが形成されている。
このように、本実施例による第１再配線層１１は、外縁部に階段状の段差１１ａを有する。この構造により、本実施例では、従来、熱ストレスなどが加えられた際に再配線層のエッジ部付近に集中していた応力を分散することが可能となるため、後述する第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置１を実現することが可能となる。
なお、本例では、第１再配線層１１を３層の銅めっき膜（第１〜第３再配線層１２、１３、１４）で形成した場合を例に挙げたが、本発明はこれに限定されず、上層になるに連れて上面が小さくなる２層以上の導電体膜で構成されていればよい。また、第１再配線層１１を構成する各金属膜の膜厚は、例えば所望する再配線層の膜厚（例えば５μｍ）を重ねる層の数で割った値とすることができる。さらに、第１再配線層１１を形成する導電体材料として、本実施例では銅（Ｃｕ）を例に挙げたが、本発明はこれに限定されず、例えば金（Ａｕ）や無鉛はんだなど、種々の導電体材料を用いることが可能である。
以上のような構成を有する第１再配線層１１は、第２層間絶縁膜１２０により覆われる。なお、第２層間絶縁膜１２０は、最上層の層間絶縁膜であるとする。また、この第２層間絶縁膜１２０は、第１層間絶縁膜１１０上全体に形成されている。第２層間絶縁膜１２０は、第１層間絶縁膜１１０と同様に、例えばポリイミドなどに代表される有機系樹脂などの絶縁膜で形成された絶縁膜である。また、第２層間絶縁膜１２０は、第１再配線層１１上面からの膜厚を例えば５μｍ程度とすることができる。なお、第２層間絶縁膜１２０は、第１再配線層１１上に、当該第１再配線層１１の一部を露出させる開口を有する。また、第２層間絶縁膜１２０の構成材料も、第１層間絶縁膜１１０の構成材料と同様に、例えば感光性を有する材料（例えば感光性のポリイミドなど）を使用することで、第２層間絶縁膜１２０を加工する際のフォトリソグラフィ工程が不要となるため製造工程を削減することが可能となる。
第２層間絶縁膜１２０の開口から露出する第１再配線層１１から第２層間絶縁膜１２０上の一部までには、第２下地金属膜１９１が形成されている。第２下地金属膜１９１は、後述する第２再配線層１９２と第２層間絶縁膜１２０との密着性を向上するための下地膜である。したがって、第２下地金属膜１９１は、第２再配線層１９２が形成される部分に形成されている。例えば第２再配線層１９２を銅めっき膜で形成する場合、この第２下地金属膜１９１は、第１下地金属膜１０４と同様に、例えばチタニウム（Ｔｉ）やクロム（Ｃｒ）やタングステン（Ｗ）などの材料のうち何れか１つ以上よりなる金属膜とこの金属膜上に形成された銅膜との多層膜で形成することができる。また、第２下地金属膜１９１において、金属膜の膜厚は例えば１０００〜３０００Å程度とすることができ、銅膜の膜厚は例えば１０００〜３０００Å程度とすることができる。ただし、第２下地金属膜１９１の材料、層構造及び各層の膜厚は、第２再配線層１９２を構成する材料などに依って種々変更することが可能である。
第２下地金属膜１９１上には、上述したように第２再配線層１９２が形成される。この第２再配線層１９２は、例えば第２下地金属膜１９１をシード層とした電解めっき法にて形成された銅めっき膜である。この第２再配線層１９２は、上述したように、第２下地金属膜１９１上にのみ形成されている。したがって、第２再配線層１９２上面の大きさは、第２下地金属膜１９１と略同じである。また、その膜厚は、例えば５μｍ程度とすることができる。
以上のように第２再配線層１９２及び第２下地金属膜１９１が形成された第２層間絶縁膜１２０上は、封止樹脂１９０にて覆われている。封止樹脂１９０は、例えばエポキシ樹脂やウレタン樹脂などのような絶縁物を塗布することで形成された絶縁膜である。その膜厚は、例えば１００μｍ程度とすることができる。なお、封止樹脂１９０は、第２再配線層１９２上に、当該第２再配線層１９２を露出させる開口を有する。
封止樹脂１９０に形成された開口には、電極ポスト１９８が埋め込まれている。電極ポスト１９８は、例えば第２再配線層１９２をシード層とした電解めっき法にて形成された銅めっき膜である。ただし、これに限定されず、例えば金（Ａｕ）や無鉛はんだなど、種々の導電体材料を用いて電極ポスト１９８を形成することが可能である。また、電極ポスト１９８が埋め込まれた封止樹脂１９０の上面は、例えばＣＭＰ（Chemical and Mechanical Polishing）法などによって平坦化されている。
封止樹脂１９０上面に露出した電極ポスト１９８には、球状電極１９９が形成されている。この球状電極１９９は、例えば公知のはんだボール搭載装置を用いて電極ポスト１９８上面にはんだボールを形成することで作成される。
なお、本実施例では、半導体基板１００上に形成される層間絶縁膜が２層（第１層間絶縁膜１１０及び第２層間絶縁膜１２０）である場合を例に挙げたが、本発明はこれに限定されず、半導体基板１００上に層間絶縁膜が３層以上の形成された半導体装置に対しても同様に適用することが可能である。この場合、各層間絶縁膜に形成される再配線層は、第１再配線層１１と同様の構成を有するものとする。
・製造方法
次に、以上のような構成を有する半導体装置１の製造方法を、図面と共に詳細に説明する。図２（ａ）から図７は、本実施例による半導体装置１の製造方法を示すプロセス図である。
本製造方法では、まず、トランジスタやキャパシタや抵抗などの素子が形成された半導体基板１００を準備する。次に、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて例えば酸化シリコン（ＳｉｘＯｙ）などの絶縁物を堆積することで、例えば膜厚が８０００Å程度の絶縁膜１０１を半導体基板１００上に形成する。
次に、例えばフォトリソグラフィ技術及びエッチング技術を用いることで、半導体基板１００における図示しない配線や電極パッド等を露出させるコンタクトホールを絶縁膜１０１に形成する。続いて、例えばスパッタ法やＣＶＤ法を用いてコンタクトホール内に導電体膜を形成することで、絶縁膜１０１中に図示しないコンタクト配線を形成する。
次に、例えばスパッタ法やＣＶＤ法を用いてアルミニウム（Ａｌ）や銅（Ｃｕ）や導電性を有するポリシリコンなどの導電体を堆積させることで、絶縁膜１０１上に導電体膜を形成する。続いて、例えばフォトリソグラフィ技術及びエッチング技術を用いて導電体膜を加工することで、絶縁膜１０１中に形成された図示しないコンタクト配線と電気的に接続された電極パッド１０２を絶縁膜１０１上に形成する。
次に、例えばＣＶＤ法を用いて窒化シリコンなどの絶縁物を堆積させることで、絶縁膜１０１上及び電極パッド１０２上にパッシベーション膜１０３を形成する。続いて、例えばフォトリソグラフィ技術及びエッチング技術を用いてパッシベーション膜１０３を加工することで、電極パッド１０２の一部を露出させる開口をパッシベーション膜１０３に形成する。これにより、図２（ａ）に示すような層構造を得る。
次に、例えばポリイミドなどのような絶縁性の樹脂をパッシベーション膜１０３上及び露出した電極パッド１０２上に塗布することで、これらを覆う第１層間絶縁膜１１０を形成する。次に、例えばフォトリソグラフィ技術及びエッチング技術を用いて第１層間絶縁膜１１０を加工することで、電極パッド１０２上面の一部を露出させる開口１１０ａを第１層間絶縁膜１１０に形成する。これにより、図２（ｂ）に示すような層構造を得る。ただし、第１層間絶縁膜１１０の材料に例えば感光性を有するポリイミドなどの樹脂を用いた場合、所定のパターンを露光するだけで第１層間絶縁膜１１０に開口１１０ａを形成することができるため、製造工程を簡略化することが可能となる。
次に、例えばスパッタ法を用いてチタニウム（Ｔｉ）やクロム（Ｃｒ）やタングステン（Ｗ）などの金属を１層以上堆積し、その後、例えばスパッタ法を用いて銅（Ｃｕ）や金（Ａｕ）や無鉛はんだなどの金属を堆積させることで、図２（ｃ）に示すように、チタニウム（Ｔｉ）やクロム（Ｃｒ）やタングステン（Ｗ）などの金属よりなる１層以上の第１金属膜と銅（Ｃｕ）や金（Ａｕ）や無鉛はんだなどの金属よりなる第２金属膜とからなる第１下地金属膜１０４Ａを第１層間絶縁膜１１０上及び開口１１０ａ内に形成する。なお、第２金属膜を構成する金属は、第１再配線層１１に使用する金属に依って適宜選択される。以下の説明では、第１再配線層１１を銅めっき膜とし、第２金属膜を銅膜とする。
次に、例えばフォトリソグラフィ技術を用いることで、第１再配線層１１を形成する領域に開口を有するフォトレジスト膜Ｒ１１を第１下地金属膜１０４Ａ上に形成する。この際、フォトレジスト膜Ｒ１１の開口から露出する部分には、第１層間絶縁膜１１０の開口１１０ａ内に形成された第１下地金属膜１０４Ａが含まれる。続いて、フォトレジスト膜Ｒ１１をマスクとして用いつつ、例えば第１下地金属膜１０４Ａをシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図３（ａ）に示すように、フォトレジスト膜Ｒ１１の開口より露出する第１下地金属膜１０４Ａ上に、銅めっき膜よりなる第１金属膜１２を形成する。
次に、フォトレジスト膜Ｒ１１を除去した後、再度、例えばフォトリソグラフィ技術を用いることで、第１金属膜１２上面における外縁より内側から第１下地金属膜１０４Ａ上にかけて、フォトレジスト膜Ｒ１２を形成する。すなわち、この工程で形成されるフォトレジスト膜Ｒ１２は、第１金属膜１２上面の一部を露出させる開口を有する。言い換えれば、フォトレジスト膜Ｒ１２は、第１金属膜１２上面よりもひと回り小さい開口を有する。続いて、フォトレジスト膜Ｒ１２をマスクとして用いつつ、例えば第１金属膜１２をシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図３（ｂ）に示すように、フォトレジスト膜Ｒ１２の開口より露出する第１金属膜１２上に、銅めっき膜よりなる第２金属膜１３を形成する。なお、第２金属膜１３上面の大きさは、上述したように、第１金属膜１２上面のそれよりも小さい。したがって、第１金属膜１２側面から第２金属膜１３側面にかけては、階段状の段差が形成される。
次に、フォトレジスト膜Ｒ１２を除去した後、再度、例えばフォトリソグラフィ技術を用いることで、第２金属膜１３上面における外縁より内側から第１下地金属膜１０４Ａ上にかけて、フォトレジスト膜Ｒ１３を形成する。すなわち、この工程で形成されるフォトレジスト膜Ｒ１３は、第２金属膜１３上面の一部を露出させる開口を有する。言い換えれば、フォトレジスト膜Ｒ１３は、第２金属膜１３上面よりもひと回り小さい開口を有する。続いて、フォトレジスト膜Ｒ１３をマスクとして用いつつ、例えば第２金属膜１３をシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図３（ｃ）に示すように、フォトレジスト膜Ｒ１３の開口より露出する第２金属膜１３上に、銅めっき膜よりなる第３金属膜１４を形成する。これにより、第１層間絶縁膜１１０の開口１１０ａ内から第１層間絶縁膜１１０上の一部にかけて、第１、第２及び第３金属膜１２、１３及び１４で構成される第１再配線層１１が形成される。なお、第３金属膜１４上面の大きさは、第２金属膜１３上面のそれよりも小さい。したがって、第１金属膜１２側面から第２金属膜１３側面を介して第３金属膜１４側面までは、階段状の段差１１ａが形成される。
次に、フォトレジスト膜Ｒ１３を除去した後、第１再配線層１１をマスクとして用いつつ、露出している第１下地金属膜１０４Ａをエッチング除去することで、図４（ａ）に示すように、第１再配線層１１下以外の第１下地金属膜１０４Ａを除去すると共に、第１再配線層１１下以外の第１層間絶縁膜１１０を露出させる。
次に、例えばポリイミドなどのような絶縁性の樹脂を第１再配線層１１及び第１層間絶縁膜１１０上に塗布することで、これらを覆う第２層間絶縁膜１２０を形成する。次に、例えばフォトリソグラフィ技術及びエッチング技術を用いて第２層間絶縁膜１２０を加工することで、第１再配線層１１上面の一部を露出させる開口１２０ａを第２層間絶縁膜１２０に形成する。これにより、図４（ｂ）に示すような層構造を得る。ただし、第２層間絶縁膜１２０の材料に例えば感光性を有するポリイミドなどの樹脂を用いた場合、所定のパターンを露光するだけで第２層間絶縁膜１２０に開口１２０ａを形成することができるため、製造工程を簡略化することが可能となる。
次に、例えばスパッタ法を用いてチタニウム（Ｔｉ）やクロム（Ｃｒ）やタングステン（Ｗ）などの金属を１層以上堆積し、その後、例えばスパッタ法を用いて銅（Ｃｕ）や金（Ａｕ）や無鉛はんだなどの金属を堆積させることで、図４（ｃ）に示すように、チタニウム（Ｔｉ）やクロム（Ｃｒ）やタングステン（Ｗ）などの金属よりなる１層以上の第１金属膜と銅（Ｃｕ）や金（Ａｕ）や無鉛はんだなどの金属よりなる第２金属膜とからなる第２下地金属膜１９１Ａを第２層間絶縁膜１２０上及び開口１２０ａ内に形成する。なお、第２金属膜を構成する金属は、第２再配線層１９２に使用する金属に依って適宜選択される。以下の説明では、第２再配線層１９２を銅めっき膜とし、第２金属膜を銅膜とする。
次に、例えばフォトリソグラフィ技術を用いることで、第２再配線層１９２を形成する領域に開口を有するフォトレジスト膜Ｒ１４を第２下地金属膜１９１Ａ上に形成する。この際、フォトレジスト膜Ｒ１４の開口から露出する部分には、第２層間絶縁膜１２０の開口１２０ａ内に形成された第２下地金属膜１９１Ａが含まれる。続いて、フォトレジスト膜Ｒ１４をマスクとして用いつつ、例えば第２下地金属膜１９１Ａをシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図５（ａ）に示すように、フォトレジスト膜Ｒ１４の開口より露出する第２下地金属膜１９１Ａ上に、銅めっき膜よりなる第２再配線層１９２を形成する。
次に、フォトレジスト膜Ｒ１４を除去した後、第２再配線層１９２をマスクとして用いつつ、露出している第２下地金属膜１９１Ａをエッチング除去することで、図５（ｂ）に示すように、第２再配線層１９２下以外の第２下地金属膜１９１Ａを除去すると共に、第２再配線層１９２下以外の第２層間絶縁膜１２０を露出させる。
次に、例えば感光性の樹脂フィルムなどよりなるフォトレジスト膜Ｒ１５を第２再配線層１９２上及び第２層間絶縁膜１２０上に貼り合わせる。続いて、所定のパターンを用いてフォトレジスト膜Ｒ１５を露光することで、第２再配線層１９２上面の一部を露出させる開口をフォトレジスト膜Ｒ１５に形成する。続いて、フォトレジスト膜Ｒ１５をマスクとして用いつつ、例えば第２再配線層１９２をシード層とした電解めっき法にて銅を析出することで、図６（ａ）に示すように、フォトレジスト膜Ｒ１５の開口より露出する第２再配線層１９２上に、銅めっき膜よりなる電極ポスト１９８を形成する。
次に、フォトレジスト膜Ｒ１５を除去した後、エポキシ樹脂やウレタン樹脂などのような絶縁物を塗布することで、図６（ａ）に示すように、電極ポスト１９８、第２再配線層１９２及び第２層間絶縁膜１２０を覆う封止樹脂１９０Ａを形成する。
次に、例えばＣＭＰ法を用いて封止樹脂１９０を上面から研磨することで、図６（ｂ）に示すように、封止樹脂１９０上面を平坦化すると共に、電極ポスト１９８上面を露出させる。
次に、例えば既存のはんだボール搭載装置（図示せず）を用いて電極ポスト１９８上にはんだボールを接着する。これにより、封止樹脂１９０から露出する電極ポスト１９８上面に球状電極１９９が形成される。以上の工程を経ることで、図１に示すような層構造を有する半導体装置１が製造される。
以上で説明したように、本実施例による半導体装置１は、半導体基板１００と、半導体基板１００上に形成され、開口１１０ａ（第１開口）を有する第１層間絶縁膜１１０（第１絶縁膜）と、第１層間絶縁膜１１０（第１絶縁膜）上の一部から開口１１０ａ（第１開口）内にかけて形成され、最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層１１と、第１再配線層１１上及び第１層間絶縁膜１１０（第１絶縁膜）上に形成された第２層間絶縁膜１２０（第２絶縁膜）とを有する。
また、本実施例による半導体装置１の製造方法は、半導体基板１００上に第１層間絶縁膜１１０（第１絶縁膜）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）に開口１１０ａ（第１開口）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）上及び開口１１０ａ（第１開口）内に最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層１１を形成する工程と、第１再配線層１１を覆う第１層間絶縁膜１２０（第２絶縁膜）を第１層間絶縁膜１１０（第１絶縁膜）上に形成する工程とを有する。
最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい形状として、本実施例では、第１再配線層１１の外縁部に階段状の段差１１ａを形成した。この階段状の段差１１ａにより、従来、熱ストレスなどが加えられた際に再配線層のエッジ部付近に集中していた応力を分散することが可能となるため、第１再配線層１１のエッジ部付近において、第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置１を実現することが可能となる。
次に、本発明の実施例２について図面を用いて詳細に説明する。尚、以下の説明において、実施例１と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１と同様である。
図８は、本実施例による半導体装置２の層構造を示す断面図である。ただし、図８に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置２を切断した際の図である。
・構成
図８に示すように、半導体装置２は、実施例１による半導体装置１と同様の構成において、第１再配線層１１が第１再配線層２１に置き換えられた構成を有する。その他の構成は、実施例１と同様であるため、ここでは詳細な説明を省略する。
第１再配線層２１は、第１下地金属膜１０４上の一部に形成された第１金属膜２２と、第１金属膜２２上から第１下地金属膜１０４上の一部にかけて形成された第２金属膜２３と、第２金属膜２３上から第１下地金属膜１０４上の一部にかけて形成された第３金属膜２４とから構成される。
第１金属膜２２は、例えば第１下地金属膜１０４の一部をシード層とした電解めっき法にて形成された銅めっき膜である。この第１金属膜２２は、上述したように、第１下地金属膜１０４上の一部に形成されている。したがって、第１金属膜２２上面の大きさは、第１下地金属膜１０４のそれよりも小さい。なお、第１金属膜２２は、第１下地金属膜１０４の外周に接触していない。
第２金属膜２３は、第１金属膜２２と同様に、例えば第１金属膜２２と第１下地金属膜１０４上の一部とをシード層とした電解めっき法にて形成された銅めっき膜である。この第２金属膜２３は、上述したように、第１金属膜２２上から第１下地金属膜１０４上の一部にかけて、第１金属膜２２を完全に覆うように形成されている。このため、第２金属膜２３の最上面の大きさは、第１下地金属膜１０４と接する面の外周で囲まれた領域のそれよりも小さい。すなわち、第２金属膜２３は、第１下地金属膜１０４上から第１金属膜２２へ駆け上がる階段状の段差を外縁部に有する。
第３金属膜２４は、第１及び第２金属膜２２及び２３と同様に、例えば第２金属膜２３と第１下地金属膜１０４上の一部とをシード層とした電解めっき法にて形成された銅めっき膜である。この第３金属膜２４は、上述したように、第２金属膜２３上から第１下地金属膜１０４を完全に覆うように形成されている。このため、第３金属膜２４の最上面の大きさは、第１下地金属膜１０４と接する面の外周で囲まれた領域のそれよりも小さい。すなわち、第３金属膜２４は、第１下地金属膜１０４から第２金属膜２３の外縁部に形成された段差を駆け上がる階段状の段差２１ａを外周部に有する。
このように、本実施例による第１再配線層２１は、外縁部に階段状の段差２１ａを有する。この構造により、本実施例では、従来、熱ストレスなどが加えられた際に再配線層のエッジ部付近に集中していた応力を分散することが可能となるため、後述する第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置２を実現することが可能となる。また、本実施例では、第１再配線層２１の段差２１ａが電解めっき時に形成される段差である。このため、第１再配線層２１の角部が鋭利な形状でなく、滑らかな形状となる。この結果、後述する第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを、より防止することが可能となる。
なお、本例では、第１再配線層２１を３層の銅めっき膜（第１〜第３再配線層２２、２３、２４）で形成した場合を例に挙げたが、本発明はこれに限定されず、最上層の金属膜（本例では第３金属膜２４）の外縁部に階段状の段差（本例では段差２１ａ）が形成された２層以上の導電体膜で構成されていればよい。また、第１再配線層２１を構成する各金属膜の膜厚は、例えば所望する再配線層の膜厚（例えば５μｍ）を重ねる層の数で割った値とすることができる。さらに、第１再配線層２１を形成する導電体材料として、本実施例では銅（Ｃｕ）を例に挙げたが、本発明はこれに限定されず、例えば金（Ａｕ）や無鉛はんだなど、種々の導電体材料を用いることが可能である。
なお、本実施例では、半導体基板１００上に形成される層間絶縁膜が２層（第１層間絶縁膜１１０及び第２層間絶縁膜１２０）である場合を例に挙げたが、本発明はこれに限定されず、半導体基板１００上に層間絶縁膜が３層以上の形成された半導体装置に対しても同様に適用することが可能である。この場合、各層間絶縁膜に形成される再配線層は、第１再配線層２１と同様の構成を有するものとする。
・製造方法
次に、以上のような構成を有する半導体装置２の製造方法を、図面と共に詳細に説明する。図９（ａ）から図９（ｃ）は、本実施例による半導体装置２の製造方法を示すプロセス図である。なお、半導体基板１００を準備する工程から第１層間絶縁膜１１０上及び開口１１０ａ内に第１下地金属膜１０４Ａを形成するまでの工程（図２（ａ）から図２（ｃ）参照）、及び、第１再配線層２１（実施例１における第１再配線層１１に相当）下以外の第１下地金属膜１０４Ａをエッチング除去する工程から電極ポスト１９８上面に球状電極１９９を形成するまでの工程（図４（ａ）から図７及び図１参照）は、実施例１と同様であるため、ここではこれを引用して説明する。
本製造方法では、実施例１において図２（ａ）から図２（ｃ）を用いて説明した工程を用いて第１層間絶縁膜１１０上及び開口１１０ａ内に第１下地金属膜１０４Ａを形成した後、次に、例えばフォトリソグラフィ技術を用いることで、第１金属膜２２を形成する領域に開口を有するフォトレジスト膜Ｒ２１を第１下地金属膜１０４Ａ上に形成する。この際、フォトレジスト膜Ｒ２１の開口から露出する部分には、第１層間絶縁膜１１０の開口１１０ａ内に形成された第１下地金属膜１０４Ａが含まれる。続いて、フォトレジスト膜Ｒ２１をマスクとして用いつつ、例えば第１下地金属膜１０４Ａをシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図９（ａ）に示すように、フォトレジスト膜Ｒ２１の開口より露出する第１下地金属膜１０４Ａ上に、銅めっき膜よりなる第１金属膜２２を形成する。
次に、フォトレジスト膜Ｒ２１を再度露光することで、フォトレジスト膜Ｒ２１における開口を広げる。この結果、再露光後のフォトレジスト膜Ｒ２１ａが、第１金属膜２２及び第１金属膜２２周辺の第１下地金属膜１０４Ａを露出させる開口を有する。続いて、フォトレジスト膜Ｒ２１ａをマスクとして用いつつ、例えば第１金属膜２２をシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、フォトレジスト膜Ｒ２１ａの開口より露出する第１金属膜２２上及び第１下地金属膜１０４Ａ上に、銅めっき膜よりなる第２金属膜２３を形成する。これにより、図９（ｂ）に示すように、第１金属膜２２を完全に覆い且つ外周部に階段状の段差を有する第２金属膜２３が形成される。
次に、フォトレジスト膜Ｒ１２を再々露光することで、フォトレジスト膜Ｒ２１ａにおける開口を広げる。この結果、再々露光後のフォトレジスト膜Ｒ２１ｂが、第２金属膜２３及び第２金属膜２３周辺の第１下地金属膜１０４Ａを露出させる開口を有する。続いて、フォトレジスト膜Ｒ２１ｂをマスクとして用いつつ、例えば第２金属膜２３をシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、フォトレジスト膜Ｒ２１ｂの開口より露出する第２金属膜２３上及び第１下地金属膜１０４Ａ上に、銅めっき膜よりなる第３金属膜２４を形成する。これにより、図９（ｃ）に示すように、第２金属膜を完全に覆い且つ外周部に階段状の段差２１ａを有する第３金属膜２４が形成される。
その後、実施例１において図４（ａ）から図７及び図１に示した工程と同様の工程（ただし、第１再配線層１１が第１再配線層２１に置き換えられる）を用いることで、図８に示すような層構造を有する半導体装置２が製造される。
以上で説明したように、本実施例による半導体装置２は、半導体基板１００と、半導体基板１００上に形成され、開口１１０ａ（第１開口）を有する第１層間絶縁膜１１０（第１絶縁膜）と、第１層間絶縁膜１１０（第１絶縁膜）上の一部から開口１１０ａ（第１開口）内にかけて形成され、最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層２１と、第１再配線層２１上及び第１層間絶縁膜１１０（第１絶縁膜）上に形成された第２層間絶縁膜１２０（第２絶縁膜）とを有する。
また、本実施例による半導体装置２の製造方法は、半導体基板１００上に第１層間絶縁膜１１０（第１絶縁膜）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）に開口１１０ａ（第１開口）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）上及び開口１１０ａ（第１開口）内に最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層２１を形成する工程と、第１再配線層２１を覆う第１層間絶縁膜１２０（第２絶縁膜）を第１層間絶縁膜１１０（第１絶縁膜）上に形成する工程とを有する。
最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい形状として、本実施例では、第１再配線層２１の外縁部に階段状の段差２１ａを形成した。この階段状の段差２１ａにより、従来、熱ストレスなどが加えられた際に再配線層のエッジ部付近に集中していた応力を分散することが可能となるため、第１再配線層２１のエッジ部付近において、第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置２を実現することが可能となる。
また、本実施例では、下層の金属膜（本例では、第２金属膜２３に対する第１金属膜２２、並びに、第３金属膜２４に対する第２金属膜２３）を形成する際にマスクとして使用したフォトレジスト膜Ｒ２１、Ｒ２１ａを再度露光することで、上層の金属膜を形成する際のマスクとして使用するフォトレジスト膜Ｒ２１ａ、Ｒ２１ｂを形成するため、フォトレジスト膜を形成する工程を簡略化することが可能となる。
さらに、本実施例では、第１再配線層２１の段差２１ａが電解めっき時に形成される段差である。このため、第１再配線層２１の角部が鋭利な形状でなく、滑らかな形状となる。この結果、後述する第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを、より防止することが可能となる。
次に、本発明の実施例３について図面を用いて詳細に説明する。尚、以下の説明において、実施例１または実施例２と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１または実施例２と同様である。
図１０は、本実施例による半導体装置３の層構造を示す断面図である。ただし、図１０に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置３を切断した際の図である。
・構成
図１０に示すように、半導体装置３は、実施例１による半導体装置１と同様の構成において、第１再配線層１１が第１再配線層３１に置き換えられた構成を有する。その他の構成は、実施例１と同様であるため、ここでは詳細な説明を省略する。
第１再配線層３１は、例えば単層の銅めっき膜で構成された導電体膜である。この第１再配線層３１において、上面と側面とが形成するエッジ部３１ａの内角は鈍角（９０°より大きい）である。すなわち、第１再配線層３１は、テーパ状の外縁部を有する。言い換えれば、第１再配線層３１は、裾広がりの形状を有する。このため、本実施例による第１再配線層３１は、最上面の大きさが、第１下地金属膜１０４に接する面の外周に囲まれた領域のそれよりも小さい。
このように、本実施例による第１再配線層３１は、外縁部がテーパ状の形状を有している。この構造により、本実施例では、熱ストレスなどが加えられた際にエッジ部付近に集中して発生する応力を低減することが可能となるため、後述する第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置３を実現することが可能となる。
このような裾広がりの形状を有する第１再配線層３１は、例えばこれをエッチングすることで形成することができる。なお、これの詳細については、後述における製造方法の説明において触れる。
なお、本例では、第１再配線層３１を形成する導電体材料として、本実施例では銅（Ｃｕ）を例に挙げたが、本発明はこれに限定されず、例えば金（Ａｕ）や無鉛はんだなど、種々の導電体材料を用いることが可能である。
なお、本実施例では、半導体基板１００上に形成される層間絶縁膜が２層（第１層間絶縁膜１１０及び第２層間絶縁膜１２０）である場合を例に挙げたが、本発明はこれに限定されず、半導体基板１００上に層間絶縁膜が３層以上の形成された半導体装置に対しても同様に適用することが可能である。この場合、各層間絶縁膜に形成される再配線層は、第１再配線層３１と同様の構成を有するものとする。
・製造方法
次に、以上のような構成を有する半導体装置３の製造方法を、図面と共に詳細に説明する。図１１（ａ）及び図１１（ｂ）は、本実施例による半導体装置３の製造方法を示すプロセス図である。なお、半導体基板１００を準備する工程から第１層間絶縁膜１１０上及び開口１１０ａ内に第１下地金属膜１０４Ａを形成するまでの工程（図２（ａ）から図２（ｃ）参照）、及び、第１再配線層３１（実施例１における第１再配線層１１に相当）下以外の第１下地金属膜１０４Ａをエッチング除去する工程から電極ポスト１９８上面に球状電極１９９を形成するまでの工程（図４（ａ）から図７及び図１参照）は、実施例１と同様であるため、ここではこれを引用して説明する。
本製造方法では、実施例１において図２（ａ）から図２（ｃ）を用いて説明した工程を用いて第１層間絶縁膜１１０上及び開口１１０ａ内に第１下地金属膜１０４Ａを形成した後、次に、例えばフォトリソグラフィ技術を用いることで、第１再配線層３１を形成する領域に開口を有するフォトレジスト膜Ｒ３１を第１下地金属膜１０４Ａ上に形成する。この際、フォトレジスト膜Ｒ３１の開口から露出する部分には、第１層間絶縁膜１１０の開口１１０ａ内に形成された第１下地金属膜１０４Ａが含まれる。続いて、フォトレジスト膜Ｒ３１をマスクとして用いつつ、例えば第１下地金属膜１０４Ａをシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図１１（ａ）に示すように、フォトレジスト膜Ｒ３１の開口より露出する第１下地金属膜１０４Ａ上に、銅めっき膜よりなる第１再配線層３１Ａを形成する。
次に、フォトレジスト膜Ｒ３１を除去した後、再度、例えばフォトリソグラフィ技術を用いることで、第１再配線層３１Ａ上面の一部にフォトレジスト膜Ｒ３２を形成する。この際、フォトレジスト膜Ｒ３２は、第１再配線層３１Ａ上面における略中央に、第１再配線層３１Ａ上面の外周に接しないように形成される。続いて、フォトレジスト膜Ｒ３２をマスクとして用いつつ、第１再配線層３１Ａをエッチングすることで、フォトレジスト膜Ｒ３２で覆われていない第１再配線層３１Ａの側面部をエッチングする。これにより、図１１（ｂ）に示すように、第１再配線層３１Ａのエッジ部が滑らかで鈍角な内角を有するエッジ部３１ａに加工される。この結果、第１再配線層３１Ａが、テーパ状の外縁部を有する裾広がりの第１再配線層３１に加工される。なお、銅めっき膜である第１再配線層３１Ａは、例えばウェットエッチングを用いて加工することができる。この第１再配線層３１Ａをエッチングする際のエッチャントには、例えば濃度が０．５％の硫酸（Ｈ2ＳＯ4）を用いることができる。また、エッチング条件では、例えば、温度を常温とし、時間を例えば１０分程度とすることができる。
その後、実施例１において図４（ａ）から図７及び図１に示した工程と同様の工程（ただし、第１再配線層１１が第１再配線層３１に置き換えられる）を用いることで、図１０に示すような層構造を有する半導体装置３が製造される。
以上で説明したように、本実施例による半導体装置３は、半導体基板１００と、半導体基板１００上に形成され、開口１１０ａ（第１開口）を有する第１層間絶縁膜１１０（第１絶縁膜）と、第１層間絶縁膜１１０（第１絶縁膜）上の一部から開口１１０ａ（第１開口）内にかけて形成され、最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層３１と、第１再配線層３１上及び第１層間絶縁膜１１０（第１絶縁膜）上に形成された第２層間絶縁膜１２０（第２絶縁膜）とを有する。
また、本実施例による半導体装置３の製造方法は、半導体基板１００上に第１層間絶縁膜１１０（第１絶縁膜）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）に開口１１０ａ（第１開口）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）上及び開口１１０ａ（第１開口）内に最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層３１を形成する工程と、第１再配線層３１を覆う第１層間絶縁膜１２０（第２絶縁膜）を第１層間絶縁膜１１０（第１絶縁膜）上に形成する工程とを有する。
最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい形状として、本実施例では、第１再配線層３１の外縁部をテーパ状の形状とした。このテーパ状の形状により、従来、熱ストレスなどが加えられた際に再配線層のエッジ部付近に発生する応力を低減することが可能となるため、第１再配線層３１のエッジ部付近において、第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置３を実現することが可能となる。
次に、本発明の実施例４について図面を用いて詳細に説明する。尚、以下の説明において、実施例１から実施例３のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１から実施例３のいずれかと同様である。
図１２は、本実施例による半導体装置４の層構造を示す断面図である。ただし、図１２に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置４を切断した際の図である。
・構成
図１２に示すように、半導体装置４は、実施例１による半導体装置１と同様の構成において、第１再配線層１１が第１再配線層４１に置き換えられた構成を有する。その他の構成は、実施例１と同様であるため、ここでは詳細な説明を省略する。
第１再配線層４１は、例えば単層の銅めっき膜で構成された導電体膜である。この第１再配線層４１において、上面と側面とが形成するエッジ部４１ａの内角は鈍角（９０°より大きい）である。すなわち、第１再配線層４１は、テーパ状の外縁部を有する。言い換えれば、第１再配線層４１は、裾広がりの形状を有する。このため、本実施例による第１再配線層４１は、最上面の大きさが、第１下地金属膜１０４に接する面の外周に囲まれた領域のそれよりも小さい。
このように、本実施例による第１再配線層４１は、外縁部がテーパ状の形状を有している。この構造により、本実施例では、熱ストレスなどが加えられた際にエッジ部付近に発生する応力を低減することが可能となるため、後述する第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置４を実現することが可能となる。なお、本実施例におけるエッジ部４１ａは、例えば実施例３におけるエッジ部３１ａよりも丸みを帯びている。このため、本実施例では、例えば第３実施例と比較して、第１再配線層４１のエッジ部付近に発生する応力をより低減することが可能となる。
このような裾広がりの形状を有する第１再配線層４１は、例えば、これをウェットエッチングする際、これを形成する際に使用する電位差と逆極性の電位差を用いて逆電解を掛けることで形成することが可能である。なお、これの詳細については、後述における製造方法の説明において触れる。
なお、本例では、第１再配線層４１を形成する導電体材料として、本実施例では銅（Ｃｕ）を例に挙げたが、本発明はこれに限定されず、例えば金（Ａｕ）や無鉛はんだなど、種々の導電体材料を用いることが可能である。
なお、本実施例では、半導体基板１００上に形成される層間絶縁膜が２層（第１層間絶縁膜１１０及び第２層間絶縁膜１２０）である場合を例に挙げたが、本発明はこれに限定されず、半導体基板１００上に層間絶縁膜が３層以上の形成された半導体装置に対しても同様に適用することが可能である。この場合、各層間絶縁膜に形成される再配線層は、第１再配線層４１と同様の構成を有するものとする。
・製造方法
次に、以上のような構成を有する半導体装置４の製造方法を、図面と共に詳細に説明する。図１３（ａ）及び図１３（ｂ）は、本実施例による半導体装置４の製造方法を示すプロセス図である。なお、半導体基板１００を準備する工程から第１層間絶縁膜１１０上及び開口１１０ａ内に第１下地金属膜１０４Ａを形成するまでの工程（図２（ａ）から図２（ｃ）参照）、及び、第１再配線層４１（実施例１における第１再配線層１１に相当）下以外の第１下地金属膜１０４Ａをエッチング除去する工程から電極ポスト１９８上面に球状電極１９９を形成するまでの工程（図４（ａ）から図７及び図１参照）は、実施例１と同様であるため、ここではこれを引用して説明する。
本製造方法では、実施例１において図２（ａ）から図２（ｃ）を用いて説明した工程を用いて第１層間絶縁膜１１０上及び開口１１０ａ内に第１下地金属膜１０４Ａを形成した後、次に、例えばフォトリソグラフィ技術を用いることで、第１再配線層４１を形成する領域に開口を有するフォトレジスト膜Ｒ４１を第１下地金属膜１０４Ａ上に形成する。この際、フォトレジスト膜Ｒ４１の開口から露出する部分には、第１層間絶縁膜１１０の開口１１０ａ内に形成された第１下地金属膜１０４Ａが含まれる。続いて、フォトレジスト膜Ｒ４１をマスクとして用いつつ、例えば第１下地金属膜１０４Ａをシード層とした電解めっき法にて銅（Ｃｕ）を析出することで、図１３（ａ）に示すように、フォトレジスト膜Ｒ４１の開口より露出する第１下地金属膜１０４Ａ上に、銅めっき膜よりなる第１再配線層４１Ａを形成する。
次に、フォトレジスト膜Ｒ４１を除去した後、第１再配線層４１Ａが形成された半導体基板１００を、所定電極２００と共にエッチャントに浸す。この際のエッチャントには、例えば濃度が５％で常温の硫酸（Ｈ2ＳＯ4）を使用することができる。続いて、所定電極２００を第１再配線層４１Ａから離す動作と、所定電極２００を第１再配線層４１Ａへ近づける動作とを、所定時間（例えば１分間）かけて所定回数（例えば３０回）繰り返し行う。ただし、所定電極２００を第１再配線層４１Ａから離す動作を行う際、所定電極２００と第１下地金属膜１０４Ａとには、上述したように、第１再配線層４１を電解めっき法にて析出する際に所定の電極と第１下地金属膜１０４Ａとの間に印加する電位差と逆極性の電位差が印加される。本例では、所定電極２００に例えばプラスの電位を与え、第１下地金属膜１０４Ａにマイナスの電位を与える。これにより、図１３（ｂ）に示すように、第１再配線層４１Ａのエッジ部が滑らかで鈍角な内角を有するエッジ部４１ａに加工される。この結果、第１再配線層４１Ａが、テーパ状の外縁部を有する裾広がりの第１再配線層４１に加工される。
その後、実施例１において図４（ａ）から図７及び図１に示した工程と同様の工程（ただし、第１再配線層１１が第１再配線層４１に置き換えられる）を用いることで、図１２に示すような層構造を有する半導体装置４が製造される。
以上で説明したように、本実施例による半導体装置４は、半導体基板１００と、半導体基板１００上に形成され、開口１１０ａ（第１開口）を有する第１層間絶縁膜１１０（第１絶縁膜）と、第１層間絶縁膜１１０（第１絶縁膜）上の一部から開口１１０ａ（第１開口）内にかけて形成され、最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層４１と、第１再配線層４１上及び第１層間絶縁膜１１０（第１絶縁膜）上に形成された第２層間絶縁膜１２０（第２絶縁膜）とを有する。
また、本実施例による半導体装置４の製造方法は、半導体基板１００上に第１層間絶縁膜１１０（第１絶縁膜）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）に開口１１０ａ（第１開口）を形成する工程と、第１層間絶縁膜１１０（第１絶縁膜）上及び開口１１０ａ（第１開口）内に最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層４１を形成する工程と、第１再配線層４１を覆う第１層間絶縁膜１２０（第２絶縁膜）を第１層間絶縁膜１１０（第１絶縁膜）上に形成する工程とを有する。
最上面の大きさが第１層間絶縁膜１１０（第１絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい形状として、本実施例では、第１再配線層４１の外縁部をテーパ状の形状とした。このテーパ状の形状により、従来、熱ストレスなどが加えられた際に再配線層のエッジ部付近に発生する応力を低減することが可能となるため、第１再配線層４１のエッジ部付近において、第２層間絶縁膜１２０との界面に剥離が生じたり、第２層間絶縁膜１２０にクラックが生じたりすることを防止することが可能となる。結果、信頼性の向上された半導体装置４を実現することが可能となる。
また、本実施例におけるエッジ部４１ａは、例えば実施例３におけるエッジ部３１ａよりも丸みを帯びている。このため、本実施例では、例えば第３実施例と比較して、第１再配線層４１のエッジ部付近に発生する応力をより低減することが可能となる。
次に、本発明の実施例５について図面を用いて詳細に説明する。尚、以下の説明において、実施例１から実施例４のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１から実施例４のいずれかと同様である。
図１４は、本実施例による半導体装置５の層構造を示す断面図である。ただし、図１４に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置５を切断した際の図である。また、本実施例では、説明の簡略化のため、実施例１による半導体装置１に本実施例による構造を適用した構成を例に挙げるが、本発明はこれに限定されず、実施例２から実施例４で説明した半導体装置２から４の何れに対しても同様に本実施例による構造を適用することが可能である。
・構成
図１４に示すように、本実施例による半導体装置５は、最上層である第２層間絶縁膜１２０上に形成された第２再配線層５１が、実施例１による第１再配線層１１と同様の構成を有する。なお、他の構成は、実施例１（ただし、実施例２から４を除外するものではない）と同様であるため、ここでは詳細な説明を省略する。
・製造方法
また、本実施例による半導体装置５の製造方法は、実施例１で示した半導体装置１の製造方法において、図５（ａ）を用いて説明した第２再配線層１９２の形成工程を、図３（ａ）から図３（ｃ）を用いて説明した第１再配線層１１の形成工程と同様の形成工程に置き換えることで実現することが可能である。このため、ここでは詳細な説明を省略する。
以上で説明したように、本実施例による半導体装置５は、実施例１から４の何れかと同様の構成を有する。また、本実施例による半導体装置５の製造方法も、実施例１から４の何れかと同様の構成を有する。このため、本実施例では、実施例１から４の何れかと同様の効果を得ることが可能である。
また、本実施例による半導体装置５は、第１層間絶縁膜１２０（第２絶縁膜）が第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を有する。また、本実施例による半導体装置５は、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に形成され、最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層５１と、第２再配線層５１上及び第２層間絶縁膜１２０（第２絶縁膜）上に形成された封止樹脂１９０とをさらに有する。
さらに、本実施例による半導体装置５の製造方法は、第２層間絶縁膜１２０（第２絶縁膜）に第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を形成する工程と、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層５１を形成する工程と、第２再配線層５１を覆う封止樹脂１９０を第２層間絶縁膜１２０（第２絶縁膜）上に形成する工程とをさらに有する。
この構成及び製造方法により、本実施例による半導体装置５は、最上層に形成された再配線層（第２再配線層５１）のエッジ部付近において、封止樹脂１９０との間で発生する界面剥離や、封止樹脂１９０に発生するクラックなどの問題も、第１再配線層（１１、２１、３１、又は、４１）と同様の理由で防止することが可能となる。
次に、本発明の実施例６について図面を用いて詳細に説明する。尚、以下の説明において、実施例１から実施例５のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１から実施例５のいずれかと同様である。
図１５は、本実施例による半導体装置６の層構造を示す断面図である。ただし、図１５に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置６を切断した際の図である。また、本実施例では、説明の簡略化のため、実施例２による半導体装置２に本実施例による構造を適用した構成を例に挙げるが、本発明はこれに限定されず、実施例１、３及び４で説明した半導体装置１、３及び４の何れに対しても同様に本実施例による構造を適用することが可能である。
・構成
図１５に示すように、本実施例による半導体装置６は、最上層である第２層間絶縁膜１２０上に形成された第２再配線層６１が、実施例２による第１再配線層２１と同様の構成を有する。なお、他の構成は、実施例２（ただし、実施例１、３及び４を除外するものではない）と同様であるため、ここでは詳細な説明を省略する。
・製造方法
また、本実施例による半導体装置６の製造方法は、実施例１で示した半導体装置１の製造方法において、図５（ａ）を用いて説明した第２再配線層１９２の形成工程を、図９
（ａ）から図９（ｃ）を用いて説明した第１再配線層２１の形成工程と同様の形成工程に置き換えることで実現することが可能である。このため、ここでは詳細な説明を省略する。
以上で説明したように、本実施例による半導体装置６は、実施例１から４の何れかと同様の構成を有する。また、本実施例による半導体装置６の製造方法も、実施例１から４の何れかと同様の構成を有する。このため、本実施例では、実施例１から４の何れかと同様の効果を得ることが可能である。
また、本実施例による半導体装置６は、第１層間絶縁膜１２０（第２絶縁膜）が第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を有する。また、本実施例による半導体装置６は、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に形成され、最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層６１と、第２再配線層６１上及び第２層間絶縁膜１２０（第２絶縁膜）上に形成された封止樹脂１９０とをさらに有する。
さらに、本実施例による半導体装置６の製造方法は、第２層間絶縁膜１２０（第２絶縁膜）に第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を形成する工程と、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層６１を形成する工程と、第２再配線層６１を覆う封止樹脂１９０を第２層間絶縁膜１２０（第２絶縁膜）上に形成する工程とをさらに有する。
この構成及び製造方法により、本実施例による半導体装置６は、最上層に形成された再配線層（第２再配線層６１）のエッジ部付近において、封止樹脂１９０との間で発生する界面剥離や、封止樹脂１９０に発生するクラックなどの問題も、第１再配線層（１１、２１、３１、又は、４１）と同様の理由で防止することが可能となる。
次に、本発明の実施例７について図面を用いて詳細に説明する。尚、以下の説明において、実施例１から実施例６のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１から実施例６のいずれかと同様である。
図１６は、本実施例による半導体装置７の層構造を示す断面図である。ただし、図１６に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置７を切断した際の図である。また、本実施例では、説明の簡略化のため、実施例３による半導体装置３に本実施例による構造を適用した構成を例に挙げるが、本発明はこれに限定されず、実施例１、２及び４で説明した半導体装置１、２及び４の何れに対しても同様に本実施例による構造を適用することが可能である。
・構成
図１６に示すように、本実施例による半導体装置７は、最上層である第２層間絶縁膜１２０上に形成された第２再配線層７１が、実施例３による第１再配線層３１と同様の構成を有する。なお、他の構成は、実施例３（ただし、実施例１、２及び４を除外するものではない）と同様であるため、ここでは詳細な説明を省略する。
・製造方法
また、本実施例による半導体装置７の製造方法は、実施例１で示した半導体装置１の製造方法において、図５（ａ）を用いて説明した第２再配線層１９２の形成工程を、図１１（ａ）及び図１１（ｂ）を用いて説明した第１再配線層３１の形成工程と同様の形成工程に置き換えることで実現することが可能である。このため、ここでは詳細な説明を省略する。
以上で説明したように、本実施例による半導体装置７は、実施例１から４の何れかと同様の構成を有する。また、本実施例による半導体装置７の製造方法も、実施例１から４の何れかと同様の構成を有する。このため、本実施例では、実施例１から４の何れかと同様の効果を得ることが可能である。
また、本実施例による半導体装置７は、第１層間絶縁膜１２０（第２絶縁膜）が第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を有する。また、本実施例による半導体装置７は、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に形成され、最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層７１と、第２再配線層７１上及び第２層間絶縁膜１２０（第２絶縁膜）上に形成された封止樹脂１９０とをさらに有する。
さらに、本実施例による半導体装置７の製造方法は、第２層間絶縁膜１２０（第２絶縁膜）に第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を形成する工程と、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層７１を形成する工程と、第２再配線層７１を覆う封止樹脂１９０を第２層間絶縁膜１２０（第２絶縁膜）上に形成する工程とをさらに有する。
この構成及び製造方法により、本実施例による半導体装置７は、最上層に形成された再配線層（第２再配線層７１）のエッジ部付近において、封止樹脂１９０との間で発生する界面剥離や、封止樹脂１９０に発生するクラックなどの問題も、第１再配線層（１１、２１、３１、又は、４１）と同様の理由で防止することが可能となる。
次に、本発明の実施例８について図面を用いて詳細に説明する。尚、以下の説明において、実施例１から実施例７のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１から実施例７のいずれかと同様である。
図１７は、本実施例による半導体装置８の層構造を示す断面図である。ただし、図１７に示す断面図は、半導体基板１００の表面に対して垂直な面で半導体装置８を切断した際の図である。また、本実施例では、説明の簡略化のため、実施例４による半導体装置４に本実施例による構造を適用した構成を例に挙げるが、本発明はこれに限定されず、実施例１から実施例３で説明した半導体装置１から３の何れに対しても同様に本実施例による構造を適用することが可能である。
・構成
図１７に示すように、本実施例による半導体装置８は、最上層である第２層間絶縁膜１２０上に形成された第２再配線層８１が、実施例４による第１再配線層４１と同様の構成を有する。なお、他の構成は、実施例４（ただし、実施例１から３を除外するものではない）と同様であるため、ここでは詳細な説明を省略する。
・製造方法
また、本実施例による半導体装置８の製造方法は、実施例１で示した半導体装置１の製造方法において、図５（ａ）を用いて説明した第２再配線層１９２の形成工程を、図１３（ａ）及び図１３（ｂ）を用いて説明した第１再配線層４１の形成工程と同様の形成工程に置き換えることで実現することが可能である。このため、ここでは詳細な説明を省略する。
以上で説明したように、本実施例による半導体装置８は、実施例１から４の何れかと同様の構成を有する。また、本実施例による半導体装置８の製造方法も、実施例１から４の何れかと同様の構成を有する。このため、本実施例では、実施例１から４の何れかと同様の効果を得ることが可能である。
また、本実施例による半導体装置８は、第１層間絶縁膜１２０（第２絶縁膜）が第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を有する。また、本実施例による半導体装置８は、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に形成され、最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層８１と、第２再配線層８１上及び第２層間絶縁膜１２０（第２絶縁膜）上に形成された封止樹脂１９０とをさらに有する。
さらに、本実施例による半導体装置８の製造方法は、第２層間絶縁膜１２０（第２絶縁膜）に第１再配線層（１１、２１、３１、又は、４１）の一部を露出させる開口１２０ａ（第２開口）を形成する工程と、第２層間絶縁膜１２０（第２絶縁膜）上及び開口１２０ａ（第２開口）内に最上面の大きさが第２層間絶縁膜１２０（第２絶縁膜）と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層８１を形成する工程と、第２再配線層８１を覆う封止樹脂１９０を第２層間絶縁膜１２０（第２絶縁膜）上に形成する工程とをさらに有する。
この構成及び製造方法により、本実施例による半導体装置８は、最上層に形成された再配線層（第２再配線層８１）のエッジ部付近において、封止樹脂１９０との間で発生する界面剥離や、封止樹脂１９０に発生するクラックなどの問題も、第１再配線層（１１、２１、３１、又は、４１）と同様の理由で防止することが可能となる。
また、上記実施例１から実施例８は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。
本発明の実施例１による半導体装置の層構造を示す断面図である。 本発明の実施例１による半導体装置の製造方法を示すプロセス図である（１）。 本発明の実施例１による半導体装置の製造方法を示すプロセス図である（２）。 本発明の実施例１による半導体装置の製造方法を示すプロセス図である（３）。 本発明の実施例１による半導体装置の製造方法を示すプロセス図である（４）。 本発明の実施例１による半導体装置の製造方法を示すプロセス図である（５）。 本発明の実施例１による半導体装置の製造方法を示すプロセス図である（６）。 本発明の実施例２による半導体装置の層構造を示す断面図である。 本発明の実施例２による半導体装置の製造方法を示すプロセス図である。 本発明の実施例３による半導体装置の層構造を示す断面図である。 本発明の実施例３による半導体装置の製造方法を示すプロセス図である。 本発明の実施例４による半導体装置の層構造を示す断面図である。 本発明の実施例４による半導体装置の製造方法を示すプロセス図である。 本発明の実施例５による半導体装置の層構造を示す断面図である。 本発明の実施例６による半導体装置の層構造を示す断面図である。 本発明の実施例７による半導体装置の層構造を示す断面図である。 本発明の実施例８による半導体装置の層構造を示す断面図である。
符号の説明
１、２、３、４、５、６、７、８ 半導体装置
１１、２１、３１、３１Ａ、４１、４１Ａ、５１、６１、７１、８１ 第１再配線層
１１ａ、２１ａ 段差
１２、２２ 第１金属膜
１３、２３ 第２金属膜
１４、２４ 第３金属膜
３１ａ，４１ａ エッジ部
１００ 半導体基板
１０１ 絶縁膜
１０２ 電極パッド
１０３ パッシベーション膜
１０４、１０４Ａ 第１下地金属膜
１１０ 第１層間絶縁膜
１１０ａ 開口
１２０ 第２層間絶縁膜
１２０ａ 開口
１９０、１９０Ａ 封止樹脂
１９１、１９１Ａ 第２下地金属膜
１９２ 第２再配線層
１９８ 電極ポスト
１９９ 球状電極
２００ 所定電極
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ２１、Ｒ２１ａ、Ｒ２１ｂ、Ｒ３１、Ｒ３２、Ｒ４１ フォトレジスト膜

Claims (9)

  1. 半導体基板と、
    半導体基板上に形成され、第１開口を有する第１絶縁膜と、
    前記第１絶縁膜上の一部から前記第１開口内にかけて形成され、最上面の大きさが前記第１絶縁膜と接する面の外周に囲まれた領域の大きさよりも小さい第１再配線層と、
    前記第１再配線層上及び前記第１絶縁膜上に形成された第２絶縁膜と
    を有することを特徴とする半導体装置。
  2. 前記第１再配線層は、前記第１絶縁膜上の一部から前記第１開口内にかけて形成された第１導電体膜と、当該第１導電体膜上に形成され、当該第１導電体膜の上面よりも小さい上面を有する第２導電体膜とから構成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第２導電体膜は、２層以上の多層膜で構成され、
    前記第２導電体膜における各層は、上面の大きさが直下に位置する層の上面の大きさよりも小さいことを特徴とする請求項２記載の半導体装置。
  4. 前記第１再配線層は、前記第１絶縁膜上の一部から前記第１開口内にかけて形成された第１導電体膜と、当該第１導電体膜を覆い、外縁部に階段状の段差を有する第２導電体膜とから構成されていることを特徴とする請求項１記載の半導体装置。
  5. 前記第２導電体膜は、２層以上の多層膜で構成され、
    前記第２導電体膜における各層は、直下に位置する層を覆い、且つ、外縁部に階段状の段差を有することを特徴とする請求項４記載の半導体装置。
  6. 前記第１再配線層は、テーパ状の外縁部を有することを特徴とする請求項１記載の半導体装置。
  7. 前記第１再配線層は、上面と側面とで形成されるエッジが丸みを帯びていることを特徴とする請求項６記載の半導体装置。
  8. 前記第１再配線層と前記第１絶縁膜との間に形成された金属膜をさらに有し、
    前記第１再配線層は、前記金属膜をシード層として析出された金属めっき膜であることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 前記第２絶縁膜は、前記第１再配線層の一部を露出させる第２開口を有し、
    前記第２絶縁膜上及び前記第２開口内に形成され、最上面の大きさが前記第２絶縁膜と接する面の外周に囲まれた領域の大きさよりも小さい第２再配線層と、
    前記第２再配線層上及び前記第２絶縁膜上に形成された封止樹脂と
    をさらに有することを特徴とする請求項１から８の何れか１項に記載の半導体装置。
JP2006192881A 2006-07-13 2006-07-13 半導体装置 Expired - Fee Related JP4611943B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006192881A JP4611943B2 (ja) 2006-07-13 2006-07-13 半導体装置
US11/798,991 US7847407B2 (en) 2006-07-13 2007-05-18 Semiconductor device with interface peeling preventing rewiring layer
US12/926,662 US8274154B2 (en) 2006-07-13 2010-12-02 Semiconductor device with interface peeling preventing rewiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006192881A JP4611943B2 (ja) 2006-07-13 2006-07-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2008021849A true JP2008021849A (ja) 2008-01-31
JP4611943B2 JP4611943B2 (ja) 2011-01-12

Family

ID=38985356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006192881A Expired - Fee Related JP4611943B2 (ja) 2006-07-13 2006-07-13 半導体装置

Country Status (2)

Country Link
US (2) US7847407B2 (ja)
JP (1) JP4611943B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188228A (ja) * 2008-02-07 2009-08-20 Nippon Telegr & Teleph Corp <Ntt> 多層配線用パッド構造およびその製造方法
JP2010027848A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp 半導体パッケージ
JP2010093259A (ja) * 2008-10-09 2010-04-22 Taiwan Semiconductor Manufacturing Co Ltd テーパ型形状の再配線に接続される接着パッド
JP2011014821A (ja) * 2009-07-06 2011-01-20 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
WO2011019080A1 (ja) * 2009-08-13 2011-02-17 株式会社ＳＫＬｉｎｋ 回路基板及びその製造方法
JP2011061186A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 半導体装置及びその製造方法
JP2011187914A (ja) * 2009-08-13 2011-09-22 Sk Link:Kk 半導体装置及びその製造方法
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011211150A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
US8183147B2 (en) 2010-02-15 2012-05-22 Oki Semiconductor Co., Ltd. Method of fabricating a conductive post on an electrode
CN102484101A (zh) * 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
JP2014110280A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 電子デバイス及びその製造方法
JP2014145973A (ja) * 2013-01-30 2014-08-14 Japan Oclaro Inc 半導体光変調器及び光通信モジュール
JP2014212225A (ja) * 2013-04-19 2014-11-13 三菱電機株式会社 半導体モジュールの電極構造およびその製造方法
JP2015213190A (ja) * 2015-07-10 2015-11-26 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2016219749A (ja) * 2015-05-26 2016-12-22 ローム株式会社 半導体装置および半導体装置の製造方法
CN106856178A (zh) * 2015-12-09 2017-06-16 艾马克科技公司 半导体装置及其制造方法
JP2019029458A (ja) * 2017-07-27 2019-02-21 トヨタ自動車株式会社 半導体装置の製造方法
JP2020136316A (ja) * 2019-02-13 2020-08-31 キオクシア株式会社 半導体装置の製造方法
WO2023026984A1 (ja) * 2021-08-26 2023-03-02 ローム株式会社 電子部品

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5355504B2 (ja) * 2009-07-30 2013-11-27 株式会社東芝 半導体装置の製造方法および半導体装置
KR101018172B1 (ko) * 2009-08-18 2011-02-28 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지의 제조 방법
US7994045B1 (en) 2009-09-08 2011-08-09 Amkor Technology, Inc. Bumped chip package fabrication method and structure
WO2011033393A1 (en) * 2009-09-17 2011-03-24 Koninklijke Philips Electronics N.V. Geometry of contact sites at brittle inorganic layers in electronic devices
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US8823321B2 (en) 2010-12-30 2014-09-02 The Gillette Company—South Boston Single wire battery pack temperature and identification method
US9059109B2 (en) 2012-01-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and method of forming the same
US9570342B1 (en) * 2014-01-17 2017-02-14 Altera Corporation Via structure and method for its fabrication
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
TWI611486B (zh) * 2014-12-31 2018-01-11 矽品精密工業股份有限公司 半導體結構及其製法
JP2016225466A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
TWI554771B (zh) * 2015-06-15 2016-10-21 廣達電腦股份有限公司 狀態偵測裝置以及方法
CN108336052B (zh) * 2018-02-08 2021-01-05 颀中科技（苏州）有限公司 金属再布线结构、芯片封装器件及芯片封装器件制作工艺
CN109671698A (zh) * 2018-11-23 2019-04-23 中国科学院微电子研究所 重布线层结构及其制备方法
EP4033525A3 (en) * 2020-11-26 2023-08-02 Mediatek Inc. Semiconductor structure
US20220165694A1 (en) * 2020-11-26 2022-05-26 Mediatek Inc. Semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2005013339A2 (en) * 2003-07-25 2005-02-10 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP3813482B2 (ja) 2001-10-11 2006-08-23 株式会社フジクラ 半導体パッケージの製造方法
US6749760B2 (en) * 2001-10-26 2004-06-15 Intel Corporation Etchant formulation for selectively removing thin films in the presence of copper, tin, and lead
JP2003234429A (ja) 2002-02-07 2003-08-22 Hitachi Ltd 半導体装置の製造方法
US6881999B2 (en) * 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
TWI230450B (en) * 2003-06-30 2005-04-01 Advanced Semiconductor Eng Under bump metallurgy structure
TWI229436B (en) * 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2005013339A2 (en) * 2003-07-25 2005-02-10 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188228A (ja) * 2008-02-07 2009-08-20 Nippon Telegr & Teleph Corp <Ntt> 多層配線用パッド構造およびその製造方法
JP2010027848A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp 半導体パッケージ
KR101109559B1 (ko) 2008-10-09 2012-01-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 경사 프로파일을 갖는 리디스트리뷰션 라인으로의 본드 패드의 연결
JP2010093259A (ja) * 2008-10-09 2010-04-22 Taiwan Semiconductor Manufacturing Co Ltd テーパ型形状の再配線に接続される接着パッド
JP2011014821A (ja) * 2009-07-06 2011-01-20 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
US8742575B2 (en) 2009-07-06 2014-06-03 Lapis Semiconductor Co., Ltd. Semiconductor device and fabrication method thereof
CN102484101A (zh) * 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
JP2011187914A (ja) * 2009-08-13 2011-09-22 Sk Link:Kk 半導体装置及びその製造方法
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011211150A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011061194A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 回路基板
JP2011061186A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 半導体装置及びその製造方法
WO2011019080A1 (ja) * 2009-08-13 2011-02-17 株式会社ＳＫＬｉｎｋ 回路基板及びその製造方法
US8183147B2 (en) 2010-02-15 2012-05-22 Oki Semiconductor Co., Ltd. Method of fabricating a conductive post on an electrode
JP2014110280A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 電子デバイス及びその製造方法
JP2014145973A (ja) * 2013-01-30 2014-08-14 Japan Oclaro Inc 半導体光変調器及び光通信モジュール
JP2014212225A (ja) * 2013-04-19 2014-11-13 三菱電機株式会社 半導体モジュールの電極構造およびその製造方法
JP2016219749A (ja) * 2015-05-26 2016-12-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP2015213190A (ja) * 2015-07-10 2015-11-26 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN106856178A (zh) * 2015-12-09 2017-06-16 艾马克科技公司 半导体装置及其制造方法
JP2019029458A (ja) * 2017-07-27 2019-02-21 トヨタ自動車株式会社 半導体装置の製造方法
JP7017035B2 (ja) 2017-07-27 2022-02-08 株式会社デンソー 半導体装置の製造方法
JP2020136316A (ja) * 2019-02-13 2020-08-31 キオクシア株式会社 半導体装置の製造方法
JP7150632B2 (ja) 2019-02-13 2022-10-11 キオクシア株式会社 半導体装置の製造方法
WO2023026984A1 (ja) * 2021-08-26 2023-03-02 ローム株式会社 電子部品

Also Published As

Publication number Publication date
US8274154B2 (en) 2012-09-25
US20110074032A1 (en) 2011-03-31
US20080023836A1 (en) 2008-01-31
US7847407B2 (en) 2010-12-07
JP4611943B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4611943B2 (ja) 半導体装置
TWI235439B (en) Wiring structure on semiconductor substrate and method of fabricating the same
TWI322468B (en) Semiconductor device and manufacturing method thereof
US6847117B2 (en) Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
JP6286169B2 (ja) 配線基板及びその製造方法
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
JP2004273563A (ja) 基板の製造方法及び基板
CN106206505B (zh) 半导体装置以及半导体装置的制造方法
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
WO2011058680A1 (ja) 半導体装置
US6639314B2 (en) Solder bump structure and a method of forming the same
JP2004349610A (ja) 半導体装置およびその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP4722690B2 (ja) 半導体装置およびその製造方法
US8426303B2 (en) Manufacturing method of semiconductor device, and mounting structure thereof
JP5603191B2 (ja) 半導体装置の製造方法
JP2008251974A (ja) 薄膜部品及び製造方法
JP5873146B2 (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP2011018832A (ja) 半導体装置及びその製造方法
JP4702827B2 (ja) 半導体装置およびその製造方法
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2018073968A (ja) 半導体装置及びその製造方法
JP2007258354A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees