JP2011061194A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2011061194A JP2011061194A JP2010181465A JP2010181465A JP2011061194A JP 2011061194 A JP2011061194 A JP 2011061194A JP 2010181465 A JP2010181465 A JP 2010181465A JP 2010181465 A JP2010181465 A JP 2010181465A JP 2011061194 A JP2011061194 A JP 2011061194A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- substrate
- circuit board
- terminal electrode
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
【解決手段】例えば、開口部101を介してチップ取り出し電極2を含む基板1の一部表面が露出するようメタルマスク100を基板1に被せ、イオン化された被着金属に、0.01eVから250eVの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク100を剥離することによって、基板1の一部表面に形成された金属導体からなる配線層21を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層21を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。
【選択図】図7
Description
2 チップ取り出し電極(内部端子電極)
3 パッシベーション膜
4,6 バリア金属配線
4a,6a バリア金属材料
5,7 銅配線
8 保護絶縁膜
8a 保護絶縁膜の端部
9 半田ボール
9a 半田ボールの底面
10 シリコンウエハ
21 配線層(第1の配線層)
22 配線層(第2の配線層)
21a 第1の端部
21b 第2の端部
21c 再配線部
21e,22e エッジ部
21s,22s 側面
21u,22u 上面
22a 縁部
30 柱状の塊
31 基板
32,32a,32b スピーシーズ
32c スピーシーズの核
32d 島状の塊
100,200 メタルマスク
101,201 開口部
Claims (21)
- 内部端子電極を有する基板と、
前記基板の表面の一部に形成され、前記内部端子電極に電気的に接続する配線層と、
前記配線層の表面の第1の部分を覆うことなく、前記配線層の表面の第2の部分を覆う絶縁膜と、
前記配線層の第1の部分を覆い、前記配線層に電気的に接続することによって外部と前記内部端子電極とを電気的に接続する外部端子電極と、を備え、
前記配線層の第2の部分は、前記基板の表面に垂直な方向から見たエッジ部を含み、
前記基板と接する前記エッジ部における前記配線層の前記基板の表面と垂直な断面の角度が55°以下である、ことを特徴とする回路基板。 - 前記第1の部分は、前記配線層の表面のパターン形状から、前記角度を有するエッジ部を構成する部分を除く内包領域であることを特徴とする請求項1に記載の回路基板。
- 前記絶縁膜の前記基板からの高さは、前記外部端子電極側における前記配線層の表面の前記基板からの高さよりも高いことを特徴とする請求項1又は2に記載の回路基板。
- 前記配線層は、前記基板から前記外部端子電極の方向に積層され、前記内部端子電極に接続された第1の配線層と、前記第1の配線層に接続され且つ前記外部端子電極に接続された第2の前記エッジ部を含む第2の配線層を有し、
前記第2のエッジ部における前記第2の配線層の前記基板の表面と垂直な断面の角度が55°以下である、ことを特徴とする請求項1乃至3のいずれか一項に記載の回路基板。 - 前記エッジ部は、前記第1の部分を取り囲む部分を含んでいることを特徴とする請求項1乃至4のいずれか一項に記載の回路基板。
- 前記配線層は、
前記内部端子電極を覆う第1の端部と、第2の端部と、前記基板の表面に沿って延在し前記第1の端部と前記第2の端部とを接続する再配線部とを有する第1の配線層と、
前記第1の配線層の前記第2の端部を覆い、前記第1の配線層と電気的に導通する第2の配線層と、を含み、
前記配線層の第1の部分は前記第1の配線層に設けられることなく前記第2の配線層に設けられ、前記配線層の第2の部分は前記第1及び第2の配線層にそれぞれ設けられることを特徴とする請求項5に記載の回路基板。 - 前記配線層は、前記基板の表面方向とは異なる方向に伸びる柱状の塊の集合体によって構成されていることを特徴とする請求項1乃至6のいずれか一項に記載の回路基板。
- 前記集合体に含まれる複数の柱状の塊の少なくとも一部は、前記基板の表面からの高さが互いに異なることを特徴とする請求項7に記載の回路基板。
- 前記集合体に含まれる複数の柱状の塊は、前記配線層を構成する金属材料の結晶体であることを特徴とする請求項7又は8に記載の回路基板。
- 前記集合体に含まれる複数の柱状の塊の少なくとも一部は、互いに結晶方位が異なることを特徴とする請求項9に記載の回路基板。
- 前記配線層は、Cu、Al、Ti、Cr及びNiからなる群より選ばれた金属を主成分として含むことを特徴とする請求項1乃至10のいずれか一項に記載の回路基板。
- 前記配線層は、複数の金属材料からなる多元合金を含むことを特徴とする請求項1乃至11のいずれか一項に記載の回路基板。
- 前記内部端子電極は、前記配線層と接する表面にメッキが施されている層を含むことを特徴とする請求項1乃至12のいずれか一項に記載の回路基板。
- 前記内部端子電極は、Alからなり、
前記配線層は、Alを主成分として含む、ことを特徴とする請求項1乃至12のいずれか一項に記載の回路基板。 - 前記配線層の第1の部分は、前記外部端子電極であるボンディングワイヤが接する領域であり、
前記絶縁膜の前記基板からの高さは、前記外部端子電極の側における前記配線層の表面の前記基板からの高さよりも高く、且つ前記絶縁膜は少なくとも前記第1の部分の縁部である前記配線層を覆う、ことを特徴とする請求項1乃至12のいずれか一項に記載の回路基板。 - 前記基板は、第1の基板と、前記第1の基板の表面に接し且つ前記内部端子電極の領域を除く前記第1の基板を覆う第2の絶縁膜とを含むことを特徴とする請求項1乃至15のいずれか一項に記載の回路基板。
- 前記配線層は前記第2の絶縁膜の表面に接し且つ前記第2の絶縁膜の一部を覆うことを特徴とする請求項16に記載の回路基板。
- 前記基板は、同一の回路が繰り返し形成された半導体ウエハであることを特徴とする請求項1乃至17のいずれか一項に記載の回路基板。
- 前記基板は、半導体基板であり、
前記半導体基板は、前記内部端子電極に電気的に接続する前記配線層の配線よりも微細な内部配線を有する、ことを特徴とする請求項1乃至16のいずれか一項に記載の回路基板。 - 内部端子電極を有する基板と、
前記基板の表面の一部に形成され、一端が前記内部端子電極に接続する導電性の配線層と、
前記配線層の他端に接続され、外部との接続に用いられる外部端子電極と、を備え、
前記配線層は、前記基板の表面方向とは異なる方向へ垂直に伸びる柱状の塊の集合体によって構成されていることを特徴とする回路基板。 - 前記基板は、半導体基板であり、
前記半導体基板は、前記内部端子電極に電気的に接続する前記配線層の配線よりも微細な内部配線を有する、ことを特徴とする請求項20に記載の回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/063782 WO2011019080A1 (ja) | 2009-08-13 | 2010-08-13 | 回路基板及びその製造方法 |
JP2010181465A JP4799679B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板 |
CN2010800359175A CN102484101A (zh) | 2009-08-13 | 2010-08-13 | 电路基板及其制造方法 |
US13/371,323 US8508046B2 (en) | 2009-08-13 | 2012-02-10 | Circuit substrate and method of manufacturing same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203084 | 2009-08-13 | ||
JP2009203084 | 2009-08-13 | ||
JP2010181465A JP4799679B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061194A true JP2011061194A (ja) | 2011-03-24 |
JP4799679B2 JP4799679B2 (ja) | 2011-10-26 |
Family
ID=43425672
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010012589A Active JP4589450B1 (ja) | 2009-08-13 | 2010-01-22 | 回路基板の製造方法 |
JP2010056711A Active JP5618579B2 (ja) | 2009-08-13 | 2010-03-12 | 半導体装置及びその製造方法 |
JP2010181464A Active JP4738541B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板の製造方法 |
JP2010181465A Active JP4799679B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010012589A Active JP4589450B1 (ja) | 2009-08-13 | 2010-01-22 | 回路基板の製造方法 |
JP2010056711A Active JP5618579B2 (ja) | 2009-08-13 | 2010-03-12 | 半導体装置及びその製造方法 |
JP2010181464A Active JP4738541B2 (ja) | 2009-08-13 | 2010-08-13 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP4589450B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017145876A1 (ja) * | 2016-02-26 | 2017-08-31 | 国立大学法人茨城大学 | 銅の成膜装置、銅の成膜方法、銅配線形成方法、銅配線 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
JP6122290B2 (ja) * | 2011-12-22 | 2017-04-26 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 再配線層を有する半導体パッケージ |
JP6320676B2 (ja) * | 2013-01-30 | 2018-05-09 | 日本オクラロ株式会社 | 半導体光変調器及び光通信モジュール |
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP6249933B2 (ja) * | 2014-12-10 | 2017-12-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
JP6895834B2 (ja) | 2017-07-21 | 2021-06-30 | 三菱電機株式会社 | パワーデバイス |
JP2019149485A (ja) | 2018-02-27 | 2019-09-05 | 株式会社村田製作所 | 半導体装置 |
JP7319075B2 (ja) * | 2019-03-29 | 2023-08-01 | ローム株式会社 | 半導体装置および半導体パッケージ |
JP7319808B2 (ja) * | 2019-03-29 | 2023-08-02 | ローム株式会社 | 半導体装置および半導体パッケージ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111422A (ja) * | 1990-08-31 | 1992-04-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2006210406A (ja) * | 2005-01-25 | 2006-08-10 | Fujikura Ltd | 配線とそれを備えた半導体装置 |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155751A (ja) * | 1986-12-19 | 1988-06-28 | Sumitomo Electric Ind Ltd | 半導体装置用絶縁基板 |
JPH0391928A (ja) * | 1989-09-04 | 1991-04-17 | Dainippon Printing Co Ltd | リフトオフ法によるパターン形成方法 |
JPH03177056A (ja) * | 1989-12-05 | 1991-08-01 | Sumitomo Electric Ind Ltd | 回路基板の製造方法 |
JP4507452B2 (ja) * | 2001-05-17 | 2010-07-21 | パナソニック株式会社 | 電子部品、その製造方法及び電子回路装置 |
JP4635348B2 (ja) * | 2001-02-08 | 2011-02-23 | 凸版印刷株式会社 | パターン形成用マスクおよびそれを使用したパターン形成装置 |
JP2004055783A (ja) * | 2002-07-19 | 2004-02-19 | Shinkawa Ltd | 半導体装置 |
JP3949077B2 (ja) * | 2003-04-16 | 2007-07-25 | シャープ株式会社 | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 |
JP4224082B2 (ja) * | 2006-06-13 | 2009-02-12 | 三井金属鉱業株式会社 | フレキシブルプリント配線基板および半導体装置 |
JP2008147491A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
-
2010
- 2010-01-22 JP JP2010012589A patent/JP4589450B1/ja active Active
- 2010-03-12 JP JP2010056711A patent/JP5618579B2/ja active Active
- 2010-08-13 JP JP2010181464A patent/JP4738541B2/ja active Active
- 2010-08-13 JP JP2010181465A patent/JP4799679B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111422A (ja) * | 1990-08-31 | 1992-04-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2006210406A (ja) * | 2005-01-25 | 2006-08-10 | Fujikura Ltd | 配線とそれを備えた半導体装置 |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017145876A1 (ja) * | 2016-02-26 | 2017-08-31 | 国立大学法人茨城大学 | 銅の成膜装置、銅の成膜方法、銅配線形成方法、銅配線 |
Also Published As
Publication number | Publication date |
---|---|
JP4738541B2 (ja) | 2011-08-03 |
JP2011061186A (ja) | 2011-03-24 |
JP4589450B1 (ja) | 2010-12-01 |
JP4799679B2 (ja) | 2011-10-26 |
JP2011061183A (ja) | 2011-03-24 |
JP5618579B2 (ja) | 2014-11-05 |
JP2011061193A (ja) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4738541B2 (ja) | 回路基板の製造方法 | |
CN107039144B (zh) | 电感器部件 | |
US9553060B2 (en) | Semiconductor device and manufacturing method therefor | |
US20090045511A1 (en) | Integrated circuit including parylene material layer | |
US20120193799A1 (en) | Circuit substrate and method of manufacturing same | |
US20140252571A1 (en) | Wafer-level package mitigated undercut | |
EP3424077A1 (en) | Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device | |
TWI674685B (zh) | 半導體結構及方法 | |
SE538058C2 (sv) | Metod att tillhandahålla ett viahål och en routing-struktur | |
CN107180788A (zh) | 元件芯片的制造方法 | |
US10204876B2 (en) | Pad defined contact for wafer level package | |
EP3358616B1 (en) | Bond pad protection for harsh media applications | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
US11929729B2 (en) | Wafer level package and method of manufacture | |
WO2011019080A1 (ja) | 回路基板及びその製造方法 | |
JP2009200361A (ja) | 半導体装置の製造方法 | |
CN108400086A (zh) | 形成用于接合晶圆的集成电路结构的方法及所产生的结构 | |
JP2011211149A (ja) | 半導体装置及びその製造方法 | |
JP5670119B2 (ja) | 半導体装置及びその製造方法 | |
CN111384022A (zh) | 具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统 | |
US7752750B2 (en) | Method of forming wiring | |
JP4297652B2 (ja) | 半導体装置の製造方法 | |
JP5296567B2 (ja) | 半導体装置の製造方法 | |
JP5670120B2 (ja) | 半導体装置及びその製造方法 | |
JP2007242714A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4799679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S804 | Written request for registration of cancellation of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |