JP6895834B2 - パワーデバイス - Google Patents

パワーデバイス Download PDF

Info

Publication number
JP6895834B2
JP6895834B2 JP2017141692A JP2017141692A JP6895834B2 JP 6895834 B2 JP6895834 B2 JP 6895834B2 JP 2017141692 A JP2017141692 A JP 2017141692A JP 2017141692 A JP2017141692 A JP 2017141692A JP 6895834 B2 JP6895834 B2 JP 6895834B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
power device
configuration
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017141692A
Other languages
English (en)
Other versions
JP2019021862A (ja
Inventor
徹雄 高橋
徹雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017141692A priority Critical patent/JP6895834B2/ja
Priority to US15/963,293 priority patent/US10418301B2/en
Priority to DE102018210702.5A priority patent/DE102018210702A1/de
Priority to CN201810778427.2A priority patent/CN109285767B/zh
Publication of JP2019021862A publication Critical patent/JP2019021862A/ja
Application granted granted Critical
Publication of JP6895834B2 publication Critical patent/JP6895834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Rectifiers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、基板の両面に電極が設けられているパワーデバイスに関する。
パワーデバイスには、低損失化、耐圧保持能力、安全動作領域の保証、信頼性等が求められる。安全動作領域とは、パワーデバイスの動作時に、当該パワーデバイスが故障しないための動作領域である。信頼性とは、長期間にわたりパワーデバイスが使用可能な性質である。なお、パワーデバイスには、さらに、上記の複数の特性を、出来る限り低コストで実現することが要求されている。
パワーデバイスに求められる信頼性を示す項目として、例えば、ヒートサイクル耐量、パワーサイクル耐量等がある。さまざまな環境下において、パワーデバイスは使用される。このようなパワーデバイスは、例えば、高電圧、大電流を発生させるためのスイッチング動作を繰り返し行う。この場合、パワーデバイスには、低温状態と高温状態とが繰り返し発生する。
なお、パワーデバイスは、複数の部材で構成されている。そのため、上記のような状態が発生した場合、パワーデバイスを構成する複数の部材の線膨張係数の差などにより、複数の部材の接合部に大きな力が加わる場合もある。例えば、パワーデバイスでは、金属接合部に金属疲労が発生し、当該金属接合部が損傷する場合もある。この場合、パワーデバイスの機能が停止する可能性もある。そのため、パワーデバイスは、製品の寿命に応じた耐久性を持つように設計される。
従来のパワーデバイスは，電流経路を形成するために、以下の構成を有するものが多い。当該構成では、パワーデバイスに含まれる半導体素子の下面電極が、はんだを介して、端子に接続される。また、当該構成では、半導体素子の上部電極が、アルミ等のワイヤを使用したワイヤボンディングにより、別の端子に接続される。
上記の構成を有するパワーデバイスでは，半導体素子の下面電極に接合されているはんだにおいてヒートサイクルが起こり、上部電極における、ワイヤとの接合部においてパワーサイクルが起こる場合がある。この場合、ワイヤとの接合部に、金属疲労が発生し、半導体素子の機能の低下、半導体素子の機能の停止等が起こる可能性もある。
近年では，パワーデバイスに流れる電流の量を多くするために、上面電極に、ワイヤの代わりにはんだを接合する構成が増えてきている。特許文献１には、半導体素子の表面電極にはんだが接合され、当該はんだが外部端子と接続される構成（以下、「関連構成Ａ」ともいう）が開示されている。
特開２０１５−０１５３９５号公報
関連構成Ａでは、付加電極の端部は、保護層を介して、表面電極に接合されている。なお、付加電極の端部と、表面電極との間に存在する保護層は、付加電極の端部、および、表面電極に密着している。
そのため、関連構成Ａでは、はんだに接合されている付加電極の端部に力が加わった場合、当該力は、保護層および表面電極を介して、半導体素子が形成されている基板に伝わりやすい。したがって、関連構成Ａでは、付加電極の端部に大きな力が加わった場合、当該力により、基板が破損する可能性があるという問題がある。
本発明は、このような問題を解決するためになされたものであり、基板が破損することを抑制することが可能なパワーデバイスを提供することを目的とする。
上記目的を達成するために、本発明の一態様に係るパワーデバイスは、基板の一方主面側に第１主電極が設けられ、当該基板の他方主面側に第２主電極が設けられたパワーデバイスである。前記パワーデバイスは、前記基板の前記一方主面側に設けられ、当該一方主面と電気的に接続されている第１金属層と、前記第１金属層上に形成されている第２金属層とを備え、前記第１主電極は、前記第１金属層および前記第２金属層を含み、前記第２金属層上には、はんだ層が設けられており、前記パワーデバイスは、さらに、前記第１金属層の第１端部と、当該第１端部と対向している、前記第２金属層の第２端部とにより囲まれている絶縁部材を備え、前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されており、前記第２金属層の前記第２端部のうち、前記絶縁部材の上方の領域には、くぼみが形成されている。
本発明によれば、前記第１金属層は、前記基板の前記一方主面側に設けられている。前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されている。すなわち、第１金属層の前記第１端部と、前記第２金属層の前記第２端部との密着性は低い。
そのため、仮に、はんだ層が設けられている前記第２金属層の前記第２端部に大きな力が加わっても、当該力の少なくとも一部は、前記第１金属層の前記第１端部と、前記第２金属層の前記第２端部との接続面に沿った方向に分散される。その結果、基板に大きな力が加わることを抑制することができる。これにより、基板が破損することを抑制することができる。
本発明の実施の形態１に係るパワーデバイスの平面図である。 本発明の実施の形態１に係るパワーデバイスの一部の断面図である。 本発明の変形例１に係る構成を有するパワーデバイスの一部の断面図である。 本発明の変形例２に係る構成を有するパワーデバイスの平面図である。 本発明の変形例３に係る構成を有するパワーデバイスの平面図である。 本発明の変形例３に係る構成を有するパワーデバイスの一部の断面図である。 本発明の変形例４に係る構成を有するパワーデバイスの一部の断面図である。 本発明の変形例５に係る構成を有するパワーデバイスの平面図である。 本発明の変形例５に係る構成を有するパワーデバイスの一部の断面図である。 本発明の変形例６に係る構成を有するパワーデバイスの平面図である。 本発明の変形例６に係る構成を有するパワーデバイスの一部の断面図である。 本発明の変形例７に係る構成を有するパワーデバイスの一部の断面図である。 本発明の変形例８に係る構成を有するパワーデバイスの平面図である。 本発明の変形例９に係る構成を有するパワーデバイスの一部の断面図である。 比較例としてのパワーデバイスの平面図である。 比較例としてのパワーデバイスの一部の断面図である。 ヒートサイクルに関する問題を説明するための図である。 別の比較例としてのパワーデバイスの平面図である。 別の比較例としてのパワーデバイスの一部の断面図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。
＜実施の形態１＞
図１は、本発明の実施の形態１に係るパワーデバイス１００の平面図である。図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
図２は、図１のＡ１−Ａ２線に沿った、パワーデバイス１００の一部の断面図である。図１および図２を参照して、パワーデバイス１００は、主電極であるエミッタ電極Ｅ１ｅと、ゲート電極Ｅ１ｇと、主電極であるコレクタ電極Ｅ１ｃと、基板７と、保護膜３と、ガラスコート膜４と、フレーム１１と、はんだ層Ｓｄ１，Ｓｄ２と、絶縁部材Ｘ１０とを備える。
エミッタ電極Ｅ１ｅは、金属層１２，１５から構成される。すなわち、主電極であるエミッタ電極Ｅ１ｅは、金属層１５および金属層１２を含む。コレクタ電極Ｅ１ｃは、金属層２２，２５から構成される。
図１に示すように、パワーデバイス１００は、支持基板領域Ｒ３を有する。支持基板領域Ｒ３は、ダイシングライン領域Ｒ２、耐圧保持領域Ｒ６を有する。ダイシングライン領域Ｒ２は、チップ領域Ｒ１を有する。チップ領域Ｒ１は、支持基板領域Ｒ３の一部に相当する。
チップ領域Ｒ１は、エミッタ電極領域Ｒｅと、ゲート電極領域Ｒｇとを有する。エミッタ電極領域Ｒｅは、エミッタ電極Ｅ１ｅが配置されている領域である。なお、図１では、エミッタ電極領域Ｒｅに、エミッタ電極Ｅ１ｅの一部である金属層１２の輪郭が示されている。
エミッタ電極Ｅ１ｅ（金属層１２）は、はんだ層Ｓｄ１と接合されている。平面視（ＸＹ面）におけるはんだ層Ｓｄ１の形状は、略矩形状である。ゲート電極領域Ｒｇには、ゲート電極Ｅ１ｇが配置されている。
基板７は、シリコンで構成されたＳｉ基板である。基板７は、主面７ａと主面７ｂとを有する。基板７の主面７ａ側には、主電極であるエミッタ電極Ｅ１ｅが設けられている。基板７の主面７ｂ側に主電極であるコレクタ電極Ｅ１ｃが設けられている。
金属層１５，２５の各々は、アルミニウム合金（ＡｌＳｉ）で構成されている。金属層２５は、基板７の主面７ｂに設けられている。金属層１２，２２の各々は、Ｎｉ（ニッケル）で構成されている。なお、金属層１５，２５の硬度は、金属層１２，２２の硬度より低い。金属層２２は、金属層２５の下面に形成されている。金属層２２は、はんだ層Ｓｄ２を介して、フレーム１１に接合されている。
金属層１５は、基板７の主面７ａ側に設けられている。平面視（ＸＹ面）における金属層１５の形状は、略矩形状である。金属層１５は、導電性を有するコンタクト部６を介して、主面７ａと電気的に接続されている。
ガラスコート膜４は、基板７の主面７ａ側に設けられている。ガラスコート膜４は、基板７の主面７ａの一部と、金属層１５の一部とを覆うように、設けられている。当該ガラスコート膜４は、パッシベーション膜として機能する。当該ガラスコート膜４が存在する領域は、耐圧保持領域Ｒ６として機能する。
保護膜３は、図２のように、ガラスコート膜４上に設けられる。保護膜３は、ポリイミドで構成されている。
金属層１２は、金属層１５上に形成されている。平面視（ＸＹ面）における金属層１２の形状は、略矩形状である。金属層１２上には、はんだ層Ｓｄ１が設けられている。
なお、金属層１５の一部の下方に存在する基板７には、半導体素子が形成されている。当該半導体素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ダイオード等である。
（特徴的な構成）
次に、本発明の特徴的な構成（以下、「構成Ｃｔ１」ともいう）について説明する。構成Ｃｔ１は、絶縁部材Ｘ１０を利用した構成である。
金属層１２の端部１２ｅと金属層１５の端部１５ｅとの境界に、絶縁部材Ｘ１０が独立して形成されている。絶縁部材Ｘ１０は、金属層１２（Ｎｉ）に対する密着力が低い材料で構成されている。なお、絶縁部材Ｘ１０の厚みは、金属層１２の厚みより小さい。また、金属層１５および金属層１２により絶縁部材Ｘ１０が取り囲まれるように、当該金属層１５および金属層１２は構成されている。具体的には、絶縁部材Ｘ１０は、金属層１５の端部１５ｅと、金属層１２の端部１２ｅとにより囲まれている。端部１２ｅは、端部１５ｅと対向している。具体的には、端部１２ｅは、端部１５ｅの一部と対向している。
また、金属層１５の端部１５ｅが、金属層１２端部１２ｅと部分的に接続するように、絶縁部材Ｘ１０は構成されている。具体的には、図１のように、平面視（ＸＹ面）において、絶縁部材Ｘ１０は、はんだ層Ｓｄ１の周縁部に沿って設けられている。絶縁部材Ｘ１０は、サイズの異なる複数の絶縁膜Ｘ１から構成されている。
絶縁部材Ｘ１０は、一例として、２つの絶縁膜Ｘ１から構成されている。図１には、点線Ｌｃ１により、２つの絶縁膜Ｘ１の輪郭が示されている。複数の絶縁膜Ｘ１の各々の形状は、リング状（閉ループ状）である。なお、絶縁部材Ｘ１０を構成する絶縁膜Ｘ１の数は、１または３以上であってもよい。
実施の形態１に係るパワーデバイス１００の製造方法は、一般的な半導体素子の製造技術（デポジション、リソグラフィ、エッチング等）を用いた方法である。そのため、当該製造方法の詳細な説明は省略する。以下、簡単に説明する。
前述したように、絶縁部材Ｘ１０の厚みは、金属層１２の厚みより小さい。そのため、無電解めっき等の方法により、Ｎｉの厚みを大きくしていく過程において、当該Ｎｉの厚みが、絶縁部材Ｘ１０の厚みを越えた時点で、Ｎｉは、横方向に向かって成長を始める。これにより、絶縁部材Ｘ１０全体が金属層１２および金属層１５により囲まれるように、当該絶縁部材Ｘ１０は形成される。
以上説明したように、本実施の形態によれば、金属層１５は、基板７の主面７ａ側に設けられている。金属層１５の端部１５ｅが、金属層１２の端部１２ｅと部分的に接続するように、絶縁部材Ｘ１０は構成されている。すなわち、金属層１５の端部１５ｅと、金属層１２の端部１２ｅとの密着性は低い。
そのため、仮に、はんだ層Ｓｄ１が設けられている金属層１２の端部１２ｅに大きな力が加わっても、当該力の少なくとも一部は、金属層１５の端部１５ｅと、金属層１２の端部１２ｅとの接続面に沿った方向に分散される。その結果、基板７に大きな力が加わることを抑制することができる。これにより、基板７が破損することを抑制することができる。また、はんだ層Ｓｄ１の温度が変化する際において、基板７に大きな力が加わることを抑制することができる。
ここで、本実施の形態の比較の対象となる比較例について説明する。以下においては、比較例としてのパワーデバイスを、「パワーデバイスＪ１」ともいう。図１５は、比較例としてのパワーデバイスＪ１の平面図である。図１６は、図１５のＧ１−Ｇ２線に沿った、比較例としてのパワーデバイスＪ１の一部の断面図である。
パワーデバイスＪ１は、パワーデバイス１００と比較して、絶縁部材Ｘ１０および保護膜３を備えない点が異なる。パワーデバイスＪ１のそれ以外の構成は、パワーデバイス１００と同様なので詳細な説明は繰り返さない。
パワーデバイスＪ１の構成では、主電極（エミッタ電極Ｅ１ｅ）にはんだ層Ｓｄ１が接合される。これにより、パワーデバイスＪ１に流れる電流量を多くすることができる。しかしながら、パワーデバイスＪ１では、ヒートサイクル耐量が低いという問題が存在する。この問題について、図１７を用いて説明する。
図１７は、ヒートサイクルに関する問題を説明するための図である。図１７では、当該問題を説明するために、はんだ層Ｓｄ１にフレーム１６が接合されている状態を示す。
前述したように、金属層１５の硬度は、金属層１２の硬度より低い。温度変化等により、フレーム１６が、膨張または収縮した場合、はんだ層Ｓｄ１に力がかかる。はんだ層Ｓｄ１に加わる力が大きい場合、金属層１２のエッジ１２ｅｄにより、金属層１５の端部１５ｅに、図１７のような亀裂Ｗｘが発生する場合がある。特に垂直方向の力が大きい場合、基板７にも亀裂Ｗｘが発生する可能性がある。基板７に亀裂が発生した場合、パワーデバイスＪ１が駆動不能な状態になるという問題がある。
また、パワーデバイスＪ１に含まれる半導体素子の状態がオン状態になった場合、以下の現象により、金属層１２の端部１２ｅに対し、垂直方向および水平方向の両方または一方に沿った力がかかる。当該現象は、例えば、はんだ層Ｓｄ１の線膨張係数と、フレーム１６の線膨張係数とにおいて、差が存在するという現象である。また、当該現象は、例えば、はんだ層Ｓｄ１の温度変化により、当該はんだ層Ｓｄ１の収縮または膨張が発生するという現象である。はんだ層Ｓｄ１、金属層１２等が収縮した場合、金属層１２には、当該金属層１２の端部１２ｅが金属層１５から剥がれる力が発生する。
また、金属層１２と金属層１５との密着性が高い場合、金属層１５に力が加わり、前述したように、当該金属層１５に亀裂が発生する場合があるという問題がある。
この問題を解決するために、別の比較例が考えられる。以下においては、別の比較例としてのパワーデバイスを、「パワーデバイスＪ２」ともいう。図１８は、別の比較例としてのパワーデバイスＪ２の平面図である。図１９は、図１８のＨ１−Ｈ２線に沿った、別の比較例としてのパワーデバイスＪ２の一部の断面図である。
図１８および図１９を参照して、パワーデバイスＪ２は、パワーデバイスＪ１と比較して、保護膜３をさらに備える点が異なる。パワーデバイスＪ２のそれ以外の構成は、パワーデバイスＪ１と同様なので詳細な説明は繰り返さない。
図１９を参照して、パワーデバイスＪ２では、金属層１２の端部１２ｅと、金属層１５の端部１５ｅとの間に、保護膜３が設けられている。また、金属層１２の端部１２ｅが、保護膜３の上面に乗り上げるように、金属層１２は構成されている。これにより、金属層１２、はんだ層Ｓｄ１等の熱変形によって、金属層１２のエッジに生じる応力を小さくすることができる。
すなわち、パワーデバイスＪ２では、当該応力を小さくするためには、保護膜３の厚みを大きくする必要がある。また、金属層１２の端部１２ｅが、保護膜３の上面に乗り上げるように、金属層１２を構成する必要がある。めっきを利用する製造方法では，上記の乗り上げの構成を構築するために、金属層１２の厚みを、保護膜３の厚みより小さくする必要がある。この場合、金属層１２の熱変形が起こりやすくなるという問題がある。
スパッタ法により、金属層１２の厚みを保護膜３の厚みより小さくし、上記の乗り上げの構成を構築することはできる。しかしながら、スパッタ法では、特殊なマスキングなどの技術を使用する必要がある。そのため、スパッタ法を使用する場合、製造コストが高いという問題がある。
そこで、本実施の形態のパワーデバイス１００は、上記のような構成を有する。そのため、本実施の形態のパワーデバイス１００により、上記の各問題を解決することができる。
本実施の形態では、前述したように、金属層１５の端部１５ｅが、金属層１２の端部１２ｅと部分的に接続するように、絶縁部材Ｘ１０は構成されている。すなわち、金属層１５の端部１５ｅと、金属層１２の端部１２ｅとの密着性は低い。
したがって、仮に、金属層１２に、端部１２ｅが金属層１５の端部１５ｅから剥がれる力が発生しても、当該金属層１５の端部１５ｅに加わる平均的な力を小さくすることができる。また、パワーデバイス１００における、ヒートサイクル耐量およびパワーサイクル耐量を向上させることができる。
また、絶縁部材Ｘ１０が適切な位置に設けられることにより、仮に、金属層１５から基板７に向かう亀裂が、当該金属層１５の端部１５ｅに生じた場合、当該亀裂が当該基板７において発生する前に、金属層１２の端部１２ｅが金属層１５の端部１５ｅから分離する。例えば、金属層１２の端部１２ｅと金属層１５との分離箇所（亀裂）は、水平方向に沿って、移動する。そのため、本実施の形態の構成Ｃｔ１により、基板７において、破損（亀裂）が発生することを抑制することができる。
また、絶縁部材Ｘ１０は、リング状の複数の絶縁膜Ｘ１から構成されている。そのため、水平方向に沿って移動する前述の分離箇所（亀裂）の速度を制御することができる。
＜変形例１＞
以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１では、絶縁部材Ｘ１０が、ガラスコート膜で構成されている。構成Ｃｔｍ１は、構成Ｃｔ１（実施の形態１）に適用される。
本発明の変形例１に係る構成Ｃｔｍ１を有するパワーデバイス１００の平面図は、図１である。図３は、図１のＡ１−Ａ２線に沿った、構成Ｃｔｍ１を有するパワーデバイス１００の一部の断面図である。
構成Ｃｔｍ１は、図２の構成Ｃｔ１と比較して、絶縁部材Ｘ１０が、絶縁膜Ｘ１の代わりにガラスコート膜４で構成されている点のみが異なる。構成Ｃｔｍ１のそれ以外の構成は、構成Ｃｔ１と同様なので詳細な説明は繰り返さない。なお、構成Ｃｔｍ１では、平面視（ＸＹ面）において、絶縁部材Ｘ１０は、はんだ層Ｓｄ１の周縁部に沿って設けられている。
ガラスコート膜４の形状および構成は、絶縁膜Ｘ１と同様である。ガラスコート膜４は、絶縁膜でもある。構成Ｃｔｍ１では、絶縁部材Ｘ１０は、サイズの異なる複数のガラスコート膜４（絶縁膜）から構成されている。
以下においては、１以上のガラスコート膜４（絶縁膜）から構成されている絶縁部材Ｘ１０を、「絶縁部材Ｘ１０ａ」ともいう。絶縁部材Ｘ１０ａは、一例として、２つのガラスコート膜４（絶縁膜）から構成されている。複数のガラスコート膜４（絶縁膜）の各々の形状は、リング状（閉ループ状）である。
また、各ガラスコート膜４（絶縁膜）は、一例として、酸化膜で構成されている。すなわち、構成Ｃｔｍ１において、複数のガラスコート膜４で構成される絶縁部材Ｘ１０ａは、酸化膜で構成されている。
なお、各ガラスコート膜４（絶縁膜）は、一例として、窒化膜で構成されていてもよい。この場合、構成Ｃｔｍ１において、複数のガラスコート膜４で構成される絶縁部材Ｘ１０ａは、窒化膜で構成されている。
絶縁部材Ｘ１０ａ（Ｘ１０）を構成する複数のガラスコート膜４（絶縁膜）は、以下のようにして形成される。まず、デポジション等の方法により、ガラスコートが堆積される。その後、リソグラフィ技術を用いたパターンニングにより、パッシベーション膜としてのガラスコート膜４と、絶縁部材Ｘ１０を構成する複数のガラスコート膜４とが、同時に形成される。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、絶縁部材Ｘ１０ａ（Ｘ１０）を構成する複数のガラスコート膜４と、パッシベーション膜としてのガラスコート膜４とが同時に形成されるため、パワーデバイスの製造コストを下げることができる。
＜変形例２＞
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２では、絶縁部材Ｘ１０が、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。絶縁部ｗ１は、例えば、ガラスコート膜４を構成する材料と同じ材料で構成される。構成Ｃｔｍ２は、構成Ｃｔ１（実施の形態１）および構成Ｃｔｍ１（変形例１）の全てまたは一部に適用される。
図４は、本発明の変形例２に係る構成Ｃｔｍ２を有するパワーデバイス１００の平面図である。以下においては、構成Ｃｔｍ２が適用された構成Ｃｔ１（実施の形態１）を、「構成Ｃｔ１ｍ２」ともいう。なお、図４のＢ１−Ｂ２線に沿った、構成Ｃｔ１ｍ２を有するパワーデバイス１００の一部の断面図は、図２である。
構成Ｃｔ１ｍ２では、絶縁部材Ｘ１０を構成する複数の絶縁膜Ｘ１の各々は、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。すなわち、構成Ｃｔ１ｍ２では、絶縁部材Ｘ１０は、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。
また、以下においては、構成Ｃｔｍ２が適用された構成Ｃｔｍ１（変形例１）を、「構成Ｃｔｍ１２」ともいう。なお、図４のＢ１−Ｂ２線に沿った、構成Ｃｔｍ１２を有するパワーデバイス１００の一部の断面図は、図３である。
構成Ｃｔｍ１２では、絶縁部材Ｘ１０を構成する複数のガラスコート膜４（絶縁膜）の各々は、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。すなわち、構成Ｃｔｍ１２では、絶縁部材Ｘ１０は、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、絶縁部材Ｘ１０が、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されているため、金属層１２の端部１２ｅと、金属層１５の端部１５ｅとの密着性を、２次元的に平均化することができる。また、金属層１２の端部１２ｅと、金属層１５の端部１５ｅとの平均的な密着性を均一化することができる。そのため、金属層１５の端部１５ｅにおいて、局所的に、応力が集中することを抑制することができる。
＜変形例３＞
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３では、はんだ層Ｓｄ１の側面側の形状は、フィレット形状である。すなわち、はんだ層Ｓｄ１の側面には、フィレットＦｔが形成されている。
構成Ｃｔｍ３は、構成Ｃｔ１（実施の形態１）、構成Ｃｔｍ１（変形例１）および構成Ｃｔｍ２（変形例２）の全てまたは一部に適用される。
一例として、構成Ｃｔｍ３が適用された構成Ｃｔｍ１２（以下、「構成Ｃｔｍ１２３」ともいう）を、以下に示す。構成Ｃｔｍ１２３は、図３の構成に、構成Ｃｔｍ３が適用されたものである。
図５は、本発明の変形例３に係る構成Ｃｔｍ１２３を有するパワーデバイス１００の平面図である。図６は、図５のＣ１−Ｃ２線に沿った、本発明の変形例３に係る構成Ｃｔｍ１２３を有するパワーデバイス１００の一部の断面図である。図６のように、はんだ層Ｓｄ１の側面側の形状は、フィレット形状である。すなわち、はんだ層Ｓｄ１の側面には、フィレットＦｔが形成されている。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、構成Ｃｔｍ１２３によれば、変形例２と同じ効果が得られる。
また、はんだ層Ｓｄ１の側面側の形状が、フィレット形状（裾広がりの形状）であることにより、金属層１２の端部１２ｅに掛かる力を小さくすることができる。そのため、金属層１２の端部１２ｅと金属層１５との分離（亀裂）の発生を抑制することができる。したがって、パワーデバイス１００のヒートサイクル耐量を向上させることができる。その結果、パワーデバイス１００の製品寿命を長くすることができる。
＜変形例４＞
以下においては、本変形例の構成を「構成Ｃｔｍ４」ともいう。構成Ｃｔｍ４では、パワーデバイス１００は、さらに、Ｔｉ層５を備える。また、構成Ｃｔｍ４では、絶縁部材Ｘ１０が、Ｔｉ層５上に設けられている。すなわち、構成Ｃｔｍ４では、絶縁部材Ｘ１０の下に、Ｔｉ層５が存在する。Ｔｉ層５は、Ｔｉ（チタン）で構成されている。
構成Ｃｔｍ４は、構成Ｃｔ１（実施の形態１）、構成Ｃｔｍ１（変形例１）、構成Ｃｔｍ２（変形例２）および構成Ｃｔｍ３（変形例３）の全てまたは一部に適用される。
一例として、構成Ｃｔｍ４が適用された構成Ｃｔｍ１２３（以下、「構成Ｃｔｍ１２３４」ともいう）を、以下に示す。構成Ｃｔｍ１２３４は、図５および図６の構成に、構成Ｃｔｍ４が適用されたものである。
構成Ｃｔｍ１２３４を有するパワーデバイス１００の平面図は、図５である。図７は、図５のＣ１−Ｃ２線に沿った、変形例４に係る構成Ｃｔｍ１２３４を有するパワーデバイス１００の一部の断面図である。図７を参照して、構成Ｃｔｍ１２３４では、絶縁部材Ｘ１０が、Ｔｉ層５上に設けられている。すなわち、絶縁部材Ｘ１０を構成する各ガラスコート膜４（絶縁膜）の下に、Ｔｉ層５が存在する。
Ｔｉ層５は、以下のようにして形成される。まず、金属層１５上に、スパッタ法により、Ｔｉ層５が形成される。その後、一般的な半導体素子の製造技術（デポジション、リソグラフィ、エッチング等）により、Ｔｉ層５上に絶縁部材Ｘ１０が形成される。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、構成Ｃｔｍ１２３４によれば、変形例２，３と同じ効果が得られる。
また、構成Ｃｔｍ１２３４によれば、各ガラスコート膜４（絶縁膜）の下に、Ｔｉ層５が存在する。そのため、ガラスコート膜４およびＴｉ層５の一方において、パターン欠損が発生しても、金属層１２の端部１２ｅと金属層１５の端部１５ｅとの密着性が低い状態を維持させることができる。
さらに，ＡｌＳｉで構成されている金属層１５上にＴｉ層５が存在することにより、金属層１５に、ＡＲ（Anti-Reflective）コーティングの効果を発生させることができる。そのため、金属層１５を、リソグラフィによるレジストを使用して、パターンニングする際、ハレーションによるレジストの開口の寸法ばらつきを抑制することができる。
また、ガラスコート膜４（絶縁膜）の下に、Ｔｉ層５が存在することにより、Ａｌの写真製版時における寸法の制御性を向上させることができる。
＜変形例５＞
以下においては、本変形例の構成を「構成Ｃｔｍ５」ともいう。構成Ｃｔｍ５では、金属層１２の端部１２ｅのうち、絶縁部材Ｘ１０の上方の領域には、くぼみＶ１が形成されている。
構成Ｃｔｍ５は、構成Ｃｔ１（実施の形態１）、構成Ｃｔｍ１（変形例１）、構成Ｃｔｍ２（変形例２）、構成Ｃｔｍ３（変形例３）および構成Ｃｔｍ４（変形例４）の全てまたは一部に適用される。
一例として、構成Ｃｔｍ５が適用された構成Ｃｔｍ１，Ｃｔｍ３（以下、「構成Ｃｔｍ１３５」ともいう）を、以下に示す。
図８は、本発明の変形例５に係る構成Ｃｔｍ１３５を有するパワーデバイス１００の平面図である。図９は、図８のＤ１−Ｄ２線に沿った、本発明の変形例５に係る構成Ｃｔｍ１３５を有するパワーデバイス１００の一部の断面図である。構成Ｃｔｍ１３５は、図６の構成に、構成Ｃｔｍ５が適用されたものである。図９のように、金属層１２の端部１２ｅのうち、絶縁部材Ｘ１０の上方の領域には、くぼみＶ１が形成されている。
平面視（ＸＹ面）における、くぼみＶ１の形状は、リング状（閉ループ状）である。具体的には、リング状（閉ループ状）のくぼみＶ１の内側にはんだ層Ｓｄ１が設けられるように、くぼみＶ１は、金属層１２の端部１２ｅに形成される。
なお、図８および図９では、絶縁部材Ｘ１０が、１つのガラスコート膜４で構成されている状態を示す。図８には、点線Ｌｃ２により、絶縁部材Ｘ１０（ガラスコート膜４）の配置箇所が示されている。
また、ガラスコート膜４（絶縁膜）は、一例として、酸化膜で構成されている。すなわち、１つのガラスコート膜４で構成される絶縁部材Ｘ１０ａは、酸化膜で構成されている。
なお、ガラスコート膜４（絶縁膜）は、一例として、窒化膜で構成されていてもよい。この場合、１つのガラスコート膜４で構成される絶縁部材Ｘ１０ａは、窒化膜で構成されている。
構成Ｃｔｍ１３５では、平面視（ＸＹ面）において、絶縁部材Ｘ１０は、はんだ層Ｓｄ１の周縁部に沿って設けられている。ガラスコート膜４（絶縁膜）の形状は、リング状である。なお、リング状のガラスコート膜４の幅は、くぼみＶ１が閉ループ状（リング状）を有するように、適切なサイズに設定される。
なお、絶縁部材Ｘ１０は、図３と同様に、複数のガラスコート膜４で構成されてもよい。すなわち、絶縁部材Ｘ１０は、サイズの異なる複数のガラスコート膜４（絶縁膜）から構成されてもよい。この場合、複数のガラスコート膜４（絶縁膜）の各々の形状は、リング状である。
また、構成Ｃｔｍ１３５では、はんだ層Ｓｄ１の側面側の形状は、フィレット形状である。すなわち、はんだ層Ｓｄ１の側面には、フィレットＦｔが形成されている。
なお、構成Ｃｔｍ５の製造方法は、変形例１，２と同様であるため、説明は省略する。ただし、リング状のガラスコート膜４の幅が狭すぎる場合、金属層１２の端部１２ｅに大きなくぼみＶ１が形成されない。また、ガラスコート膜４の幅が広すぎる場合、パターンが分離されてしまう。そのため、ガラスコート膜４の幅は、金属層１２の厚みを考慮して、適切なサイズに設定される。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、構成Ｃｔｍ１３５によれば、変形例３と同じ効果が得られる。
また、構成Ｃｔｍ５では、金属層１２の端部１２ｅにくぼみＶ１が存在するため、半導体装置（チップ）をはんだ層Ｓｄ１にと接合する際、流動しているはんだが、金属層１２の端（エッジ１２ｅｄ）まで到達することを防ぐことができる。
これにより、金属層１２のエッジ１２ｅｄにより、金属層１５に加わる力を小さくすることができる。そのため、基板７において、破損（亀裂）が発生することを抑制することができる。
また、くぼみの数、くぼみの幅を変更することにより、はんだが、金属層１２の端（エッジ１２ｅｄ）まで到達することを、効果的に抑制することができる。
＜変形例６＞
以下においては、本変形例の構成を「構成Ｃｔｍ６」ともいう。構成Ｃｔｍ６では、絶縁部材Ｘ１０の厚みは、金属層１２の厚みより小さい。また、金属層１２の端部１２ｅの厚みは、当該端部１２ｅの端（エッジ１２ｅｄ）に向かって、段階的に小さくなっている。また、構成Ｃｔｍ６では、絶縁部材Ｘ１０のうち、金属層１２の端（エッジ１２ｅｄ）に近い部分程、当該部分の密度が高くなるように、当該絶縁部材Ｘ１０は構成されている。
構成Ｃｔｍ６は、構成Ｃｔ１（実施の形態１）、構成Ｃｔｍ１（変形例１）、構成Ｃｔｍ２（変形例２）、構成Ｃｔｍ３（変形例３）、構成Ｃｔｍ４（変形例４）および構成Ｃｔｍ５（変形例５）の全てまたは一部に適用される。
一例として、構成Ｃｔｍ６が適用された構成Ｃｔｍ１，Ｃｔｍ３，Ｃｔｍ５（以下、「構成Ｃｔｍ１３５６」ともいう）を、以下に示す。構成Ｃｔｍ１３５６は、図９の構成に、構成Ｃｔｍ６が適用されたものである。
図１０は、本発明の変形例６に係る構成Ｃｔｍ１３５６を有するパワーデバイス１００の平面図である。図１１は、図１０のＥ１−Ｅ２線に沿った、変形例６に係る構成Ｃｔｍ１３５６を有するパワーデバイス１００の一部の断面図である。図１１のように、構成Ｃｔｍ１３５６では、金属層１２の端部１２ｅのうち、絶縁部材Ｘ１０の上方の領域には、くぼみＶ１が形成されている。
また、図１０および図１１のように、平面視（ＸＹ面）において、絶縁部材Ｘ１０は、はんだ層Ｓｄ１の周縁部に沿って設けられている。絶縁部材Ｘ１０は、サイズの異なる複数のガラスコート膜４（絶縁膜）から構成されている。
絶縁部材Ｘ１０は、一例として、３つのガラスコート膜４（絶縁膜）から構成されている。図１０には、点線Ｌｃ３により、３つのガラスコート膜４（絶縁膜）の輪郭が示されている。複数のガラスコート膜４（絶縁膜）の各々の形状は、リング状である。
また、金属層１２の端部１２ｅの厚みが、エッジ１２ｅｄに向かって、段階的に小さくなるように、複数のガラスコート膜４（絶縁膜）の幅が設定される。具体的には、複数のガラスコート膜４（絶縁膜）は、エッジ１２ｅｄに近い程、幅が大きく設定されている。すなわち、絶縁部材Ｘ１０のうち、金属層１２の端（エッジ１２ｅｄ）に近い部分程、当該部分の密度が高くなるように、当該絶縁部材Ｘ１０は構成されている。これにより、金属層１２の端部１２ｅの厚みは、当該端部１２ｅの端（エッジ１２ｅｄ）に向かって、段階的に小さくなっている。
また、構成Ｃｔｍ１３５６では、はんだ層Ｓｄ１の側面側の形状は、フィレット形状である。すなわち、はんだ層Ｓｄ１の側面には、フィレットＦｔが形成されている。
構成Ｃｔｍ６の製造方法は、ガラスコート膜４のパターンニングのみで対応可能なので当該製造方法の説明は省略する。基本的には、複数のガラスコート膜４は、エッジ１２ｅｄに近い程、幅が大きくなるように製造される。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、金属層１２の端部１２ｅの厚みは、当該端部１２ｅの端（エッジ１２ｅｄ）に向かって、段階的に小さくなっている。そのため、金属層１２のエッジ１２ｅｄにより、金属層１５に加わる力を小さくすることができる。そのため、基板７において、破損（亀裂）が発生することを抑制することができる。
また、構成Ｃｔｍ１３５６では、変形例３，５と同じ効果が得られる。したがって、パワーデバイス１００のヒートサイクル耐量を向上させることができる。その結果、パワーデバイス１００の製品寿命を長くすることができる。
＜変形例７＞
以下においては、本変形例の構成を「構成Ｃｔｍ７」ともいう。構成Ｃｔｍ７は、構成Ｃｔｍ４を構成Ｃｔｍ６に適用した構成である。構成Ｃｔｍ７では、絶縁部材Ｘ１０が、Ｔｉ層５上に設けられている。すなわち、構成Ｃｔｍ４では、絶縁部材Ｘ１０の下に、Ｔｉ層５が存在する。
構成Ｃｔｍ７は、構成Ｃｔ１（実施の形態１）、構成Ｃｔｍ１（変形例１）、構成Ｃｔｍ２（変形例２）、構成Ｃｔｍ３（変形例３）および構成Ｃｔｍ５（変形例５）の全てまたは一部に適用される。
一例として、構成Ｃｔｍ７が適用された構成Ｃｔｍ１，Ｃｔｍ３，Ｃｔｍ５，Ｃｔｍ６（以下、「構成Ｃｔｍ１３５６７」ともいう）を、以下に示す。構成Ｃｔｍ１３５６７は、図１１の構成に、構成Ｃｔｍ７（構成Ｃｔｍ４，Ｃｔｍ６）が適用されたものである。
構成Ｃｔｍ１３５６７を有するパワーデバイス１００の平面図は、図１０である。図１２は、図１０のＥ１−Ｅ２線に沿った、構成Ｃｔｍ１３５６７を有するパワーデバイス１００の一部の断面図である。図１２のように、絶縁部材Ｘ１０は、Ｔｉ層５上に設けられている。すなわち、絶縁部材Ｘ１０を構成する各ガラスコート膜４（絶縁膜）の下に、Ｔｉ層５が存在する。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、構成Ｃｔｍ１３５６７では、変形例４（構成Ｃｔｍ４）の効果、変形例６（Ｃｔｍ６）の効果が得られる。
＜変形例８＞
以下においては、本変形例の構成を「構成Ｃｔｍ８」ともいう。構成Ｃｔｍ８は、構成Ｃｔｍ２を構成Ｃｔｍ６に適用した構成である。
構成Ｃｔｍ８は、構成Ｃｔ１（実施の形態１）、構成Ｃｔｍ１（変形例１）、構成Ｃｔｍ３（変形例３）および構成Ｃｔｍ４（変形例４）および構成Ｃｔｍ５（変形例５）の全てまたは一部に適用される。
一例として、構成Ｃｔｍ８が適用された構成Ｃｔｍ１，Ｃｔｍ３，Ｃｔｍ５（以下、「構成Ｃｔｍ１３５８」ともいう）を、以下に示す。構成Ｃｔｍ１３５８は、図１０および図１１の構成に、構成Ｃｔｍ８（構成Ｃｔｍ２）が適用されたものである。
図１３は、本発明の変形例８に係る構成Ｃｔｍ１３５８を有するパワーデバイス１００の平面図である。なお、図１３のＦ１−Ｆ２線に沿った、構成Ｃｔｍ１３５８を有するパワーデバイス１００の一部の断面図は、図１１である。
構成Ｃｔｍ１３５８では、図１３のように、絶縁部材Ｘ１０は、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。具体的には、構成Ｃｔｍ１３５６８では、絶縁部材Ｘ１０を構成する複数のガラスコート膜４（絶縁膜）の各々は、ドット状（点状）に配置された複数の絶縁部ｗ１から構成されている。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、構成Ｃｔｍ１３５８では、変形例２の効果が得られる。
＜変形例９＞
以下においては、本変形例の構成を「構成Ｃｔｍ９」ともいう。構成Ｃｔｍ９では、金属層１５が、硬度の異なる複数の層（部材）で構成されている。以下においては、硬度の異なる複数の層（部材）で構成されている金属層１５を、「金属層１５Ａ」ともいう。
構成Ｃｔｍ９は、構成Ｃｔ１、構成Ｃｔｍ１、構成Ｃｔｍ２、構成Ｃｔｍ３、構成Ｃｔｍ４、構成Ｃｔｍ５および構成Ｃｔｍ６、構成Ｃｔｍ７、構成Ｃｔｍ８の全てまたは一部に適用される。
一例として、構成Ｃｔｍ９が適用された構成Ｃｔｍ１（以下、「構成Ｃｔｍ１９」ともいう）を、以下に示す。変形例９に係る構成Ｃｔｍ１９を有するパワーデバイス１００の平面図は、図１である。図１４は、図１のＡ１−Ａ２線に沿った、構成Ｃｔｍ１９を有するパワーデバイス１００の一部の断面図である。
図１４を参照して、金属層１５Ａは、層１５ｂと、層１５ａと、層１５ｃとを含む。層１５ａ，１５ｂ，１５ｃの各々は、例えば、アルミニウム合金（ＡｌＳｉ）で構成されている。層１５ｂの硬度は、層１５ａ，１５ｃの硬度より高い。すなわち、層１５ａ，１５ｃの硬度は、層１５ｂの硬度より低い。
層１５ｂは、層１５ｃ上に設けられている。層１５ａは、層１５ｂ上に設けられている。すなわち、層１５ｂは、層１５ａ，１５ｃにより挟まれている。層１５ａは、金属層１２に接する。すなわち、層１５ｂは、金属層１２に接しない。
金属層１５Ａの製造方法は、以下のようにして行われる。層１５ａ，１５ｃのグレインサイズが、層１５ｂのグレインサイズより大きくなるように、層１５ａ，１５ｂ，１５ｃが形成される。
具体的には、スパッタ方法により、層１５ａ，１５ｂ，１５ｃが形成される。まず、スパッタパワーを上げて、層１５ｃが形成される。次に、スパッタパワーを下げて、層１５ｂが形成される。次に、層１５ｃと同じ方法で、層１５ａが形成される。
以上説明したように、本変形例によれば、実施の形態１と同じ効果が得られる。また、構成Ｃｔｍ１９では、変形例１の効果が得られる。また、構成Ｃｔｍ１９に含まれる構成Ｃｔｍ９では、層１５ａは、金属層１２に接する。すなわち、層１５ａより硬度が高い層１５ｂは、金属層１２に接しない。そのため、仮に、金属層１５Ａの層１５ａにおいて亀裂が発生したとしても、層１５ｂの存在により、当該亀裂が基板７まで到達することを抑制することができる。したがって、基板７において、破損（亀裂）が発生することをさらに抑制することができる。
また、本変形例によれば、金属層１２の端部１２ｅと金属層１５Ａとの密着性を低くすることができる。そのため、端部１２ｅと金属層１５Ａとの間に、分離箇所（亀裂）が生じやすくなり、基板７において、破損（亀裂）が発生することを抑制することができる。
なお、本発明は、その発明の範囲内において、各実施の形態、各変形例を自由に組み合わせたり、各実施の形態、各変形例を適宜、変形、省略することが可能である。
例えば、本発明は、パワーデバイスの耐圧クラス、基板の種類（ＦＺ基板、エピタキシャル基板）等に関わらず、当該パワーデバイスに適用可能である。
なお、金属層１２と、金属層１５との密着性を低くするための材料は、酸化膜、窒化膜、Ｔｉに限定されず、他の材料であってもよい。
なお、基板７の主面７ｂ側には、金属層２２，２５が設けられているが、金属層２２の表面（下面）に、酸化しにくい材料（Ａｕ）を形成してもよい。これにより、パワーデバイスのアセンブリの安定性を向上させこともできる。
４ ガラスコート膜、５ Ｔｉ層、７ 基板、１２，１５，１５Ａ，２２，２５ 金属層、１００，Ｊ１，Ｊ２ パワーデバイス、Ｓｄ１，Ｓｄ２ はんだ層、Ｘ１０，Ｘ１０ａ 絶縁部材。

Claims (15)

  1. 基板の一方主面側に第１主電極が設けられ、当該基板の他方主面側に第２主電極が設けられたパワーデバイスであって、
    前記基板の前記一方主面側に設けられ、当該一方主面と電気的に接続されている第１金属層と、
    前記第１金属層上に形成されている第２金属層とを備え、
    前記第１主電極は、前記第１金属層および前記第２金属層を含み、
    前記第２金属層上には、はんだ層が設けられており、
    前記パワーデバイスは、さらに、
    前記第１金属層の第１端部と、当該第１端部と対向している、前記第２金属層の第２端部とにより囲まれている絶縁部材を備え、
    前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されており、
    前記第２金属層の前記第２端部のうち、前記絶縁部材の上方の領域には、くぼみが形成されている
    パワーデバイス。
  2. 基板の一方主面側に第１主電極が設けられ、当該基板の他方主面側に第２主電極が設けられたパワーデバイスであって、
    前記基板の前記一方主面側に設けられ、当該一方主面と電気的に接続されている第１金属層と、
    前記第１金属層上に形成されている第２金属層とを備え、
    前記第１主電極は、前記第１金属層および前記第２金属層を含み、
    前記第２金属層上には、はんだ層が設けられており、
    前記パワーデバイスは、さらに、
    前記第１金属層の第１端部と、当該第１端部と対向している、前記第２金属層の第２端部とにより囲まれている絶縁部材を備え、
    前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されており、
    前記絶縁部材の厚みは、前記第２金属層の厚みより小さく、
    前記第２金属層の前記第２端部の厚みは、当該第２端部の端に向かって、段階的に小さくなっている
    パワーデバイス。
  3. 基板の一方主面側に第１主電極が設けられ、当該基板の他方主面側に第２主電極が設けられたパワーデバイスであって、
    前記基板の前記一方主面側に設けられ、当該一方主面と電気的に接続されている第１金属層と、
    前記第１金属層上に形成されている第２金属層とを備え、
    前記第１主電極は、前記第１金属層および前記第２金属層を含み、
    前記第２金属層上には、はんだ層が設けられており、
    前記パワーデバイスは、さらに、
    前記第１金属層の第１端部と、当該第１端部と対向している、前記第２金属層の第２端部とにより囲まれている絶縁部材を備え、
    前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されており、
    平面視において、前記絶縁部材は、前記はんだ層の周縁部に沿って設けられており、
    前記絶縁部材は、サイズの異なる複数の絶縁膜から構成されており、
    前記複数の絶縁膜の各々の形状は、リング状である
    パワーデバイス。
  4. 基板の一方主面側に第１主電極が設けられ、当該基板の他方主面側に第２主電極が設けられたパワーデバイスであって、
    前記基板の前記一方主面側に設けられ、当該一方主面と電気的に接続されている第１金属層と、
    前記第１金属層上に形成されている第２金属層とを備え、
    前記第１主電極は、前記第１金属層および前記第２金属層を含み、
    前記第２金属層上には、はんだ層が設けられており、
    前記パワーデバイスは、さらに、
    前記第１金属層の第１端部と、当該第１端部と対向している、前記第２金属層の第２端部とにより囲まれている絶縁部材を備え、
    前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されており、
    前記絶縁部材は、酸化膜または窒化膜で構成されており、
    前記パワーデバイスは、さらに、Ｔｉ層を備え、
    前記絶縁部材は、前記Ｔｉ層上に設けられている
    パワーデバイス。
  5. 基板の一方主面側に第１主電極が設けられ、当該基板の他方主面側に第２主電極が設けられたパワーデバイスであって、
    前記基板の前記一方主面側に設けられ、当該一方主面と電気的に接続されている第１金属層と、
    前記第１金属層上に形成されている第２金属層とを備え、
    前記第１主電極は、前記第１金属層および前記第２金属層を含み、
    前記第２金属層上には、はんだ層が設けられており、
    前記パワーデバイスは、さらに、
    前記第１金属層の第１端部と、当該第１端部と対向している、前記第２金属層の第２端部とにより囲まれている絶縁部材を備え、
    前記第１金属層の前記第１端部が、前記第２金属層の前記第２端部と部分的に接続するように、前記絶縁部材は構成されており、
    前記第１金属層は、
    第１層と、
    前記第１層上に設けられている第２層とを含み、
    前記第２層の硬度は、前記第１層の硬度より低く、
    前記第２層は、前記第２金属層に接する
    パワーデバイス。
  6. 前記第２金属層の前記第２端部のうち、前記絶縁部材の上方の領域には、くぼみが形成されている
    請求項２から５のいずれか１項に記載のパワーデバイス。
  7. 前記絶縁部材の厚みは、前記第２金属層の厚みより小さく、
    前記第２金属層の前記第２端部の厚みは、当該第２端部の端に向かって、段階的に小さくなっている
    請求項１，３，４、５のいずれか１項に記載のパワーデバイス。
  8. 平面視において、前記絶縁部材は、前記はんだ層の周縁部に沿って設けられている
    請求項１，２，４，５のいずれか１項に記載のパワーデバイス。
  9. 前記絶縁部材は、サイズの異なる複数の絶縁膜から構成されており、
    前記複数の絶縁膜の各々の形状は、リング状である
    請求項８に記載のパワーデバイス。
  10. 前記絶縁部材は、ドット状に配置された複数の絶縁部から構成されている
    請求項８に記載のパワーデバイス。
  11. 前記絶縁部材のうち、前記第２金属層の端に近い部分程、当該部分の密度が高くなるように、当該絶縁部材は構成されている
    請求項１から１０のいずれか１項に記載のパワーデバイス。
  12. 前記絶縁部材は、酸化膜または窒化膜で構成されている
    請求項１，２，３，５，６，７，８，９，１０，１１のいずれか１項に記載のパワーデバイス。
  13. 前記パワーデバイスは、さらに、Ｔｉ層を備え、
    前記絶縁部材は、前記Ｔｉ層上に設けられている
    請求項１２に記載のパワーデバイス。
  14. 前記はんだ層の側面側の形状は、フィレット形状である
    請求項１から１３のいずれか１項に記載のパワーデバイス。
  15. 前記第１金属層は、
    第１層と、
    前記第１層上に設けられている第２層とを含み、
    前記第２層の硬度は、前記第１層の硬度より低く、
    前記第２層は、前記第２金属層に接する
    請求項１，２，３，４，６，７，８，９，１０，１１，１２，１３，１４のいずれか１項に記載のパワーデバイス。
JP2017141692A 2017-07-21 2017-07-21 パワーデバイス Active JP6895834B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017141692A JP6895834B2 (ja) 2017-07-21 2017-07-21 パワーデバイス
US15/963,293 US10418301B2 (en) 2017-07-21 2018-04-26 Power device
DE102018210702.5A DE102018210702A1 (de) 2017-07-21 2018-06-29 Leistungsvorrichtung
CN201810778427.2A CN109285767B (zh) 2017-07-21 2018-07-16 功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017141692A JP6895834B2 (ja) 2017-07-21 2017-07-21 パワーデバイス

Publications (2)

Publication Number Publication Date
JP2019021862A JP2019021862A (ja) 2019-02-07
JP6895834B2 true JP6895834B2 (ja) 2021-06-30

Family

ID=64951477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017141692A Active JP6895834B2 (ja) 2017-07-21 2017-07-21 パワーデバイス

Country Status (4)

Country Link
US (1) US10418301B2 (ja)
JP (1) JP6895834B2 (ja)
CN (1) CN109285767B (ja)
DE (1) DE102018210702A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7226186B2 (ja) * 2019-08-23 2023-02-21 三菱電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1958542A1 (de) * 1968-11-22 1970-07-09 Tokyo Shibaura Electric Co Halbleitervorrichtung
JP3748849B2 (ja) * 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP4171355B2 (ja) * 2003-06-23 2008-10-22 株式会社デンソー モールド型パワーデバイス
JP2007208077A (ja) * 2006-02-02 2007-08-16 Renesas Technology Corp 半導体装置
JP4589450B1 (ja) 2009-08-13 2010-12-01 株式会社ＳＫＬｉｎｋ 回路基板の製造方法
EP2637210A1 (en) * 2012-03-05 2013-09-11 ABB Technology AG Power semiconductor device and method for manufacturing thereof
JP6111907B2 (ja) 2013-07-05 2017-04-12 三菱電機株式会社 半導体装置の製造方法
JP5893225B2 (ja) * 2014-01-20 2016-03-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
DE102014116082A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
JP2017069569A (ja) 2016-11-16 2017-04-06 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US10418301B2 (en) 2019-09-17
CN109285767B (zh) 2023-04-18
DE102018210702A1 (de) 2019-01-24
US20190027417A1 (en) 2019-01-24
JP2019021862A (ja) 2019-02-07
CN109285767A (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
JP5542567B2 (ja) 半導体装置
JP6264230B2 (ja) 半導体装置
JP6895834B2 (ja) パワーデバイス
JP6399738B2 (ja) 半導体装置
JP2019016686A (ja) 半導体モジュール
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
KR101995933B1 (ko) 반도체장치와 그 제조방법
JP2013125952A (ja) 半導体装置
JP6673088B2 (ja) 半導体装置
JP5240021B2 (ja) 半導体装置及びその製造方法
JP7226186B2 (ja) 半導体装置
JP6878930B2 (ja) 半導体装置
JP7551554B2 (ja) 半導体装置
JP7414130B2 (ja) 半導体素子
JP2019110248A (ja) 半導体装置
US20150076516A1 (en) Semiconductor device and semiconductor module
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
JP7011185B2 (ja) 発光装置
KR101937410B1 (ko) 전력 반도체 소자 및 그 패키징 방법
JP7156141B2 (ja) 半導体モジュール
US20020149055A1 (en) Semiconductor device including insulating substrate formed of single-crystal silicon chip
WO2023021589A1 (ja) 半導体装置
JP2010251457A (ja) 半導体装置及びその製造方法
JP2013254803A (ja) 回路基板の製造方法、回路基板および電力用半導体装置
JP4180017B2 (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210608

R150 Certificate of patent or registration of utility model

Ref document number: 6895834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250