JP3748849B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP3748849B2
JP3748849B2 JP2002354812A JP2002354812A JP3748849B2 JP 3748849 B2 JP3748849 B2 JP 3748849B2 JP 2002354812 A JP2002354812 A JP 2002354812A JP 2002354812 A JP2002354812 A JP 2002354812A JP 3748849 B2 JP3748849 B2 JP 3748849B2
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor element
resin
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002354812A
Other languages
English (en)
Other versions
JP2004186622A (ja
Inventor
泰 中島
清 石田
武敏 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002354812A priority Critical patent/JP3748849B2/ja
Priority to US10/436,262 priority patent/US6753596B1/en
Priority to KR1020030039684A priority patent/KR100562060B1/ko
Priority to DE10335622A priority patent/DE10335622B4/de
Priority to CNB031530575A priority patent/CN1331224C/zh
Publication of JP2004186622A publication Critical patent/JP2004186622A/ja
Application granted granted Critical
Publication of JP3748849B2 publication Critical patent/JP3748849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に樹脂封止型の電力用半導体装置に関する。
【０００２】
【従来の技術】
従来の樹脂封止型半導体装置においては、複数の溝を有するフレームに半導体素子が半田付けにより固着されており、半田付けに際し濡れ広がる半田を内側の溝でせき止めるとともに、その後の樹脂封止工程において付与されるモールド樹脂とフレームとの界面からの異物の浸入を外側の溝で防止している（例えば、特許文献１参照。）。
【０００３】
また、フレームに半導体素子を搭載するダイパッドを設け、ダイパッドに複数の凹部を形成することにより封止樹脂とフレームとの密着度を向上させるとともに、ダイボンドの接着剤の流出を防止しているものもある（例えば、特許文献２参照。）。
【０００４】
さらに、フレームに設けられた複数の凹部を蛸壺形状にすることで、モールド樹脂との密着度を向上し、かつ蛸壺形状を２回のプレス加工で形成することにより、コストダウンを図るようにしたものもある（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開平５-２３５２２８号公報
【特許文献２】
特開平９-９２７７８号公報
【特許文献３】
特開平７-２７３２７０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の半導体装置においては、溝に流れ込む半田の量を一定にコントロールすることができないため、半田厚みの安定性を確保できないという問題がある。
【０００７】
また、特許文献２に記載の半導体装置にあっては、粘度が低下する溶融時の半田については考慮されておらず、半田付け時、凹部以外の部分を溶融半田が通過してしまい、流れ抑制効果が十分に発揮されず、半導体素子の直下の半田量を厳密にコントロールできないという問題がある。
【０００８】
さらに、特許文献３に記載の半導体装置においては、金型の形状が複雑となり、切削加工のような安価な加工方法で金型を作製する時に実現できる加工部の狭ピッチ化には限界がある。また、蛸壺形状の凹部の狭ピッチ化を追求すると、放電加工のような高コストの製造方法が必要となり、金型が高価になるという問題がある。
【０００９】
本発明は、従来技術の有するこのような問題点に鑑みてなされたものであり、比較的安価な金型を使用して金属板に所定の加工を行うことにより、金属板に固着される半導体素子直下の半田厚みの安定性を向上することができるとともに、金属板とモールド樹脂との密着度を確保することのできる信頼性の高い樹脂封止型半導体装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体素子が金属板に半田付けにより固着された樹脂封止型半導体装置であって、半導体素子が固着された金属板の表面における平坦な半導体素子搭載領域（ダイパッド）以外の部分に複数の方形凹部が略等間隔で縦横に配置されていることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
実施の形態１．
図１は本発明の実施の形態１にかかる樹脂封止型半導体装置Ｓを示しており、半導体素子２は半田４により金属板６に固着されている。半導体素子２の表面電極とフレーム８の電極とはアルミワイヤ１０により接続されて配線が行われ、金属板６の一部には、フレーム８が後述する超音波接合により固着されており、全体がモールド樹脂１２により封止されている。
【００１２】
半導体素子２は、例えば外形１５ｍｍ角の方形状に形成されており、金属板６としては、例えば約３ｍｍの厚さのＣｕが使用される。また、半田４としては、例えばＳｎを主成分とする材料が使用される。
【００１３】
図２は半田付けを行う前の金属板６の平面図を示しており、図２に示されるように、金属板６の半導体素子２の搭載部以外の表面には、例えば１辺の長さが２００μｍの方形凹部（ディンプル）１４が縦横に所定のピッチ（例えば、４００μｍ）で形成されており、半導体素子２の搭載部であるダイパッド１６の領域は平坦で、凹部は形成されていない。なお、凹部１４の深さは略一定である。
【００１４】
ここで、上述したフレーム８が超音波接合により固着された金属板６の一部とは、凹部１４が設けられた金属板６の半導体素子搭載面内の所定の位置であり、フレーム８の金属板６への接合に超音波接合を採用したのは、以下の理由による。
【００１５】
例えば、環境に与える負荷を抑制するためにＰｂを含まない半田を用いる場合、半田の融点の選択肢は略１０℃以内に限られる。そのため、半導体素子の金属板への固着とフレームの金属板への固着の両方を半田付けで行う場合、同時に行う必要が生じるが、この作業は非常に煩雑であるばかりでなく、加熱時間が長くなる。したがって、半田付け界面での合金反応が進行して、信頼性を保証できる寿命が短くなる等の問題がある。
【００１６】
一方、超音波接合とは、半田などのろう材を用いない固相接合の一種であり、超音波接合のような固相接合をフレームの金属板への固着に採用すると、半田付けは半導体素子の金属板への固着の１回で済む。
【００１７】
超音波接合などの固相接合では、母材の変形が強固な接合部を形成するために必要である。超音波接合の場合には、ツールでフレームを金属板に押しつけ、荷重を加えながら超音波振動を印加し、フレームを塑性変形させて接合する。しかしながら、金属面が平坦であると、フレームを十分な接合強度が出るまで変形させるのに多くのエネルギを必要とし、フレームを過大に変形させなければ安定性よく接合できない場合もある。フレームの過大変形はフレームの強度低下につながり、変形により細くなった部分が母材の半分程度の強度しかなく、破断する虞もある。
【００１８】
そこで、本発明においては、金属板６に選択的にディンプル加工を行うことで、フレーム８と金属板６との接合面の面積が凹部１４が施された領域分だけ減少するだけでなく、凹部１４を設ける過程でプレス加工あるいはコイニングを行うことで、凹部１４の周囲の面を盛り上げることができる。このため、フレーム８と金属板６との接合面は複数の突起が並んだ状態になっており、接合開始時の接触面積が小さいため、エネルギ密度が高まり、接合性が向上する。すなわち、フレーム８に与えるエネルギ量は小さくても、接合部では十分な塑性変形が発生して、所定の接合強度が付与される。フレーム８に与えるエネルギ量を減少させることで、フレーム８の細りを最小限に抑制することができ、接合安定性が向上する。
【００１９】
なお、図１に示されているフレーム８上の凹凸８ａは、フレーム８を金属板６に超音波接合する時に形成されたものである。
【００２０】
図３は半導体素子２を金属板６に半田付けする時の状態を示している。図３に示されるように、半導体素子２の直下の半田４は、半導体素子２の搭載時に半導体素子２よりも外側に濡れ広がるが、略等間隔に縦横に配置された凹部１４のうち半導体素子２の端縁近傍で平行に配置された凹部１４の端縁で半田４の濡れ広がりがせき止められるとともに、隣接する凹部１４間においても緩やかなＲ（曲率）を形成して濡れ広がりが抑制される。また、半田４が振動等により凹部１４内に入ったとしても、各凹部１４の容積は半田４の体積に対して十分に小さいため、半導体素子２の真下に位置する半田４の厚みが大幅に変わることはない。
【００２１】
このように半田厚みの安定性を追及するのは以下の理由による。
すなわち、金属板の構成材料である例えばＣｕやＡｌは、半導体素子の構成材料であるＳｉとは線膨張係数において大きく異なっており、半導体素子使用時の温度変化に伴って半田が塑性変形する程の熱応力が生じ、半田内に亀裂が発生し、進展する場合がある。特に、電力用の半導体装置では、半導体素子からの放熱性を確保することが重要であり、半田内部での亀裂進展は半導体素子からの放熱経路の熱抵抗を増大してしまう。
【００２２】
また、半田厚みが小さい場合（例えば５０μｍ以下）、半田に生じる歪み量は大きく亀裂進展速度が速くなるのに対し、半田厚みが大きくなるにつれて半田に生じる歪みは小さくなり、亀裂進展速度も小さくなる。しかしながら、半導体素子からの放熱経路において、半田の層を熱が通過する時の熱抵抗は半田厚みに比例し、半田厚みが小さいほど熱抵抗は小さいという関係がある。例えば、外形１５ｍｍ角の半導体素子において、半田厚みが１００μｍ増える毎に熱抵抗は約０．０１℃／Ｗ程度大きくなるという関係があり、例えば熱抵抗が０．１５℃／Ｗ程度の半導体装置では、半田厚みが３００μｍともなると、その熱抵抗は無視できない量となる。
【００２３】
このため、半田厚みを例えば５０〜３００μｍの範囲の所定の厚みに安定的に維持することは、半導体装置の寿命確保と熱抵抗の安定性確保のために重要であり、半田厚みのばらつきは数十μｍ以内にコントロールするのが望ましい。
【００２４】
また、モールド樹脂によって金属板及び半導体素子が封止されている場合には、モールド樹脂の線膨張率が金属板の線膨張率に近いものを用いることで、半導体素子の温度変化に伴う変形を抑制する作用が発揮される。すなわち、半導体素子の表面に、半導体素子の線膨張率が大きく、金属板の線膨張率に極めて近い線膨張率を有するモールド樹脂が接着されるため、温度上昇や下降に伴う半導体素子の伸縮が金属板の伸縮に近いものとなる。その結果、半導体素子と金属板との間に存在する半田の歪み量を小さくすることができ、半田の亀裂及びその進展を大幅に抑制することができる。
【００２５】
この作用は、モールド樹脂が金属板表面と接着されていることが重要であり、金属板表面とモールド樹脂表面が分離した状態では、十分な作用は発揮できない。したがって、モールド樹脂と金属板との確実な接着が、半田の亀裂進展に起因する不良発生を防止するために重要である。
【００２６】
逆に言えば、モールド樹脂と金属板の界面においては、モールド樹脂と金属板の線膨張率差により、温度変化に伴う接着界面でのせん断応力の発生による剥離が問題となる。これを防止するためには、金属板表面における凹部の形成が有効で、接着界面に垂直な壁面を形成することにより線膨張率差による接着界面に平行なずれの発生を抑制することができる。また、せん断応力は距離に比例するので、壁面が狭い間隔で配列されていることが、せん断応力低減に有効である。
【００２７】
上述した理由により、本発明にかかる半導体装置においては、垂直壁を有する略方形の凹部１４を縦横に等間隔に配置しているが、その加工方法につき以下説明する。
【００２８】
凹部１４を平坦な金属板表面に形成するには、プレス加工を用いるのが低コストである。このプレス加工に用いる金型を作製するには、放電加工による方法と切削加工による方法がある。放電加工のほうがコストは高いが、所望の形状を自由に得ることができるという利点がある。
【００２９】
しかしながら、本発明のように略方形の凹部１４を縦横に配置するには、切削加工により作製した金型を使用することにより実現できる。すなわち、金型の作製には、金型となる基材表面を縦横に等間隔に回転歯を走らせればよい。回転歯の幅には制約があり、例えば約１８０〜２００μｍ幅が、十分な加工性が得られる限界である。また、金型の基材表面に回転歯を走らせて方形の突起を残して金型を成形する場合、突起のサイズが小さいと、凹部加工時に折損する不具合がある。この不具合を防止するためには、方形の突起のサイズを大きくすることが必要であり、２００μｍ以上に設定することで、十分な耐久性を得ることができる。
【００３０】
上述したように、本発明においては、金属板６の表面に多数の凹部１４を形成することによりモールド樹脂と金属板との界面剥離防止効果を高めるようにしており、凹部１４の形成には切削加工による低コストの金型を使用している。また、金型の成形においては、耐久性を考慮して、略４００μｍのピッチで略２００μｍ幅の方形の突起を縦横に等間隔に配列させるようにしている。
【００３１】
なお、金属板の半導体素子が搭載される領域（ダイパッド領域）は平坦に加工することで、半導体素子直下の半田厚みを略一定にしているが、所望の半田厚みよりも小さい突起を、例えば半導体素子直下のコーナー部分に配置させると、半田の最小厚みを保証することができ、半田厚みの安定性が向上する。
【００３２】
実施の形態２．
図４は本発明の実施の形態２にかかる樹脂封止型半導体装置に設けられた金属板６Ａの一部を示しており、ダイパッド領域を除く金属板６Ａの表面に、多数の八角形凹部１４Ａが縦横に所定のピッチで形成されている。各凹部１４Ａは、実施の形態１にかかる樹脂封止型半導体装置Ｓに設けられた凹部１４と同一形状（上から見て）で深さの異なる二つの凹部を対角線方向に所定の長さオフセットして重ね合わせた形状を有している。
【００３３】
この金属板６Ａのディンプル加工としては、実施の形態１にかかる金属板６の成形に使用される第１の金型と、この第１の金型と形状が略同じではあるが、表面に形成された方形突起の高さが異なる第２の金型を所定量オフセットさせるとともに、第１の金型及び第２の金型を順に用いた２段加工を採用することができる。
【００３４】
このように、金属板６Ａの表面を２段加工することで、凹部１４Ａの側面の面積が増大するとともに、隣接する凹部１４Ａ間の間隔が狭くなることから、モールド樹脂と金属板の間のせん断応力を低減する効果が大きくなり、密着性が向上する。
【００３５】
図５は半導体素子２を金属板６Ａに半田付けする時の状態を示しており、同図に示されるように、半導体素子搭載面と同一平面に存在する凹部１４Ａの間隙Ｗが縦及び横方向で同様に狭くなっており、プレス加工を１回増加するだけで、半田の流れ止め効果を大きくすることができ、半田厚みの安定性をさらに向上することができる。
【００３６】
第１の金型に対する第２の金型のオフセット量としては、ピッチの半分程度が好ましく、第１及び第２の金型を重ならないように市松模様状に配置すると、第１の金型による加工時の加工硬化により、第２の金型の加工時の加工深さを大きく取れないため、せん断応力を低減するための接着面に垂直な壁面の高さが小さくなるので好ましくない。また、オフセツト量が小さいと、半田の流れ止めやピッチ抑制の効果が小さくなる。
【００３７】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
【００３８】
本発明によれば、半導体素子が固着された金属板の表面における平坦な半導体素子搭載領域以外の部分に複数の方形凹部を略等間隔で縦横に配置するようにしたので、半田厚みの安定性を向上することができるとともに、金属板とモールド樹脂との密着度を確保することができ、信頼性の高い樹脂封止型半導体装置を提供することができる。
【００３９】
また、複数の方形凹部はプレス加工あるいはコイニングにより金属板表面に形成することができるので、安価な金型を使用することができ、樹脂封止型半導体装置を低コストで作製することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる樹脂封止型半導体装置の縦断面図である。
【図２】 図１の樹脂封止型半導体装置に設けられた金属板の平面図である。
【図３】 半導体素子を金属板に半田付けする時の状態を示す図１の樹脂封止型半導体装置の部分平面図である。
【図４】 本発明の実施の形態２にかかる樹脂封止型半導体装置に設けられた金属板の部分斜視図である。
【図５】 半導体素子を金属板に半田付けする時の状態を示す図４の樹脂封止型半導体装置の部分平面図である。
【符号の説明】
２ 半導体素子、 ４ 半田、 ６，６Ａ 金属板、 ８ フレーム、
８ａ フレーム上の凹凸、 １０ アルミワイヤ、 １２ モールド樹脂、
１４，１４Ａ 凹部、 １６ ダイパッド、 Ｓ 半導体装置。

Claims (4)

  1. 半導体素子が金属板に半田付けにより固着された樹脂封止型半導体装置であって、
    上記半導体素子が固着された上記金属板の表面における平坦な半導体素子搭載領域以外の部分に複数の方形凹部が略等間隔で縦横に配置されていることを特徴とする樹脂封止型半導体装置。
  2. 半導体素子が金属板に半田付けにより固着された樹脂封止型半導体装置であって、
    上記半導体素子が固着された上記金属板の表面における平坦な半導体素子搭載領域以外の部分に複数の凹部が略等間隔で縦横に配置され、上記複数の凹部の各々が、対角線方向にオフセットされた二つの方形凹部であることを特徴とする樹脂封止型半導体装置。
  3. 上記二つの方形凹部の深さが異なることを特徴とする請求項２に記載の樹脂封止型半導体装置。
  4. 上記金属板の上記凹部が形成されている部位にフレームを接合したことを特徴とする請求項１乃至３のいずれか１項に記載の樹脂封止型半導体装置。
JP2002354812A 2002-12-06 2002-12-06 樹脂封止型半導体装置 Expired - Lifetime JP3748849B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002354812A JP3748849B2 (ja) 2002-12-06 2002-12-06 樹脂封止型半導体装置
US10/436,262 US6753596B1 (en) 2002-12-06 2003-05-13 Resin-sealed semiconductor device
KR1020030039684A KR100562060B1 (ko) 2002-12-06 2003-06-19 수지밀봉형 반도체장치
DE10335622A DE10335622B4 (de) 2002-12-06 2003-08-04 Harzversiegelte Halbleiterbaugruppe
CNB031530575A CN1331224C (zh) 2002-12-06 2003-08-06 树脂封装型半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002354812A JP3748849B2 (ja) 2002-12-06 2002-12-06 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2004186622A JP2004186622A (ja) 2004-07-02
JP3748849B2 true JP3748849B2 (ja) 2006-02-22

Family

ID=32376182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002354812A Expired - Lifetime JP3748849B2 (ja) 2002-12-06 2002-12-06 樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US6753596B1 (ja)
JP (1) JP3748849B2 (ja)
KR (1) KR100562060B1 (ja)
CN (1) CN1331224C (ja)
DE (1) DE10335622B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436461B2 (en) 2010-05-21 2013-05-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9899336B2 (en) 2014-04-04 2018-02-20 Mitsubishi Electric Corporation Semiconductor device
US10418301B2 (en) 2017-07-21 2019-09-17 Mitsubishi Electric Corporation Power device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
JP2006114716A (ja) * 2004-10-15 2006-04-27 Mitsubishi Electric Corp 電力用半導体装置
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
CN1956180B (zh) * 2005-03-26 2010-08-04 阎跃军 采用点胶液态树脂封装的电子器件的基片结构
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
CN101383332B (zh) * 2007-09-03 2011-10-26 亿光电子工业股份有限公司 电子元件装置及其制造方法
JP5401242B2 (ja) * 2009-09-30 2014-01-29 新電元工業株式会社 半導体パッケージ及びその製造方法
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
JP5713032B2 (ja) 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
CN103280540A (zh) * 2013-05-09 2013-09-04 深圳市华星光电技术有限公司 显示装置及其制造方法
JP5854011B2 (ja) 2013-09-06 2016-02-09 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
JP6228490B2 (ja) 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
JP6485398B2 (ja) * 2016-04-13 2019-03-20 株式会社デンソー 電子装置及びその製造方法
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP6771412B2 (ja) 2017-03-16 2020-10-21 三菱電機株式会社 半導体装置
KR102459651B1 (ko) * 2017-06-15 2022-10-27 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법
CN110945651B (zh) 2017-07-10 2023-11-10 日立能源有限公司 在端子的脚部下方的金属化层中具有凹陷的功率半导体模块
CN109413303B (zh) * 2017-08-18 2023-06-30 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
JP6698186B2 (ja) * 2019-01-29 2020-05-27 ローム株式会社 半導体装置
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ
CN113793839A (zh) * 2021-09-15 2021-12-14 华天科技(南京)有限公司 一种框架类产品锡离子渗入管脚的改善结构及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JP2857648B2 (ja) 1991-02-28 1999-02-17 サンケン電気株式会社 電子部品の製造方法
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JP3339173B2 (ja) 1994-04-01 2002-10-28 松下電器産業株式会社 リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0992778A (ja) 1995-09-27 1997-04-04 Mitsui High Tec Inc 半導体装置
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Ｔｄｋ株式会社 樹脂封止表面実装型電子部品
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6376910B1 (en) * 1999-06-23 2002-04-23 International Rectifier Corporation Solder-on back metal for semiconductor die
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002016095A (ja) * 2000-06-29 2002-01-18 Shibaura Mechatronics Corp 樹脂封止型半導体素子用金型
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6610924B1 (en) * 2000-07-25 2003-08-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436461B2 (en) 2010-05-21 2013-05-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9899336B2 (en) 2014-04-04 2018-02-20 Mitsubishi Electric Corporation Semiconductor device
US10418301B2 (en) 2017-07-21 2019-09-17 Mitsubishi Electric Corporation Power device

Also Published As

Publication number Publication date
DE10335622B4 (de) 2009-06-04
US20040108602A1 (en) 2004-06-10
KR20040049775A (ko) 2004-06-12
DE10335622A1 (de) 2004-06-24
JP2004186622A (ja) 2004-07-02
KR100562060B1 (ko) 2006-03-17
US6753596B1 (en) 2004-06-22
CN1331224C (zh) 2007-08-08
CN1507043A (zh) 2004-06-23

Similar Documents

Publication Publication Date Title
JP3748849B2 (ja) 樹脂封止型半導体装置
JP6578900B2 (ja) 半導体装置及びその製造方法
US20170178998A1 (en) Discrete Power Transistor Package Having Solderless DBC To Leadframe Attach
JP6468085B2 (ja) 基板、および、その製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
US10269753B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4086774B2 (ja) 半導体装置
US6255742B1 (en) Semiconductor package incorporating heat dispersion plate inside resin molding
JP6008750B2 (ja) 半導体装置
US7042103B2 (en) Low stress semiconductor die attach
JP2007096042A (ja) 半導体装置
JP2008016469A (ja) 半導体装置
JPH0823002A (ja) 半導体装置及びその製造方法
JP7413668B2 (ja) 半導体装置及びその製造方法
JP2000286289A (ja) 金属貼付基板および半導体装置
JP3823974B2 (ja) 半導体装置の製造方法
JP2005019829A (ja) 半導体装置
JP3575945B2 (ja) 半導体装置の製造方法
JP7090579B2 (ja) 半導体装置およびその製造方法
JP5849935B2 (ja) 半導体装置及び半導体装置の製造方法
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
JP7523688B2 (ja) 半導体装置
JP2003068959A (ja) 半導体装置
JP5477260B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Ref document number: 3748849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131209

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term