JP6485398B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP6485398B2
JP6485398B2 JP2016080578A JP2016080578A JP6485398B2 JP 6485398 B2 JP6485398 B2 JP 6485398B2 JP 2016080578 A JP2016080578 A JP 2016080578A JP 2016080578 A JP2016080578 A JP 2016080578A JP 6485398 B2 JP6485398 B2 JP 6485398B2
Authority
JP
Japan
Prior art keywords
solder
back surface
oxide film
sealing resin
resin body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016080578A
Other languages
English (en)
Other versions
JP2017191857A (ja
Inventor
正範 大島
正範 大島
英二 林
英二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016080578A priority Critical patent/JP6485398B2/ja
Priority to PCT/JP2017/011948 priority patent/WO2017179394A1/ja
Priority to CN201780022959.7A priority patent/CN109075147B/zh
Priority to US16/079,128 priority patent/US10373889B2/en
Publication of JP2017191857A publication Critical patent/JP2017191857A/ja
Application granted granted Critical
Publication of JP6485398B2 publication Critical patent/JP6485398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • G01N29/0672—Imaging by acoustic tomography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/26—Scanned objects
    • G01N2291/267—Welds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/3756—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/37686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Acoustics & Sound (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

この明細書における開示は、樹脂封止型の電子装置及びその製造方法に関する。
従来、電子部品と、電子部品を封止する封止樹脂体と、少なくとも一部が封止樹脂体の内部に配置された第１部材と、封止樹脂体の内部において、はんだを介して第１部材と接続された第２部材と、を備える樹脂封止型の電子装置が知られている。
このような電子装置では、封止樹脂体の成形後、超音波探傷装置（SAT：Scanning Acoustic Tomograph）を用い、第１部材、はんだ、及び第２部材の積層方向において、第１部材側からはんだを検査する。具体的には、はんだ中のボイドなどを検査する。第１部材における第２部材との対向面と反対の裏面のうち、積層方向からの投影視で第１部材の対向面におけるはんだの接続領域と重なる部分に封止樹脂体の剥離が生じると、封止樹脂体と空気との界面、空気と第１部材との界面で超音波がそれぞれ反射する。したがって、はんだを精度良く検査することができなくなる。
これに対し、たとえば特許文献１に開示されるように、金属部材の表面を粗化し、封止樹脂体に対するアンカー効果により、金属部材の表面から封止樹脂体が剥離するのを抑制する技術が知られている。
特開２０１３−７１３１２号公報
しかしながら、上記した従来の技術では、第１部材におけるはんだの接続領域の裏面部分が腐食する虞がある。たとえば封止樹脂体中に残存する塩素系化合物により、金属部材は腐食する。また、封止樹脂体と第１部材との界面など通じて外部から水分が侵入すると、金属部材は腐食する。このように、腐食が生じると、金属表面が粗化されていても、封止樹脂体の剥離が生じてしまう。すなわち、超音波探傷装置ではんだを精度良く検査することができない。
本開示はこのような課題に鑑みてなされたものであり、超音波探傷装置によってはんだを精度良く検査できる電子装置及びその製造方法を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつは、電子部品（１２）と、電子部品を封止する封止樹脂体（１１）と、少なくとも一部が封止樹脂体の内部に配置された第１部材（１９）と、封止樹脂体の内部において、はんだ（２１，２２）を介して第１部材と接続された第２部材（１６，２５）と、を備え、第１部材は、金属材料を用いて形成された基材（１９１ｃ）と、基材の表面のうち、少なくとも第１部材における第２部材との対向面（１９１ａ）と反対の裏面（１９１ｂ）側の表面上に形成された皮膜（１９１ｄ）と、を有し、皮膜は、基材の表面に形成された金属薄膜（１９１ｅ）と、金属薄膜上に形成され、金属薄膜の主成分の金属と同じ金属の酸化物よりなる凹凸酸化膜（１９１ｆ）と、を有し、凹凸酸化膜は、第１部材の裏面において、第１部材、はんだ、及び第２部材の積層方向からの投影視で第１部材の対向面におけるはんだが接続される接続領域（１９４）の全域と少なくとも重なるように形成されている。
これによれば、第１部材において、はんだが接続される接続領域の裏面部分に凹凸酸化膜が形成されている。凹凸酸化膜の表面は連続して凹凸をなしており、アンカー効果及び接触面積増加の効果によって、封止樹脂体の剥離を抑制することができる。したがって、超音波探傷検査により、第１部材側からはんだを精度良く検査することができる。
また、金属薄膜上に凹凸酸化膜が形成されているため、凹凸酸化膜により、第１部材の腐食を防ぐことができる。これにより、腐食にともなう封止樹脂体の剥離を抑制し、ひいては超音波探傷検査により、はんだを精度良く検査することができる。なお、凹凸酸化膜は、後述するように、金属薄膜にパルス発振のレーザ光を照射することで形成されたものである。
本開示の他のひとつは、電子部品（１２）と、電子部品を封止する封止樹脂体（１１）と、少なくとも一部が封止樹脂体の内部に配置された第１部材（１９）と、封止樹脂体の内部において、はんだ（２１，２２）を介して第１部材と接続された第２部材（１６，２５）と、を備え、第１部材は、金属材料を用いて形成された基材（１９１ｃ）と、基材の表面のうち、少なくとも第１部材における第２部材との対向面（１９１ａ）と反対の裏面（１９１ｂ）側の表面上に形成された皮膜（１９１ｄ）と、を有し、皮膜は、基材の表面に形成された金属薄膜（１９１ｅ）と、金属薄膜上に形成され、金属薄膜の主成分の金属と同じ金属の酸化物よりなる凹凸酸化膜（１９１ｆ）と、を有し、凹凸酸化膜は、第１部材の裏面において、第１部材、はんだ、及び第２部材の積層方向からの投影視で第１部材の対向面におけるはんだが接続される接続領域（１９４）の全域と少なくとも重なるように形成されている電子装置の製造方法であって、金属薄膜が形成された基材を準備し、金属薄膜の表面のうち、第１部材の裏面側の表面における接続領域の裏面部分全域を少なくとも含むようにパルス発振のレーザ光を照射して、凹凸酸化膜を形成し、はんだを介して、第１部材と第２部材とを接続し、凹凸酸化膜を形成し、且つ、第１部材と第２部材とを接続した後、封止樹脂体を成形し、封止樹脂体の成形後、超音波探傷装置（３３）を用い、積層方向において第１部材側からはんだを検査する。
これによれば、金属薄膜にパルス発振のレーザ光を照射することで、表面が連続して凹凸をなす凹凸酸化膜を形成できる。このため、上記した他の開示同様、第１部材における接続領域の裏面部分から封止樹脂体が剥離するのを抑制することができる。したがって、超音波探傷検査により、第１部材側からはんだを精度良く検査することができる。
また、金属薄膜上に凹凸酸化膜を形成するため、凹凸酸化膜により、第１部材の腐食を防ぐことができる。これにより、腐食にともなう封止樹脂体の剥離を抑制し、ひいては超音波探傷検査により、はんだを精度良く検査することができる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 第１実施形態に係る半導体装置の概略構成を示す平面図である。 図２に示す半導体装置において、封止樹脂体を省略した図である。 図２のIV-IV線に沿う断面図である。 図２のV-V線に沿う断面図である。 第２ヒートシンクを対向面側から見た平面図である。 第２ヒートシンクを放熱面側から見た平面図である。 図７のVIII-VIII線に沿う断面図である。 半導体装置の製造方法を示す平面図であり、図７に対応している。 半導体装置の製造方法を示す断面図であり、図４に対応している。 半導体装置の製造方法を示す断面図であり、図４に対応している。 半導体装置の製造方法を示す断面図であり、図４に対応している。 第２実施形態に係る半導体装置の概略構成を示す断面図であり、図４に対応している。 第３実施形態に係る半導体装置において、第２ヒートシンクを放熱面側から見た平面図であり、図７に対応している。 第４実施形態に係る半導体装置において、第２ヒートシンクを放熱面側から見た平面図であり、図７に対応している。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体チップの厚み方向をＺ方向、Ｚ方向に直交し、２つの半導体チップの並び方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
先ず、図１に基づき、半導体装置が適用される電力変換装置の一例について説明する。
図１に示す電力変換装置１は、直流電源２（バッテリ）から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。このような電力変換装置１は、たとえば電気自動車やハイブリッド車に搭載される。なお、電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２に充電することもできる。図２に示す符号４は、平滑コンデンサである。
電力変換装置１は、三相インバータを有している。三相インバータは、直流電源２の正極（高電位側）に接続された高電位電源ライン５と、負極（低電位側）に接続された低電位電源ライン６との間に設けられた三相分の上下アームを有している。そして、各相の上下アームが、それぞれ半導体装置１０によって構成されている。すなわち、ひとつの半導体装置１０により、一相分の上下アームが構成されている。
半導体装置１０は、ＩＧＢＴ素子と、該ＩＧＢＴ素子に逆並列に接続された還流用のＦＷＤ素子と、を備えている。本実施形態では、後述する半導体チップ１２に、ＩＧＢＴ素子及びＦＷＤ素子がそれぞれ構成されている。しかしながら、ＩＧＢＴ素子とＦＷＤ素子が別チップに構成されても良い。本実施形態では、ｎチャネル型のＩＧＢＴ素子を採用している。ＦＷＤ素子のカソード電極はコレクタ電極と共通化され、アノード電極はエミッタ電極と共通化されている。
半導体装置１０において、上アーム側のＩＧＢＴ素子のコレクタ電極は高電位電源ライン５と電気的に接続され、エミッタ電極はモータ３への出力ライン７に接続されている。一方、下アーム側のＩＧＢＴ素子のコレクタ電極はモータ３への出力ライン７に接続され、エミッタ電極は低電位電源ライン６と電気的に接続されている。
なお、電力変換装置１は、上記した三相インバータに加えて、直流電源２から供給される直流電圧を昇圧する昇圧コンバータ、三相インバータや昇圧コンバータを構成するスイッチング素子の動作を制御する制御部を有してもよい。
次に、図２〜図７に基づき、半導体装置１０の概略構成について説明する。
図２〜図７に示すように、半導体装置１０は、封止樹脂体１１と、半導体チップ１２と、第１ヒートシンク１４と、ターミナル１７と、第２ヒートシンク１９と、主端子２３，２４，２５と、信号端子２６と、を備えている。半導体装置１０が、樹脂封止型の電子装置に相当する。以下において、符号末尾のＨは上アーム側の要素であることを示し、末尾のＬは下アーム側の要素であることを示す。要素の一部には、上アーム、下アームを明確にするために末尾にＨ，Ｌを付与し、別の一部については、上アームと下アームとで共通符号としている。
封止樹脂体１１は、たとえばエポキシ系樹脂からなる。封止樹脂体１１は、平面略矩形状をなしており、図２，図４，及び図５に示すように、Ｚ方向に直交する一面１１ａと、一面１１ａと反対の裏面１１ｂと、一面１１ａと裏面１１ｂとをつなぐ側面と、を有している。一面１１ａ及び裏面１１ｂは、たとえば平坦面となっている。封止樹脂体１１は、側面として、主端子２３，２４，２５が突出する側面１１ｃと、信号端子２６が突出する側面１１ｄと、を有している。
半導体チップ１２は、シリコンなどの半導体基板に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのパワートランジスタが形成されてなる。本実施形態では、ｎチャネル型のＩＧＢＴと、当該ＩＧＢＴに逆並列に接続される転流ダイオード（ＦＷＤ）が形成されている。すなわち、半導体チップ１２に、ＲＣ（Reverse Conducting）−ＩＧＢＴが形成されている。半導体チップ１２は、平面略矩形状をなしている。
ＩＧＢＴ及びＦＷＤは、Ｚ方向に電流が流れるように縦型構造をなしている。図４及び図５に示すように、半導体チップ１２の板厚方向、すなわちＺ方向において、一面１２ａにはコレクタ電極１３ａが形成され、一面１２ａと反対の裏面１２ｂにはエミッタ電極１３ｂが形成されている。コレクタ電極１３ａはＦＷＤのカソード電極も兼ねており、エミッタ電極１３ｂはＦＷＤのアノード電極も兼ねている。半導体チップ１２の裏面１２ｂ、すなわちエミッタ電極形成面には、ゲート電極用のパッドを含む図示しないパッドが形成されている。半導体チップ１２が、電子部品に相当する。
半導体チップ１２は、上アーム側の半導体チップ１２Ｈと、下アーム側の半導体チップ１２Ｌと、を有している。半導体チップ１２Ｈ，１２Ｌは、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。半導体チップ１２Ｈ，１２Ｌは、お互いのコレクタ電極１３ａがＺ方向において同じ側となり、お互いのエミッタ電極１３ｂがＺ方向において同じ側となるように配置されている。半導体チップ１２Ｈ，１２Ｌは、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向において横並びで配置されている。半導体チップ１２Ｈが上アームチップに相当し、半導体チップ１２Ｌが下アームチップに相当する。半導体チップ１２Ｈ，１２Ｌの並び方向であるＸ方向が、直交方向に相当する。
第１ヒートシンク１４は、対応する半導体チップ１２の熱を半導体装置１０の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。第１ヒートシンク１４は、放熱部材とも称される。本実施形態では、第１ヒートシンク１４が、Ｚ方向からの投影視において、対応する半導体チップ１２を内包するように設けられている。
第１ヒートシンク１４は、半導体チップ１２の一面１２ａに対向する対向面１４ａと、対向面１４ａと反対の放熱面１４ｂと、を有している。第１ヒートシンク１４の対向面１４ａと、該第１ヒートシンク１４に対応する半導体チップ１２のコレクタ電極１３ａとが、はんだ１５を介して電気的に接続されている。第１ヒートシンク１４の大部分は封止樹脂体１１によって覆われている。対向面１４ａは封止樹脂体１１内に配置され、放熱面１４ｂは封止樹脂体１１から露出されている。放熱面１４ｂは、封止樹脂体１１の一面１１ａと略面一となっている。
本実施形態では、第１ヒートシンク１４が、上アーム側の第１ヒートシンク１４Ｈと、下アーム側の第１ヒートシンク１４Ｌと、を有している。また、はんだ１５も、上アーム側のはんだ１５Ｈと、下アーム側のはんだ１５Ｌと、を有している。そして、第１ヒートシンク１４Ｈが、はんだ１５Ｈを介して、半導体チップ１２Ｈのコレクタ電極１３ａと接続されている。また、第１ヒートシンク１４Ｌが、はんだ１５Ｌを介して、半導体チップ１２Ｌのコレクタ電極１３ａと接続されている。第１ヒートシンク１４Ｈ，１４Ｌは、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。そして、第１ヒートシンク１４Ｈ，１４Ｌの放熱面１４ｂが、封止樹脂体１１の一面１１ａから露出されるとともに、互いにＸ方向に並んでいる。
図３及び図４に示すように、継手部１６は、下アーム側の第１ヒートシンク１４Ｌに連なっている。継手部１６は、第１ヒートシンク１４Ｌと、後述する第２ヒートシンク１９Ｈとを、電気的に中継する部分である。本実施形態では、継手部１６が、同一の金属板を加工することで、第１ヒートシンク１４Ｌと一体的に設けられている。したがって、継手部１６は、第１ヒートシンク１４Ｌの一部分である。継手部１６は、第１ヒートシンク１４Ｌのうち、はんだ１５Ｈを介して半導体チップ１２Ｌと接続される本体部分に連なっている。
継手部１６は、封止樹脂体１１に被覆されるように、第１ヒートシンク１４Ｌよりも薄く設けられている。継手部１６は、第１ヒートシンク１４Ｌの対向面１４ａに略面一で連なっている。継手部１６は、第１ヒートシンク１４ＬにおけるＹ方向の一端付近から、第２ヒートシンク１９Ｈに向けて延設されている。本実施形態では、図４に示すように、継手部１６が屈曲部を２箇所有している。継手部１６が、第２部材に相当する。
ターミナル１７は、対応する半導体チップ１２と第２ヒートシンク１９との間に介在している。ターミナル１７は、半導体チップ１２と第２ヒートシンク１９との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料（たとえば、Ｃｕ）を用いて形成されている。本実施形態のターミナル１７は、Ｃｕを用いて形成された基材と、Ｎｉを主成分とし、基材の表面に形成された金属薄膜と、を有している。ターミナル１７は、エミッタ電極１３ｂに対向配置され、はんだ１８を介してエミッタ電極１３ｂと電気的に接続されている。
本実施形態では、ターミナル１７が、上アーム側のターミナル１７Ｈと、下アーム側のターミナル１７Ｌと、を有している。また、はんだ１８が、上アーム側のはんだ１８Ｈと、下アーム側のはんだ１８Ｌと、を有している。そして、ターミナル１７Ｈが、はんだ１８Ｈを介して、半導体チップ１２Ｈのエミッタ電極１３ｂと接続されている。また、ターミナル１７Ｌが、はんだ１８Ｌを介して、半導体チップ１２Ｌのエミッタ電極１３ｂと接続されている。
第２ヒートシンク１９は、対応する半導体チップ１２の熱を半導体装置１０の外部に放熱する機能を果たすとともに、配線としての機能も果たす。このため、第１ヒートシンク１４同様、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。第２ヒートシンク１９は、放熱部材とも称される。本実施形態では、第２ヒートシンク１９が、Ｚ方向からの投影視において、対応する半導体チップ１２を内包するように設けられている。
図３，図６，及び図７に示すように、第２ヒートシンク１９は、平面略Ｌ字状をなしており、本体部１９０と、本体部１９０から延設された延設部１９１と、を有している。図６及び図７では、後述する第２ヒートシンク１９Ｈを第２ヒートシンク１９として例示している。
本体部１９０は、対応するターミナル１７と対向する対向面１９０ａと、対向面１９０ａと反対の放熱面１９０ｂと、を有している。第２ヒートシンク１９の対向面１９０ａと対応するターミナル１７とが、はんだ２０を介して電気的に接続されている。本体部１９０の大部分は封止樹脂体１１によって覆われている。対向面１９０ａは封止樹脂体１１内に配置され、放熱面１９０ｂは封止樹脂体１１から露出されている。具体的には、放熱面１９０ｂと封止樹脂体１１の裏面１１ｂとが、略面一となっている。
延設部１９１は、同一の金属板を加工することで、本体部１９０と一体的に設けられている。延設部１９１は、封止樹脂体１１に被覆されるように、本体部１９０よりも薄く設けられている。延設部１９１は、継手部１６及び主端子２５のいずれかと対向する対向面１９１ａと、対向面１９１ａと反対の裏面１９１ｂと、を有している。延設部１９１は、対向面１９０ａ，１９１ａが略面一となるように、本体部１９０に連なっている。また、延設部１９１の延設方向がＸ方向に沿うように、第２ヒートシンク１９が配置されている。
本実施形態では、第２ヒートシンク１９が、上アーム側の第２ヒートシンク１９Ｈと、下アーム側の第２ヒートシンク１９Ｌと、を有しており、はんだ２０が、上アーム側のはんだ２０Ｈと、下アーム側のはんだ２０Ｌと、を有している。さらには、本体部１９０が、上アーム側の本体部１９０Ｈと、下アーム側の本体部１９０Ｌと、を有しており、延設部１９１が、上アーム側の延設部１９１Ｈと、下アーム側の延設部１９１Ｌと、を有している。
図３，図６，及び図７に示すように、第２ヒートシンク１９Ｈ，１９Ｌは、共通形状となっている。第２ヒートシンク１９Ｈと第２ヒートシンク１９Ｌは、２回対称となるように配置されている。そして、Ｘ方向において、延設部１９１Ｈが本体部１９０Ｌと対向し、延設部１９１Ｌが本体部１９０Ｈと対向するように、２つの第２ヒートシンク１９Ｈ，１９Ｌが配置されている。換言すれば、Ｙ方向において、延設部１９１Ｈ，１９１Ｌが横並びとなるように、２つの第２ヒートシンク１９Ｈ，１９Ｌが配置されている。
このような配置において、第２ヒートシンク１９Ｈの本体部１９０Ｈとターミナル１７Ｈとが、はんだ２０Ｈを介して接続されている。したがって、ターミナル１７Ｈを介して、半導体チップ１２Ｈが第２ヒートシンク１９Ｈに固定されている。また、第２ヒートシンク１９Ｌの本体部１９０Ｌとターミナル１７Ｌとが、はんだ２０Ｌを介して接続されている。したがって、ターミナル１７Ｌを介して、半導体チップ１２Ｌが第２ヒートシンク１９Ｌに固定されている。本体部１９０Ｈ，１９０Ｌは、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置されている。そして、本体部１９０Ｈ，１９０Ｌの放熱面１９０ｂが、封止樹脂体１１の裏面１１ｂから露出されるとともに、互いにＸ方向に並んでいる。
延設部１９１のうち、上アーム側の延設部１９１Ｈは、図３に示すように、Ｚ方向からの投影視において、継手部１６の先端部分と重なっている。延設部１９１Ｈは、図４に示すように、はんだ２１を介して継手部１６と接続されている。継手部１６は、Ｚ方向において、延設部１９１Ｈに対して半導体チップ１２側に配置されている。継手部１６は、延設部１９１Ｈとの対向面１６ａと、該対向面１６ａと反対の裏面１６ｂと、を有している。はんだ２１は、延設部１９１Ｈの対向面１９１ａと継手部１６の対向面１６ａとの間に介在している。延設部１９１Ｈ、はんだ２１、及び継手部１６の積層方向が、Ｚ方向に略一致している。
下アーム側の延設部１９１Ｌは、図３に示すように、Ｚ方向からの投影視において、主端子２５の先端部分と重なっている。延設部１９１Ｌは、図５に示すように、はんだ２２を介して継手部１６と接続されている。主端子２５は、Ｚ方向において、延設部１９１Ｌに対して半導体チップ１２側に配置されている。主端子２５は、延設部１９１Ｌとの対向面２５ａと、該対向面２５ａと反対の裏面２５ｂと、を有している。はんだ２２は、延設部１９１Ｌの対向面１９１ａと主端子２５の対向面２５ａとの間に介在している。なお、第２ヒートシンク１９（延設部１９１）が、第１部材に相当する。第２ヒートシンク１９の構造詳細については、後述する。
主端子２３は、高電位電源ライン５に接続される。このため、主端子２３は、高電位電源端子、Ｐ端子とも称される。主端子２３は、第１ヒートシンク１４Ｈと電気的に接続されており、Ｙ方向に延設されて、封止樹脂体１１の側面１１ｃから外部に突出している。本実施形態では、同一の金属板を加工することで、主端子２３が第１ヒートシンク１４Ｈと一体的に設けられている。
主端子２４は、モータ３の出力ライン７に接続される。このため、主端子２４は、出力端子、Ｏ端子とも称される。主端子２４は、第１ヒートシンク１４Ｌと電気的に接続されており、Ｙ方向に延設されて、主端子２３と同じ側面１１ｃから外部に突出している。本実施形態では、同一の金属板を加工することで、主端子２４が第１ヒートシンク１４Ｌと一体的に設けられている。
主端子２５は、低電位電源ライン６に接続される。このため、主端子２５は、低電位電源端子、Ｎ端子とも称される。上記したように、主端子２５は、延設部１９１Ｌに対して半導体チップ１２側に配置され、はんだ２２を介して、延設部１９１Ｌと接続されている。主端子２５は、Ｙ方向に延設されて、主端子２３，２４と同じ側面１１ｃから外部に突出している。主端子２３，２４，２５における封止樹脂体１１からの突出部分は、Ｚ方向において互いにほぼ同じ位置に配置されている。また、Ｘ方向において、主端子２３、主端子２５、主端子２４の順に並んで配置されている。主端子２５が、第２部材に相当する。
信号端子２６は、対応する半導体チップ１２のパッドに、ボンディングワイヤ２７を介して電気的に接続されている。本実施形態では、アルミニウム系のボンディングワイヤ２７を採用している。信号端子２６は、Ｙ方向に延設されており、封止樹脂体１１の側面１１ｄから外部に突出している。具体的には、主端子２３，２４，２５が突出する側面１１ｃとは反対の側面１１ｄから、外部に突出している。
本実施形態では、信号端子２６が、上アーム側の信号端子２６Ｈと、下アーム側の信号端子２６Ｌと、を有している。信号端子２６Ｈは半導体チップ１２Ｈのパッドと接続され、信号端子２６Ｌは半導体チップ１２Ｌのパッドと接続されている。
以上のように構成される半導体装置１０では、第１ヒートシンク１４Ｈ，１４Ｌ、継手部１６、主端子２３，２４，２５と、及び信号端子２６が、同一の金属板から構成されている。すなわち、リードフレームが、第１ヒートシンク１４Ｈ，１４Ｌ、継手部１６、主端子２３，２４，２５と、及び信号端子２６を有している。
また、封止樹脂体１１により、半導体チップ１２、第１ヒートシンク１４の一部、継手部１６、ターミナル１７、第２ヒートシンク１９の一部、主端子２３，２４，２５の一部、及び信号端子２６の一部が、一体的に封止されている。半導体装置１０では、封止樹脂体１１によって、一相分の上下アームを構成する２つの半導体チップ１２Ｈ，１２Ｌが封止されている。このため、半導体装置１０は、２ｉｎ１パッケージとも称される。
また、第１ヒートシンク１４及び第２ヒートシンク１９は、後述するように、封止樹脂体１１とともに切削加工されている。そして、第１ヒートシンク１４Ｈ，１４Ｌの放熱面１４ｂが、同一面内に位置するとともに、封止樹脂体１１の一面１１ａと略面一となっている。同じく、第２ヒートシンク１９Ｈ，１９Ｌ（本体部１９０Ｈ，１９０Ｌ）の放熱面１９０ｂが、同一面内に位置するとともに、封止樹脂体１１の裏面１１ｂと略面一となっている。このように、半導体装置１０は、放熱面１４ｂ，１９０ｂがともに封止樹脂体１１から露出された両面放熱構造をなしている。
なお、半導体装置１０は、貫通孔２８，２９，３０を有している。貫通孔２８は、上記したリードフレームを位置決めするために、主端子２３に形成されている。貫通孔２８は、主端子２３において、封止樹脂体１１によって被覆されない部分に形成されている。貫通孔２９は、封止樹脂体１１の剥離を抑制するために、第１ヒートシンク１４Ｈ，１４Ｌと主端子２３，２４との連結部付近に形成されている。貫通孔２９には、封止樹脂体１１が充填されている。貫通孔３０は、封止樹脂体１１の剥離を抑制するために、信号端子２６に形成されている。貫通孔３０には、封止樹脂体１１が充填されている。
次に、図４〜図８に基づき、第２ヒートシンク１９の構造詳細及び接続構造について説明する。図６及び図７は平面図であるが、明確化のため、凹凸酸化膜１９１ｆにハッチングを施している。
図４〜図６に示すように、第２ヒートシンク１９の本体部１９０は、対向面１９０ａに、はんだ２０の接続領域１９２を有している。本体部１９０の対向面１９０ａには、接続領域１９２を取り囲むように溝部１９３が形成されている。接続領域１９２は、はんだ２０が接続される領域、換言すれば塗布される領域である。溝部１９３は、接続領域１９２から溢れたはんだ２０を収容するために形成されている。本実施形態では、溝部１９３が、接続領域１９２を取り囲むように環状に形成されている。しかしながら、溝部１９３は環状に限定されない。たとえば接続領域１９２を取り囲むように不連続に形成されたものを採用することもできる。溝部１９３の深さ及び幅は、余剰のはんだ２０を吸収できるように適宜設定される。
延設部１９１は、対向面１９１ａに、対応するはんだ２１，２２の接続領域１９４を有している。接続領域１９４は、はんだ２１，２２で共通の形状となっている。延設部１９１の対向面１９１ａには、接続領域１９４を取り囲むように溝部１９５が形成されている。接続領域１９４は、はんだ２１，２２が接続される領域である。溝部１９５は、接続領域１９４から溢れたはんだ２１，２２を収容するために形成されている。本実施形態では、溝部１９５が、接続領域１９４を取り囲むように環状に形成されている。しかしながら、溝部１９５は環状に限定されない。たとえば接続領域１９４を取り囲むように不連続に形成されたものを採用することもできる。溝部１９５の深さ及び幅は、余剰のはんだ２０を吸収できるように適宜設定される。
図７に示すように、延設部１９１の裏面１９１ｂ側には、溝部１９５に対応して突起部１９６が形成されている。突起部１９６は、超音波探傷装置（SAT：Scanning Acoustic Tomograph）により、封止樹脂体１１の裏面１１ｂ側からはんだ２１，２２を検査する際に、はんだ２１，２２に対する位置基準部として機能する。突起部１９６は、Ｚ方向からの投影視において、溝部１９５とほぼ一致している。突起部１９６は、裏面１９１ｂにおける接続領域１９４の裏面部分１９４ａを取り囲むように環状に形成されている。裏面部分１９４ａは、裏面１９１ｂのうち、Ｚ方向からの投影視において、接続領域１９４に一致する部分である。本実施形態では、金属板を対向面１９１ａ側からプレスすることで、溝部１９５及び突起部１９６が形成されている。なお、本体部１９０の放熱面１９０ｂにおいて、溝部１９３に対応する突起部は、後述する切削により除去されている。
図８に示すように、第２ヒートシンク１９の延設部１９１は、金属材料を用いて形成された基材１９１ｃと、基材１９１ｃの表面のうち、少なくとも裏面１９１ｂ側の表面に形成された皮膜１９１ｄと、を有している。本実施形態では、基材１９１ｃの材料としてＣｕを採用している。なお、延設部１９１だけでなく、本体部１９０も基材１９１ｃを有している。
皮膜１９１ｄは、金属薄膜１９１ｅと、凹凸酸化膜１９１ｆと、を有している。金属薄膜１９１ｅは、金属を構成材料とする膜である。金属薄膜１９１ｅは、基材１９１ｃの表面に形成されている。すなわち、金属薄膜１９１ｅは、基材１９１ｃの表面のうち、少なくとも裏面１９１ｂ側の表面に形成されている。本実施形態では、基材１９１ｃにおける対向面１９１ａ側の表面にも、金属薄膜１９１ｅが形成されている。第２ヒートシンク１９の表面のうち、放熱面１９０ｂを除く部分に、金属薄膜１９１ｅが形成されている。放熱面１９０ｂは、切削加工により金属薄膜１９１ｅが除去されている。
金属薄膜１９１ｅは、たとえばめっき、蒸着により形成されている。金属薄膜１９１ｅとして、Ｎｉを主成分とする膜を含む構成が好ましい。より好ましくは、無電解Ｎｉめっき膜を含む構成がよい。無電解Ｎｉめっき膜は、主成分であるＮｉに加えて、Ｐ（リン）を含んでいる。
本実施形態では、対向面１９１ａ側の金属薄膜１９１ｅのうち、凹凸酸化膜１９１ｆの形成されていない部分が、無電解Ｎｉめっき膜と、無電解Ｎｉめっき膜上に形成されたＡｕめっき膜と、を有している。一方、対向面１９１ａ側の金属薄膜１９１ｅのうち、凹凸酸化膜１９１ｆの形成されている部分は、無電解Ｎｉめっき膜を有している。このように、対向面１９１ａにおいて凹凸酸化膜１９１ｆの形成領域にＡｕめっき膜が存在しないのは、後述するレーザ光の照射によりＡｕめっき膜を除去するとともに、下層の無電解Ｎｉめっき膜から凹凸酸化膜１９１ｆを形成するためである。また、対向面１９１ａ以外、たとえば裏面１９１ｂ側の金属薄膜１９１ｅは、無電解Ｎｉめっき膜を有している。
なお、本体部１９０も同様の構成となっている。具体的には、対向面１９０ａ側の金属薄膜１９１ｅのうち、凹凸酸化膜１９１ｆの形成されていない部分が、無電解Ｎｉめっき膜と、無電解Ｎｉめっき膜上に形成されたＡｕめっき膜と、を有している。一方、対向面１９０ａ側の金属薄膜１９１ｅのうち、凹凸酸化膜１９１ｆの形成されている部分は、無電解Ｎｉめっき膜を有している。
後述するレーザ光の照射条件が同じであれば、無電解Ｎｉめっき膜のほうが、電気Ｎｉめっき膜よりも、凹凸酸化膜１９１ｆの膜厚が厚くなる。無電解Ｎｉめっき膜（Ｎｉ−Ｐ）の融点は、Ｐの含有量にもよるが約８００度程度であり、電気Ｎｉめっき膜（Ｎｉ）の融点は、約１４５０度である。このように、無電解Ｎｉめっき膜ほうが融点が低いため、低いエネルギーのレーザ光で溶融及び蒸発し、凹凸酸化膜１９１ｆの膜厚が厚くなると考えられる。
金属薄膜１９１ｅの表面には、図８に示すように複数の凹部１９１ｇが局所的に形成されている。凹部１９１ｇは、後述するように、パルス発振のレーザ光の照射により形成されている。たとえば１パルスごとに１つの凹部１９１ｇが形成されている。凹部１９１ｇは、レーザ光のスポットに対応している。また、レーザ光の走査方向において、隣り合う凹部１９１ｇが連なっている。各凹部１９１ｇの幅は、５μｍ〜３００μｍとなっている。また、凹部１９１ｇの深さは、０．５μｍ〜５μｍとなっている。
凹部１９１ｇの深さが０．５μｍより浅いと、レーザ光の照射による金属薄膜１９１ｅの表面の溶融及び蒸着が不十分となり、後述する凹凸酸化膜１９１ｆが形成され難くなる。凹部１９１ｇの深さが５μｍよりも深いと、金属薄膜１９１ｅの表面が溶融飛散しやすくなり、蒸着よりも溶融飛散による表面形成が支配的となり、凹凸酸化膜１９１ｆが形成され難くなる。
金属薄膜１９１ｅの表面のうち、凹部１９１ｇ上には、凹凸酸化膜１９１ｆが形成されている。上記したように、凹部１９１ｇはレーザ光が照射された痕跡である。金属薄膜１９１ｅにおいて、凹凸酸化膜１９１ｆが形成された部分の平均膜厚は、凹凸酸化膜１９１ｆが形成されていない部分の平均膜厚よりも薄くなっている。このように、金属薄膜１９１ｅにおいて、凹凸酸化膜１９１ｆが形成された部分の平均膜厚が薄いことも、レーザ光照射の痕跡である。
凹凸酸化膜１９１ｆは、金属薄膜１９１ｅを構成する主成分の金属と同じ金属の酸化物よりなる。凹凸酸化膜１９１ｆは、表面が連続して凹凸をなしている。凹凸酸化膜１９１ｆは、金属薄膜１９１ｅ上に形成されている。凹凸酸化膜１９１ｆは、金属薄膜１９１ｅにパルス発振のレーザ光を照射し、金属薄膜１９１ｅを構成する金属を酸化することで形成されている。すなわち、凹凸酸化膜１９１ｆは、金属薄膜１９１ｅの表層を酸化することで、金属薄膜１９１ｅの表面に形成された酸化物の膜である。このため、金属薄膜１９１ｅの一部分が、凹凸酸化膜１９１ｆを提供しているとも言える。本実施形態では、凹凸酸化膜１９１ｆを構成する成分のうち、８０％がＮＩ２Ｏ３、１０％がＮｉＯ、１０％がＮｉとなっている。このように、凹凸酸化膜１９１ｆの主成分は、金属薄膜１９１ｅに含まれるＮｉの酸化物である。
凹凸酸化膜１９１ｆは、金属薄膜１９１ｅの表面のうち、凹部１９１ｇの表面に形成されている。凹凸酸化膜１９１ｆの平均膜厚は、１０ｎｍ〜数百ｎｍとなっている。凹凸酸化膜１９１ｆは、凹部１９１ｇを有する金属薄膜１９１ｅの表面の凹凸に倣って形成されている。また、凹部１９１ｇの幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸が形成されている。換言すれば、複数の凸部１９１ｈ（柱状体）が、細かいピッチで形成されている。たとえば凸部１９１ｈの平均幅が１ｎｍ〜３００ｎｍ、凸部１９１ｈ間の平均間隔が１ｎｍ〜３００ｎｍとなっている。
凹凸酸化膜１９１ｆは、延設部１９１の裏面１９１ｂのうち、接続領域１９４の裏面部分１９４ａの全域に形成されている。換言すれば、裏面１９１ｂのうち、突起部１９６によって囲まれた部分の全域に形成されている。裏面１９１ｂのうち、凹凸酸化膜１９１ｆが形成されている部分では、凹凸酸化膜１９１ｆが裏面１９１ｂの一部をなしている。本実施形態では、対向面１９１ａのうち、接続領域１９４及び溝部１９５を除く部分、すなわち溝部１９５より外側の部分の全域にも、凹凸酸化膜１９１ｆが形成されている。
また、本体部１９０の対向面１９０ａのうち、接続領域１９２及び溝部１９３を除く部分、すなわち溝部１９３より外側の部分の全域にも、凹凸酸化膜１９１ｆが形成されている。このように、第２ヒートシンク１９の対向面１９０ａ，１９１ａのうち、接続領域１９２，１９４及び溝部１９３，１９５を除く部分の全域に、凹凸酸化膜１９１ｆが形成されている。さらには、ターミナル１７の表面のうち、はんだ１８，２０との接合面を除く面である側面にも、凹凸酸化膜１９１ｆが形成されている。上記したように、ターミナル１７も、Ｃｕを用いて形成された基材と、Ｎｉを主成分とし、基材の表面に形成された金属薄膜と、を有しており、金属薄膜にパルス発振のレーザ光を照射することで、凹凸酸化膜１９１ｆが形成されている。
本実施形態では、第２ヒートシンク１９における延設部１９１の対向面１９１ａにおいて、はんだ２１，２２の接続領域１９４及び溝部１９５以外の部分に、凹凸酸化膜１９１ｆが形成されている。このように凹凸酸化膜１９１ｆを有すると、凹凸酸化膜１９１ｆを有さない構成、すなわち金属薄膜１９１ｅの表面が露出する構成に比べて、はんだ２１，２２に対する濡れ性を低下させることができる。
また、凹凸酸化膜１９１ｆを有することで、対向面１９１ａに微細な凹凸が形成されている。このような粗化面には、はんだ２１，２２入り込み難い。このため、はんだ２１，２２の一部と対向面１９１ａとの接触面積が小さくなり、はんだ２１，２２の一部は表面張力によって球状になる。すなわち、接触角が大きくなる。したがって、凹凸酸化膜１９１ｆが形成された部分において、はんだ２１，２２に対する濡れ性を低くすることができる。以上により、はんだ２１，２２が、溝部１９５の外側に濡れ拡がるのを抑制することができる。同様にして、対向面１９０ａに形成された凹凸酸化膜１９１ｆにより、はんだ２０が溝部１９３の外側に濡れ拡がるのを抑制することができる。
また、同様にして、ターミナル１７の側面に形成された凹凸酸化膜１９１ｆにより、はんだ２０が側面を濡れ拡がり、半導体チップ１２側のはんだ１８に流れ込むのを抑制することもできる。
また、凹凸酸化膜１９１ｆを有することで、対向面１９０ａ，１９１ａと封止樹脂体１１との接触面積が増える。さらには、封止樹脂体１１が凹凸酸化膜１９１ｆの凹凸に絡みついてアンカー効果が生じる。したがって、対向面１９０ａ，１９１ａと封止樹脂体１１との密着性を向上し、封止樹脂体１１との間に強固な接続構造を形成することができる。特にＮｉを含む金属薄膜１９１ｅを形成すると、長期にわたって安定した接続構造を保持することができる。
次に、図９〜図１２に基づき、上記した半導体装置１０（電子装置）の製造方法について説明する。
先ず、半導体装置１０を構成する各要素を準備する。すなわち、半導体チップ１２、継手部１６を含む第１ヒートシンク１４、ターミナル１７、第２ヒートシンク１９、主端子２３，２４，２５、及び信号端子２６をそれぞれ準備する。この準備工程では、基材１９１ｃの表面のうち、少なくとも裏面１９１ｂに金属薄膜１９１ｅが形成された第２ヒートシンク１９を準備する。
本実施形態では、裏面１９１ｂ全面に、金属薄膜１９１ｅとして無電解Ｎｉめっき膜が形成され、対向面１９０ａ，１９１ａの全面に、金属薄膜１９１ｅとして、無電解Ｎｉめっき膜及び無電解Ｎｉめっき膜上のＡｕめっき膜が形成された第２ヒートシンク１９を準備する。このとき、無電解Ｎｉ膜の膜厚を１０μｍ程度とする。また、ターミナル１７を準備する。ターミナル１７についても、基材の表面上に、金属薄膜として無電解Ｎｉめっき膜が形成されたものを準備する。第１ヒートシンク１４、主端子２３，２４，２５、及び信号端子２６については、これらを備えるリードフレームを準備する。
次に、レーザ光を照射して凹凸酸化膜１９１ｆを形成する。第２ヒートシンク１９の延設部１９１における裏面１９１ｂ側の金属薄膜１９１ｅの表面に、パルス発振のレーザ光を照射することにより、金属薄膜１９１ｅの表面を溶融及び蒸発させる。具体的には、レーザ光を照射することにより、金属薄膜１９１ｅの表面の部分を溶融させるとともに、蒸発（気化）させて、外気中に浮遊させる。
パルス発振のレーザ光は、エネルギー密度が０Ｊ／ｃｍ２より大きく１００Ｊ／ｃｍ２以下で、パルス幅が１μ秒以下となるように調整される。この条件を満たすには、ＹＡＧレーザ、ＹＶＯ４レーザ、ファイバレーザなどを採用することができる。たとえばＹＡＧレーザの場合、エネルギー密度が１Ｊ／ｃｍ２以上であればよい。無電解Ｎｉめっきの場合、たとえば５Ｊ／ｃｍ２程度でも金属薄膜１９１ｅを加工することができる。なお、エネルギー密度は、パルスフルーエンスとも称される。
このとき、レーザ光の光源と第２ヒートシンク１９ｅとを相対的に移動させることにより、図９に示すように、レーザ光を突起部１９６に取り囲まれた接続領域１９４の裏面部分１９４ａの複数の位置に順に照射する。なお、レーザ光の光源を移動させてもよいし、第２ヒートシンク１９を移動させてもよい。さらには、ミラーの回転動作によって、レーザ光を走査してもよい。すなわち、レーザ光を走査することで、裏面部分１９４ａの複数の位置にレーザ光を順に照射してもよい。
たとえば図９に示すように、レーザ光をＹ方向に走査して裏面部分１９４ａの一端から他端までの照射が完了すると、Ｘ方向においてレーザ光の照射領域をずらす。すなわち、Ｘ方向にレーザ光を走査する。そして、同様にＹ方向に走査して、一端から他端までレーザ光を照射する。これを繰り返すことで、裏面部分１９４ａのほぼ全域にレーザ光を照射する。すなわち、ＸＹ座標における所定ピッチの格子点に、レーザ光を照射する。
本実施形態では、隣り合うレーザ光のスポット（１パルスによる照射範囲）がＹ方向において一部重なるようにして、Ｙ方向においてレーザ光を走査する。また、隣り合うレーザ光のスポットがＸ方向において一部重なるようにして、Ｘ方向においてレーザ光を走査する。このように、レーザ光を照射し、金属薄膜１９１ｅの表面を溶融、気化させることで、金属薄膜１９１ｅの表面には、凹部１９１ｇが形成される。金属薄膜１９１ｅのうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部１９１ｇは、Ｘ方向において連なるとともに、Ｙ方向においても連なる。これにより、レーザ照射痕である凹部１９１ｇは、たとえば鱗状となる。
次いで、溶融した金属薄膜１９１ｅの部分を凝固させる。具体的には、溶融して気化した金属薄膜１９１ｅを、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属薄膜１９１ｅを蒸着させることにより、金属薄膜１９１ｅの表面上に凹凸酸化膜１９１ｆを形成する。凹凸酸化膜１９１ｆは、主として、金属薄膜１９１ｅにおけるレーザ光が照射された部分に形成される。
以上のようにして、延設部１９１における接続領域１９４の裏面部分１９４ａに、凹凸酸化膜１９１ｆを形成する。レーザ光の照射において、エネルギー密度を１００Ｊ／ｃｍ２よりも大きい１５０Ｊ／ｃｍ２や、３００Ｊ／ｃｍ２とした場合、凹凸酸化膜１９１ｆが形成されなかった。また、パルス発振ではなく、連続発振のレーザ光を照射した場合にも、凹凸酸化膜１９１ｆが形成されなかった。
本実施形態では、裏面部分１９４ａのみならず、第２ヒートシンク１９の対向面１９０ａ，１９１ａ及びターミナル１７の側面にも、同様に凹凸酸化膜１９１ｆを形成する。たとえば対向面１９０ａ，１９１ａの場合、パルス発振のレーザ光を照射することで、上層のＡｕめっき膜を除去しつつ、下層の無電解Ｎｉめっき膜の表層部分を溶融、気化させ、金属薄膜１９１ｅの表面上に凹凸酸化膜１９１ｆを形成する。ターミナル１７については、裏面部分１９４ａと同様である。
次いで、はんだ１５を介して半導体チップ１２と第１ヒートシンク１４を接続し、接続体３１を形成する。本実施形態では、接続体３１として、上アーム側の接続体３１Ｈと、下アーム側の接続体３１Ｌと、を形成する。
先ず接続体３１Ｈの形成方法について説明する。図１０に示すように、第１ヒートシンク１４Ｈの対向面１４ａ上に、はんだ１５Ｈを介して、半導体チップ１２Ｈを配置する。次に、たとえば予め両面にはんだ１８Ｈ及びはんだ２０Ｈが迎えはんだとして配置されたターミナル１７Ｈを、半導体チップ１２Ｈに対して、はんだ１８Ｈが半導体チップ１２Ｈ側となるように配置する。はんだ２０Ｈについては、半導体装置１０における高さばらつきを吸収可能な量を配置しておく。
そして、この積層状態で、はんだ１５Ｈ，１８Ｈ，２０Ｈをリフロー（１ｓｔリフロー）させることにより、はんだ１５Ｈを介して、半導体チップ１２Ｈと第１ヒートシンク１４Ｈとを接続する。また、はんだ１８Ｈを介して、半導体チップ１２Ｈとターミナル１７Ｈとを接続する。はんだ２０Ｈについては、接続対象である第２ヒートシンク１９Ｈ（本体部１９０Ｈ）がまだないので、表面張力により、第２ヒートシンク１９Ｈとの対向面の中心を頂点として盛り上がった形状となる。
接続体３１Ｌも、接続体３１Ｈと同様に形成する。リフローの前に、継手部１６における延設部１９１Ｈとの対向面１６ａ上に、はんだ２１を配置しておく点が異なる。はんだ２１については、はんだ２０Ｈと同様に、半導体装置１０における高さばらつきを吸収可能な量を配置しておく。
そして、この積層状態で、はんだ１５Ｌ，１８Ｌ，２０Ｌ，２１をリフロー（１ｓｔリフロー）させることにより、はんだ１５Ｌを介して、半導体チップ１２Ｌと第１ヒートシンク１４Ｌとを接続する。また、はんだ１８Ｌを介して、半導体チップ１２Ｌとターミナル１７Ｌとを接続する。はんだ２０Ｌについては、接続対象である第２ヒートシンク１９Ｌ(本体部１９０Ｌ)がまだないので、表面張力により、第２ヒートシンク１９Ｌとの対向面の中心を頂点として盛り上がった形状となる。はんだ２１も、接続対象である第２ヒートシンク１９Ｈの延設部１９１Ｈがまだないので、表面張力により、盛り上がった形状となる。
次いで、信号端子２６Ｈ，２６Ｌと対応する半導体チップ１２Ｈ，１２Ｌのパッドを、ボンディングワイヤ２７により接続する。
次いで、はんだ２０を介して、接続体３１と、対応する第２ヒートシンク１９とを接続する。本実施形態では、はんだ２０Ｈを介して、接続体３１Ｈと第２ヒートシンク１９Ｈを接続するとともに、はんだ２０Ｌを介して、接続体３１Ｌと第２ヒートシンク１９Ｌを接続する。また、はんだ２１を介して、上アームと下アームを接続する。さらに、はんだ２２を介して、主端子２５と延設部１９１Ｌを接続する。すなわち、はんだ２０，２１，２２を同時にリフロー（２ｎｄリフロー）させる。
図１１に示すように、対向面１９ａが上になるようにして第２ヒートシンク１９Ｈ，１９Ｌを台座３２上に配置する。このとき、図示しないが、第２ヒートシンク１９Ｌの延設部１９１Ｌにおける対向面１９１ａ上に、はんだ２２（例えばはんだ箔）を配置する。はんだ２２については、半導体装置１０における高さばらつきを吸収可能な量を配置しておく。なお、はんだ２２については、主端子２５上に予め迎えはんだしてもよい。
次に、ターミナル１７Ｈ，１７Ｌが対応する第２ヒートシンク１９Ｈ，１９Ｌに対向するように、接続体３１Ｈ，３１Ｌを第２ヒートシンク１９Ｈ，１９Ｌの対向面１９ａ上に配置する。はんだ２１は、継手部１６と延設部１９１Ｈとにより挟まれる。また、はんだ２２は、延設部１９１Ｌと主端子２５とにより挟まれる。
そして、第２ヒートシンク１９Ｈ，１９Ｌを下にした状態で２ｎｄリフローを行う。２ｎｄリフローでは、第１ヒートシンク１４Ｈ，１４Ｌ側から荷重を加えることで、半導体装置１０の高さが所定の高さとなるようにする。具体的には、図示しないスペーサを、第２ヒートシンク１９Ｈ，１９Ｌの本体部１９０Ｈ，１９０Ｌと台座３２との間に配置し、スペーサを、本体部１９０Ｈ，１９０Ｌと台座３２の両方に接触させる。このようにして、半導体装置１０の高さが所定の高さとなるようにする。すなわち、台座３２とスペーサが、高さ調整部材として機能する。
上記したように、高さばらつきを調整すべく、多めのはんだ２０Ｈ，２０Ｌをターミナル１７Ｈ，１７Ｌと第２ヒートシンク１９Ｈ，１９Ｌの本体部１９０Ｈ，１９０Ｌとの間に配置する。したがって、２ｎｄリフローにおいて、ターミナル１７Ｈ，１７Ｌと第２ヒートシンク１９Ｈ，１９Ｌとの間のはんだ２０Ｈ，２０Ｌは不足せず、確実な接続を行うことができる。また、多めのはんだ２１を延設部１９１Ｈと継手部１６との間に配置するため、２ｎｄリフローにおいて、延設部１９１Ｈと継手部１６との間のはんだ２１は不足せず、確実な接続を行うことができる。さらに、多めのはんだ２２を延設部１９１Ｌと主端子２５との間に配置するため、２ｎｄリフローにおいて、延設部１９１Ｌと主端子２５との間のはんだ２２は不足せず、確実な接続を行うことができる。
また、上記した荷重の印加などにより、ターミナル１７Ｈ，１７Ｌと第２ヒートシンク１９Ｈ，１９Ｌとの間から、余剰のはんだ２０Ｈ，２０Ｌが押し出されても、余剰のはんだ２０Ｈ，２０Ｌは、溝部１９３に収容される。溝部１９３の周囲には凹凸酸化膜１９１ｆが形成されているため、溝部１９３より外側へのはんだ２０Ｈ，２０Ｌの濡れ拡がりが抑制される。また、ターミナル１７Ｈ，１７Ｌの側面にも凹凸酸化膜１９１ｆが形成されているため、ターミナル１７Ｈ，１７Ｌの側面へのはんだ２０Ｈ，２０Ｌの濡れ拡がりが抑制される。
同様に、延設部１９１と継手部１６との間から余剰のはんだ２１が押し出されても、余剰のはんだ２１は、溝部１９５に収容される。溝部１９５の周囲には凹凸酸化膜１９１ｆが形成されているため、溝部１９５より外側へのはんだ２１の濡れ拡がりが抑制される。同様に、延設部１９１Ｌと主端子２５との間から、余剰のはんだ２２が押し出されても、余剰のはんだ２２は、溝部１９５に収容される。溝部１９５の周囲には凹凸酸化膜１９１ｆが形成されているため、溝部１９５より外側へのはんだ２２の濡れ拡がりが抑制される。
なお、１ｓｔリフロー及び２ｎｄリフローは、水素雰囲気下のリフローとされる。これにより、はんだ付けに不要な金属表面の自然酸化膜を、還元により除去することができる。したがって、各はんだ１５，１８，２０，２１，２２としてフラックスレスのはんだを用いることができる。また、減圧により、はんだ１５，１８，２０，２１，２２にボイドが生じるのを抑制することができる。なお、凹凸酸化膜１９１ｆも還元により厚みが薄くなるため、還元されても凹凸酸化膜１９１ｆが残るように、レーザ光の照射により所望厚みの凹凸酸化膜１９１ｆを形成しておく。上記したように、金属薄膜１９１ｅが無電解Ｎｉめっき膜を含むと、凹凸酸化膜１９１ｆを厚くできるため、好ましい。
なお、第２ヒートシンク１９における延設部１９１の裏面１９１ｂのみに凹凸酸化膜１９１ｆを形成するのであれば、接続体３１の形成後や、２ｎｄリフローの実施後に、凹凸酸化膜１９１ｆを形成することもできる。すなわち、封止樹脂体１１の成形前に、凹凸酸化膜１９１ｆを形成することもできる。
次いで、トランスファモールド法により封止樹脂体１１の成形を行う。本実施形態では、第１ヒートシンク１４及び第２ヒートシンク１９が完全に被覆されるように、封止樹脂体１１を成形する。この場合、成形した封止樹脂体１１を第１ヒートシンク１４及び第２ヒートシンク１９の一部ごと切削することにより、第１ヒートシンク１４及び第２ヒートシンク１９の放熱面１４ｂ，１９０ｂを露出させる。このため、放熱面１４ｂ，１９０ｂは切削面となる。また、封止樹脂体１１の一面１１ａ及び裏面１１ｂも切削面となる。そして、放熱面１４ｂと一面１１ａが略面一となる。また、放熱面１９０ｂと裏面１１ｂが略面一となる。
なお、第１ヒートシンク１４及び第２ヒートシンク１９の放熱面１４ｂ，１９０ｂを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体１１を成形してもよい。この場合、封止樹脂体１１を成形した時点で、放熱面１４ｂ，１９０ｂが封止樹脂体１１から露出される。このため、成形後の切削が不要となる。
封止樹脂体１１の成形後、図１２に示すように、超音波探傷装置３３を用い、Ｚ方向において、第２ヒートシンク１９の延設部１９１側からはんだ２１を検査する。具体的には、超音波探傷装置３３のプローブ（探触子）３３ａから、延設部１９１に向けて超音波を送信するとともに、その反射波をプローブ３３ａで検出する。その際、突起部１９６を位置準部として用いる。超音波の送受波により、突起部１９６の位置を検出することで、裏面部分１９４ａ、すなわちはんだ２１を位置精度良く特定することができる。そして、超音波の送受波の結果から、はんだ２１におけるボイドなどの欠陥を検出する。
本実施形態では、図１２に示すように、Ｚ方向において、封止樹脂体１１のうち、継手部１６の裏面１６ｂを覆う部分の厚みＴ１よりも、延設部１９１の裏面１９１ｂを覆う部分の厚みＴ２のほうが薄くなっている。継手部１６と延設部１９１は、ほぼ同じ厚みを有している。したがって、はんだ２１に対して、封止樹脂体１１の厚みが薄い方から検査する。また、はんだ２２の検査についても同様に行う。なお、はんだ２１，２２以外のはんだについて、検査してもよい。
そして、リードフレームの不要部分を除去することで、半導体装置１０を得ることができる。なお、リードフレームの不要部分を除去した後に、超音波探傷装置３３によるはんだ２１，２２の検査を行うこともできる。
次に、上記した半導体装置１０及びその製造方法の効果について説明する。
本実施形態では、第２ヒートシンク１９のうち、延設部１９１における接続領域１９４の裏面部分１９４ａに、凹凸酸化膜１９１ｆが形成されている。凹凸酸化膜１９１ｆの表面は微細な凹凸をなしている。このため、裏面部分１９４ａと封止樹脂体１１との接触面積が増える。また、封止樹脂体１１が凹凸酸化膜１９１ｆの凹凸に絡みついてアンカー効果が生じる。これにより、延設部１９１の裏面部分１９４ａと封止樹脂体１１との密着性を向上させ、裏面部分１９４ａから封止樹脂体１１が剥離するのを抑制することができる。たとえば放熱面１９０ｂを露出させる際の切削加工の振動が延設部１９１に伝達されても、裏面部分１９４ａから封止樹脂体１１が剥離するのを抑制することができる。したがって、超音波探傷装置３３により、延設部１９１側からはんだ２１，２２を精度良く検査することができる。
また、パルス発振のレーザ光を照射することで、金属薄膜１９１ｅ上に凹凸酸化膜１９１ｆが形成されている。このように、金属薄膜１９１ｅ及び基材１９１ｃが凹凸酸化膜１９１ｆによって保護されているため、金属薄膜１９１ｅが凹凸酸化膜１９１ｆによって保護されず、露出される構成に較べて、延設部１９１の裏面部分１９４ａの腐食を防ぐことができる。たとえば凹凸酸化膜１９１ｆにより、封止樹脂体１１中に残存する塩素系化合物から、金属薄膜１９１ｅ及び基材１９１ｃを保護することができる。また、封止樹脂体１１と第２ヒートシンク１９との界面など通じて外部から侵入した水分から、金属薄膜１９１ｅ及び基材１９１ｃを保護することができる。したがって、裏面部分１９４ａの腐食にともなう封止樹脂体１１の剥離を抑制し、ひいては超音波探傷装置３３により、はんだ２１，２２を精度良く検査することができる。
特に本実施形態では、封止樹脂体１１のうち、継手部１６の裏面１６ｂを覆う部分の厚みよりも、延設部１９１の裏面１９１ｂを覆う部分の厚みのほうが薄くなっている。また、主端子２５の裏面２５ｂを覆う部分の厚みよりも、延設部１９１の裏面１９１ｂを覆う部分の厚みのほうが薄くなっている。したがって、封止樹脂体１１の厚い側、たとえば継手部１６の裏面１６ｂに凹凸酸化膜１９１ｆを設け、継手部１６側からはんだ２１を検査する構成に較べて、封止樹脂体１１での超音波の減衰を抑制することができる。すなわち、はんだ２１，２２を精度良く検査することができる。
ところで、溝部１９５にはんだ２１，２２が収容されない状態では、溝部１９５において、封止樹脂体１１（樹脂）と延設部１９１（金属）との界面が形成されるため、超音波探傷装置３３により、溝部１９５の位置を検出しやすい。しかしながら、接続領域１９４からはんだ２１，２２が溢れ、溝部１９５に収容された状態では、溝部１９５において、はんだ２１，２２（金属）と延設部１９１（金属）との界面が形成されることとなる。この場合、音響インピーダンスに大きな差がないため、超音波探傷装置３３により、溝部１９５の位置を検出し難くなる。
これに対し、本実施形態では、延設部１９１の対向面１９１ａに、接続領域１９４を取り囲む溝部１９５が形成され、裏面１９１ｂに、接続領域１９４の裏面部分１９４ａを取り囲む突起部１９６が形成されている。したがって、はんだ２１，２２が溝部１９５に収容された状態でも、突起部１９６を検出することができる。そして、突起部１９６の位置を基準として、はんだ２１，２２を位置精度良く検査することができる。また、裏面１９１ｂのほうが対向面１９１ａよりも封止樹脂体１１の裏面１１ｂに近いので、超音波の減衰を抑制し、位置基準部を位置精度良く検出することができる。
また、突起部１９６は、プレス加工により、溝部１９５とともに形成されている。したがって、裏面１９１ｂ側に、溝部１９５に対応して位置精度よく位置基準部を形成することができる。また、製造工程を簡素化することもできる。
（第２実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及びその製造方法と共通する部分についての説明は省略する。
本実施形態では、図１３に示すように、延設部１９１の裏面１９１ｂに、位置基準部として溝部１９７が形成されている。本実施形態において、溝部１９５が第１溝部に相当し、溝部１９７が第２溝部に相当する。溝部１９７は、溝部１９５に対応して形成されている。溝部１９７は、Ｚ方向からの投影視において、溝部１９５に一致するように形成されている。溝部１９７は、たとえばエッチングにより形成することができる。
このように、位置基準部として溝部１９７を有する構成を採用した場合にも、第１実施形態同様の効果を奏することができる。
（第３実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及びその製造方法と共通する部分についての説明は省略する。図１４は平面図であるが、明確化のため、凹凸酸化膜１９１ｆにハッチングを施している。
本実施形態では、図１４に示すように、凹凸酸化膜１９１ｆが、延設部１９１の裏面１９１ｂにおいて、位置基準部としての突起部１９６にも形成されている。すなわち、凹凸酸化膜１９１ｆが、接続領域１９４の裏面部分１９４ａと突起部１９６に形成されている。
これによれば、突起部１９６から封止樹脂体１１が剥離するのを抑制することができる。したがって、超音波探傷装置３３により、突起部１９６の位置をより確実に検出することができる。また、突起部１９６から封止樹脂体１１が剥離し難いため、裏面部分１９４ａの周囲から裏面部分１９４ａに剥離が進展するのを抑制することができる。すなわち、裏面部分１９４ａから封止樹脂体１１が剥離するのをより効果的に抑制することができる。
なお、溝部１９７に凹凸酸化膜１９１ｆが形成された場合にも、同様の効果を奏することができる。
（第４実施形態）
本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０及びその製造方法と共通する部分についての説明は省略する。図１５は平面図であるが、明確化のため、凹凸酸化膜１９１ｆにハッチングを施している。
本実施形態では、図１５に示すように、凹凸酸化膜１９１ｆが、延設部１９１の裏面１９１ｂの全面に形成されている。
これによれば、裏面１９１ｂ全面において、封止樹脂体１１の剥離が抑制される。たとえば延設部１９１の裏面１９１ｂにおける縁部に剥離が生じるのを抑制することができる。したがって、裏面部分１９４ａから封止樹脂体１１が剥離するのをより効果的に抑制することができる。
なお、溝部１９７に凹凸酸化膜１９１ｆが形成された場合にも、同様の効果を奏することができる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
上記実施形態では、半導体装置１０として、半導体チップ１２を２つ有する２ｉｎ１パッケージの例を示した。しかしながら、半導体チップ１２の個数は限定されない。たとえば三相分の上下アームを構成する６つの半導体チップ１２を有する６ｉｎ１パッケージにも適用できる。
ＩＧＢＴとＦＷＤが同一チップに形成される例を示したが、互いに別チップに形成される構成にも適用できる。
半導体装置１０がターミナル１７を有する例を示したが、ターミナル１７を有さない構成としてもよい。この場合、第２ヒートシンク１９に、エミッタ電極１３ｂに向けて突出する凸部を設けるとよい。
放熱面１４ｂ，１９ｂが、封止樹脂体１１から露出される例を示した。しかしながら、放熱面１４ｂ，１９ｂが、封止樹脂体１１から露出されない構成にも適用できる。
電子装置として半導体装置１０の例を示したが、これに限定されない。電子部品と、電子部品を封止する封止樹脂体と、少なくとも一部が封止樹脂体の内部に配置された第１部材と、封止樹脂体の内部において、はんだを介して第１部材と接続された第２部材と、を備える電子装置であれば適用することができる。
金属薄膜１９１ｅを構成する金属はＮｉに限定されない。また、凹凸酸化膜１９１ｆもＮｉの酸化物に限定されない。凹凸酸化膜１９１ｆの構成材料は、金属薄膜１９１ｅを構成する金属と同じ金属の酸化物であればよい。
凹凸酸化膜１９１ｆが、第２ヒートシンク１９の対向面１９０ａ，１９１ａ及びターミナル１７の側面にも形成される例を示した。しかしながら、第２ヒートシンク１９の対向面１９０ａ，１９１ａ及びターミナル１７の側面の少なくとも一方に、凹凸酸化膜１９１ｆを有さない構成を採用することもできる。
なお、凹凸酸化膜１９１ｆは、延設部１９１の裏面１９１ｂのうち、位置基準部としての突起部１９６又は溝部１９７のみに形成されてもよい。これによれば、突起部１９６から封止樹脂体１１が剥離するのを抑制できる。したがって、超音波探傷装置３３により、突起部１９６の位置をより確実に検出できる。また、突起部１９６から封止樹脂体１１が剥離し難いため、裏面部分１９４ａの周囲から裏面部分１９４ａに剥離が進展するのを抑制することができる。また、位置基準部に限定されず、裏面部分１９４ａを取り囲むように、凹凸酸化膜１９１ｆが形成されてもよい。たとえば、裏面１９１ｂの縁部のみに凹凸酸化膜１９１ｆが形成されてもよい。
１…電力変換装置、２…直流電源、３…モータ、４…平滑コンデンサ、５…高電位電源ライン、６…低電位電源ライン、７…出力ライン、１０…半導体装置、１１…封止樹脂体、１１ａ…一面、１１ｂ…裏面、１１ｃ，１１ｄ…側面、１２，１２Ｈ，１２Ｌ…半導体チップ、１２ａ…一面、１２ｂ…裏面、１３ａ…コレクタ電極、１３ｂ…エミッタ電極、１４，１４Ｈ，１４Ｌ…第１ヒートシンク、１４ａ…対向面、１４ｂ…放熱面、１５，１５Ｈ，１５Ｌ…はんだ、１６…継手部、１６ａ…対向面、１６ｂ…裏面、１７，１７Ｈ，１７Ｌ…ターミナル、１８，１８Ｈ，１８Ｌ…はんだ、１９，１９Ｈ，１９Ｌ…第２ヒートシンク、１９０，１９０Ｈ，１９０Ｌ…本体部、１９０ａ…対向面、１９０ｂ…裏面、１９１，１９１Ｈ，１９１Ｌ…延設部、１９１ａ…対向面、１９１ｂ…裏面、１９１ｃ…基材、１９１ｄ…皮膜、１９１ｅ…金属薄膜、１９１ｆ…凹部、１９１ｇ…凹凸酸化膜、１９１ｈ…凸部、１９２，１９４…接続領域、１９４ａ…裏面部分、１９３，１９５，１９７…溝部、１９６…突起部、２０，２０Ｈ，２０Ｌ…はんだ、２１，２２…はんだ、２３，２４，２５…主端子、２５ａ…対向面、２５ｂ…裏面、２６，２６Ｈ，２６Ｌ…信号端子、２７…ボンディングワイヤ、２８，２９，３０…貫通孔、３１，３１Ｈ，３１Ｌ…接続体、３２…台座、３３…超音波探傷装置、３３ａ…プローブ

Claims (10)

  1. 電子部品（１２）と、
    前記電子部品を封止する封止樹脂体（１１）と、
    少なくとも一部が前記封止樹脂体の内部に配置された第１部材（１９）と、
    前記封止樹脂体の内部において、はんだ（２１，２２）を介して前記第１部材と接続された第２部材（１６，２５）と、
    を備え、
    前記第１部材は、金属材料を用いて形成された基材（１９１ｃ）と、前記基材の表面のうち、少なくとも前記第１部材における前記第２部材との対向面（１９１ａ）と反対の裏面（１９１ｂ）側の表面上に形成された皮膜（１９１ｄ）と、を有し、
    前記皮膜は、前記基材の表面に形成された金属薄膜（１９１ｅ）と、前記金属薄膜上に形成され、前記金属薄膜の主成分の金属と同じ金属の酸化物よりなる凹凸酸化膜（１９１ｆ）と、を有し、
    前記凹凸酸化膜は、前記第１部材の裏面において、前記第１部材、前記はんだ、及び前記第２部材の積層方向からの投影視で前記第１部材の対向面における前記はんだが接続される接続領域（１９４）の全域と少なくとも重なるように形成されている電子装置。
  2. 前記積層方向において、前記封止樹脂体の厚みは、前記第２部材における前記第１部材との対向面（１６ａ，２５ａ）と反対の裏面（１６ｂ，２５ｂ）を覆う部分よりも、前記第１部材の裏面（１９１ｂ）を覆う部分のほうが薄くされている請求項１に記載の電子装置。
  3. 前記電子装置は、三相インバータを構成する３組の上下アームのうちの１組をなしており、
    前記電子部品は、前記積層方向における一面（１２ａ）及び前記一面と反対の裏面（１２ｂ）に電極（１３ａ，１３ｂ）がそれぞれ形成された半導体チップ（１２）であり、
    前記半導体チップは、上アームをなす上アームチップ（１２Ｈ）と、下アームをなし、お互いの前記一面が前記積層方向において同じ側となるように、前記積層方向に直交する直交方向において前記上アームチップに並んで配置された下アームチップ（１２Ｌ）と、を有し、
    前記電子装置は、
    前記半導体チップの熱を放熱させるために、前記積層方向において前記半導体チップを個別に挟むように配置される一対のヒートシンクであって、前記積層方向において前記一面側に配置され、前記一面の電極と電気的に接続された第１ヒートシンク（１４）、及び、前記積層方向において前記裏面側に配置され、前記裏面の電極と電気的に接続された本体部（１９０）と、前記本体部から前記直交方向に延設された延設部（１９１）と、を含む前記第１部材としての第２ヒートシンクと、
    前記延設部と前記積層方向において対向するように前記延設部に対して前記半導体チップ側に配置され、前記はんだを介して前記延設部と電気的に接続された前記第２部材として、前記上アーム及び前記下アームのうちの一方の前記延設部に接続された継手部（１６）、及び、他方の前記延設部に接続された主端子（２５）と、を備える請求項１又は請求項２に記載の電子装置。
  4. 前記第１部材は、前記対向面に形成され、前記接続領域を取り囲む溝部（１９５）と、前記溝部に対応して前記裏面に形成された位置基準部としての突起部（１９６）と、を有する請求項１〜３いずれか１項に記載の電子装置。
  5. 前記第１部材は、前記対向面に形成され、前記接続領域を取り囲む第１溝部（１９５）と、前記第１溝部に対応して前記裏面に形成された位置基準部としての第２溝部（１９７）と、を有する請求項１〜３いずれか１項に記載の電子装置。
  6. 前記凹凸酸化膜は、前記第１部材の裏面において、前記位置基準部に形成されている請求項４又は請求項５に記載の電子装置。
  7. 前記凹凸酸化膜は、前記第１部材の裏面の全面に形成されている請求項１〜６いずれか１項に記載の電子装置。
  8. 前記金属薄膜は、前記凹凸酸化膜が形成された部分の表面に複数の凹部（１９１ｇ）を有する請求項１〜７いずれか１項に記載の電子装置。
  9. 前記金属薄膜において、前記凹凸酸化膜が形成された部分の平均膜厚が、前記凹凸酸化膜が形成されていない部分の平均膜厚よりも薄くなっている請求項１〜８いずれか１項に記載の電子装置。
  10. 電子部品（１２）と、
    前記電子部品を封止する封止樹脂体（１１）と、
    少なくとも一部が前記封止樹脂体の内部に配置された第１部材（１９）と、
    前記封止樹脂体の内部において、はんだ（２１，２２）を介して前記第１部材と接続された第２部材（１６，２５）と、
    を備え、
    前記第１部材は、金属材料を用いて形成された基材（１９１ｃ）と、前記基材の表面のうち、少なくとも前記第１部材における前記第２部材との対向面（１９１ａ）と反対の裏面（１９１ｂ）側の表面上に形成された皮膜（１９１ｄ）と、を有し、
    前記皮膜は、前記基材の表面に形成された金属薄膜（１９１ｅ）と、前記金属薄膜上に形成され、前記金属薄膜の主成分の金属と同じ金属の酸化物よりなる凹凸酸化膜（１９１ｆ）と、を有し、
    前記凹凸酸化膜は、前記第１部材の裏面において、前記第１部材、前記はんだ、及び前記第２部材の積層方向からの投影視で前記第１部材の対向面における前記はんだが接続される接続領域（１９４）の全域と少なくとも重なるように形成されている電子装置の製造方法であって、
    前記金属薄膜が形成された前記基材を準備し、
    前記金属薄膜の表面のうち、前記第１部材の裏面側の表面における前記接続領域の裏面部分全域を少なくとも含むようにパルス発振のレーザ光を照射して、前記凹凸酸化膜を形成し、
    前記はんだを介して、前記第１部材と前記第２部材とを接続し、
    前記凹凸酸化膜を形成し、且つ、前記第１部材と前記第２部材とを接続した後、前記封止樹脂体を成形し、
    前記封止樹脂体の成形後、超音波探傷装置（３３）を用い、前記積層方向において前記第１部材側から前記はんだを検査する電子装置の製造方法。
JP2016080578A 2016-04-13 2016-04-13 電子装置及びその製造方法 Active JP6485398B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016080578A JP6485398B2 (ja) 2016-04-13 2016-04-13 電子装置及びその製造方法
PCT/JP2017/011948 WO2017179394A1 (ja) 2016-04-13 2017-03-24 電子装置及びその製造方法
CN201780022959.7A CN109075147B (zh) 2016-04-13 2017-03-24 电子装置及其制造方法
US16/079,128 US10373889B2 (en) 2016-04-13 2017-03-24 Electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016080578A JP6485398B2 (ja) 2016-04-13 2016-04-13 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017191857A JP2017191857A (ja) 2017-10-19
JP6485398B2 true JP6485398B2 (ja) 2019-03-20

Family

ID=60042555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016080578A Active JP6485398B2 (ja) 2016-04-13 2016-04-13 電子装置及びその製造方法

Country Status (4)

Country Link
US (1) US10373889B2 (ja)
JP (1) JP6485398B2 (ja)
CN (1) CN109075147B (ja)
WO (1) WO2017179394A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105486A1 (ja) * 2016-12-06 2018-06-14 株式会社 東芝 半導体装置
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
JP6402281B1 (ja) * 2017-05-19 2018-10-10 新電元工業株式会社 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP6874645B2 (ja) * 2017-11-02 2021-05-19 トヨタ自動車株式会社 半導体装置の製造方法
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
JP7069787B2 (ja) * 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
JP2019149469A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体モジュール
DE112018008134T5 (de) * 2018-11-12 2021-07-29 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2022004589A1 (ja) * 2020-06-30 2022-01-06 三菱電機株式会社 端子部材、集合体、半導体装置およびこれらの製造方法
WO2022004758A1 (ja) * 2020-06-30 2022-01-06 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
JPWO2022049641A1 (ja) * 2020-09-01 2022-03-10
JP7395010B2 (ja) * 2020-10-12 2023-12-08 三菱電機株式会社 半導体モジュール
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
JP2023041490A (ja) * 2021-09-13 2023-03-24 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222465A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP3204545B2 (ja) * 1992-08-20 2001-09-04 イビデン株式会社 多層プリント配線板およびその製造方法
JPH07115170A (ja) 1993-08-23 1995-05-02 Toppan Printing Co Ltd マルチチップモジュール
JP2001225346A (ja) 1999-12-08 2001-08-21 Polyplastics Co 金属インサート樹脂複合成形品の製造方法
JP3748849B2 (ja) * 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP4644718B2 (ja) * 2008-01-31 2011-03-02 株式会社日立製作所 金属／樹脂接着構造体及び樹脂封止型半導体装置とその製造方法
JP4968195B2 (ja) 2008-06-24 2012-07-04 株式会社デンソー 電子装置の製造方法
JP2013071312A (ja) * 2011-09-28 2013-04-22 Hitachi Automotive Systems Ltd 金属部材と成形樹脂部材との複合成形体および金属部材の表面加工方法
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
JP2013251500A (ja) 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法
JP5843750B2 (ja) 2012-12-14 2016-01-13 ポリプラスチックス株式会社 金属部品の製造方法、及び複合成形体
WO2015151273A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体装置
JP2016004941A (ja) * 2014-06-18 2016-01-12 株式会社デンソー 半導体装置及びパワーモジュール

Also Published As

Publication number Publication date
CN109075147A (zh) 2018-12-21
US10373889B2 (en) 2019-08-06
JP2017191857A (ja) 2017-10-19
US20190057921A1 (en) 2019-02-21
WO2017179394A1 (ja) 2017-10-19
CN109075147B (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
JP6485398B2 (ja) 電子装置及びその製造方法
JP6686691B2 (ja) 電子装置
JP6578900B2 (ja) 半導体装置及びその製造方法
CN108604579B (zh) 电子装置及其制造方法
US10943859B2 (en) Semiconductor device
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
US11742256B2 (en) Semiconductor device
WO2018173511A1 (ja) 半導体装置
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP4765853B2 (ja) 半導体装置の製造方法
WO2019187608A1 (ja) 半導体装置
WO2020105476A1 (ja) 半導体装置
JP2010141163A (ja) 半導体装置及び半導体装置の製造方法
CN115425016A (zh) 功率模块及其制备方法、封装结构
JP2020198388A (ja) 半導体装置およびその製造方法
JP7327134B2 (ja) 半導体装置
JP2022007599A (ja) 半導体装置
JP2022185936A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R151 Written notification of patent or utility model registration

Ref document number: 6485398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250