JP2010141163A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010141163A
JP2010141163A JP2008316598A JP2008316598A JP2010141163A JP 2010141163 A JP2010141163 A JP 2010141163A JP 2008316598 A JP2008316598 A JP 2008316598A JP 2008316598 A JP2008316598 A JP 2008316598A JP 2010141163 A JP2010141163 A JP 2010141163A
Authority
JP
Japan
Prior art keywords
semiconductor device
film pattern
conductive film
semiconductor chip
laser welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008316598A
Other languages
English (en)
Other versions
JP5119139B2 (ja
Inventor
Junji Tsuruoka
純司 鶴岡
Kazuo Aoki
一雄 青木
Katsuhiko Yoshihara
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2008316598A priority Critical patent/JP5119139B2/ja
Publication of JP2010141163A publication Critical patent/JP2010141163A/ja
Application granted granted Critical
Publication of JP5119139B2 publication Critical patent/JP5119139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】溶接スパッタの半導体チップ表面への付着を防止する。
【解決手段】セラミックス４上に形成されたコレクタ銅箔５と、コレクタ銅箔５上に固着された半導体チップ７と、半導体チップ７上に固着された金属ブロック９と、金属ブロック９の溶接部１６を露出させて、半導体チップ７を被覆したカバー樹脂２６と、金属ブロック９の溶接部１６にレーザ溶接で接続されたエミッタ端子１１と、を有する半導体装置では、レーザ溶接により発生した溶接スパッタ２７の半導体チップ７の表面への付着がカバー樹脂２６により防止される。
【選択図】図１

Description

本発明は半導体装置及び半導体装置の製造方法に関し、特に、内部配線の接続がレーザ溶接で行われる半導体装置及び半導体装置の製造方法に関する。
図６は、半導体装置（構成例１）の要部断面図である。
まず、構成例１の図６に示す半導体装置は、放熱ベース１と、コレクタ銅箔５及び裏面銅箔３が表裏にそれぞれ形成されたセラミックス４と、半導体チップ７と、金属ブロック９とがそれぞれはんだ２，６，８を介して積層されている。これらが樹脂ケース１０内に配置されて、樹脂ケース１０内に封止樹脂３１が充填されて、蓋３２が配置されている。
次に、上記半導体装置の製造方法について図７及び上記図６を参照しながら説明する。
図７は、半導体装置（構成例１）の製造工程を説明するための要部断面図である。
まず、放熱ベース１の上面にはんだ２を配置し、この上に、コレクタ銅箔５及び裏面銅箔３が表裏にそれぞれ形成されたセラミックス４を搭載する。当該セラミックス４のコレクタ銅箔５の上面にはんだ６を配置し、この上に、半導体チップ７を搭載する。さらに、当該半導体チップ７の上面にはんだ８を配置し、この上に、金属ブロック９を搭載する。
このような状態において、加熱し、各はんだ材を溶融させた後に、冷却・再凝固させる。このため、放熱ベース１と、セラミックス４と、半導体チップ７と、金属ブロック９とが一体になった状態となる（図７（Ａ））。
なお、ここで用いられる半導体チップ７は、ＩＧＢＴ（Insulate Gate Bipolar Transistor）、又はＦＷＤ（Free Wheeling Diode）等である。半導体チップ７の上面に搭載された金属ブロック９は、半導体チップ７から発生する熱を分散させて放熱させる目的で用いられ、材質としては熱伝導率の高い銅が主として使用される。
次いで、半導体チップ７の外側に、電流取り出しのための端子を備えた樹脂ケース１０を配置する。樹脂ケース１０にはリードフレーム一体型のエミッタ端子１１及びコレクタ端子１２がそれぞれインサート成型されており、この樹脂ケース１０の放熱ベース１と対峙する面に予めシリコーン接着剤１３を塗布しておき、樹脂ケース１０と放熱ベース１の外周部分を嵌合する（図７（Ｂ））。
次いで、シリコーン接着剤１３を加熱硬化して、樹脂ケース１０と放熱ベース１とを固着する。コレクタ端子１２とコレクタ銅箔５とをボンディングワイヤ１４（アルミワイヤ等）によって電気的に接続する。また、エミッタ端子１１と金属ブロック９とをレーザ溶接する。レーザ光１５はエミッタ端子１１の上面より照射され、エミッタ端子１１の最表面でレーザ光１５の吸収が起こり、熱エネルギーに変換されることで溶接が進行して、エミッタ端子１１のレーザ溶接された箇所が溶接部１６となる。この溶接部１６によってエミッタ端子１１と金属ブロック９とが固着する（図７（Ｃ））。
なお、リードフレーム一体型のエミッタ端子１１の材質としては、低抵抗・高熱伝導性より主に銅又は銅合金が用いられる。また、このエミッタ端子１１の表面には、レーザ光１５の吸収を高めるためにニッケルめっきが施される。また、樹脂ケース１０外に露出したエミッタ端子１１には図示しない電動機等が接続するため、このニッケルめっきは露出部の酸化防止の働きもする。レーザ光１５としては、レーザパワー密度が高く短時間で溶接が可能なＹＡＧレーザ（波長１０６４ｎｍ）が用いられる。また、ＹＡＧレーザ（波長１０６４ｎｍ）及びＹＡＧレーザの第２高調波（波長５３２ｎｍ）の両方が用いられる場合もある。
さらに、樹脂ケース１０内に封止樹脂３１を充填して、蓋３２をすることで図６に示される半導体装置が完成する。
一方、半導体装置のコレクタ端子１２とコレクタ銅箔５との電気的接続に、ボンディングワイヤ１４（図６）に代わって、他の構成を用いても構わない。
以下にコレクタ端子１２とコレクタ銅箔５との電気的接続を実現する他の構成例について説明する。なお、以下では、金属ブロック９とエミッタ端子１１とのレーザ溶接による接続は上記と同様であるために説明を省略する。また、以下で説明する製造工程は、図７（Ａ）で説明した製造工程の後に続くものである。
図８は、半導体装置（構成例２）の製造工程を説明するための要部断面図である。
構成例２の当該半導体装置の図６の半導体装置との差異は、コレクタ端子１２とコレクタ銅箔５との電気的接続に、ボンディングワイヤ１４に代わって、接続導体１９を利用している。
この接続導体１９は、コレクタ銅箔５及びコレクタ端子１２にレーザ光１５によって溶接されて、溶接部１６がそれぞれ形成される。このため、接続導体１９は、コレクタ銅箔５及びコレクタ端子１２と接続する。
接続導体１９の材質としては、リードフレーム一体型のエミッタ端子１１と同様に、低抵抗・高熱伝導性のメリットから銅又は銅合金が用いられ、表面にはレーザ光１５の吸収率を高めるためにニッケルめっきが施される。
図９は、半導体装置（構成例３）の製造工程を説明するための要部断面図である。
構成例３として当該半導体装置の図６の半導体装置との差異は、ボンディングワイヤ１４を用いずに、樹脂ケース１０にインサート成型するリードフレーム一体型のコレクタ端子２０を樹脂ケース１０から延長することで、コレクタ銅箔５に直接接続できるようにしたものである。
このコレクタ端子２０は、コレクタ銅箔５にレーザ光１５によって溶接されて、溶接部１６が形成される。
図１０は、半導体装置（構成例４）の製造工程を説明するための要部断面図である。
構成例４として当該半導体装置は、構成例２の半導体装置（図８）において、金属ブロック９と一端がレーザ溶接で固着されたリードフレーム２８の他端もエミッタ銅箔２１とレーザ溶接で固着されている。さらに、エミッタ銅箔２１とエミッタ端子２５は接続導体２４を介してレーザ溶接で固着されている。
このように、半導体装置の内部の様々な配線の接続においてレーザ溶接が用いられている。
なお、特許文献１には、両面を露出する一対の主電極板の間を絶縁性の外筒により外部絶縁した平型パッケージの中に、第一主面に少なくとも第一の主電極、第二主面に第二の主電極を有する少なくとも一つ以上の半導体素子を組み込んだ平型半導体装置において、半導体素子表面のうち中間電極板と対向しない外周部分と、中間電極板の側面の少なくとも一部を電気絶縁性材料によりコンパクトに封止することで、低コストで高い信頼性を実現できることが開示されている。
また、特許文献２には、ヒートスプレッダと外部導出導体である金属板をレーザ溶接することで、強固で高い信頼性を持った接続が得られることが開示されている。
特開２０００−５８７１７号公報 特開２００７−１６５６９０号公報
しかし、上記のように半導体装置の内部配線の接続にレーザ溶接を用いると次のような問題点があった。
構成例１の半導体装置の製造工程において、金属ブロック９とエミッタ端子１１とをレーザ光１５によって溶接すると溶接スパッタ１７が発生する。溶接スパッタ１７は半導体チップ７の表面に飛散し、飛散した溶接スパッタ１８（図６）は半導体チップ７を損傷してしまう。
同様に、構成例２〜４の半導体装置のそれぞれの製造工程（図８、図９及び図１０）においても、レーザ光１５を用いた溶接により溶接スパッタ１８が半導体チップ７に飛散すると、半導体チップ７を損傷してしまう。
損傷を受けた半導体チップ７は電気的特性の不良を起こし、半導体装置全体の信頼性が低下してしまう。
また、溶接スパッタ１７が飛散しないようにレーザパワーを下げると、充分な溶接面積が確保できない。このため、各部における接触不良が生じる恐れがある。
また、特許文献１及び特許文献２では、レーザ溶接で生ずる溶接スパッタが半導体チップ上に飛散することを防止する方策については記載されていない。
本発明はこのような点に鑑みてなされたものであり、溶接スパッタの半導体チップ表面への付着が防止された半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、内部配線の接続がレーザ溶接で行われる半導体装置が提供される。
この半導体装置は、絶縁基板上に形成された導電膜パターンと、前記導電膜パターン上に固着された半導体チップと、前記半導体チップ上に固着された導電ブロックと、前記導電ブロックの溶接部を露出させて、前記半導体チップを被覆した保護樹脂と、前記導電ブロックの前記溶接部にレーザ溶接で接続された外部端子と、を有する。
このような半導体装置では、絶縁基板上に導電膜パターンが形成され、導電膜パターン上に半導体チップが固着され、半導体チップ上に導電ブロックが固着され、導電ブロックの溶接部を露出させて、半導体チップが保護樹脂で被覆され、導電ブロックの溶接部に外部端子がレーザ溶接で接続される。
また、上記目的を達成するために、内部配線の接続がレーザ溶接で行われる半導体装置の製造方法が提供される。
この半導体装置の製造方法は、絶縁基板上に形成された導電膜パターン上に半導体チップを固着する工程と、前記半導体チップ上に導電ブロックを固着する工程と、前記導電ブロックの溶接部を露出させて、前記半導体チップを保護樹脂にて被覆する被覆工程と、前記導電ブロックの前記溶接部にレーザ溶接で外部端子を接続する工程と、を有する。
このような半導体装置の製造方法によれば、絶縁基板上に形成された導電膜パターン上に半導体チップが固着され、半導体チップ上に導電ブロックが固着され、導電ブロックの溶接部を露出させて、半導体チップが保護樹脂で被覆され、導電ブロックの溶接部にレーザ溶接で外部端子が接続される。
上記半導体装置及び半導体装置の製造方法では、溶接スパッタの半導体チップ表面への付着が防止される。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、実施の形態における半導体装置の要部断面模式図である。
図１に示す半導体装置の基本的な構造は、図６に示した構成例１の半導体装置と同じである。一方、構成例１の半導体装置と異なる構成は、半導体チップ７がカバー樹脂２６（保護樹脂）で被覆されている点である。
放熱ベース１上に、コレクタ銅箔５（導電膜パターン）及び裏面銅箔３が表裏にそれぞれ形成されたセラミックス４（絶縁基板）と、半導体チップ７と、金属ブロック９（導電ブロック）とがはんだ２，６，８を介して順に積層されている。
また、カバー樹脂２６は、金属ブロック９の接続面が露出されるように、半導体チップ７を被覆している。
このような積層構造に、エミッタ端子１１及びコレクタ端子１２がインサート成型された樹脂ケース１０が嵌合されて、エミッタ端子１１と金属ブロック９とがレーザ溶接により接続され、コレクタ銅箔５とコレクタ端子１２とがボンディングワイヤ１４（アルミワイヤ等）にて接続されている。また、樹脂ケース１０と放熱ベース１とがシリコーン接着剤１３で固着されている。
さらに、樹脂ケース１０内に封止樹脂３１が充填され、上部が蓋３２で覆われて、図１に示す半導体装置が構成されている。
次に、このような半導体装置の製造方法について図２及び上記図１を参照して説明する。
図２は、実施の形態における半導体装置の製造工程を説明するための要部断面図である。
まず、放熱ベース１の上面にはんだ２を配置し、この上に、コレクタ銅箔５及び裏面銅箔３がそれぞれ形成されたセラミックス４を搭載する。当該セラミックス４のコレクタ銅箔５の上面にはんだ６を配置し、この上に、半導体チップ７を搭載する。さらに、当該半導体チップ７の上面にはんだ８を配置し、この上に、金属ブロック９を搭載する。
このような状態において、加熱し、各はんだ材を溶融させた後に、冷却・再凝固させる。このため、放熱ベース１と絶縁基板と半導体チップ７と金属ブロック９とが一体になった状態となる（図２（Ａ））。
なお、ここで用いられる半導体チップ７は、ＩＧＢＴ又はＦＷＤ等である。半導体チップ７の上面に搭載された金属ブロック９は、半導体チップ７から発生する熱を分散させて放熱させる目的で用いられ、材質としては熱伝導率の高い銅が主として使用される。また、このはんだ２，６，８による接続は超音波接続であっても構わない。
次いで、コレクタ銅箔５上に搭載され、金属ブロック９からはみ出した半導体チップ７の露出部分をカバー樹脂２６で被覆する。なお、半導体チップ７をカバー樹脂２６で被覆する際には、金属ブロック９の上面（エミッタ端子１１との接続部（後述））は露出したままである。つまり、金属ブロック９が固着せず露出している半導体チップ７の表面を上面から側面にかけて被覆するように塗布する。
なお、カバー樹脂２６は半導体チップ７の表面の他に、後にレーザ溶接される箇所以外のコレクタ銅箔５を部分・選択的に被覆しても構わない。コレクタ銅箔５にもカバー樹脂２６を被覆することにより、溶接スパッタ１７のコレクタ銅箔５に対する飛散を防止できる。このため、溶接スパッタ１７が起因したコレクタ銅箔５におけるショート等が抑制される。また、このカバー樹脂２６の材質としては、シリコーン系、エポキシ系、ウレタン系及びアクリル系等の樹脂を用いることができる。
カバー樹脂２６の塗布後、常温硬化、加熱硬化、可視光線硬化及び紫外線硬化等の手法により、カバー樹脂２６を硬化させる。このようにして半導体チップ７が露出しないようにカバー樹脂２６によって覆う（図２（Ｂ））。
なお、硬化形態例としては、シリコーン系とエポキシ系の場合は室温、加熱及び紫外線があり、ウレタン系では室温と加熱があり、アクリル系では室温、加熱、紫外線及び可視光線がある。
次いで、半導体チップ７の外側に、電流取り出しのための端子を備えた樹脂ケース１０を配置する。樹脂ケース１０にはリードフレーム一体型のエミッタ端子１１及びコレクタ端子１２がインサート成型されており、この樹脂ケース１０の放熱ベース１と対峙する面に予めシリコーン接着剤１３を塗布しておき、樹脂ケース１０と放熱ベース１の外周部分を嵌合する。その後、シリコーン接着剤１３を加熱硬化して、樹脂ケース１０と放熱ベース１とを固着する。
さらに、コレクタ端子１２とコレクタ銅箔５とをボンディングワイヤ１４によって電気的に接続し、エミッタ端子１１と金属ブロック９とをレーザ溶接する。レーザ溶接の際のレーザ光１５はエミッタ端子１１の上面より照射され、エミッタ端子１１の最表面でレーザ光１５の吸収が起こり、熱エネルギーに変換されることで溶接が進行する。この結果、エミッタ端子１１のレーザ光１５が照射された箇所が溶接部１６となる。この溶接部１６によってエミッタ端子１１と金属ブロック９とが固着する（図２（Ｃ））。
なお、エミッタ端子１１の材質としては、低抵抗・高熱伝導性より主に銅又は銅合金が用いられる。また、エミッタ端子１１の表面には、レーザ光１５の吸収を高めるためにニッケルめっきが施される。また、樹脂ケース１０の外に露出したエミッタ端子１１には図示しない電動機等が接続するため、このニッケルめっきは露出部の酸化防止の働きもする。
また、レーザ光１５としては、レーザパワー密度が高く短時間で溶接が可能なＹＡＧレーザ（波長１０６４ｎｍ）が用いられる。また、ＹＡＧレーザ（波長１０６４ｎｍ）とＹＡＧレーザの第２高調波（波長５３２ｎｍ）の両方が用いられる場合もある。
次いで、樹脂ケース１０内に封止樹脂３１（シリコーンゲル又はエポキシ樹脂等）を充填してその上に蓋３２を被せることにより、図１に示した半導体装置が完成する。なお、蓋３２は被せない場合もある。
上記のエミッタ端子１１と金属ブロック９との接続にレーザ溶接を行うと、溶接スパッタ１７が発生する。レーザ溶接の際に発生した溶接スパッタ１７は樹脂ケース１０内部に飛散するが、半導体チップ７はカバー樹脂２６で覆われているため、溶接スパッタ１７はカバー樹脂２６の表面に付着し（溶接スパッタ２７）、半導体チップ７表面には付着しない。このため、半導体チップ７は損傷することが無い。また、溶接スパッタ１７の飛散から半導体チップ７を保護するための特別な治具が不要となるため、製造工程数を削減することができる。さらに、溶接スパッタ１７の半導体チップ７表面への飛散が防げるために、溶接スパッタ１７が発生する条件を採用して充分な溶接面積を確保することが可能となる。したがって、半導体装置の信頼性が向上する。
次に、上記実施の形態を利用した様々な内部配線のレーザ溶接による配線接続について説明する。なお、以下の各例では、金属ブロック９とエミッタ端子１１とのレーザ溶接による接続の説明については実施の形態と同様であるために省略する。また、以下の各製造工程は図２（Ａ）で説明した製造工程の後に続くものである。
＜実施例１＞
図３は、実施例１における半導体装置の製造工程を説明するための要部断面図である。
実施例１の半導体装置と実施の形態の半導体装置との構成上の差異は、コレクタ端子１２とコレクタ銅箔５との電気的接続に、ボンディングワイヤ１４に代わって、接続導体１９を利用している（すなわち、図８の構成例２に対応）。
この接続導体１９は、コレクタ銅箔５及びコレクタ端子１２にレーザ光１５によって溶接されて、溶接部１６が形成される。このため、接続導体１９は、コレクタ銅箔５及びコレクタ端子１２と接続する。
この時、上記実施の形態と同様に、溶接スパッタ１７が発生して樹脂ケース１０の内部に飛散するが、半導体チップ７はカバー樹脂２６で覆われているため、溶接スパッタ１７はカバー樹脂２６の表面に付着し（溶接スパッタ２７）、半導体チップ７表面には付着しない。
そして、樹脂ケース１０内に封止樹脂３１を充填してその上に蓋３２を被せることにより、図示しない半導体装置が完成する。なお、蓋３２は被せない場合もある。
なお、接続導体１９の材質としては、エミッタ端子１１と同様に、低抵抗・高熱伝導性のメリットから銅または銅合金が用いられ、表面にはレーザ光１５の吸収率を高めるためにニッケルめっきが施される。
＜実施例２＞
図４は、実施例２における半導体装置の製造工程を説明するための要部断面図である。
実施例２の半導体装置と実施の形態の半導体装置との構成上の差異は、コレクタ端子１２とコレクタ銅箔５との電気的接続に、ボンディングワイヤ１４を用いずに、樹脂ケース１０にインサート成型するリードフレーム一体型のコレクタ端子２０を樹脂ケース１０から延長することで、コレクタ銅箔５に直接接続できるようにしたものである（すなわち、図９の構成例３に対応）。
このコレクタ端子２０は、コレクタ銅箔５にレーザ光１５によって溶接されて、溶接部１６が形成される。このため、コレクタ端子２０は、コレクタ銅箔５と接続する。
この時、上記と同様に、溶接スパッタ１７が発生して樹脂ケース１０の内部に飛散するが、半導体チップ７はカバー樹脂２６で覆われているため、溶接スパッタ１７はカバー樹脂２６の表面に付着し（溶接スパッタ２７）、半導体チップ７表面には付着しない。
そして、樹脂ケース１０内に封止樹脂３１を充填してその上に蓋３２を被せることにより、図示しない半導体装置が完成する。なお、蓋３２は被せない場合もある。
＜実施例３＞
図５は、実施例３における半導体装置の製造工程を説明するための要部断面図である。
実施例３の半導体装置は、実施例１の半導体装置（図３）と同様に、コレクタ端子１２とコレクタ銅箔５との電気的接続に、ボンディングワイヤ１４に代わって、接続導体１９を利用している。さらに、実施例３の半導体装置は、金属ブロック９と一端が固着されたリードフレーム２８の他端もエミッタ銅箔２１とレーザ溶接で固着されている。また、エミッタ銅箔２１とエミッタ端子２５は接続導体２４に固着されている（すなわち、図１０の構成例４に対応）。
この接続導体１９は、実施例１と同様に、コレクタ銅箔５及びコレクタ端子１２にレーザ光１５によって溶接されて、溶接部１６が形成される。このため、接続導体１９は、コレクタ銅箔５及びコレクタ端子１２と接続する。
さらに、金属ブロック９と一端がレーザ溶接で固着されたリードフレーム２８の他端が、エミッタ銅箔２１とレーザ溶接による溶接部１６で固着される。また、エミッタ銅箔２１とエミッタ端子２５がレーザ溶接による溶接部１６で接続導体２４に固着される。
この時、上記と同様に、溶接スパッタ１７が発生して樹脂ケース１０の内部に飛散するが、半導体チップ７はカバー樹脂２６で覆われているため、溶接スパッタ１７はカバー樹脂２６の表面に付着し（溶接スパッタ２７）、半導体チップ７表面には付着しない。
なお、実施例３においてもカバー樹脂２６は半導体チップ７の表面の他に、レーザ溶接される箇所以外のコレクタ銅箔５及びエミッタ銅箔２１を部分・選択的に被覆しても構わない。さらに、カバー樹脂２６はコレクタ銅箔５及びエミッタ銅箔２１の隙間にも被覆しても構わない。コレクタ銅箔５及びエミッタ銅箔２１の隙間にもカバー樹脂２６を被覆することにより、溶接スパッタ１７のコレクタ銅箔５及びエミッタ銅箔２１に対する飛散を防止できる。このため、溶接スパッタ１７が起因したコレクタ銅箔５及びエミッタ銅箔２１の隙間におけるショート等が抑制される。
そして、樹脂ケース１０内に封止樹脂３１を充填してその上に蓋３２を被せることにより、図示しない半導体装置が完成する。なお、蓋３２は被せない場合もある。
したがって、実施例１〜３においても、レーザ溶接の際に発生した溶接スパッタ１７は樹脂ケース１０内部に飛散するが、半導体チップ７はカバー樹脂２６で覆われているため、溶接スパッタ１７はカバー樹脂２６の表面に付着し（溶接スパッタ２７）、半導体チップ７表面には付着しない。このため、半導体チップ７は損傷することが無い。また、溶接スパッタ１７の飛散から半導体チップ７を保護するための特別な治具が不要となるため、製造工程数を削減することができる。さらに、溶接スパッタ１７の半導体チップ７表面への飛散が防げるために、溶接スパッタ１７が発生する条件を採用して充分な溶接面積を確保することが可能となる。したがって、半導体装置の信頼性が向上する。
実施の形態における半導体装置の要部断面模式図である。 実施の形態における半導体装置の製造工程を説明するための要部断面図である。 実施例１における半導体装置の製造工程を説明するための要部断面図である。 実施例２における半導体装置の製造工程を説明するための要部断面図である。 実施例３における半導体装置の製造工程を説明するための要部断面図である。 半導体装置（構成例１）の要部断面図である。 半導体装置（構成例１）の製造工程を説明するための要部断面図である。 半導体装置（構成例２）の製造工程を説明するための要部断面図である。 半導体装置（構成例３）の製造工程を説明するための要部断面図である。 半導体装置（構成例４）の製造工程を説明するための要部断面図である。
符号の説明
１ 放熱ベース
２，６，８ はんだ
３ 裏面銅箔
４ セラミックス
５ コレクタ銅箔
７ 半導体チップ
９ 金属ブロック
１０ 樹脂ケース
１１，２５ エミッタ端子
１２，２０ コレクタ端子
１３ シリコーン接着剤
１４ ボンディングワイヤ
１５ レーザ光
１６ 溶接部
１７，１８，２７ 溶接スパッタ
１９，２４ 接続導体
２１ エミッタ銅箔
２６ カバー樹脂
２８ リードフレーム
３１ 封止樹脂
３２ 蓋

Claims (18)

  1. 絶縁基板上に形成された導電膜パターンと、
    前記導電膜パターン上に固着された半導体チップと、
    前記半導体チップ上に固着された導電ブロックと、
    前記導電ブロックの溶接部を露出させて、前記半導体チップを被覆した保護樹脂と、
    前記導電ブロックの前記溶接部にレーザ溶接で接続された外部端子と、
    を有することを特徴とする半導体装置。
  2. 前記導電膜パターンにレーザ溶接で接続された別の外部端子をさらに有することを特徴とする請求項１記載の半導体装置。
  3. 別の外部端子と、
    前記別の外部端子と前記導電膜パターンとにそれぞれレーザ溶接で接続された接続導体と、
    をさらに有することを特徴とする請求項１記載の半導体装置。
  4. 前記保護樹脂は、前記半導体チップが固着した箇所以外の前記導電膜パターンの主面に選択的に被覆されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 絶縁基板上に形成された第１導電膜パターンと、
    前記絶縁基板上に形成された第２導電膜パターンと、
    前記第１導電膜パターン上に固着された半導体チップと、
    前記半導体チップ上に固着された導電ブロックと、
    前記導電ブロックの溶接部を露出させて、前記半導体チップを被覆した保護樹脂と、
    前記導電ブロックの前記溶接部と前記第２導電膜パターンとにそれぞれレーザ溶接で接続されたリードフレームと、
    外部端子と、
    前記第２導電膜パターンと前記外部端子とにそれぞれレーザ溶接で接続された接続導体と、
    を有することを特徴とする半導体装置。
  6. 前記第１導電膜パターンにレーザ溶接で接続された別の外部端子をさらに有することを特徴とする請求項５記載の半導体装置。
  7. 別の外部端子と、
    前記別の外部端子と前記第１導電膜パターンとにそれぞれレーザ溶接で接続された別の接続導体と、
    をさらに有することを特徴とする請求項５記載の半導体装置。
  8. 前記保護樹脂は、前記半導体チップが固着された箇所以外の前記第１導電膜パターンの主面、前記外部端子と前記リードフレームとが接続される箇所以外の前記第２導電膜パターンの主面、及び前記第１導電膜パターンと前記第２導電膜パターンとの隙間にそれぞれ選択的に被覆されることを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置。
  9. 前記保護樹脂は、シリコーン系、エポキシ系、ウレタン系又はアクリル系であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 絶縁基板上に形成された導電膜パターン上に半導体チップを固着する工程と、
    前記半導体チップ上に導電ブロックを固着する工程と、
    前記導電ブロックの溶接部を露出させて、前記半導体チップを保護樹脂にて被覆する被覆工程と、
    前記導電ブロックの前記溶接部にレーザ溶接で外部端子を接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  11. 前記被覆工程後、前記導電膜パターンにレーザ溶接で別の外部端子を接続する工程をさらに有することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記被覆工程後、前記導電膜パターンと別の外部端子とにレーザ溶接で接続導体をそれぞれ接続する工程をさらに有することを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 絶縁基板上に形成された第１導電膜パターン上に半導体チップを固着する工程と、
    前記半導体チップ上に導電ブロックを固着する工程と、
    前記導電ブロックの溶接部を露出させて、前記半導体チップを保護樹脂にて被覆する被覆工程と、
    前記導電ブロックの前記溶接部と前記絶縁基板上に形成された第２導電膜パターンとにレーザ溶接でリードフレームをそれぞれ接続する工程と、
    前記第２導電膜パターンと外部端子とにレーザ溶接で接続導体をそれぞれ接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  14. 前記被覆工程後、前記第１導電膜パターンにレーザ溶接で別の外部端子を接続する工程をさらに有することを特徴とする請求項１３記載の半導体装置の製造方法。
  15. 前記被覆工程後、前記第１導電膜パターンと別の外部端子とにレーザ溶接で別の接続導体をそれぞれ接続する工程をさらに有することを特徴とする請求項１３記載の半導体装置の製造方法。
  16. 前記保護樹脂がシリコーン系又はエポキシ系である場合には、前記被覆工程後、前記保護樹脂を室温硬化、加熱硬化又は紫外線硬化によって硬化する工程をさらに有することを特徴とする請求項１０又は１３に記載の半導体装置の製造方法。
  17. 前記保護樹脂がウレタン系である場合には、前記被覆工程後、前記保護樹脂を室温硬化又は加熱硬化によって硬化する工程をさらに有することを特徴とする請求項１０又は１３に記載の半導体装置の製造方法。
  18. 前記保護樹脂がアクリル系である場合には、前記被覆工程後、前記保護樹脂を室温硬化、加熱硬化、紫外線硬化又は可視光線硬化によって硬化する工程をさらに有することを特徴とする請求項１０又は１３に記載の半導体装置の製造方法。
JP2008316598A 2008-12-12 2008-12-12 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5119139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008316598A JP5119139B2 (ja) 2008-12-12 2008-12-12 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316598A JP5119139B2 (ja) 2008-12-12 2008-12-12 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010141163A true JP2010141163A (ja) 2010-06-24
JP5119139B2 JP5119139B2 (ja) 2013-01-16

Family

ID=42351027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316598A Expired - Fee Related JP5119139B2 (ja) 2008-12-12 2008-12-12 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5119139B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013039099A1 (ja) * 2011-09-15 2013-03-21 富士電機株式会社 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
CN103299420A (zh) * 2011-01-07 2013-09-11 富士电机株式会社 半导体器件及其制造方法
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
US9076782B2 (en) 2011-08-10 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing same
JP2018182131A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11664342B2 (en) 2020-06-25 2023-05-30 Fuji Electric Co., Ltd. Semiconductor device with a laser-connected terminal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457726A (en) * 1987-08-28 1989-03-06 Nec Corp Manufacture of tape carrier type semiconductor device
JP2001007271A (ja) * 1999-06-23 2001-01-12 Hitachi Ltd 半導体装置及びその製造方法
JP2008028286A (ja) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457726A (en) * 1987-08-28 1989-03-06 Nec Corp Manufacture of tape carrier type semiconductor device
JP2001007271A (ja) * 1999-06-23 2001-01-12 Hitachi Ltd 半導体装置及びその製造方法
JP2008028286A (ja) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299420A (zh) * 2011-01-07 2013-09-11 富士电机株式会社 半导体器件及其制造方法
US20130285221A1 (en) * 2011-01-07 2013-10-31 Fuji Electric Co., Ltd Semiconductor device and method of manufacturing same
US9136209B2 (en) * 2011-01-07 2015-09-15 Fuji Electric Co., Ltd. Semiconductor device with specific lead frame for a power semiconductor module
US9076782B2 (en) 2011-08-10 2015-07-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing same
WO2013039099A1 (ja) * 2011-09-15 2013-03-21 富士電機株式会社 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
JPWO2013039099A1 (ja) * 2011-09-15 2015-03-26 富士電機株式会社 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
US9468993B2 (en) 2011-09-15 2016-10-18 Fuji Electric Co., Ltd. Method for producing semiconductor device
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
US10442035B2 (en) 2013-12-19 2019-10-15 Fuji Electric Co., Ltd. Laser welding method
JP2018182131A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11664342B2 (en) 2020-06-25 2023-05-30 Fuji Electric Co., Ltd. Semiconductor device with a laser-connected terminal

Also Published As

Publication number Publication date
JP5119139B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5975180B2 (ja) 半導体モジュール
JP4438489B2 (ja) 半導体装置
JP4499577B2 (ja) 半導体装置
CN108886027B (zh) 电子装置
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
US8779584B2 (en) Semiconductor apparatus
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5239291B2 (ja) 半導体装置およびその製造方法
JP4775327B2 (ja) 半導体装置の製造方法
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
CN108604579B (zh) 电子装置及其制造方法
JP2007165690A (ja) ヒートスプレッダと金属板との接合方法
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP2009105266A (ja) 半導体装置の製造方法
JP2005167075A (ja) 半導体装置
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2016163024A (ja) パワーモジュール
JP2009188032A (ja) 電力変換装置
JP2019013079A (ja) パワー半導体装置及びそれを用いた電力変換装置
WO2020105476A1 (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
JP5682511B2 (ja) 半導体モジュール
JP4861200B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Ref document number: 5119139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees