WO2013039099A1 - 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置 - Google Patents

半導体装置の製造方法およびその製造方法を用いて製造した半導体装置 Download PDF

Info

Publication number
WO2013039099A1
WO2013039099A1 PCT/JP2012/073317 JP2012073317W WO2013039099A1 WO 2013039099 A1 WO2013039099 A1 WO 2013039099A1 JP 2012073317 W JP2012073317 W JP 2012073317W WO 2013039099 A1 WO2013039099 A1 WO 2013039099A1
Authority
WO
WIPO (PCT)
Prior art keywords
gap
terminal
semiconductor device
manufacturing
lower terminal
Prior art date
Application number
PCT/JP2012/073317
Other languages
English (en)
French (fr)
Inventor
利幸 宮坂
雄大 玉井
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to US14/239,014 priority Critical patent/US9468993B2/en
Priority to JP2013533687A priority patent/JP5737412B2/ja
Publication of WO2013039099A1 publication Critical patent/WO2013039099A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

　上下端子の１点あたりの接合強度を高くでき、レーザ溶接時の上下端子間の隙間を大きくでき、組立性が向上し、製造コストが低減できる半導体装置の製造方法およびその製造方法を用いた半導体装置を提供する。　上側端子（１２）と下側端子（１０）をレーザ溶接する際に、上側端子（１２）と下側端子（１０）に２０μｍ以上で４００μｍ以下の隙間（Ｌ）を設けることで１点あたりのレーザ接合強度を高め、組立性が向上でき、製造コストの低減を図ることができる。

Description

半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
　この発明は、パワー半導体モジュールなどを対象とした半導体装置の製造方法およびその製造方法を用いて製造した半導体装置に関し、詳しくは半導体装置の構成部品間に配線したリードフレーム（上下端子）をレーザ溶接した半導体装置の製造方法およびその製造方法を用いて製造した半導体装置に係わる。
　パワー半導体モジュールは、電流容量の増大、小形化に伴い半導体チップが高電流密度で使用されることから、大電力動作での信頼性を確保するには半導体チップの発生熱を効率よく放熱することが重要課題となっている。
　図９～図１２は、従来のパワー半導体モジュールの製造方法を工程順に示した要部製造工程断面図である。
　図９において、放熱ベース５１上に半田５２を載置し、その上に導電パターン付絶縁基板６９を載置する。この導電パターン付絶縁基板６９はセラミックなどの絶縁基板５４の裏面に裏面導電膜５３が形成され表面には導電パターン５５が形成されている。続いて、この導電パターン付絶縁基板６９の導電パターン５５上に半田５６を載置し、その上にＩＧＢＴチップ５７ａの図示しないコレクタ電極を下に、ＦＷＤチップ５７ｂの図示しないカソード電極を下にして載置する。続いて、ＩＧＢＴチップ５７ａの図示しないエミッタ電極とＦＷＤチップ５７ｂの図示しないアノード電極にそれぞれ半田５８を載置する。続いて、半田５８上にエミッタ下側端子６０を載置する。また、導電パターン付絶縁基板６９の導電パターン５５上に半田５９を載置し、半田５９上にコレクタ下側端子６１を載置する。続いて、この状態で加熱し、各半田５２，５６，５８，５９を溶融させた後、冷却・再凝固させて、各部材を半田５２，５６，５８，５９を介して固着し一体とする。ここでは、溶融前、溶融中、固化後の半田について同一の符号を付した。
　つぎに、図１０において、エミッタ上側端子６２およびコレクタ上側端子６３が一体成形された樹脂ケース６４を被せ放熱ベース５１の外周部に樹脂ケース６４の下部を嵌合する。樹脂ケース６４下部には放熱ベース５１と接着するための接着剤６５が塗布されている。
　つぎに、図１１において、接着剤６５を加熱硬化して、樹脂ケース６４と放熱ベース５１を固着する。このとき、エミッタ上側端子６２とエミッタ下側端子６０、コレクタ上側端子６３とコレクタ下側端子６１のそれぞれの対向する面を密着させる。レーザ光６７をエミッタ上側端子６２、コレクタ上側端子６３の表面に照射する。この照射でそれぞれの上側端子６２，６３の最表面でレーザ光６７の吸収が起こり、熱エネルギーに変換されることで、各端子の溶融が進行して溶接部６６が形成され、レーザ溶接されて各上下端子６０，６２，６１，６３が固着する。
　つぎに、図１２において、樹脂ケース６４内にシリコーンゲルまたはエポキシ樹脂などの封止材６８を充填してパワー半導体モジュールは完成する。
　図１０の工程において、上下端子６０，６２間に隙間を生じた場合には図１３に示すように荷重７３を掛けてこの隙間Ｐを無くして上下端子６０，６２を密着させる。
　このように、上下端子６０，６２を密着させてレーザ溶接すると、接合強度にばらつきが生じるため、特許文献１では、図１４に示すようにエミッタ上側端子６２とエミッタ下側端子６０、コレクタ上側端子６３とコレクタ下側端子６１のそれぞれの対向する面の間にスペーサ７４を設置して１０μｍ程度の隙間Ｍを空けてレーザ溶接することが記載されている。
特開２００８－６６５６１号公報
　しかし、図１４に示すように隙間Ｍを１０μｍ程度に空けた場合、接合強度と接合強度のばらつきは上下端子を密着させた場合に比べて改善されるが、接合強度については必ずしもまだ十分ではない。
　また、隙間Ｍを１０μｍに管理するには、上下端子間の隙間Ｍの寸法公差を小さくし隙間Ｍのばらつきを小さくする必要があり、組立性が低下し製造コストが増大する。
　また、十分な接合強度を確保するために複数点の溶接を実施するとモジュールの製造コストが増加する。
　この発明の目的は、前記の課題を解決して、上下端子の１点あたりの接合強度を高くでき、レーザ溶接時の上下端子間の隙間を大きくでき、組立性が向上し、製造コストが低減できる半導体装置の製造方法およびその製造方法を用いて製造した半導体装置を提供することにある。
　前記の目的を達成するために、請求の範囲第１項に記載の発明によれば、半導体装置の内部配線部材である上側端子と下側端子の接合にレーザ溶接を用いる半導体装置の製造方法において、下側端子に上側端子をレーザ溶接で固着する際に、前記下側端子の上面と前記上側端子の下面の間の隙間を２０μｍ以上で、４００μｍ以下とする半導体装置の製造方法とする。
　また、請求の範囲第２項に記載の発明によれば、第１項に記載の発明において、前記上側端子の裏面に段差部を設け、該上側端子の段差部が形成されない裏面と前記下側端子の上面を密着させて、前記段差部で隙間を設け、前記上側端子の段差部直上の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記段差部で形成される隙間を２０μｍ以上で、４００μｍ以下とするとよい。
　また、請求の範囲第３項に記載の発明によれば、第１項に記載の発明において、前記下側端子の上面に段差部を設け、該下側端子の段差部が形成されない上面と前記上側端子の裏面を密着させて、前記段差部で隙間を設け、該段差部の直上の上側端子の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記段差部で形成される隙間を２０μｍ以上で、４００μｍ以下とするとよい。
　また、請求の範囲第４項に記載の発明によれば、第１項に記載の発明において、前記上側端子の裏面外周部にバリ部を設け、該上側端子の裏面のバリ部の先端部と前記下側端子の上面を密着させて隙間を設け、該隙間上の上側端子の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記バリ部で形成される隙間を２０μｍ以上で、４００μｍ以下とするとよい。
　また、請求の範囲第５項に記載の発明によれば、第１項に記載の発明において、前記下側端子の上面外周部にバリを設け、該下側端子の上面のバリの先端部と前記上側端子の裏面を密着させて隙間を設け、該隙間上の上側端子の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記バリで形成される隙間を２０μｍ以上で、４００μｍ以下とするとよい。
　また、請求の範囲第６項に記載の発明によれば、導電パターン付絶縁基板と、該導電パターン付絶縁基板上に固着する半導体チップと、該半導体チップもしくは前記導電パターン付絶縁基板上に固着する下側端子と、該下側端子にレーザ溶接される上側端子とを有する半導体装置の製造方法において、前記下側端子もしくは導電パターン付絶縁基板上に隙間確保部材を配置し、該隙間確保部材上に上側端子を配置し、前記レーザ溶接される箇所の前記上下端子間の隙間を２０μｍ以上で、４００μｍ以下とする半導体装置の製造方法とする。
　また、請求の範囲第７項に記載の発明によれば、第６項に記載の発明において、前記隙間確保部材を隙間形成部品とし、該隙間形成部品を前記下側端子上に固着し、該隙間形成部品で上側端子を固定し、上下端子間の隙間を２０μｍ以上で、４００μｍ以下とするとよい。
　また、請求の範囲第８項に記載の発明によれば、第６項に記載の発明において、前記隙間確保部材が、隙間を形成するためのスペーサであるとよい。
　また、請求の範囲第９項に記載の発明によれば、第１項～第８項のいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置であって、レーザ溶接部近傍の上側端子と下側端子の間に隙間が存在する半導体装置とする。
　また、請求の範囲第１０項に記載の発明によれば、第９項に記載の発明において、前記隙間が３５０μｍ以下あるとよい。
　この発明によれば、上側端子と下側端子の隙間を２０μｍ以上で４００μｍ以下とすることで、1点あたりのレーザ接合強度を高めることができる。
　これにより溶接点数（溶接箇所数）を削減することができ、製造コストを低減することができる。
　また、部品の寸法公差および組立公差が大きい場合でも、上下端子間の隙間が２０μｍ以上で４００μｍ以下であれば、接合強度を高めることができる。すなわち、部品の寸法公差および組立公差を大きくでき、組立性が向上し、生産性が向上するため製造コストを低減することができる。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
この発明の第１実施例の半導体装置の要部製造工程断面図である。 図１に続く、この発明の第１実施例の半導体装置の要部製造工程断面図である。 図２に続く、この発明の第１実施例の半導体装置の要部製造工程断面図である。 図３に続く、この発明の第１実施例の半導体装置の要部製造工程断面図である。 上下端子間の隙間と接合強度の関係を示す図である。 隙間を形成する別の方法について説明する図であり、（ａ）は上側端子の溶接箇所を薄く段差部を形成した場合の図、（ｂ）は下側端子の溶接箇所を薄く段差部を形成した場合の図、（ｃ）は上側端子に金型の打ち抜きで形成されたバリ部がある場合の図、（ｄ）は下側端子に金型の打ち抜きで形成されたバリ部がある場合の図である。 図６とは異なる隙間を形成する別の方法について説明する図である。 この発明の第２実施例の半導体装置の要部断面図である。 従来のパワー半導体モジュールの要部製造工程断面図である。 図９に続く、従来のパワー半導体モジュールの要部製造工程断面図である。 図１０に続く、従来のパワー半導体モジュールの要部製造工程断面図である。 図１１に続く、従来のパワー半導体モジュールの要部製造工程断面図である。 荷重を掛けて上下端子を密着させる図である。 レーザ溶接時に上下端子間の隙間を１０μｍ程度空けた場合の図である。
　実施の形態を以下の実施例で説明する。従来と同一部位には同一符号を付した。
＜実施例１＞
　図１～図４は、この発明の第１実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。ここでは半導体装置としてパワー半導体モジュールを例に挙げた。
　図１において、放熱ベース１上に半田２を載置し、その上に導電パターン付絶縁基板１９を載置する。この導電パターン付絶縁基板１９はセラミックなどの絶縁基板４の裏面に裏面導電膜３が形成され表面には導電パターン５が形成されている。続いて、この導電パターン付絶縁基板１９の導電パターン５上に半田６を載置し、その上にＩＧＢＴチップ７ａの図示しないコレクタ電極を下にＦＷＤチップ７ｂの図示しないカソード電極を下にして載置する。続いて、ＩＧＢＴチップ７ａの図示しないエミッタ電極とＦＷＤチップ７ｂの図示しないアノード電極にそれぞれ半田８を載置する。続いて、半田８上にエミッタ下側端子１０を載置する。また、導電パターン付絶縁基板１９の導電パターン５上に半田９を載置し、半田９上にコレクタ下側端子１１を載置する。続いて、この状態で加熱し、各半田２，６，８，９を溶融させた後、冷却・再凝固させて、各部材を半田２，６，８，９を介して固着し一体とする。ここでは、溶融前、溶融中、固化後の半田について同一の符号を付した。
　つぎに、図２において、エミッタ上側端子１２およびコレクタ上側端子１３が一体成形された樹脂ケース１４を被せ放熱ベース１の外周部に樹脂ケース１４の下部を嵌合する。樹脂ケース１４下部には放熱ベース１と接着するための接着剤１５が塗布されている。
　尚、一例であるが、前記の上側端子１２，１３の厚さは０．８ｍｍ、幅は２０ｍｍ、長さは６０ｍｍであり、下側端子１０，１１の厚さは１．５ｍｍ、幅は２０ｍｍ、長さは６０ｍｍである。また、上側端子と下側端子の重なり長さは２０ｍｍである。
　つぎに、図３において、放熱ベース１の外周部に樹脂ケース１４を嵌合したとき、エミッタ上側端子１２とエミッタ下側端子１０、コレクタ上側端子１３とコレクタ下側端子１１のそれぞれの対向する面の間に２０μｍ以上～４００μｍ以下の隙間Ｌを設ける。その後、接着剤１５を加熱硬化して、樹脂ケース１４と放熱ベース１を固着する。続いて、レーザ光１７をエミッタ上側端子１２、コレクタ上側端子１３の表面に照射する。この照射でそれぞれの上側端子１２，１３の最表面でレーザ光１７の吸収が起こり、熱エネルギーに変換されることで、各端子の溶融が進行して溶接部１６が形成され、レーザ溶接されて各上下端子が固着する。レーザ溶接した後の上下端子１０，１２，１１，１３間の隙間Ｋは、溶接前（Ｌ）に比べ５０μｍから８０μｍ程度小さくなる。これはレーザ溶接で溶融した端子が固化するとき溶接部１６の体積を縮小するために起こる現象である。
　レーザ溶接後の上下端子間の隙間Ｋは（Ｌ－５０μｍ）～（Ｌ－８０μｍ）となり、０μｍ～３５０μｍ（＝４００μｍ－５０μｍ）となる。この隙間Ｋは図示するように溶接部１６から離れた箇所の上下端子間の隙間である。つまり、上側端子と下側端子の間に最大で３５０μｍの隙間Ｋができることになる。
　つぎに、図４において、樹脂ケース１４内にシリコーンゲルまたはエポキシ樹脂などの封止材１８を充填してパワー半導体モジュールは完成する。
　図５は、上下端子間の隙間と接合強度の関係を示す図である。この図は実験で得られたデータである。
　図５に示すように、接合強度は隙間Ｌが３００μｍまで上昇し、３００μｍを超えると減少に転じる。１０μｍの隙間のときの接合強度より高くなるのは隙間が４００μｍ以下の場合である。そのため、１０μｍの接合強度より高くなる隙間Ｌの範囲は２０μｍ以上で、４００μｍ以下である。
　この２０μｍ以上で４００μｍ以下の範囲に上下端子間の隙間Ｌを設定することで、従来の特許文献１に記載された半導体装置の製造方法を用いた場合（約１０μｍの隙間）より１点当たりの接合強度を高めることができる。
　上下端子間の隙間Ｌを５０μｍ以上で４００μｍ以下の範囲とすることで隙間Ｌが小さい側については、２０μｍの場合よりもさらに接合強度を高めることができる。上下端子間の隙間Ｌを１００μｍ以上で４００μｍとすることで隙間Ｌが小さい側については、５０μｍの場合よりもさらに接合強度を高めることができる。
　その結果、モジュール１台当たりの溶接点数を削減することができ、製造コストを低減することができる。
　また、部品の寸法公差および組立公差によって上下端子間に隙間Ｌが生じた場合でも、この隙間Ｌが、２０μｍ以上で４００μｍ以下であれば、接合強度を高めることができる。そのため部品の寸法公差および組立公差を大きくできて、組立性が向上し、生産性が上がるため製造コストを低減することができる。上下端子間の隙間Ｌの下限を５０μｍとする場合についても、１００μｍとする場合についても、もとの部品の寸法公差や組立公差をさらに大きくとることができる。
　つぎに、上下端子間の隙間と接合強度の関係（メカニズム）を説明する。上下端子間に隙間（空隙）を作ると、この隙間が伝熱抵抗部となって上側端子の溶融部から接合界面を経て接合相手の下側端子に放散する放熱量が制限される。これにより、隙間が熱溜まりとして機能し、上側端子の溶融部から伝熱してきた熱エネルギーが十分に蓄積されるようになる。その結果、低パワーのレーザ照射でも上側端子に生じた溶融部の深さが上側端子の裏面まで十分に成長し、さらに上側端子の溶融金属が前記隙間を埋めつくすように浸透して上下端子が広い面積で接合されるようになる。
　なお、この場合に上下端子間に形成した隙間の大きさが極端に小さいと殆ど密着状態となって前記した熱溜まり効果が発揮できず、逆に隙間が極端に大きくても溶融深さの成長が阻害される。また、４００μｍ超では、隙間が大き過ぎて熱溜まり効果が薄れ接合面積が小さくなる。その結果、隙間を２０μｍ以上で４００μｍ以下に設定すれば、前記の熱溜まり効果が有効に発揮され接合強度の高い溶接部を形成できることが確認された。
　また、レーザ溶接について、上下に重ねて配置した溶接しようとする部材の間にある小さな空間に存在する気体が溶接の際に膨張してしまい溶接しようとする部材を変形させてしまう不具合が起こることがある。
　また、気体の膨張によって、溶融部にボイドが残った状態で凝固し溶接部の強度が弱くなるという不具合が起こることがある。
　しかし本発明では、図３や図４に見られるように、レーザ溶接する溶接部１６の上側端子１２と下側端子１０との間や、レーザ溶接する溶接部１６の上側端子１３と下側端子１１との間は、閉じられた空間ではなく開放された空間になっていてレーザの熱で溶接部付近の気体が熱せられても上側端子と下側端子との間から気体が逃げて気体圧力による部材の変形が生ずることもない。また、溶融部内のボイド発生が起こりにくい。
　実施例１の場合は、溶接部１６の周辺で上側端子（１２、１３）と下側端子（１０、１１）とが並行となっていてこの開放された空間が確保されている。この開放された空間を生ずる構造であればこの実施例の場合と同様の作用効果を生じる。
　つぎに、図６は、隙間Ｌを形成する別の方法について説明する図であり、同図（ａ）は上側端子１２の溶接箇所を薄く段差部２１を形成した場合の図、同図（ｂ）は下側端子１０の溶接箇所を薄く段差部２１を形成した場合の図、同図（ｃ）は上側端子１２に金型の打ち抜きで形成されたバリ部１２ａがある場合の図、同図（ｄ）は下側端子１０に金型の打ち抜きで形成されたバリ部１０ａがある場合の図である。同図（ａ）～同図（ｄ）ではエミッタ上側端子１２とエミッタ下側端子１０について図示したが、コレクタ上側端子１３とコレクタ下側端子１１についても同様である。
　前記の同図（ａ）および同図（ｂ）では段差部２１の形成を潰し加工、切削加工で薄い箇所を形成するため、同図（ｃ）および同図（ｄ）のバリ部１０ａ，１２ａを隙間Ｌとして利用する場合より、確実に所望の隙間Ｌを確保できる。また、図示しないが段差部２１の形成を上側端子１２と下側端子１０の双方に施し、段差部２１を向かい合うようにして隙間Ｌを形成してもよい。
　図７は、図６とは異なる隙間Ｌを形成する方法について説明する図である。隙間形成部品２２を樹脂ケース成形時に上側端子１２に固定する。樹脂ケース１４を上から被せて放熱ベース１に嵌合するときに、この隙間形成部品２２を下側端子１０に接触させる。図示しないが導電パターン５上に接触させる場合もある。この隙間形成部品２２を下側端子１０に接触したときに、上下端子間に隙間Ｌが２０μｍ以上から４００μｍ以下になるようにする。これは上側端子１２の長さが長い場合（例えば、６０ｍｍ程度以上）に有効である。
　また、図示しないが、隙間形成部品２２の代わりに上下端子１０，１２間にスペーサを挿入して隙間Ｌを確保してもよい。
　また、上側端子１２と下側端子１０の間の隙間Ｌを２０μｍ以上で４００μｍ以下に確保できれば、上下端子１２は必ずしも下側端子１０に対して平行に配置されなくてもよい。このように、上側端子１２と下側端子１０の間の隙間Ｌを２０μｍ以上で４００μｍ以下に確保できればよいため、組立公差に余裕が出てきて、従来の１０μｍの隙間Ｍが要求される場合に比べて組立性が向上する。
　また、図示しないが、前記の段差部２１を形成せずに、レーザ溶接する箇所の下の上側端子１２または下側端子１０もしくは両方に凹部を形成して隙間を設けてもよい。
＜実施例２＞
　図８は、この発明の第２実施例の半導体装置の要部断面図である。この図はレーザ溶接を２箇所で行った後の上下端子１０，１２の断面図である。この半導体装置は実施例１の製造方法を用いて製造される。溶接部１６近傍の上下端子間の隙間Ｋは３５０μｍ以下である。溶接前の上下端子間の隙間Ｌが５０μｍ～８０μｍ以下の場合に溶接後の上下端子間の隙間Ｋは０μｍとなり隙間Ｋは形成されない。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　　　１　　放熱ベース
　　　２，６，８，９　半田
　　　３　　裏面導電膜
　　　４　　絶縁基板
　　　５　　導電パターン
　　　７ａ　ＩＧＢＴチップ
　　　７ｂ　ＦＷＤチップ
　　１０　　エミッタ下側端子（下側端子）
　　１０ａ，１２ａ　バリ部
　　１１　　コレクタ下側端子（下側端子）
　　１２　　エミッタ上側端子（上側端子）
　　１３　　コレクタ上側端子（上側端子）
　　１４　　樹脂ケース
　　１５　　接着剤
　　１６　　溶接部
　　１７　　レーザ光
　　１８　　封止材
　　１９　　導電パターン付絶縁基板
　　２１　　段差部
　　２２　　隙間形成部品
　　　Ｌ　　隙間（レーザ溶接前、レーザ溶接中）
　　　Ｋ　　隙間（レーザ溶接後）

Claims (10)

  1. 　半導体装置の内部配線部材である上側端子と下側端子の接合にレーザ溶接を用いる半導体装置の製造方法において、下側端子に上側端子をレーザ溶接で固着する際に、前記下側端子の上面と前記上側端子の下面の間の隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする半導体装置の製造方法。
  2. 　前記上側端子の裏面に段差部を設け、該上側端子の段差部が形成されない裏面と前記下側端子の上面を密着させて、前記段差部で隙間を設け、前記上側端子の段差部直上の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記段差部で形成される隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  3. 　前記下側端子の上面に段差部を設け、該下側端子の段差部が形成されない上面と前記上側端子の裏面を密着させて、前記段差部で隙間を設け、該段差部の直上の上側端子の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記段差部で形成される隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  4. 　前記上側端子の裏面外周部にバリ部を設け、該上側端子の裏面のバリ部の先端部と前記下側端子の上面を密着させて隙間を設け、該隙間上の上側端子の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記バリ部で形成される隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  5. 　前記下側端子の上面外周部にバリ部を設け、該下側端子の上面のバリ部の先端部と前記上側端子の裏面を密着させて隙間を設け、該隙間上の上側端子の表面にレーザ光を照射して上側端子と下側端子をレーザ溶接する半導体装置の製造方法であって、前記バリ部で形成される隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする請求の範囲第１項に記載の半導体装置の製造方法。
  6. 　導電パターン付絶縁基板と、該導電パターン付絶縁基板上に固着する半導体チップと、該半導体チップもしくは前記導電パターン付絶縁基板上に固着する下側端子と、該下側端子にレーザ溶接される上側端子とを有する半導体装置の製造方法において、前記下側端子もしくは導電パターン付絶縁基板上に隙間確保部材を配置し、該隙間確保部材上に上側端子を配置し、前記レーザ溶接される箇所の前記上下端子間の隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする半導体装置の製造方法。
  7. 　前記隙間確保部材を隙間形成部品とし、該隙間形成部品を前記下側端子上に固着し、該隙間形成部品で上側端子を固定し、上下端子間の隙間を２０μｍ以上で、４００μｍ以下とすることを特徴とする請求の範囲第６項に記載の半導体装置の製造方法。
  8. 　前記隙間確保部材が隙間を形成するためのスペーサであることを特徴とする請求の範囲第６項に記載の半導体装置の製造方法。
  9. 　前記請求の範囲第１項～第８項のいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置であって、レーザ溶接部近傍の上側端子と下側端子の間に隙間が存在することを特徴とする半導体装置。
  10. 　前記隙間が３５０μｍ以下であることを特徴とする請求の範囲第９項に記載の半導体装置。
PCT/JP2012/073317 2011-09-15 2012-09-12 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置 WO2013039099A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/239,014 US9468993B2 (en) 2011-09-15 2012-09-12 Method for producing semiconductor device
JP2013533687A JP5737412B2 (ja) 2011-09-15 2012-09-12 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011201962 2011-09-15
JP2011-201962 2011-09-15

Publications (1)

Publication Number Publication Date
WO2013039099A1 true WO2013039099A1 (ja) 2013-03-21

Family

ID=47883324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/073317 WO2013039099A1 (ja) 2011-09-15 2012-09-12 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置

Country Status (3)

Country Link
US (1) US9468993B2 (ja)
JP (1) JP5737412B2 (ja)
WO (1) WO2013039099A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733421A (zh) * 2013-12-19 2015-06-24 富士电机株式会社 激光焊接方法、激光焊接夹具、半导体装置
US20150283796A1 (en) * 2014-04-04 2015-10-08 Nanotech Ceramics Co., Ltd. Composition for laminated climbing shoes
JP2018046164A (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2662893B1 (en) * 2011-01-07 2020-09-23 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
DE112019005844T5 (de) * 2018-11-22 2021-08-12 Rohm Co., Ltd. Halbleiterbauteil
JP2022006876A (ja) * 2020-06-25 2022-01-13 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066561A (ja) * 2006-09-08 2008-03-21 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2010141163A (ja) * 2008-12-12 2010-06-24 Fuji Electric Systems Co Ltd 半導体装置及び半導体装置の製造方法
JP2010194605A (ja) * 2008-04-24 2010-09-09 Iriso Electronics Co Ltd レーザー溶接方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4936924A (en) * 1987-08-20 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Thin-film solar battery and its manufacturing method
JP4605576B2 (ja) * 2002-06-27 2011-01-05 住友金属工業株式会社 接合素材、その製造法、接合品、及びその製造法
JP2004174560A (ja) * 2002-11-27 2004-06-24 Toyota Motor Corp リードの接合装置
JP4160889B2 (ja) 2003-09-30 2008-10-08 富士通株式会社 半導体装置の製造方法
FR2877865B1 (fr) * 2004-11-15 2008-06-06 Valeo Electronique Sys Liaison Procede de soudure sans apport de matiere et dispositif electrique susceptible d'etre realise par ce procede
JP4722757B2 (ja) * 2006-04-19 2011-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4764983B2 (ja) 2006-07-25 2011-09-07 富士電機株式会社 半導体装置の製造方法
JP2012028491A (ja) * 2010-07-22 2012-02-09 Taiyo Yuden Co Ltd 電気化学デバイス
JP2012028490A (ja) * 2010-07-22 2012-02-09 Taiyo Yuden Co Ltd 電気化学デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066561A (ja) * 2006-09-08 2008-03-21 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2010194605A (ja) * 2008-04-24 2010-09-09 Iriso Electronics Co Ltd レーザー溶接方法
JP2010141163A (ja) * 2008-12-12 2010-06-24 Fuji Electric Systems Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733421A (zh) * 2013-12-19 2015-06-24 富士电机株式会社 激光焊接方法、激光焊接夹具、半导体装置
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
US20160288259A1 (en) * 2013-12-19 2016-10-06 Fuji Electric Co., Ltd. Laser welding method
US10442035B2 (en) 2013-12-19 2019-10-15 Fuji Electric Co., Ltd. Laser welding method
US20150283796A1 (en) * 2014-04-04 2015-10-08 Nanotech Ceramics Co., Ltd. Composition for laminated climbing shoes
JP2018046164A (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5737412B2 (ja) 2015-06-17
US20140203420A1 (en) 2014-07-24
US9468993B2 (en) 2016-10-18
JPWO2013039099A1 (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
JP6578900B2 (ja) 半導体装置及びその製造方法
JP5737412B2 (ja) 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
US10442035B2 (en) Laser welding method
JP5344888B2 (ja) 半導体装置
JP4302607B2 (ja) 半導体装置
JP5279632B2 (ja) 半導体モジュール
JP4775327B2 (ja) 半導体装置の製造方法
JP4935765B2 (ja) 半導体装置の製造方法
JP4765853B2 (ja) 半導体装置の製造方法
WO2017195625A1 (ja) 半導体装置および半導体装置の製造方法
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
WO2015107879A1 (ja) 半導体装置及びその製造方法
JP2009105267A (ja) 半導体装置およびその製造方法
CN105895539A (zh) 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP5452210B2 (ja) 半導体装置及びその製造方法
JP5381401B2 (ja) 半導体装置およびその製造方法
JP2020102543A (ja) 半導体装置とその製造方法
JP5261851B2 (ja) 半導体装置の製造方法
JP4293232B2 (ja) 半導体装置の製造方法
JP5540412B2 (ja) 半導体パッケージ用ステムおよび半導体パッケージ用ステムの製造方法
US20230045523A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2007287991A (ja) 半導体装置の製造方法
JP2022103052A (ja) 半導体モジュール、半導体装置および半導体装置の製造方法
JP2010109000A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12831253

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14239014

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2013533687

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12831253

Country of ref document: EP

Kind code of ref document: A1