JP4775327B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP4775327B2
JP4775327B2 JP2007150425A JP2007150425A JP4775327B2 JP 4775327 B2 JP4775327 B2 JP 4775327B2 JP 2007150425 A JP2007150425 A JP 2007150425A JP 2007150425 A JP2007150425 A JP 2007150425A JP 4775327 B2 JP4775327 B2 JP 4775327B2
Authority
JP
Japan
Prior art keywords
hole
convex portion
semiconductor device
lead frame
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007150425A
Other languages
English (en)
Other versions
JP2008305902A (ja
Inventor
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007150425A priority Critical patent/JP4775327B2/ja
Publication of JP2008305902A publication Critical patent/JP2008305902A/ja
Application granted granted Critical
Publication of JP4775327B2 publication Critical patent/JP4775327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)

Description

この発明は、半導体パッケージ内の電気配線方法において、半導体チップ上に接合された金属ブロック（ヒートスプレッダ）と電気配線のための金属板（リードフレーム）とをレーザ溶接にて接合する半導体装置の製造方法に関する。
近年、電力変換装置の小型化・高密度化が進んできている。電力変換装置の小型化・高密度化に対しては、パッケージ内部の配線、パッケージ構造および放熱方法などを改良する必要がある。特にパワーデバイスであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の半導体チップでは、大電流化、小型化にともない、高電流密度で使用されることが多くなってきている。
ここで問題となるのが高電流密度化に伴う発熱密度の増加である。例えば、従来では定格５０Ａで使用していた半導体チップに、半導体チップの高性能化に伴って定格以上の電流、例えば７５Ａの電流を流すという使われ方が多くなってきている。半導体チップの定格電流により、必要とされるチップ面積があるが、例えば１０ｍｍ□（１０ｍｍ×１０ｍｍ）の半導体チップを１枚のウェハから取り出すことができる個数が１００個であった場合、半導体チップ面積が３０％小さなもの（約８．４ｍｍ□）では、同じウェハから取り出すことのできる半導体チップ個数は約１４２個となり、１ウェハ当たりの半導体チップの取れ数が大きくなる。このように、より小さな半導体チップで、より多くの電流を流すことができれば、１ウェハ当たりの半導体チップの取れ数増加に伴い、コスト低減につながる。
また、半導体チップの小型化は、これらの半導体チップを複数個組み合わせて構成される半導体パッケージのサイズを小さくできるメリットもある。これらのことから、同じ定格電流でも、より小さなチップが嗜好される傾向が強く、結果として高発熱密度化が進んできている現状がある。
ＩＧＢＴやＦＷＤ等のパワーデバイスでは、動作温度の上限を１２５℃としている場合が多い。しかしながらチップの小型化や高電流密度化に伴って発熱密度が増加し、従来のアルミワイヤによる配線ではチップ表面の温度上昇を抑えることが不可能となっている。
これは、アルミワイヤが例えばφ３００μｍやφ４００μｍといった細線であり、チップで発生した熱を移動することが出来ないばかりか、アルミワイヤ自身が流れる電流とワイヤの抵抗で発熱し（ワイヤの抵抗×（電流）2でジュール発熱と言われる）、場合によっては溶断してしまう問題点がある。
片面冷却方式をとる半導体パッケージでは、半導体チップから発生した熱は半導体チップの下面からしか放熱が出来ない。半導体パッケージ内には、絶縁保護のためにシリコーン系の封止樹脂が充填されており、半導体チップの上面はこの封止樹脂で覆われている。シリコーン系封止樹脂の熱伝導率は０．１〜０．２Ｗ／ｍＫ程度であり、この構成では半導体チップ上面からの放熱は期待できない。
このような問題点に対し、半導体チップ上面から効率的に熱を逃がす方法として、半導体チップ上面に金属製のヒートスプレッダ（放熱体：金属ブロック）を接合する方法が開示されている（例えば、特許文献１など）。
さらに、このヒートスプレッダと外部配線となるリードフレーム（金属板）をレーザ溶接して接合する方法があり次にそれを説明する。
図１３〜図１５は、従来の半導体装置の製造方法を説明する図である。
図１３は、溶接後の半導体装置の要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。
セラミック１、コレクタ銅箔２、エミッタ銅箔３、裏面銅箔１２からなる絶縁基板のコレクタ銅箔２の上面に、はんだ８によりＩＧＢＴチップ４が接合されている。また、同じコレクタ銅箔２の上面に、はんだ１０によりＦＷＤチップ６が接合されている。
ＩＧＢＴチップ４の上面には、はんだ９により金属ブロック５が接合され、ＦＷＤチップ６の上面には、はんだ１１により金属ブロック７が接合されている。これらの金属ブロック５、７は、ＩＧＢＴチップ４およびＦＷＤチップ６で発生する熱を上面から効果的に放熱する働きをする冷却体の役目があり、通常、ヒートスプレッダと言われるものである。
図１４は、リードフレームの要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。
図１５は、リードフレームと金属ブロックをレーザ溶接した後の要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。
図１５に示すように、金属ブロック５、金属ブロック７、エミッタ銅箔３とリードフレーム１３との接合はレーザ溶接で行われる（同図中、レーザ溶接部は１４）。レーザ光１５はリードフレーム１３の所定の位置に照射され、下部の金属ブロック５、７、エミッタ銅箔３と溶接されて、金属ブロック５、７と絶縁基板（セラミックス１）上に形成されたエミッタ銅箔３の間を電気的に接続する。
また、特許文献２には、ヒートスプレッダ（金属ブロック）と接続するリードフレーム（金属板）に貫通孔を開けてレーザ光で溶接することが開示されている。
また、特許文献３には、リードフレームに底が塞がれた凹穴を形成し、この凹穴にレーザ光を照射してリードフレームとヒートスプレッダをレーザ溶接することが開示されている。
特開２０００−３０７０５８号公報 特開２００１−７１１６２号公報 特開平１１−１４４７７４号公報
図１５で示す従来の半導体装置の製造方法で溶接した溶接状態について図１６で説明する。
図１６は、従来の溶接状態を説明する図であり、上段の図は溶接部のリードフレーム表面の図、中段の図は溶接部の断面の図、下段の図は溶接部の接合面の図であり、同図（ａ）は溶接良の図、同図（ｂ）は溶接面積小の図、同図（ｃ）は溶接されていない図である。図１６において同図（ａ）の下段の図ような状態（溶接部１４ｂの面積が大きい）が好ましく溶接良となるが、中には同図（ｂ）の下段の図ように溶け込みが少なく接合面積（溶接部１４ｂの面積）が少なく溶接不良となる場合や、同図（ｃ）の下段の図ように未接合（溶接されていない：溶接部１４ｂがない）で溶接不良となる場合もある。
このように、溶接状態の良否は中段の図のようにその断面を見るか、引き剥がし下段の図のように接合面を見ない限りは判定ができない。つまり、溶接した表面（上段の図の溶接部１４ａの状態）を観察しただけでは溶接の状態（下段の図の溶接部１４ｂの状態）が同図（ａ）の下段の図の状態なのか、同図（ｂ）の下段の図の状態なのか、それとも同図（ｃ）の下段の図の状態なのかは判断できない。要するに、外観（上段の図の溶接部１４ａの観察）からは接合（溶接）の良否の判定ができない。
また、特許文献２、３で開示されている場合にも、外観による接合（溶接）の良否の判定ができない。
この発明の目的は、前記の課題を解決して、レーザ溶接において外観による接合（溶接）の良否の判定ができる半導体装置の製造方法を提供するものである。
前記の目的を達成するために、半導体チップ上に放熱用の金属ブロックが配置され、該金属ブロック上に配線用の金属板が配置される半導体装置の製造方法において、前記金属ブロックの上面に凸部が形成され、前記金属板に貫通孔が形成され、該貫通孔と前記凸部を嵌合し、前記凸部の表面に焦点が合うレーザ光を前記凸部の表面に照射し、該凸部を溶融し、該凸部と前記貫通孔の側壁をレーザ溶接する製造方法とする。
また、半導体チップ上に放熱用の金属ブロックが配置され、該金属ブロック上に配線用の金属板が配置される半導体装置の製造方法において、前記金属ブロックの上面に凸部が形成され、前記金属板に貫通孔が形成され、該貫通孔と前記凸部を嵌合し、前記凸部の表面から焦点位置を上方にずらしたレーザ光を前記凸部と前記貫通孔の周囲の表面に照射し、前記凸部と前記貫通孔の周囲を溶融し、前記凸部と前記貫通孔の側壁をレーザ溶接する製造方法とする。
また、前記凸部の高さが、前記貫通孔の深さの５０％以上で、前記貫通孔上部より飛び出る量が２ｍｍ以下であるとよい。
また、前記凸部と前記貫通孔の側壁との隙間が１００μｍ以上で、５００μｍ以下であるとよい。
また、前記金属ブロックおよび前記金属板の材質が、銅、銅合金およびアルミニウムのい ずれかであるとよい。
また、前記レーザ光の波長が、５３２ｎｍ〜１０６４ｎｍであるとよい。
この発明によれば、リードフレーム（金属板）に貫通孔を設け、この貫通孔に下部の金属ブロックの凸部を合わせて挿入し、この凸部の表面または凸部と貫通孔の周囲の表面にレーザ光を照射して凸部または凸部とその周囲のリードフレームを溶融してレーザ溶接し、その後の溶接表面を観察し溶接面積の大きさから接合（溶接）の良否を判定することができる。つまり、外観から接合（溶接）の良否を判定することができる。
外観で溶接の良否が判定ができれば、作業性が大きく向上する。
発明の実施の形態を以下の実施例で説明する。従来技術の図で説明した部位と同一な部位には同一な符号を付した。
図１〜図５は、この発明の第１実施例の半導体装置の製造方法を説明する図である。
図１は、溶接後の半導体装置の要部構成図であり、同図（ａ）は平面図、同図（ｂ）は、同図（ａ）のＸ−Ｘ線で切断した断面図である。図１は半導体チップを搭載した半導体パッケージの一部を示す。
セラミック１、コレクタ銅箔２、エミッタ銅箔３および裏面銅箔１２からなる絶縁基板のコレクタ銅箔２の上面に、はんだ８によりＩＧＢＴチップ４が接合されている。また、同じコレクタ銅箔２の上面に、はんだ１０によりＦＷＤチップ６が接合されている。
ＩＧＢＴチップ４の上面には、はんだ９により金属ブロック１８が接合され、ＦＷＤチップ６の上面には、はんだ１１により金属ブロック２０が接合されている。これらの金属ブロック１８、２０の役目は、ＩＧＢＴチップ４およびＦＷＤチップ６の放熱でありヒートスプレッダと言われる放熱金属ブロックである。また外部導出端子となるエミッタ銅箔３の上面に金属ブロック２２がはんだ２４で接合されている。
図１で示すように、金属ブロック１８、金属ブロック２０および金属ブロック２２とリードフレーム１６との接合はレーザ溶接される（同図中、レーザ溶接部は２５、２６、２７）。図４に示すように、レーザ光１５はリードフレーム１６の貫通孔１７の中にセット（嵌合）された下部の金属ブロック１８、金属ブロック２０および金属ブロック２２の凸部１９、２１、２３に照射され、各金属ブロック１８、２０、２２の凸部１９、２１、２３が溶融し、各金属ブロック１８、２０、２２の凸部１９、２１、２３とリードフレーム１６の貫通孔１７の側壁とがそれぞれレーザ溶接され、互いに電気的に接続される。
図２〜図５は、この発明の第１実施例の半導体装置の製造方法を説明する図である。
図２は、リードフレームを搭載する前の図１の半導体装置の要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。各金属ブロック１８、２０、２２には凸部１９、２１、２３が形成されている。
図３は、リードフレームの要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。リードフレーム１６には金属ブロック１８、２０、２２の凸部１９、２１、２３より大きな貫通孔１７が凸部１９、２１、２３と嵌合できるように形成されている。
図４は、リードフレームと金属ブロック上にリードフレームが配置された後レーザ溶接している図１の半導体装置の要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。金属ブロック１８、２０、２２の凸部１９、２１、２３がリードフレーム１６の貫通孔１７に嵌合（挿入）されている。
リードフレーム１６に形成した貫通孔１７の形状を円形とし、下部の金属ブロック１８、２０、２２に形成した凸部１９、２１、２３の形状を円柱状としたが、図８に示すように、貫通孔２９を四角形としても良い（図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）のＸ−Ｘで切断した断面図である）。この場合には図示しないが、この四角形に適合した四角柱の凸部を有した図示しない金属ブロックを使用する。
また、図９に示すように、貫通孔３０を長方形として良い（図９（ａ）は平面図であり、図９（ｂ）は図９（ａ）のＸ−Ｘで切断した断面図である）。また、図示しないが楕円形でも構わない。
つまり、リードフレーム１６の貫通孔１７の形状は円、楕円、正四角形および長方形であり、また、これらの貫通孔１７に嵌合する金属ブロック１８、２０、２２の凸部の形状は、それぞれ円、楕円、正四角形、長方形とする。
この凸部１９、２１、２３と貫通孔１７の隙間は、１００μｍ〜５００μｍ程度とするのが好ましい。これは、１００μｍ未満では部材公差や下部凸部の位置精度により嵌め合いが困難となり、また５００μｍを超えると隙間が広すぎ、凸部１９、２１、２３が溶融してもその隙間を充填することが困難となって溶接不良となるからである。
また、凸部１９、２１、２３にレーザ光１５を照射して、凸部１９、２１、２３を溶融してリードフレーム１６の貫通孔１７の側壁とレーザ溶接した図が図５であり、図１（ｂ）と同じである。
前記したように、凸部１９、２１、２３にレーザ光１５を照射することによりその凸部１９、２１、２３が溶融し、リードフレーム１６に形成された貫通孔１７と凸部１９、２１、２３の隙間に溶融物が充填されることにより、リードフレーム１６と下部の金属ブロック１８、２０、２２が接合される。
レーザ溶接による接合部（レーザ溶接部２５、２６、２７）が従来のようにリードフレーム１３の底面と金属ブロック５、７およびエミッタ銅箔３の上面の界面ではなく、本発明では金属ブロック１８、２０、２２の凸部１９、２１、２３とリードフレーム１６の貫通孔１７の側壁であり、そのため溶接状態が表面から観察できる。金属ブロック１８、２０、２２の凸部１９、２１、２３とリードフレーム１６の貫通孔１７の側壁の隙間が所定の割合で溶融物で埋められていることで、溶融表面の観察から接合（溶接）の良否の判定が可能となる。
この接合（溶接）の良否の判定は、金属ブロック１８、２０、２２の溶融・凝固した表面を画像認識装置で捉え、演算装置で表面の溶融・凝固した面積の総和を算出し、この表面の面積（溶接面積）が所定の値以上の場合は溶接良とし、満たない場合には不良とする。これらの判定は自動的に行われる。
溶接面積の所定の値は溶接部の電気抵抗値と接合強度から決められる。例えば、４００Ａ素子の場合には、溶接面積の所定の値は２．７ｍｍ2程度である。この溶接面積の所定の値は、４００Ａ素子をボンディングワイヤ（銅ワイヤ）で組み立てた場合を想定して、そのとき使用される複数のボンディングワイヤの総断面積に相当している。
また、第１実施例では、金属ブロック１８、２０、２２に形成した凸部１９、２１、２３の高さとリードフレーム１６に形成した貫通孔１６の深さを同一なものとしたが、凸部１９、２１、２３の高さと貫通孔１６の深さとの関係は、凸部１９、２１、２３の高さが貫通孔１６の深さの５０％以上とすることが好ましい。５０％未満とした場合、貫通孔１６の内壁への接合面積が少なくなり接合強度が低下する。
また、金属ブロック１８、２０、２２とリードフレーム１６の材質は銅、銅合金（リン青銅、黄銅など）およびアルミニウムのいずれかの材質であり、同一融点の材質のものを用いのがよい。
しかし、金属ブロック１８、２０、２２とリードフレーム１６に異なる材質のものを用いる場合には凸部１９、２１、２３のある金属ブロック１８、２０、２２の方を高融点のものとする。そうすると、凸部１９、２１、２３が溶融した熱で貫通１７の周囲のリードフレーム１６も温度が上がり、貫通孔１７の側壁も溶融して接合が一層強固なものとなる。
また、レーザ光１５の波長としては、半導体レーザの場合は６００ｎｍ〜９００ｎｍまたはＹＡＧレーザの場合は１０６４ｎｍもしくはＹＡＧレーザの第２高調波の５３２ｎｍとするとよい。
レーザ光１５の波長が１０６４ｎｍよりも長波長のレーザ光を照射した場合には溶融させるためにはレーザ光１５の吸収率が低下して溶接するのが困難となる。また５３２ｎｍより短波長のレーザ光１５を照射した場合にはレーザパワーが小さすぎて溶接するのが困難になる。そのため、レーザ光１５の波長範囲は５３２ｎｍ〜１０６４ｎｍとするとよい。
また、良好な溶接を得るためには、レーザ光１５のエネルギーは１００Ｊ程度がよく、パワーとしてはピーク値が５ｋＷ程度でパルス幅が２０ｍｓ程度の矩形波がよい。
また、レーザ光１５のスポット径は焦点を結んだ箇所では０．４ｍｍ〜１ｍｍ程度である。
図６は、この発明の第２実施例の半導体装置の製造方法を説明する図であり、同図（ａ）はリードフレームを搭載した後で溶接前の状態を示す要部断面図であり、同図（ｂ）は溶接後の状態を示す要部断面図である。
第１実施例との違いは、リードフレーム１６の下部の金属ブロック１８ａ、２０ａ、２２ａの凸部１９ａ、２１ａ、２３ａの高さが貫通孔１７の表面から飛び出している点である。つまり、貫通孔１７の深さ（リードフレーム１６の厚さ）より凸部１９ａ、２１ａ、２３ａの高さが大きいということである。
凸部１９ａ、２１ａ、２３ａの径が貫通孔１７の径よりも小さいために、貫通１７と凸部１９ａ、２１ａ、２３ａの間には隙間が生じる。凸部１９ａ、２１ａ、２３ａにレーザ光１５を照射し、この凸部１９ａ、２１ａ、２３ａが溶融して貫通孔１７の側壁と凸部１９ａ、２１ａ、２３ａの間の隙間に広がると、その隙間の体積の分だけ再凝固後の凸部１９ａ、２１ａ、２３ａの高さが低下することになる。凸部１９ａ、２１ａ、２３ａと下部の金属ブロック１８ａ、２０ａ、２２ａとの接合は、凸部１９ａ、２１ａ、２３ａの高さで決まるため、元々の凸部１９ａ、２１ａ、２３ａの高さが低い場合には所望の接合面積が得られないことがある。このため、凸部１９ａ、２１ａ、２３ａの高さは貫通孔１７の表面よりも飛び出している方が好ましい。
図６（ａ）に示したように、貫通孔１７の表面よりも高い（貫通孔１７上部から凸部１９ａ、２１ａ、２３ａが飛び出る）凸部１９ａ、２１ａ、２３ａにレーザ光１５を照射すると、図６（ｂ）のようになる。
すなわち、リードフレーム１６に形成された貫通孔１７の側壁と下部の凸部１９ａ、２１ａ、２３ａとの隙間に、溶融した凸部（溶融物）が流れ込むことにより、溶融物が隙間を埋め尽くして広い溶接面積を確保できる。
このときの貫通孔１６上部からの凸部１９ａ、２１ａ、２３ａの飛び出し量は２ｍｍ以下とすることが好ましい。凸部１９ａ、２１ａ、２３ａの飛び出し量が２ｍｍを超えた場合、レーザ光１５により溶融した凸部１９ａ、２１ａ、２３ａが隙間に流入する前に凝固して隙間に流入しなくなり、凸部１９ａ、２１ａ、２３ａと貫通孔１７の側壁が溶接されなくなるからである。
また、図６（ｂ）に示したように凸部１９ａ、２１ａ、２３ａが溶融して再凝固した状態で貫通孔１７の深さと再凝固した凸部の高さが同一になるような場合を示したが、２ｍｍ以下の範囲で凸部１９ａ、２１ａ、２３ａの飛び出し量を多くして貫通孔１７の周囲に凸部１９ａ、２１ａ、２３ａの溶融・再凝固部が広がった状態（リベット状）としても構わない。
図７は、この発明の第３実施例の半導体装置の製造方法を説明する図であり、同図（ａ）はリードフレーム搭載後で溶接前の状態を示す要部断面図であり、同図（ｂ）は溶接後の状態を示す要部断面図である。
前記の第２実施例との違いは、レーザ光２８の焦点を凸部１９ａ、２１ａ、２３ａの表面より高い位置に移動させて焦点ぼかし（焦点が照射面に結ばない状態のこと）にして貫通孔１７の周囲にもレーザ光２８が広がって照射される点である。ここでは貫通孔１７の表面から、下部の金属ブロック１８ａ、２０ａ、２２ａに形成された凸部１９ａ、２０ａ、２３ａが飛び出した場合を例に示した。
この第３実施例では、凸部１９ａ、２１ａ、２３ａのみにレーザ光２８を照射するのではなく、レーザ光２８を照射する照射ユニット（図示せず）と凸部１９ａ、２１ａ、２３ａの表面との間隔を広げ、貫通孔１７の周囲までレーザ光２８が照射されるようにしたものである。
この場合、前記の第１実施例および第２実施例の場合のレーザパワー密度よりも、照射されるレーザパワー密度が低くなる為に、パワー密度が等しくなるようにレーザパワーを高く設定すれば良い。具体的には、レーザパワーを７ｋＷ〜８ｋＷに上げてパルス幅を短くして、レーザエネルギーを１００Ｊ程度に確保するとよい。
前記したように、レーザ光２８を貫通孔１７の周囲まで照射することにより、凸部１９ａ、２１ａ、２３ａのみではなく貫通孔１７の周囲まで溶融させるため、前記の第１実施例および第２実施例よりレーザ溶接部２５ｂ、２６ｂ、２７ｂが大きくなり、強固な溶接部を得ることができる。
図１０〜図１２は、この発明の第４実施例の半導体装置の製造方法を説明する図である。 図１０は、溶接後の半導体装置の要部構成図であり、同図（ａ）は平面図、同図（ｂ）は 同図（ａ）のＸ−Ｘ線で切断した断面図である。
図１１は、図１０の半導体装置で用いるリードフレームの要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。
図１２は、図１０の半導体装置の金属ブロックに図１１のリードフレームを搭載した要部構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。
前記の第１実施例との違いは、図１１、１２に示すように、金属ブロック３３、３４の上に位置するリードフレーム１６の貫通孔３１、３２を１つの大きな四角形とした点である。
金属ブロック３３、３４の凸部３６、３７の形状は、この貫通孔３１、３２の形状に合った形状で大きな正四角形である。また、エミッタ銅箔３上に接合した金属ブロック３５には長方形の凸部３８を形成した場合を示したが、これは図で説明したエミッタ銅箔３の寸法からの制約であり、長方形と限定したものではない。
この発明の第１実施例、第２実施例および第３実施例における貫通孔１７は、それぞれその貫通孔１７内部に位置する凸部１９、１９ａ、２１、２１ａ、２３、２３ａや凸部１９、１９ａ、２１、２１ａ、２３、２３ａと貫通孔１７の周囲にレーザ光１５、２８を照射するものであったが、第４実施例のような大きな貫通孔３１、３２と凸部３６、３７の組み合わせでは、その各辺に対して複数のスポット溶接部分を設けると良い。また、スポット溶接ではなく、ビード状の溶接としても良い。
尚、前記第１実施例〜第４実施例において、レーザ光１５、２８の照射面（銅などの表面）にレーザ光１５、２８の吸収率を高めるために、ニッケル（Ｎｉ）膜を被覆すると、溶接の効率を高めることができて好ましい。
この発明の第１実施例の半導体装置の製造方法で製造した半導体装置の要部構成図であり、（ａ）は平面図、（ｂ）は、（ａ）のＸ−Ｘ線で切断した断面図 リードフレームを搭載する図１の半導体装置の要部構成図であり、（ａ）は平面図、（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図 リードフレームの要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 リードフレームと金属ブロック上にリードフレームが配置された後レーザ溶接している図１の半導体装置の要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 金属ブロックの凸部とリードフレームの貫通孔の側壁とをレーザ溶接した要部断面図 この発明の第２実施例の半導体装置の製造方法を説明する図であり、（ａ）はリードフレームを搭載した後で溶接前の状態を示す図、（ｂ）は溶接後の状態を示す図 この発明の第３実施例の半導体装置の製造方法を説明する図であり、（ａ）はリードフレーム搭載後、溶接前の状態を示す図、（ｂ）は溶接後の状態を示す図 リードフレームに形成する貫通孔を四角形とした場合であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘで切断した断面図 リードフレームに形成する貫通孔を長方形とした場合であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘで切断した断面図 この発明の第４実施例の半導体装置の製造方法で製造した半導体装置の要部構成図であり、（ａ）は平面図、（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図 図１０の半導体装置で用いるリードフレームの要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 図１０の半導体装置の金属ブロックに図１１のリードフレームを搭載した要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 従来の半導体装置の製造方法で製造した半導体装置の要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 従来のリードフレームの要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 従来のリードフレームと従来の金属ブロックをレーザ溶接した後の要部構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図 従来の溶接状態を説明する図であり、（ａ）は溶接良の図、（ｂ）は溶接面積小の図、（ｃ）は溶接されていない図
符号の説明
１ セラミックス
２ コレクタ銅箔
３ エミッタ銅箔
４ ＩＧＢＴチップ
６ ＦＷＤチップ
８〜１１、２４ はんだ
１２ 裏面銅箔
１５、２８ レーザ光
１６ リードフレーム
１７、２９、３０ 貫通孔
１８、１８ａ、２０、２０ａ、２２、２２ａ、３３〜３５ 金属ブロック
１９、２１、２３、３６〜３８ 凸部
２５〜２７、２５ａ〜２７ａ、２５ｂ〜２７ｂ、４１〜４３ レーザ溶接部

Claims (6)

  1. 半導体チップ上に放熱用の金属ブロックが配置され、該金属ブロック上に配線用の金属板が配置される半導体装置の製造方法において、前記金属ブロックの上面に凸部が形成され、前記金属板に貫通孔が形成され、該貫通孔と前記凸部を嵌合し、前記凸部の表面に焦点が合うレーザ光を前記凸部の表面に照射し、該凸部を溶融し、該凸部と前記貫通孔の側壁をレーザ溶接することを特徴とする半導体装置の製造方法。
  2. 半導体チップ上に放熱用の金属ブロックが配置され、該金属ブロック上に配線用の金属板が配置される半導体装置の製造方法において、前記金属ブロックの上面に凸部が形成され、前記金属板に貫通孔が形成され、該貫通孔と前記凸部を嵌合し、前記凸部の表面から焦点位置を上方にずらしたレーザ光を前記凸部と前記貫通孔の周囲の表面に照射し、前記凸部と前記貫通孔の周囲を溶融し、前記凸部と前記貫通孔の側壁をレーザ溶接することを特徴とする半導体装置の製造方法。
  3. 前記凸部の高さが、前記貫通孔の深さの５０％以上で、前記貫通孔上部より飛び出る量が２ｍｍ以下であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記凸部と前記貫通孔の側壁との隙間が１００μｍ以上で、５００μｍ以下であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記金属ブロックおよび前記金属板の材質が、銅、銅合金およびアルミニウ ムのいずれかであることを特徴とする請求項１または２に記載の半導体装置の製造方法 。
  6. 前記レーザ光の波長が、５３２ｎｍ〜１０６４ｎｍであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
JP2007150425A 2007-06-06 2007-06-06 半導体装置の製造方法 Expired - Fee Related JP4775327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007150425A JP4775327B2 (ja) 2007-06-06 2007-06-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007150425A JP4775327B2 (ja) 2007-06-06 2007-06-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008305902A JP2008305902A (ja) 2008-12-18
JP4775327B2 true JP4775327B2 (ja) 2011-09-21

Family

ID=40234369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007150425A Expired - Fee Related JP4775327B2 (ja) 2007-06-06 2007-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4775327B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633581B2 (ja) * 2011-01-07 2014-12-03 富士電機株式会社 半導体装置およびその製造方法
DE102011088418B4 (de) 2011-12-13 2023-06-22 Robert Bosch Gmbh Bondverbindung
DE102012222791A1 (de) * 2012-12-11 2014-06-12 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
JP2017168596A (ja) * 2016-03-15 2017-09-21 株式会社東芝 半導体装置
JP6945418B2 (ja) 2017-10-24 2021-10-06 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN113491010B (zh) * 2019-03-05 2024-05-03 罗姆股份有限公司 半导体装置以及接合方法
JP2021144984A (ja) * 2020-03-10 2021-09-24 富士電機株式会社 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両
JP7491071B2 (ja) 2020-06-08 2024-05-28 スズキ株式会社 レーザスポット溶接方法
EP4080563A1 (de) * 2021-04-22 2022-10-26 Siemens Aktiengesellschaft Auf einen schaltungsträger aufbringbares schaltungselement, elektrischer verbinder sowie verfahren zum herstellen einer elektrischen verbindung
WO2024101202A1 (ja) * 2022-11-09 2024-05-16 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法
JP2024077805A (ja) 2022-11-29 2024-06-10 三菱電機株式会社 半導体装置、半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107291A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd レ−ザ−溶接方法
JPH11144774A (ja) * 1997-11-10 1999-05-28 Harness Syst Tech Res Ltd レーザ溶接構造
JP2000307058A (ja) * 1999-04-19 2000-11-02 Mitsubishi Electric Corp パワー半導体モジュール
JP2001071162A (ja) * 1999-09-09 2001-03-21 Fuji Xerox Co Ltd 鋼板のレーザ溶接方法
JP3739091B2 (ja) * 2003-04-03 2006-01-25 株式会社東芝 半導体装置の製造方法
JP2006140403A (ja) * 2004-11-15 2006-06-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および製造装置

Also Published As

Publication number Publication date
JP2008305902A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP4775327B2 (ja) 半導体装置の製造方法
JP6578900B2 (ja) 半導体装置及びその製造方法
JP5103863B2 (ja) 半導体装置
JP4976688B2 (ja) ヒートスプレッダと金属板との接合方法
CN108886027B (zh) 电子装置
JP4765853B2 (ja) 半導体装置の製造方法
JP5239291B2 (ja) 半導体装置およびその製造方法
WO2017195625A1 (ja) 半導体装置および半導体装置の製造方法
JP4858238B2 (ja) レーザ溶接部材およびそれを用いた半導体装置
JP2005303018A (ja) 半導体装置
JP6269458B2 (ja) 半導体装置及びその製造方法
CN108604579B (zh) 电子装置及其制造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP5737412B2 (ja) 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
JP2009105266A (ja) 半導体装置の製造方法
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
KR101956983B1 (ko) 파워 모듈 및 그 제조 방법
JP2019133965A (ja) 半導体装置及びその製造方法
JP2016181607A (ja) 半導体装置及びその製造方法
JP2019212808A (ja) 半導体装置の製造方法
JP6477105B2 (ja) 半導体装置
JP2021118350A (ja) 電子装置及び電子装置の製造方法
JP2007287991A (ja) 半導体装置の製造方法
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
JP2012142622A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

R150 Certificate of patent or registration of utility model

Ref document number: 4775327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees