JP2021118350A - 電子装置及び電子装置の製造方法 - Google Patents

Abstract

【課題】電気的不良が生じることなく部品を基板に高密度に実装できる。【解決手段】電子装置は、半導体チップ２０，２１と、おもて面がめっき膜１２ａにより被膜され、当該おもて面の所定の部品領域に半導体チップ２０，２１が第１，第２はんだ１６ａ，１６ｂを介して配置される回路板１２と、を有している。そして、電子装置は、回路板１２の当該部品領域の側部に沿っておもて面に撥液部１４が形成されている。このため、半導体チップ２０，２１の間隔を短くしつつ、その間に撥液部１４を形成して第１，第２はんだ１６ａ，１６ｂの広がりを抑制することができる。【選択図】図３

Description

本発明は、部品を基板にはんだ接合した電子装置及び電子装置の製造方法に関する。

電子装置の一例である半導体装置は、パワーデバイスを含み、電力変換装置として利用されている。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体チップである。このような半導体装置は、当該半導体チップと、半導体チップがはんだを介して配置されるセラミック回路基板とを含んでいる。セラミック回路基板は、絶縁板と当該絶縁板上に形成される複数の回路板とを備えている。複数の回路板のいずれかの回路板に半導体チップがはんだを介して配置される。また、回路板には、半導体チップの部品領域の周囲にスリットが形成される場合がある。このようなスリットは、半導体チップの位置合わせ、はんだの広がりを抑制するといった機能を有する。

このような半導体装置では、セラミック回路基板の回路板にはんだを介して半導体チップを配置し、当該はんだを溶融し、固化させることで、半導体チップを回路板に固着させる。しかし、溶融したはんだは半導体チップの部品領域外に流出してしまう。さらには、流出したはんだは、スリットも乗り越えてしまう場合がある。そこで、はんだの流出を防止するために、様々な技術が提案されている。例えば、回路板上に当該半導体チップに沿って、線状の酸化物からなるはんだ流れ防止部が形成される（例えば、特許文献１参照）。また、回路板の表面にめっきを形成し、当該めっきの半導体チップの部品領域の周囲にはんだが濡れない部分が形成される（例えば、特許文献２参照）。また、絶縁性基板上の銅被膜において、半導体チップが配置されない箇所に酸化銅被膜が形成される（例えば、特許文献３参照）。また、実装部材のマウント面のはんだにより接合される半導体チップの周囲に第１の領域と第１の領域よりもはんだの濡れ性が低い第２の領域とがそれぞれ形成される（例えば、特許文献４参照）。また、セラミック回路基板をはんだを介して金属ベース板に配置する場合でも、セラミック回路基板の部品領域の周囲にダム材が形成される（例えば、特許文献５，６参照）。また、半導体チップがはんだを介して実装される実装部材の半導体チップの部品領域の周囲に隔壁層が形成される（例えば、特許文献７参照）。さらには、半導体チップが配置されたリードの半導体チップの周囲にレーザ照射を行って、当該周囲に溝部が形成されると共に、溝部の両側に酸化領域が生成される。溝部の壁面は酸化した母基板と酸化したメッキ材料の一部から構成される（例えば、特許文献８参照）。

このような半導体装置は、さらに、半導体チップ及びセラミック回路基板が封止部材により封止される。半導体装置では、封止部材とセラミック回路基板との密着性を高めるために、回路板の半導体チップの周囲に筋状の凹部により構成されるアンカー層が形成される（例えば、特許文献９参照）。

特開２０１３−２４７２５６号公報 特開２００８−１７７３８３号公報 特開平８−０３１８４８号公報 特開２００９−２１８２８０号公報 特開２０１０−２１２７２３号公報 特開２００６−２１６７２９号公報 特開２０１６−１７４０５３号公報 特開２０１７−００５１４９号公報 特開２０１６−０２９６７６号公報

近年、半導体装置の小型化、大容量化が要求されている。そして、半導体チップの実装密度の向上が進み、半導体チップ同士の間隔が狭まっている。このため、半導体チップ同士の間にはんだの流出を制限するための部材を形成することが難しくなっている。半導体チップの下のはんだが溶融すると、半導体チップ同士の間で結合してしまい、半導体チップの接触不良が発生してしまう可能性が高まる。このため、半導体装置の信頼性も低下してしまう。

本発明は、このような点に鑑みてなされたものであり、電気的不良が生じることなく部品を基板に高密度に実装できる電子装置及び電子装置の製造方法を提供することを目的とする。

本発明の一観点によれば、第１部品と、おもて面がめっき膜により被膜され、前記おもて面の第１部品領域に前記第１部品が第１はんだを介して配置される回路板と、を有し、前記回路板の前記第１部品領域の側部に沿って前記おもて面に前記めっき膜が酸化されて構成される酸化膜を含み前記酸化膜の下に前記めっき膜の一部が残存している撥液部が形成されている、電子装置及び電子装置の製造方法が提供される。

開示の技術によれば、電気的不良が生じることなく部品を基板に高密度に実装でき、信頼性の低下が抑制された電子装置及び電子装置の製造方法を提供することができる。

実施の形態の電子装置を示す側面図である。 実施の形態の電子装置を示す平面図である。 実施の形態の電子装置に含まれる回路板の平面図である。 実施の形態の電子装置に含まれる回路板の断面図である。 実施の形態の電子装置の製造方法のフローチャートを示す図である。 実施の形態の電子装置に含まれるセラミック回路基板の平面図である。 実施の形態の電子装置の製造方法のはんだを塗布する工程を示す平面図である。 実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図（その１）である。 実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図（その２）である。 実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図（その３）である。 参考例の電子装置の製造方法のリフローはんだ付け工程の平面図（その１）である。 参考例の電子装置の製造方法のリフローはんだ付け工程の平面図（その２）である。 実施の形態の電子装置のセラミック回路基板に形成する撥液部の形成例の平面図（その１）である。 実施の形態の電子装置のセラミック回路基板に形成する撥液部の形成例の平面図（その２）である。

以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の電子装置５０において、上側を向いた面を表す。同様に、「上」とは、図１の電子装置５０において、上側の方向を表す。「裏面」及び「下面」とは、図１の電子装置５０において、下側を向いた面を表す。同様に、「下」とは、図１の電子装置５０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。

実施の形態の電子装置について図１及び図２を用いて説明する。図１は、実施の形態の電子装置を示す側面図であり、図２は、実施の形態の電子装置を示す平面図である。なお、本実施の形態では、電子装置として半導体装置の場合を例に挙げて説明する。また、図１は、封止部材については破線で表し、図２では、封止部材の図示を省略している。また、電子装置５０は、セラミック回路基板１０等を収納するケースに関する記載を省略している。また、本実施の形態では、複数の回路板１２、複数の半導体チップ２０，２１、複数のコンタクト部品３０、複数のボンディングワイヤ１５、複数の外部接続端子４０に対して、それぞれ区別せずに、同じ符号を付して説明する。なお、これら以外の構成についても、複数あるものはそれぞれ区別せずに、同じ符号を付して同じ符号で説明する。

電子装置５０は、図１及び図２に示されるように、セラミック回路基板１０とセラミック回路基板１０のおもて面に接合された半導体チップ２０，２１とを有している。電子装置５０は、セラミック回路基板１０のおもて面に接合されたコンタクト部品３０を有している。半導体チップ２０，２１及びコンタクト部品３０は、セラミック回路基板１０のおもて面に接合部材であるはんだ（図示を省略）を介して接合されている。また、電子装置５０は、セラミック回路基板１０のおもて面と半導体チップ２０，２１の主電極とを電気的に接続するボンディングワイヤ１５を有している。また、コンタクト部品３０には外部接続端子４０が圧入されて取り付けられている。さらに、電子装置５０は、セラミック回路基板１０のおもて面の半導体チップ２０，２１と共に、コンタクト部品３０に取り付けられた外部接続端子４０の先端部が突出するように封止部材４５により封止されている。

セラミック回路基板１０は、絶縁板１１と絶縁板１１のおもて面に形成された複数の回路板１２と絶縁板１１の裏面に形成された金属板１３とを有している。絶縁板１１は、熱伝導性に優れた材質により構成されている。このような材質は、熱伝導性が高いセラミックスである。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素である。また、絶縁板１１の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。複数の回路板１２は、導電性に優れた材質の母材により構成されている。このような材質は、例えば、銅、または、銅合金等である。そして、回路板１２の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜１２ａ（図４参照）が形成されている。めっき膜に用いられるめっき材は、例えば、ニッケル、または、ニッケル合金である。ニッケル合金としては、ニッケル−リン合金、ニッケル−ボロン合金が好ましい。金属板１３は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。金属板１３の厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。金属板１３の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。また、金属板１３の裏面に冷却モジュール（図示を省略）を取り付けてもよい。なお、絶縁板１１は平面視で、例えば、矩形状を成している。また、金属板１３は平面視で、絶縁板１１よりも面積が小さく、回路板１２の総面積よりも広い矩形状を成している。したがって、セラミック回路基板１０は、例えば、矩形状を成している。

回路板１２には、撥液部１４が適宜形成されている。撥液部１４は、回路板１２の半導体チップ２０，２１が配置される部品領域の間隙に形成されている。また、撥液部１４は、半導体チップ２０とコンタクト部品３０（外部接続端子４０）との間隙に形成されている。また、撥液部１４は、半導体チップ２１と回路板１２の端部（ボンディングワイヤ１５が接合される領域）との間隙に形成されている。このような撥液部１４は、セラミック回路基板１０の長手方向または短手方向に沿って形成されている。なお、撥液部１４の形成場所並びに形成方向は一例であり、必要に応じた場所並びに方向に形成することができる。なお、撥液部１４の詳細については後述する。

このような構成を有するセラミック回路基板１０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。また、セラミック回路基板１０の金属板１３の裏面に、熱伝導接合材を介して冷却モジュール（図示を省略）を取り付けてもよい。これにより、電子装置５０の放熱性をさらに向上させることができる。なお、熱伝導接合材は、例えば、サーマルグリース、はんだ、銀ロウである。サーマルグリースは、例えば、金属酸化物のフィラーが混入されたシリコーンである。冷却モジュールは、熱伝導に優れた金属により構成されるものが適用される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、冷却モジュールは、例えば、１または複数のフィンを備えるヒートシンクを有し、液体冷媒による冷却装置である。

半導体チップ２０は、シリコンまたは炭化シリコンから構成される、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体チップ２０は、平面視で矩形状を成しており、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、制御電極及び主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。なお、ゲート電極は、半導体チップ２０のおもて面の短辺の中央部に設けられている。また、半導体チップ２１は、ダイオードを含んでいる。ダイオードは、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような半導体チップ２１は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体チップ２０，２１は、その裏面側が所定の回路板（図示を省略）上に接合されている。なお、半導体チップ２０，２１は、回路板１２上にはんだ（図示を省略）を介して接合されている。はんだについては後述する。また、図示を省略するものの、半導体チップ２０，２１に代わって、ＩＧＢＴとＦＷＤとの機能を合わせ持つＲＣ（Reverse-Conducting）−ＩＧＢＴを用いてもよい。また、電子部品２２が一対の回路板１２に跨るように設けられる。電子部品２２は、例えば、サーミスタ、電流センサである。なお、このような半導体チップ２０，２１の厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。

ボンディングワイヤ１５は、半導体チップ２０，２１と回路板１２との間、または、複数の半導体チップ２０，２１間を適宜電気的に接続する。このようなボンディングワイヤ１５は、導電性に優れた材質により構成されている。このような材質は、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。また、制御用の電流が流れるボンディングワイヤ１５の径は、例えば、１１０μｍ以上、２００μｍ以下である。主電流が流れるボンディングワイヤ１５の径は、例えば、３５０μｍ以上、６００μｍ以下であってもよい。

コンタクト部品３０は、内部に円筒状の貫通孔が形成された本体部と本体部の開口端部にそれぞれ設けられたフランジとを備えている。この貫通孔は、円筒形状や多角柱形状であってもよい。コンタクト部品３０は、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。コンタクト部品３０の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。

外部接続端子４０は、棒状の本体部と本体部の両端部にそれぞれ形成された、テーパ状の先端部とを有している。本体部は、角柱状を成す。外部接続端子４０の断面の対角線の長さは、コンタクト部品３０の本体部の径よりも数％長い。このため、外部接続端子４０はコンタクト部品３０に対して圧入できる。また、外部接続端子４０も、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。外部接続端子４０の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、ニッケルまたはニッケルを含む合金が望ましい。ニッケルを含む合金としては例えば、ニッケル−リン合金、ニッケル−ボロン合金である。

また、半導体チップ２０，２１並びにコンタクト部品３０を回路板１２に接合するはんだは、鉛フリーはんだを基体としている。鉛フリーはんだは、例えば、錫及び銀からなる合金、錫及びアンチモンからなる合金、錫及び亜鉛からなる合金、錫及び銅からなる合金のうち少なくともいずれかの合金を主成分とする。また、はんだには、添加物が含まれてもよい。添加物は、例えば、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコンである。また、半導体チップ２０，２１を接合するはんだとコンタクト部品３０を接合するはんだとは、はんだ組成が異なっていることが好ましい。この場合において、半導体チップ２０，２１を接合するはんだは、ボイドが発生しにくく、高温耐性を有する。例えば、このようなはんだは、錫及びアンチモンを主成分とする合金である。コンタクト部品３０等の配線端子を接合するはんだは、半導体チップ２０，２１の下のはんだよりも低弾性率を有する。コンタクト部品３０の下のはんだは、例えば、錫及び銀を主成分とする合金である。また、半導体チップ２０，２１を接合するはんだは、コンタクト部品３０を接合するはんだより、薄くてよい。半導体チップ２０，２１の下のはんだの厚さは、０．０５ｍｍ以上、０．２５ｍｍ以下である。コンタクト部品３０の下のはんだの厚さは、０．１０ｍｍ以上、０．５０ｍｍ以下である。半導体チップ２０，２１の下のはんだがコンタクト部品３０の下のはんだよりも弾性率が高いために、半導体チップ２０，２１のはんだの厚さをコンタクト部品３０のはんだより薄くすることができる。このため、電子装置５０の稼働時の半導体チップ２０，２１の発熱を良好に放熱することができる。既述の通り、コンタクト部品３０の下のはんだが厚い。このため、コンタクト部品３０の下のはんだは外部接続端子４０をコンタクト部品３０の貫通孔に挿入する際の応力に耐えることができ、はんだにおけるクラック並びに剥離等の発生を抑止できる。したがって、電子装置５０の破損を防止できる。

封止部材４５は、例えば、シリコーンゲルであってよい。また、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。このような封止部材４５の一例として、エポキシ樹脂とエポキシ樹脂にフィラーとして二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材とを含んでいる。

次に、回路板１２に形成された撥液部１４について、図３及び図４を用いて説明する。図３は、実施の形態の電子装置に含まれる回路板の平面図であり、図４は、実施の形態の電子装置に含まれる回路板の断面図である。なお、図３は、図２の回路板１２における破線領域を拡大して表示している。また、図４は、図３の一点鎖線Ｙ−Ｙにおける断面図である。なお、図３及び図４では、回路板１２の表面に形成されているめっき膜１２ａを図示している。

図３に示される撥液部１４は、一対の半導体チップ２０，２１の間のめっき膜１２ａに直線状に形成されている。なお、図３では、一対の半導体チップ２０，２１が３組設けられている。また、半導体チップ２０は、その長辺が後述する撥液部１４の形成方向に沿って配置されている。この際、半導体チップ２０は、ゲート電極が設けられている短辺が撥液部１４に対向しないように配置されている。半導体チップ２０の長辺が撥液部１４の形成方向に沿っている場合、短辺が撥液部１４の形成方向に沿っている場合に比べてはんだの端がより長い距離で位置を制限されるため、半導体チップ２０の位置が安定しやすい。なお、半導体チップ２０は、ワイヤの配置位置に配慮して、ゲート電極が設けられている辺が撥液部１４に対向しないように、配置されればよい。撥液部１４は、はんだを弾くことができる。このような撥液部１４は、レジスト部１４ａと熱影響領域１４ｂとを含んでいる。レジスト部１４ａは、酸化膜である。酸化膜は、例えば、ニッケル酸化膜である。このようなレジスト部１４ａは、めっき膜１２ａに対してレーザ照射を行うことにより、めっき膜１２ａが酸化されることで形成される。なお、レーザ照射は、連続的にレーザ光を発射するシームレーザ、パルス状のレーザ光を照射するスポットレーザのいずれでもよい。図３では、シームレーザによるレーザ照射の場合を示している。このため、図３の撥液部１４は平面視で、直線状（スポットレーザの場合には点線状）のレーザ痕である。また、後述するように、撥液部１４はレーザ照射のレーザ走査により形成される。特に、レジスト部１４ａは、レーザ走査ごとに互いに沿って形成される複数のレーザ痕が接して、または、一部が重なって形成される。このようにして形成されたレジスト部１４ａは、はんだ接合前ではレジスト部１４ａ（酸化膜）の厚さが４０ｎｍ以上であることが好ましい。そしてはんだ接合後のレジスト部１４ａ（酸化膜）の厚さは２５ｎｍ以上であることが好ましい。はんだ接合前後でレジスト部１４ａ（酸化膜）の厚さが減少する理由は、はんだに含まれるフラックスによって酸化膜が一部還元されたためと考えられる。また、レジスト部１４ａの幅は、最小、１５０μｍとすることができる。

熱影響領域１４ｂは、レジスト部１４ａに沿って形成されている酸化膜である。既述の通り、レジスト部１４ａを形成するためには、めっき膜１２ａ上に対してレーザ照射によるレーザ走査を行う。この際、レジスト部１４ａの形成に伴って、当該レジスト部１４ａの両側のめっき膜１２ａがレーザの熱により影響を受けてしまう。このようにして熱影響領域１４ｂがレジスト部１４ａの両側に形成される。また、熱影響領域１４ｂの幅は、レジスト部１４ａを形成するためのレーザの出力が大きくなるほど、広がる。また、レジスト部１４ａの幅を広げるに連れて、熱影響領域１４ｂの幅も広がる。但し、レジスト部１４ａの幅が所定値以上になると、熱影響領域１４ｂの幅も一定となる。このような熱影響領域１４ｂは、図４に示されるように、レジスト部１４ａから離れるに連れて、レーザによる熱の影響が低下する。

このような構成を有する撥液部１４の撥液能力は、レジスト部１４ａの方が、熱影響領域１４ｂよりも高い。さらに、熱影響領域１４ｂの撥液能力は、レジスト部１４ａ側の方が外側よりも高い。このため、撥液部１４は、図４に示されるように、外側には第１，第２はんだ１６ａ，１６ｂが多少は及ぶものの、レジスト部１４ａを含む中心部には第１，第２はんだ１６ａ，１６ｂは及ぶことができない。また、このような撥液部１４は、レーザ照射により形成されるために、撥液部１４の下にはめっき膜１２ａの一部が残存する箇所も存在する。撥液部とめっき膜の一部の残存している部分の合計厚さは、６μｍ以上であることが好ましい。撥液部の下のめっき膜の一部の残存している部分の厚さは、５μｍ以上であることが好ましい。

なお、図３に示される撥液部１４の半導体チップ２０，２１に対する形成は一例である。撥液部１４のレジスト部１４ａは次のような条件によりめっき膜１２ａに形成される。まず、レジスト部１４ａは半導体チップ２０，２１から少なくとも０．３ｍｍ以上離れていることが好ましい。また、レジスト部１４ａは、回路板１２の端部から０．５ｍｍ以上離れていることが好ましい。レジスト部１４ａの幅は、０．４ｍｍ以上、０．５ｍｍ以下であることが好ましい。但し、レジスト部１４ａは、半導体チップ２０，２１から０．３ｍｍ以上離れることが難しい場合、また、回路板１２の端部から０．５ｍｍ以上離れることが難しい場合には、レジスト部１４ａの幅は、０．１５ｍｍ以上とすることが好ましい。また、レジスト部１４ａは、その端部が回路板１２の端部から０．５ｍｍ以上離れている場合には、その長さは、半導体チップ２０，２１の端面から最大１．０ｍｍまで延伸することが好ましい。また、レジスト部１４ａは、コンタクト部品３０から０．３ｍｍ以上離れていることが好ましい。０．３ｍｍ以上、距離が取れない場合には、レジスト部１４ａの幅を０．１ｍｍ以上、０．２ｍｍ以下にすることが好ましい。

次に、このような電子装置５０の製造方法について、図５に示すフローチャートに沿って、各工程を示す図６〜図１０を用いて説明する。図５は、実施の形態の電子装置の製造方法のフローチャートを示す図である。図６は、実施の形態の電子装置に含まれるセラミック回路基板の平面図である。図７は、実施の形態の電子装置の製造方法のはんだを塗布する工程を示す平面図である。図８〜図１０は、実施の形態の電子装置の製造方法のリフローはんだ付け工程の平面図であり、図３の箇所に対応する。

電子装置５０は、以下に示す製造工程（フローチャート）に沿って製造される。以下の各製造工程は必要に応じて人為的または製造装置により実行される。

［ステップＳ１０］ 半導体チップ２０，２１とセラミック回路基板１０とコンタクト部品３０とを用意する。これらの部品に限らず、電子装置５０の製造に必要な部品等を予め用意する。なお、セラミック回路基板１０は、絶縁板１１と絶縁板１１のおもて面に形成された複数の回路板１２（図６を参照）と絶縁板１１の裏面に形成された金属板１３とを有している。なお、図６中において複数の回路板１２に付した矩形状の破線は後の半導体チップ２０，２１の部品領域２０ａ，２１ａを表す。また、図６中では図示を省略しているものの、回路板１２の表面にはめっき処理によりめっき膜が形成されている。

［ステップＳ１１］ セラミック回路基板１０の回路板１２に対して、レーザ照射により、図６に示されるように、撥液部１４をそれぞれ形成する。レーザ照射は、例えば、ＹＡＧレーザ、ＹＶＯ_４レーザによるものである。このようなレーザ装置により、所定の領域に対してシームレーザまたはスポットレーザによりレーザ走査を繰り返すことによりレジスト部１４ａが形成される。なお、所定の領域とは、例えば、半導体チップ２０，２１が配置される領域の間、半導体チップ２０，２１とコンタクト部品３０とがそれぞれ配置される領域の間である（図２を参照）。必要に応じて、複数のコンタクト部品３０が配置される領域の間でもよい。レジスト部１４ａの幅は、レーザ走査の走査回数に応じて適宜制御することができる。図３に示すレジスト部１４ａの幅は一例である。レジスト部１４ａの幅は、この場合よりもレーザ走査の走査回数を増やし、また、減らすことにより、図３に示すレジスト部１４ａの幅よりも広くし、または、狭くすることができる。レーザ照射の条件は、走査スピードを１０００ｍｍ／秒、走査間隔を４０μｍ、スポット可変を−１０以上、１０以下、パルス周波数を２５ｋＨｚ以上、６０ｋＨｚ以下の間で適宜設定することができる。この際、レーザ照射により回路板１２の表面のめっき膜１２ａを酸化させ、回路板１２の母材部分が露出しない程度のレーザ走査並びにレーザ出力とする。また、レジスト部１４ａが形成されるに伴って、レジスト部１４ａの両側にレジスト部１４ａに沿って熱影響領域１４ｂが形成される。このようにして形成された、片側の熱影響領域１４ｂの幅は、例えば、５０μｍ以上である。

［ステップＳ１２］ セラミック回路基板１０の回路板１２上の半導体チップ２０，２１の部品領域２０ａ，２１ａ及びコンタクト部品３０の設置領域に、図７に示されるように、はんだ板３１をそれぞれ配置する。なお、はんだ板３１に代わり、セラミック回路基板１０の回路板１２にはんだを、例えば、ディスペンスにより塗布してもよい。なお、図７に示すはんだ板３１は、半導体チップ２０，２１に対するものが四角で、コンタクト部品３０に対するものが丸で示されている。

なお、この場合のはんだ板３１は同質のものが用いられるとする。このはんだ板３１は、例えば、錫−銀−銅からなる合金、錫−亜鉛−ビスマスからなる合金、錫−銅からなる合金、錫−銀−インジウム−ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成されている。これに加えて、回路板１２（めっき膜１２ａ）上の酸化物を除去する働きがあるフラックスを含んでいる。フラックスは、例えば、エポキシ樹脂、カルボン酸、ロジン樹脂、活性剤、溶剤を含有し、さらに必要に応じてその他の成分を含有することができる。さらに、このようなはんだ板３１は、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。

［ステップＳ１３］ ステップＳ１２で配置したはんだ板３１上に、実装装置（図示を省略）により半導体チップ２０，２１及びコンタクト部品３０をそれぞれセットする。なお、この際、電子部品２２も同様にセットする。

［ステップＳ１４］ ステップＳ１２でセラミック回路基板１０の回路板１２にはんだ板３１を介して半導体チップ２０，２１及びコンタクト部品３０セットした状態でリフロー炉に搬入する。この際の回路板１２（めっき膜１２ａ）上の半導体チップ２０，２１は、例えば、図８に示されるように、はんだ板３１上に搭載された状態である。この状態で、炉内を減圧してリフロー処理温度で加熱処理を行う（リフローはんだ付け工程）。リフロー処理温度は、例えば、２５０℃以上、３００℃以下である。これにより、めっき膜１２ａと半導体チップ２０，２１の間のはんだ板３１が溶融する。はんだ板３１から溶融した第１，第２はんだ１６ａ，１６ｂは、図９に示されるように、半導体チップ２０，２１の外側に広がる。この際、広がった第１，第２はんだ１６ａ，１６ｂの上で半導体チップ２０，２１が動いてしまう場合がある。また、広がった第１，第２はんだ１６ａ，１６ｂは撥液部１４上にも及ぶ。場合によっては、第１，第２はんだ１６ａ，１６ｂが撥液部１４上で結合してしまう場合もある。その後、撥液部１４上の第１，第２はんだ１６ａ，１６ｂは、撥液部１４の撥液性により、撥液部１４により弾かれて、所定の間隔を空ける。これに伴って、図１０に示されるように、広がった第１，第２はんだ１６ａ，１６ｂ上で位置ずれしていた半導体チップ２０，２１も所定の配置位置に戻る。そして、溶融した第１，第２はんだ１６ａ，１６ｂから凝固した第１，第２はんだ１６ａ，１６ｂにより回路板１２（めっき膜１２ａ）に半導体チップ２０，２１が接合される（図４を参照）。コンタクト部品３０についても同様にしてはんだにより回路板１２（めっき膜１２ａ）に接合される。

［ステップＳ１５］ リフロー炉から、半導体チップ２０，２１及びコンタクト部品３０が各回路板１２に接合されたセラミック回路基板１０を取り出す。そして、図示しない超音波ボンディングツールを用いて、セラミック回路基板１０の各回路板１２の所定領域と半導体チップ２０，２１とをボンディングワイヤ１５により電気的に接続する。また、このようにしてボンディングワイヤ１５を接続した後、各コンタクト部品３０に、外部接続端子（図示を省略）を圧入する。

［ステップＳ１６］ 半導体チップ２０，２１及びコンタクト部品３０が各回路板１２に接合され、ボンディングワイヤ１５で電気的に接続されたセラミック回路基板１０をケースにセットし、封止部材４５で封止する。これにより、図１及び図２に示した電子装置５０が製造される。

ここで、回路板１２に撥液部１４を形成せずに、撥液部１４が形成されている箇所にスリットを形成した場合の上記のステップＳ１４のリフローはんだ付けについて図１１及び図１２を用いて説明する。図１１及び図１２は、参考例の電子装置の製造方法のリフローはんだ付け工程の平面図である。なお、参考例の電子装置は、撥液部１４に代わって設けられたスリット１４０以外は電子装置５０と同じ構成を成し、同一の符号を付して、それらの説明は省略する。また、図１１及び図１２は、図８及び図１０の状態に対応する場合を示している。

セラミック回路基板１０のスリット１４０が形成された回路板１２（めっき膜１２ａ）にはんだ板３１を介して半導体チップ２０，２１が配置されて、リフロー炉に搬入される（図１１を参照）。なお、スリット１４０は、回路板１２（めっき膜１２ａ）に形成された凹状の溝である。この状態で、炉内を減圧してリフロー処理温度で加熱処理を行うと、めっき膜１２ａと半導体チップ２０，２１の間のはんだ板３１が溶融する。はんだ板３１から溶融した第１，第２はんだ１６ａ，１６ｂは、半導体チップ２０，２１の外側に広がる。このため、例えば、回路板１２の（図１２の真ん中の）半導体チップ２０は広がった第１はんだ１６ａによりその場で回転し、または、位置ずれしてしまう。回転した半導体チップ２０の一部が第１はんだ１６ａを介してスリット１４０上に位置する。第１はんだ１６ａがスリット１４０内を充填する場合、スリット１４０内にボイドが生じるおそれがある。このようにボイドが生じてしまうと半導体チップ２０に対する放熱性が低下してしまう。なお、これは半導体チップ２１側でも生じることがある。

また、回路板１２（図１２の左側及び右側）では、第１，第２はんだ１６ａ，１６ｂが間隙で結合してしまっている。このような場合には、半導体チップ２０，２１が電気的に接続されてしまい、電子装置５０の電気的不良の原因となってしまう。

そこで、上記電子装置５０は、部品である半導体チップ２０，２１と、おもて面がめっき膜１２ａにより被膜され、当該おもて面の所定の部品領域に半導体チップ２０，２１が第１，第２はんだ１６ａ，１６ｂを介して配置される回路板１２と、を有している。そして、電子装置５０は、回路板１２の当該部品領域の側部に沿っておもて面にめっき膜１２ａが酸化されて構成される酸化膜を含み当該酸化膜の下にめっき膜１２ａの一部が残存している撥液部１４が形成されている。これにより、第１，第２はんだ１６ａ，１６ｂは撥液部１４により弾かれるために撥液部１４でそれらの広がりが抑制される。また、撥液部１４はレーザ照射により形成されるため、狭い範囲でも撥液部１４を形成することができる。このため、半導体チップ２０，２１の間隔を短くしつつ、その間に撥液部１４を形成して第１，第２はんだ１６ａ，１６ｂの広がりを抑制することができる。また、このような第１，第２はんだ１６ａ，１６ｂの広がりを抑制するために、回路板１２にスリットを形成することを要しない。このため、回路板１２の抗折強度の低下を防止することができる。したがって、電気的不良が生じることなく半導体チップ２０，２１を高密度に実装でき、また、電子装置５０の強度の低下を抑制でき、電子装置５０の信頼性の低下を抑制することができる。

次に、半導体チップが配置された回路板（めっき膜）に対して形成される撥液部１４の様々な形成例について図１３及び図１４に基づき説明する。図１３及び図１４は、実施の形態の電子装置のセラミック回路基板に形成する撥液部の形成例の平面図である。なお、図１３及び図１４では、回路板１２の表面にめっき膜１２ａが形成されている。当該めっき膜１２ａに半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄがはんだ（図示を省略）により接合される場合を例示している。また、図１３及び図１４では、回路板１２（めっき膜１２ａ）に対して半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄが２行、２列で配置されている場合である。

図１３（Ａ）では、撥液部１４は、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄの間に連続的に（十字状に）形成されている。さらに、撥液部１４は、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄの周囲に形成されている。なお、撥液部１４は、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄの間にのみ連続的に（十字状に）形成してもよい。また、図１３（Ｂ）では、図１３（Ａ）において撥液部１４が断続的に形成されている。なお、図１３（Ｂ）の断続的な撥液部１４は一例である。間隔を狭くしてより多くの点線状に形成してもよい。図１３（Ｃ）でも、図１３（Ａ）において撥液部１４が断続的に形成されている。但し、図１３（Ｃ）では、撥液部１４が交差する部分を残して、残りの部分が断続的に形成されている。

図１４（Ａ）では、撥液部１４が、図１３（Ｃ）の場合に対して、さらに、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄを取り囲む領域の角部にそれぞれ形成されている。図１４（Ｂ）では、撥液部１４が、図１３（Ｃ）の場合に対して、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄの境界で連続的に形成されている。図１４（Ｃ）では、撥液部１４が、図１４（Ｂ）の場合に対して、さらに、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄを取り囲む領域の角部にそれぞれ形成されている。

このように撥液部１４を形成することで半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄ下のはんだの広がりを防止することができ、半導体チップ２３ａ，２３ｂ，２３ｃ，２３ｄの配置位置を最大まで近づけることが可能となる。なお、図１３及び図１４の撥液部１４の幅は必要に応じて適宜設定することができる。また、撥液部１４は図１３及び図１４の場合に限らず、半導体チップ等に対し、めっき膜１２ａ上に適宜形成することができる。

１０ セラミック回路基板
１１ 絶縁板
１２ 回路板
１２ａ めっき膜
１３ 金属板
１４ 撥液部
１４ａ レジスト部
１４ｂ 熱影響領域
１５ ボンディングワイヤ
１６ａ 第１はんだ
１６ｂ 第２はんだ
２０，２１，２３ａ，２３ｂ，２３ｃ，２３ｄ 半導体チップ
２０ａ，２１ａ 部品領域
２２ 電子部品
３０ コンタクト部品
３１ はんだ板
４０ 外部接続端子
４５ 封止部材
５０ 電子装置

Claims (20)

1. 第１部品と、
   おもて面がめっき膜により被膜され、前記おもて面の第１部品領域に前記第１部品が第１はんだを介して配置される回路板と、
   を有し、
   前記回路板の前記第１部品領域の側部に沿って前記おもて面に前記めっき膜が酸化されて構成される酸化膜を含み前記酸化膜の下に前記めっき膜の一部が残存している撥液部が形成されている、
   電子装置。
2. 前記撥液部は、前記酸化膜の両側に前記酸化膜に沿って形成された熱影響領域を含む、
   請求項１に記載の電子装置。
3. 前記熱影響領域の幅は、５０μｍ以上である、
   請求項２に記載の電子装置。
4. 前記酸化膜の厚さは、２５ｎｍ以上、である、
   請求項１に記載の電子装置。
5. 前記酸化膜の幅は、１００μｍ以上、５００μｍ以下である、
   請求項１に記載の電子装置。
6. 前記第１部品と前記酸化膜との間の距離が３００μｍ未満である、
   請求項１に記載の電子装置。
7. 前記酸化膜の幅が、１００μｍ以上、２００μｍ以下である、
   請求項６に記載の電子装置。
8. 前記撥液部と前記めっき膜の一部の残存している部分の合計厚さは、６μｍ以上である、
   請求項１に記載の電子装置。
9. 前記撥液部の下の前記めっき膜の一部の残存している部分の厚さは、５μｍ以上である、
   請求項１に記載の電子装置。
10. 前記回路板は、銅または銅合金により構成され、
    前記めっき膜は、ニッケルまたはニッケルを含む合金である、
    請求項１に記載の電子装置。
11. 前記撥液部は、平面視で、直線状または点線状である、
    請求項１に記載の電子装置。
12. 前記撥液部に含まれる前記酸化膜は、前記めっき膜に対して照射されたレーザ光による第１レーザ痕を含む、
    請求項１１に記載の電子装置。
13. 前記酸化膜は、前記第１レーザ痕と前記第１レーザ痕に沿って、前記第１レーザ痕に接し、または、前記第１レーザ痕に一部が重複する第２レーザ痕とを含む、
    請求項１２に記載の電子装置。
14. 前記第１部品は、平面視で矩形状の半導体チップであり、
    前記半導体チップは、前記半導体チップの長辺が前記撥液部の形成方向に平行に、前記撥液部に隣接して配置されている、
    請求項１３に記載の電子装置。
15. 前記半導体チップは、前記半導体チップのおもて面の前記撥液部に対向する長辺以外の辺に寄って制御電極を備えている、
    請求項１４に記載の電子装置。
16. 第２部品をさらに有し、
    前記回路板は、前記おもて面に前記第１部品領域に隣接して、前記第２部品が第２はんだを介して配置される第２部品領域が設けられ、前記撥液部が前記第１部品領域及び前記第２部品領域の間隙に形成されている、
    請求項１乃至１５のいずれか一項に記載の電子装置。
17. 前記第１部品領域は前記回路板の端部の近傍に設けられ、
    前記撥液部は前記第１部品領域の前記端部側の側部に沿って形成されている、
    請求項１乃至１５のいずれか一項に記載の電子装置。
18. 導電性の第３部品をさらに有し、
    前記回路板は、前記おもて面に前記第１部品領域に隣接して、前記第３部品が配置される第３部品領域が設けられ、前記撥液部が前記第１部品領域及び前記第３部品領域の間隙に形成されている、
    請求項１乃至１５のいずれか一項に記載の電子装置。
19. 第１部品と第１部品領域が設定されたおもて面がめっき膜により被膜された回路板とを準備する工程と、
    前記めっき膜の前記第１部品領域に隣接して、レーザ光を照射して前記めっき膜の表面に酸化膜を有し前記酸化膜の下に前記めっき膜の一部が残存している撥液部を形成する工程と、
    前記めっき膜の前記第１部品領域に第１はんだを配置する工程と、
    前記第１はんだ上に前記第１部品を配置する工程と、
    前記第１はんだを溶融する工程と、
    を有する電子装置の製造方法。
20. 前記撥液部を形成する工程で形成された前記酸化膜の厚さが４０ｎｍ以上である、
    請求項１９に記載の電子装置の製造方法。

Images