JP6966379B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6966379B2
JP6966379B2 JP2018082580A JP2018082580A JP6966379B2 JP 6966379 B2 JP6966379 B2 JP 6966379B2 JP 2018082580 A JP2018082580 A JP 2018082580A JP 2018082580 A JP2018082580 A JP 2018082580A JP 6966379 B2 JP6966379 B2 JP 6966379B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
intermetallic compound
semiconductor
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018082580A
Other languages
English (en)
Other versions
JP2019192739A (ja
Inventor
高彰 宮崎
央朗 住吉
宇幸 串間
大助 川瀬
靖 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2018082580A priority Critical patent/JP6966379B2/ja
Priority to PCT/JP2019/010158 priority patent/WO2019207996A1/ja
Publication of JP2019192739A publication Critical patent/JP2019192739A/ja
Application granted granted Critical
Publication of JP6966379B2 publication Critical patent/JP6966379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特にパワー系の半導体装置とその製造技術に関する。
パワー系の半導体装置（パワーモジュール）は、半導体素子（以下、半導体チップまたは単にチップとも言う）と絶縁基板、もしくは絶縁基板と放熱用金属板をはんだなどで接合した構造となっているものが多い。
これまで、高耐熱性が要求される自動車や建機、鉄道、産業分野などに用いられる半導体装置の接合部材としては鉛（Ｐｂ）入りはんだが使用されてきたが、環境負荷低減のため、鉛フリーの接合部材を使用した機器も広く使用されている。
近年、高温動作が可能で、かつ冷却系を簡素化することで機器の小型軽量化が可能なＳｉＣやＧａＮなどのワイドギャップ半導体の開発が推し進められている。なお、一般的にＳｉ（シリコン）の半導体素子は動作温度の上限が１５０〜１７５℃であるのに対し、ＳｉＣの半導体素子は１７５℃以上での使用が可能である。
ただし、使用温度が高温になると、半導体装置（パワーモジュール）に使用される各種部材についても１７５℃以上の耐熱性が要求される。
上記のような状況において、パワーモジュールなどの半導体装置では、小型化、耐熱性および信頼性の向上が要求されている。
特開２０１０−２１２７２３号公報
パワーモジュールなどの半導体装置では、半導体チップ（半導体素子）をはんだ付けした構造となっている。例えば、半導体装置の組立てにおけるチップ搭載工程などで、設計した部分以外にはんだが存在する「はんだ流れ」が発生した場合、はんだ接合部におけるはんだ厚さが薄くなり、その結果、製品の信頼性の低下が発生する。したがって、製品の信頼性の低下に対して対策が求められている。
なお、上記特許文献１（特開２０１０−２１２７２３号公報）には、回路基板の一方の面に半導体チップを、他方の面に前記半導体チップで発生した熱を放熱させる金属ベースを接合した半導体装置を製造する製造方法において、複数の前記回路基板を前記金属ベース上へ接合する際に用いる半田の流動を制限するように、溶射法を用いてダム部を形成することが開示されている。
しかしながら、ダム部を形成する場合、ダム部にはある程度の高さや幅が必要であると考えられ、半導体装置の小型化が難しくなるということが懸念される。
そこで、本願発明者は、半導体装置の小型化、高耐熱化を妨げずに上述の「はんだ流れ」を防止することができる半導体装置（パワーモジュール）の構造とその組立てについて検討した。
本発明の目的は、半導体装置の小型化および高耐熱化を維持しつつ信頼性を向上させることができる技術を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明の代表的な半導体装置は、半導体チップと、上記半導体チップを支持し、上記半導体チップが搭載される表面に導体部が設けられた配線基板と、上記半導体チップと上記導体部とを接合するはんだと、を有する。さらに、半導体装置は、上記導体部に含まれる金属と、上記はんだに含まれる金属と、からなる金属間化合物が、平面視で、上記はんだの外側の領域に迫り出し、かつ上記表面に露出して形成されている。
本発明の代表的な他の半導体装置は、半導体チップと、上記半導体チップを支持する配線基板と、上記配線基板を支持する金属板と、上記配線基板と上記金属板とを接合するはんだと、を有する。さらに、上記他の半導体装置は、上記金属板に含まれる金属と上記はんだに含まれる金属とからなる金属間化合物が、平面視で、上記はんだの外側の領域に迫り出し、かつ上記金属板の表面に露出して形成されている。
また、本発明の代表的な半導体装置の製造方法は、（ａ）表面に導体部が設けられた配線基板の上記表面上にはんだを介在させて半導体チップを載置する工程、（ｂ）ギ酸雰囲気で上記配線基板および上記はんだを加熱する工程、を有する。さらに、上記（ｂ）工程では、加熱により上記配線基板の表面の酸化膜を還元して上記表面に多孔質構造を形成し、加熱により溶融された上記はんだを上記多孔質構造の複数の孔に濡れ広がらせることで、上記導体部に含まれる金属と上記はんだに含まれる金属とからなる金属間化合物を、平面視で、上記はんだの外側の領域に迫り出させ、かつ上記表面に露出するように形成する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置の小型化および高耐熱化を維持しつつ信頼性を向上させることができる。
本発明の実施の形態の半導体装置（パワーモジュール）の構造の一例を示す断面図である。 図１に示す半導体装置における封止体を透過して内部の構造の一例を示す平面図である。 図１に示す半導体装置における金属間化合物の形成箇所の一例を示す平面図である。 図１に示す半導体装置の金属板に対する金属間化合物の形成箇所の一例を示す平面図である。 比較例の半導体装置（パワーモジュール）の構造を示す断面図である。 比較例の半導体装置の組立てにおけるはんだ流れを示す断面図である。 図１に示す半導体装置の組立てにおけるギ酸還元工程の一例を示す断面図である。 図１に示す半導体装置の組立てにおけるチップ搭載後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおける金属間化合物形成後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおける樹脂封止充填後の構造の一例を示す部分断面図である。 図１に示す半導体装置の組立てにおける樹脂封止充填後の構造の一例を示す部分断面図である。 図１に示す半導体装置が搭載された鉄道車両の一例を示す部分側面図である。 図１２に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。 図１に示す半導体装置が搭載された自動車の一例を示す斜視図である。
図１は本発明の実施の形態の半導体装置（パワーモジュール）の構造の一例を示す断面図、図２は図１に示す半導体装置における封止体を透過して内部の構造の一例を示す平面図、図３は図１に示す半導体装置における金属間化合物の形成箇所の一例を示す平面図、図４は図１に示す半導体装置の金属板に対する金属間化合物の形成箇所の一例を示す平面図である。
本実施の形態の半導体装置は、例えば、鉄道の車両や自動車の車体、産業装置などに搭載されるパワーモジュール（半導体装置、半導体モジュール）２０である。なお、パワーモジュール２０に搭載される半導体チップ１は、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、酸化ガリウムまたはダイヤモンドなどを用いたＩＧＢＴ（Insulated Gate Bipolar Transistor ）やＭＯＳ(Metal Oxide Semiconductor) などである。あるいは、ＦＷＤ（Free Wheeling Diode)、ＳＢＤ（Schottky Barrier Diode）などであってもよい。ただし、これら半導体チップ１に限定されるものではない。
図１に示すパワーモジュール２０の構成について説明する。パワーモジュール２０は、半導体チップ１を支持するセラミック基板（配線基板）３を有している。そして、半導体チップ１が搭載される上面（表面）３ａには、それぞれ導体部である配線３ｃ、３ｄ、３ｅが設けられている。
なお、パワーモジュール２０は、半導体チップ１の上面（主面）１ａの電極１ｃとセラミック基板３の上面３ａの配線（導体部）３ｃとを電気的に接続する導電性のワイヤ６と、セラミック基板３の電極３ｄと電気的に接続し、外部に引き出される端子７とを有している。
また、複数（本実施の形態では４個）の半導体チップ１のそれぞれは、はんだ２を介してセラミック基板３の上面３ａの配線３ｅに接合されている。すなわち、それぞれの半導体チップ１の下面１ｂと、セラミック基板３の上面３ａの配線３ｅとが、それぞれはんだ２を介して接合している。
また、４個の半導体チップ１および複数の端子７が搭載されたセラミック基板３は、はんだ５を介してベース板（金属板）４の上面４ａに搭載されている。すなわち、ベース板４は、はんだ５を介してセラミック基板３を支持している。ここで、セラミック基板３は、その上面３ａに複数の配線３ｃ、配線３ｄおよび配線３ｅが形成されており、一方、下面３ｂにも配線３ｆが形成されている。これらの配線３ｃ、３ｄ、３ｅおよび３ｆは、例えば、ＣｕやＡｌを主構成材としており、表面にＮｉなどのめっきが施されていてもよい。
また、セラミック基板３は、例えば、Ａｌ2 Ｏ3 、ＡｌＮ、Ｓｉ3 Ｎ4 などからなる。ベース板４は、例えば、Ａｌ、Ａｌ−Ｃ、Ａｌ合金、Ｃｕ、Ｃｕ−Ｃ、Ｃｕ合金、もしくは、ＡｌとＳｉＣの複合材、ＭｇとＳｉＣの複合材などで構成されており、表面にＮｉなどのめっきが施されていてもよい。そして、セラミック基板３の下面３ｂに形成された配線３ｆは、はんだ５によってベース板４に電気的に接続されている。
また、半導体チップ１の上面１ａには、例えばゲート用の電極１ｃが形成されており、図１および図２に示すように、セラミック基板３の配線３ｃや配線３ｄとワイヤ６を介して電気的に接続されている。同じ電位の半導体チップ１同士の電極１ｃもワイヤ６を介して電気的に接続されている。
また、端子７は、その一端が、セラミック基板３の配線３ｄに接合されており、さらに他端がケース８の外部に引き出されている。なお、ベース板４は、放熱用の金属板である。
また、複数のワイヤ６のそれぞれは、例えばＡｌワイヤまたはＣｕワイヤなどである。さらに、はんだ２、はんだ５は、好ましくは、Ｓｎを主成分とするはんだ合金もしくはＰｂを主成分とするはんだ合金であり、例えば、Ｐｂ−Ｓｎ、Ｓｎ−Ｃｕ、Ｓｎ−Ｃｕ−Ｓｂ、Ｓｎ−Ｓｂ、Ｓｎ−Ａｇ−Ｃｕなどのはんだ合金である。
なお、ケース８の内部には、封止樹脂９が充填されており、半導体チップ１、セラミック基板３およびワイヤ６が封止樹脂９によって封止されている。封止樹脂９は、例えば、エポキシ系樹脂またはシリコーン樹脂などである。
図５は比較例の半導体装置（パワーモジュール）の構造を示す断面図、図６は比較例の半導体装置の組立てにおけるはんだ流れを示す断面図である。
ここで、図５、図６を用いて比較例の構造について説明する。まず、図５に示す比較例のパワーモジュール５０の構造について説明すると、パワーモジュール５０の構造は、図１に示すパワーモジュール２０と大凡同様である。すなわち、複数の半導体チップ１のそれぞれが、セラミック基板３上に搭載されている。そして、セラミック基板３の上面３ａには、配線３ｃ、３ｄ、３ｅが形成されており、一方、下面３ｂには配線３ｆが形成されている。そして、複数の半導体チップ１のそれぞれは、配線３ｅにはんだ２を介して接合されている。なお、外部に引き出される端子７が配線３ｄに接合して設けられている。
また、半導体チップ１の電極１ｃと配線３ｃとが、および半導体チップの１電極１ｃと配線３ｄとが、それぞれ複数のワイヤ６によって電気的に接続されている。さらに、半導体チップ１同士もワイヤ６によって電気的に接続されている。
また、セラミック基板３は、ベース板４の上面４ａ上にはんだ５を介して接合されている。すなわち、セラミック基板３の下面３ｂに設けられた配線３ｆは、はんだ５を介してベース板４に接合されている。
そして、複数の半導体チップ１と複数のワイヤ６は、ケース８内に充填された封止樹脂９によって封止されている。
図５に示すような構造のパワーモジュール５０は、その組立てのチップ搭載工程において、はんだ２が加熱されて溶融した際に、図６に示すように、はんだ流れ出し（Ｒ部）が発生する。すなわち、溶融されたはんだ２は、はんだ付け部Ｐの範囲から流れ出し、はんだ流れ部Ｑを形成する。そして、はんだ流れを阻止することができないため、端子７の配線３ｄへの接続不良が発生する。さらに、はんだ２の流れ出しによって半導体チップ１の接続高さがＨ１からＨ２に低くなる（半導体チップ１のはんだ２の接合部におけるはんだ厚さが薄くなる）ため、製品の信頼性が低下するという課題が発生する。つまり、半導体チップ１の下部のはんだ２の厚さが薄くなり、半導体チップ１の下部のはんだ量が不十分になる。これにより、製品の信頼性が低下する。
このような課題、すなわち、半導体チップ１を接合するはんだ２の流れ出しによる不具合を解決する手段として、図１に示す本実施の形態のパワーモジュール２０では、配線３ｅに含まれる金属と、はんだ２に含まれる金属と、からなる金属間化合物１０が、図３に示すような平面視において、それぞれはんだ２ａ、２ｂ、２ｃ、２ｄの外側の領域に迫り出している。さらに、図１に示すようにセラミック基板３の表面である上面３ａに露出して形成されている。
つまり、金属間化合物１０の一部（後述する迫り出し部１０ａ）は、図３に示すように、平面視で、はんだ２を囲むように形成されている。なお、金属間化合物１０は、図１に示すように、半導体チップ１の直下の領域にも形成されているが、本実施の形態の構造として重要なのは、金属間化合物１０が、平面視で、はんだ２の外側の領域にはんだ２から迫り出すとともに上面３ａに露出する迫り出し部１０ａを有していることである。したがって、金属間化合物１０のはんだ２の周囲に迫り出した迫り出し部１０ａは、セラミック基板３の上面３ａに露出する露出面１０ｂを有している。
ここで、金属間化合物１０の迫り出し部１０ａは、平面視で、はんだ２を囲むように形成されているが、迫り出し部１０ａの平面視の形状は、連続的に繋がった形状ではんだ２を囲んでいてもよく、あるいは、断続的に途切れた形状ではんだ２を囲んでいてもよいが、はんだ２の流れ出しを阻止するのには、連続的に繋がった形状ではんだ２を囲んでいる方が好ましい。
このようにはんだ２を囲んでその外側の領域に、露出面１０ｂを有した金属間化合物１０の迫り出し部１０ａが設けられているため、はんだ溶融時のはんだ２の流れ出しを阻止することができる。これは、金属間化合物１０は安定した状態のため、はんだ２が濡れ難いことを利用したものである。すなわち、金属間化合物１０に対してはんだ２は濡れ広がらないため、はんだ２の外側の領域に金属間化合物１０が配置されていることで、モジュール組立ての際の溶融時のはんだ２は、その外側に濡れ広がらず、はんだ２の流れ出しを阻止することができる。
また、パワーモジュール２０では、金属間化合物１０の露出面１０ｂは、セラミック基板３の上面３ａと同じ高さである。すなわち、金属間化合物１０の露出面１０ｂは、セラミック基板３の上面３ａから突出することなく、セラミック基板３の上面３ａと略同じ高さとなっている。
なお、本実施の形態のパワーモジュール２０では、図１に示すように、セラミック基板３とベース板４とを接合するはんだ５に対する金属間化合物１０もベース板４の上面４ａに形成されている。すなわち、ベース板４に含まれる金属と、はんだ５に含まれる金属と、からなる金属間化合物１０が、図４に示す平面視で、はんだ５の外側の領域に迫り出し、かつベース板４の表面に露出して形成されている。
つまり、はんだ５を囲んでその外側の領域に、露出面１０ｂを有した金属間化合物１０の迫り出し部１０ａが設けられており、これにより、はんだ溶融時のはんだ５の流れ出しも阻止することができる。
また、金属間化合物１０のはんだ５の周囲に迫り出した迫り出し部１０ａも、ベース板４の上面４ａに露出する露出面１０ｂを有している。
なお、金属間化合物１０の迫り出し部１０ａは、平面視で、はんだ５を囲むように形成されているが、迫り出し部１０ａの平面視の形状は、はんだ２の金属間化合物１０と同様に、連続的に繋がった形状ではんだ５を囲んでいてもよい。あるいは、断続的に途切れた形状ではんだ５を囲んでいてもよいが、はんだ５の流れ出しを阻止するのには、連続的に繋がった形状ではんだ５を囲んでいる方が好ましい。
また、パワーモジュール２０では、はんだ５に対する金属間化合物１０の露出面１０ｂも、ベース板４の上面４ａと同じ高さとなっている。すなわち、ベース板４の上面４ａに形成される金属間化合物１０の露出面１０ｂは、ベース板４の上面４ａから突出することなく、ベース板４の上面４ａと略同じ高さとなっている。
次に、金属間化合物１０の形成方法について説明する。図７は図１に示す半導体装置の組立てにおけるギ酸還元工程の一例を示す断面図、図８は図１に示す半導体装置の組立てにおけるチップ搭載後の構造の一例を示す部分断面図、図９は図１に示す半導体装置の組立てにおける金属間化合物形成後の構造の一例を示す部分断面図である。
例えば、セラミック基板３の上面３ａに金属間化合物１０を形成する場合の金属間化合物１０の形成方法については、予め、セラミック基板３の所望の箇所に、金属間化合物１０を形成しておいてもよく、あるいはパワーモジュール２０の組立てにおいて、その組立て工程のはんだ溶融時に金属間化合物１０をセラミック基板３に形成してもよい。
具体的には、パワーモジュール２０の組立てにおいて、セラミック基板３の上面３ａに金属間化合物１０を形成する場合には、まず、図７のＡ部に示す上面３ａに酸化メタル膜（酸化膜）３ｉが形成された図１に示すセラミック基板３を準備する。その後、セラミック基板３と半導体チップ１との間にはんだ２を供給し、図示しない炉内に投入する。
次に、炉内において、ギ酸雰囲気で加熱する。これにより、酸化メタル膜３ｉは、図７のＢ部に示すようにギ塩酸３ｊに還元され、さらに、ギ塩酸３ｊの分解によって図７のＣ部に示すように、セラミック基板３の上面３ａに多孔質構造（ポーラス構造）３ｇが形成される。その際、図８に示すように、上記加熱によって溶融されたはんだ２が流れ出し、はんだ２の直下の多孔質構造３ｇの複数の孔３ｈと、その外側（周囲）の領域の多孔質構造３ｇの複数の孔３ｈとに浸入する。詳細には、溶融されたはんだ２の毛細管現象により、図８のＳ部やＴ部のようにはんだ２の周囲の孔３ｈ内にはんだ２が濡れ広がる。そして、孔３ｈ内に浸入したはんだ２に含まれる金属と、孔３ｈを形成する配線３ｅに含まれる金属とが反応し、図９に示すように、はんだ２の直下とその周囲（はんだ２の外側の領域）に金属間化合物１０が形成される。
このようにして半導体チップ１のはんだ接合部１１の周囲（はんだ２の外側の領域）に、露出面１０ｂを有する金属間化合物１０が形成される。そして、はんだ２に対して濡れ性が悪い金属間化合物１０が、接合の初期にはんだ接合部１１の周囲（はんだ２の外側の領域）に形成されるため、はんだ接合部１１の周囲（外側の領域）のはんだ２の濡れ広がりを抑制することができ、はんだ２の流れ出しを阻止することができる。
また、予め、セラミック基板３の所望の箇所に金属間化合物１０を形成し、この金属間化合物１０が予め形成されたセラミック基板３を用いてパワーモジュール２０を組立ててもよい。この場合、セラミック基板３の金属間化合物１０の迫り出し部１０ａを形成する領域に、予め、めっきなどで薄膜を供給し、薄膜の溶融温度以上で加熱することで金属間化合物１０の迫り出し部１０ａを形成することができる。
また、本実施の形態のパワーモジュール２０において、金属間化合物１０の迫り出し部１０ａの幅（迫り出し部１０ａのはんだ接合部１１からの迫り出し量）は、１００μｍ程度で十分な効果を得ることができるが、１００μｍより大きくてもよい。
また、はんだ２による金属間化合物１０は、例えば、配線３ｅがＣｕ配線である場合、Ｃｕ6 Ｓｎ5 、Ｃｕ3 ＳｎなどのＣｕ−Ｓｎ系金属間化合物（ＣｕとＳｎを主成分とする金属間化合物１０）である。または、例えば、配線３ｅがＮｉめっき配線である場合、Ｎｉ3 Ｓｎ4 などのＮｉ−Ｓｎ系金属間化合物（ＮｉとＳｎを主成分とする金属間化合物１０）である。もしくはＣｕ−Ｎｉ−Ｓｎの三元系金属間化合物のうちの何れか１つもしくは何れか複数で構成されている金属間化合物１０であってもよい。
また、はんだ５による金属間化合物１０は、例えば、ベース板４がＣｕを主成分としている場合、ＣｕとＳｎを主成分とする金属間化合物１０である。また、例えば、図５に示すようにベース板４のはんだ５と接合するはんだ接合部４ｂに、Ｎｉめっき４ｃが形成されているような場合、図１に示す金属間化合物１０は、ＮｉとＳｎを主成分とする金属間化合物１０である。
また、本実施の形態のパワーモジュール２０では、ケース８内に充填された封止樹脂９が多孔質構造３ｇの複数の孔３ｈ内に埋め込まれている。ここで、図１０および図１１は、それぞれ図１に示す半導体装置の組立てにおける樹脂封止充填後の構造の一例を示す部分断面図である。
図１０に示すように、パワーモジュール２０のセラミック基板３において、その上面３ａにおける金属間化合物１０の迫り出し部１０ａの外側の領域が多孔質構造３ｇとなっており、この多孔質構造３ｇの複数の孔３ｈに封止樹脂９が埋め込まれている。
さらに、図１１に示すように、パワーモジュール２０のベース板４において、その上面４ａにおける金属間化合物１０の迫り出し部１０ａの外側の領域が多孔質構造４ｄとなっており、多孔質構造４ｄの複数の孔４ｅに封止樹脂９が埋め込まれている。
本実施の形態のパワーモジュール２０によれば、はんだ２、５の外側の領域に金属間化合物１０の迫り出し部１０ａが露出して形成されることで、パワーモジュール２０の組立てにおけるはんだ溶融時に、はんだ２、５の流れ出しを阻止することができる。すなわち、金属間化合物１０ははんだの濡れ性が悪いため、はんだ２、５の外側の領域に金属間化合物１０の迫り出し部１０ａが露出して配置されたことで、はんだ溶融時のはんだ２、５の流れ出しを阻止することができる。
これにより、はんだ２、５の高さが低くなる（厚さが薄くなる）ことを抑制できるため、はんだ２、５の接続信頼性を高めることができる。その結果、パワーモジュール（半導体装置）２０の信頼性を向上させることができる。
さらに、パワーモジュール２０の信頼性を向上させることができるため、パワーモジュール２０の寿命を延ばすことができる。
なお、パワーモジュール２０では、ダム部などを設けることなく、はんだ溶融時のはんだ流れを阻止することができるため、パワーモジュール２０の小型化を維持することができる。また、ダム部などを形成することが無いため、樹脂などの高分子材の使用も必要最低限に留めることができ、パワーモジュール２０の高耐熱化も維持することができる。すなわち、本実施の形態のパワーモジュール２０は、小型化および高耐熱化を維持しつつ信頼性を向上させることができる。
また、金属間化合物１０の迫り出し部１０ａが、平面視で、はんだ２やはんだ５を囲むように形成されていることにより、はんだ２、５の流れ出しをはんだ２、５の全周に亘って阻止することができ、パワーモジュール２０の信頼性をさらに高めることができる。
また、パワーモジュール２０では、金属間化合物１０の迫り出し部１０ａの露出面１０ｂは、迫り出し部１０ａが設けられる表面（上面３ａや上面４ａ）と同じ高さに形成されている。したがって、ダム部のように突出させたり凹凸を形成したりしないため、樹脂封止時の封止樹脂９の流れの均一化を図ることができる。
また、金属間化合物１０の迫り出し部１０ａの外側の領域が多孔質構造３ｇや多孔質構造４ｄとなっており、多孔質構造３ｇの複数の孔３ｈや多孔質構造４ｄの複数の孔４ｅにそれぞれ封止樹脂９が埋め込まれているため、セラミック基板３と封止樹脂９の密着性、およびベース板４と封止樹脂９の密着性をそれぞれ高めることができる。
次に、パワーモジュール２０の組立てについて説明する。
まず、図１に示す上面３ａに配線３ｃ、３ｅ、３ｄ、下面３ｂに配線３ｆが設けられたセラミック基板３を準備し、その後、セラミック基板３の上面３ａ上にはんだ２を介在させて半導体チップ１を載置する。
チップ載置後、半導体チップ１が載置されたセラミック基板３を、図示しない炉内に投入する。次に、炉内において、ギ酸雰囲気でセラミック基板３やはんだ２を加熱する。これにより、セラミック基板３の配線３ｅの上面３ａの酸化メタル膜３ｉ（図７のＡ部参照）は、図７のＢ部に示すようにギ塩酸３ｊに還元され、さらに、ギ塩酸３ｊの分解によって図７のＣ部に示すように、セラミック基板３の上面３ａに多孔質構造（ポーラス構造）３ｇが形成される。
その際、図８に示すように、上記加熱によって溶融されたはんだ２が流れ出し、はんだ２の直下の多孔質構造３ｇの複数の孔３ｈと、その外側（周囲）の領域の多孔質構造３ｇの複数の孔３ｈとに浸入する。詳細には、溶融されたはんだ２の毛細管現象により、図８のＳ部やＴ部のようにはんだ２の周囲の孔３ｈ内にはんだ２が濡れ広がる（はんだ２が迫り出す）。そして、孔３ｈ内に浸入したはんだ２に含まれる金属と、孔３ｈを形成する配線３ｅに含まれる金属とが反応し、図９のＵ部に示すように、はんだ２の周囲（はんだ２の外側の領域）に金属間化合物１０の迫り出し部１０ａが形成される。
このようにして半導体チップ１のはんだ接合部１１の周囲（はんだ２の外側の領域）に、露出面１０ｂを有する金属間化合物１０が形成される。そして、はんだ２に対して濡れ性が悪い金属間化合物１０が、接合の初期にはんだ接合部１１の周囲（はんだ２の外側の領域）に形成されるため、はんだ接合部１１の周囲（外側の領域）のはんだ２の濡れ広がりを抑制することができ、はんだ２の流れ出しを阻止することができる。
なお、図９に示すように、セラミック基板３において、その上面３ａにおける金属間化合物１０の迫り出し部１０ａの外側の領域には多孔質構造３ｇが残った状態となっている。
同様の方法で、はんだ５を介してセラミック基板３とベース板４との接合を行う。すなわち、はんだ５を介してセラミック基板３をベース板４上に載置し、その後、炉内に投入して加熱する。以下、はんだ２の場合と同様の手順で、ベース板４とセラミック基板３とを、はんだ５を用いて接合する。これにより、図１１に示すように、はんだ５に含まれる金属とベース板４に含まれる金属とによって金属間化合物１０が形成されるとともに、はんだ５の周囲（はんだ５の外側の領域）に金属間化合物１０の迫り出し部１０ａが形成される。
そして、はんだ２の場合と同様に、はんだ５に対して濡れ性が悪い金属間化合物１０が、接合の初期にはんだ接合部１１の周囲（はんだ５の外側の領域）に形成されるため、はんだ接合部１１の周囲（外側の領域）のはんだ５の濡れ広がりを抑制することができ、はんだ５の流れ出しを阻止することができる。
なお、図１１に示すように、ベース板４において、その上面４ａにおける金属間化合物１０の迫り出し部１０ａの外側の領域には多孔質構造４ｄが残った状態となっている。
このように本実施の形態のパワーモジュール２０の組立てでは、ギ酸雰囲気でセラミック基板３やベース板４を加熱することで、セラミック基板３の上面３ａやベース板４の上面４ａに多孔質構造３ｇや多孔質構造４ｄを形成することができる。
これにより、パワーモジュール２０の組立て中に金属間化合物１０を形成することができる。すなわち、特別な工程を設けて金属間化合物１０を形成しなくて済むため、効率良くパワーモジュール２０の組立てを行うことができる。
なお、はんだ２を用いた半導体チップ１とセラミック基板３との接合、およびはんだ５を用いたセラミック基板３とベース板４との接合は、炉内において一緒に行ってもよいし、あるいは、最初にはんだ２を用いた半導体チップ１とセラミック基板３との接合を行い、はんだ５を用いたセラミック基板３とベース板４との接合は、別の工程で行ってもよい。
また、ワイヤ６を用いた半導体チップ１と配線３ｃ、配線３ｄとの電気的な接続（ワイヤボンディング）や配線３ｄへの端子７の接合は、はんだ２を用いた半導体チップ１とセラミック基板３との接合の後に行ってもよいし、あるいははんだ２を用いた半導体チップ１とセラミック基板３との接合およびはんだ５を用いたセラミック基板３とベース板４との接合の両者を終了した後に行ってもよい。
はんだ２を用いた半導体チップ１とセラミック基板３との接合、およびはんだ５を用いたセラミック基板３とベース板４との接合、さらにはワイヤボンディングおよび端子７の接合を終えた後、図１に示すように、セラミック基板３および半導体チップ１、さらに複数のワイヤ６などを封止樹脂９を用いて封止する。
なお、ケース８内に封止樹脂９を注入すると、セラミック基板３、半導体チップ１および複数のワイヤ６などが封止樹脂９によって覆われるとともに、セラミック基板３やベース板４において、図１０や図１１に示すように、金属間化合物１０の外側の領域に形成された多孔質構造３ｇ、４ｄの複数の孔３ｈ、４ｅに封止樹脂９が埋め込まれた状態となる。
これにより、セラミック基板３と封止樹脂９の密着性、およびベース板４と封止樹脂９の密着性をそれぞれ高めることができる。
また、パワーモジュール２０では、金属間化合物１０の迫り出し部１０ａの露出面１０ｂは、迫り出し部１０ａが設けられる表面（上面３ａや上面４ａ）と同じ高さに形成されている。したがって、ダム部のように突出させたり凹凸を形成したりしないため、樹脂封止時の封止樹脂９の流れの均一化を図ることができる。
次に、本実施の形態のパワーモジュール２０の適用例について説明する。
図１２は図１に示す半導体装置が搭載された鉄道車両の一例を示す部分側面図、図１３は図１２の鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。
本適用例では、上記実施の形態のパワーモジュール２０を搭載した鉄道車両について説明する。図１２に示す鉄道車両２１は、例えば、図１に示すパワーモジュール２０が搭載されたものであり、車両本体２６と、パワーモジュール２０（図１３参照）と、パワーモジュール２０を支持するプリント基板２５（図１３参照）と、集電装置であるパンタグラフ２２と、インバータ２３とを備えている。そして、パワーモジュール２０は、車両本体２６の下部に設置されたインバータ２３に搭載されている。
図１３に示すように、インバータ２３の内部では、プリント基板２５上に複数のパワーモジュール２０が搭載され、さらにこれらのパワーモジュール２０を冷却する冷却装置２４が搭載されている。図１に示す本実施の形態のパワーモジュール２０では、半導体チップ１からの発熱量が多い。したがって、複数のパワーモジュール２０を冷却してインバータ２３の内部を冷却可能なように冷却装置２４が取り付けられている。
これにより、鉄道車両２１において、図１に示すモジュールの接合構造が用いられた複数のパワーモジュール２０を搭載したインバータ２３が設けられていることにより、インバータ２３内が高温環境となった場合であっても、インバータ２３およびそれが設けられた鉄道車両２１の信頼性を高めることができる。すなわち、高温環境下での動作安定性と高電流負荷にも耐え得るパワーモジュール２０およびこれを用いたインバータシステムを実現することができる。
さらに、本実施の形態のパワーモジュール２０ではその小型化を図ることができるため、複数のパワーモジュール２０が搭載されたインバータ２３においてもその小型化を図ることができる。
次に、上記実施の形態のパワーモジュール２０を搭載した自動車について説明する。図１４は図１に示す半導体装置が搭載された自動車の一例を示す斜視図である。
図１４に示す自動車２７は、例えば、図１に示すパワーモジュール２０が搭載されたものであり、車体２８と、タイヤ２９と、パワーモジュール２０と、パワーモジュール２０を支持する実装ユニット３０と、を備えている。
自動車２７では、パワーモジュール２０は、実装ユニット３０に含まれるインバータに搭載されているが、実装ユニット３０は、例えば、エンジン制御ユニット等であり、その場合、実装ユニット３０はエンジンの近傍に配置されている。この場合には、実装ユニット３０は、高温環境下での使用となり、これにより、パワーモジュール２０も高温状態となる。
しかしながら、自動車２７において、図１に示すモジュールの接合構造が用いられた複数のパワーモジュール２０を搭載したインバータが設けられていることにより、実装ユニット３０が高温環境となった場合であっても、自動車２７の信頼性を高めることができる。つまり自動車２７においても、高温環境下での動作安定性と高電流負荷にも耐え得るパワーモジュール２０およびこれを用いたインバータシステムを実現することができる。
さらに、本実施の形態のパワーモジュール２０ではその小型化を図ることができるため、このパワーモジュール２０が搭載された実装ユニット３０においてもその小型化を図ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
上記実施の形態では、半導体チップ１と接合するはんだ２と、ベース板４と接合するはんだ５の両方に金属間化合物１０の迫り出し部１０ａが形成されている場合を説明したが、金属間化合物１０の迫り出し部１０ａは、はんだ２またははんだ５の少なくとも何れか一方に形成されていればよい。ただし、はんだ２とはんだ５の両方に形成されている方が好ましい。
１ 半導体チップ
１ａ 上面
１ｂ 下面
１ｃ 電極
２、２ａ、２ｂ、２ｃ、２ｄ はんだ
３ セラミック基板（配線基板）
３ａ 上面（表面）
３ｂ 下面（裏面）
３ｃ、３ｄ、３ｅ、３ｆ 配線（導体部）
３ｇ 多孔質構造
３ｈ 孔
３ｉ 酸化メタル膜（酸化膜）
３ｊ ギ塩酸
４ ベース板（金属板）
４ａ 上面
４ｂ はんだ接合部
４ｃ Ｎｉめっき
４ｄ 多孔質構造
４ｅ 孔
５ はんだ
６ ワイヤ
７ 端子
８ ケース
９ 封止樹脂
１０ 金属間化合物
１０ａ 迫り出し部（一部）
１０ｂ 露出面
１１ はんだ接合部
２０ パワーモジュール（半導体装置、半導体モジュール）
２１ 鉄道車両
２２ パンタグラフ
２３ インバータ
２４ 冷却装置
２５ プリント基板
２６ 車両本体
２７ 自動車
２８ 車体
２９ タイヤ
３０ 実装ユニット
５０ パワーモジュール

Claims (12)

  1. 半導体チップと、
    前記半導体チップを支持し、前記半導体チップが搭載される表面に導体部が設けられた配線基板と、
    前記半導体チップと前記導体部とを接合するはんだと、
    を有し、
    前記導体部に含まれる金属と、前記はんだに含まれる金属と、からなる金属間化合物が、平面視で、前記はんだの外側の領域に迫り出し、かつ前記表面に露出して形成され、
    前記配線基板の前記表面における前記金属間化合物の外側の領域が多孔質構造となっており、
    前記多孔質構造の複数の孔に封止樹脂が埋め込まれている、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記金属間化合物の一部は、平面視で前記はんだを囲むように形成されている、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記金属間化合物の露出面は、前記表面と同じ高さである、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記導体部は、Ｃｕ配線であり、
    前記金属間化合物は、ＣｕとＳｎを主成分としている、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記導体部は、Ｎｉめっき配線であり、
    前記金属間化合物は、ＮｉとＳｎを主成分としている、半導体装置。
  6. 半導体チップと、
    前記半導体チップを支持する配線基板と、
    前記配線基板を支持する金属板と、
    前記配線基板と前記金属板とを接合するはんだと、
    を有し、
    前記金属板に含まれる金属と、前記はんだに含まれる金属と、からなる金属間化合物が、平面視で、前記はんだの外側の領域に迫り出し、かつ前記金属板の表面に露出して形成され、
    前記金属板の前記表面における前記金属間化合物の外側の領域が多孔質構造となっており、
    前記多孔質構造の複数の孔に封止樹脂が埋め込まれている、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記金属間化合物の一部は、平面視で前記はんだを囲むように形成されている、半導体装置。
  8. 請求項７記載の半導体装置において、
    前記金属間化合物の露出面は、前記金属板の前記表面と同じ高さである、半導体装置。
  9. 請求項６記載の半導体装置において、
    前記金属板は、Ｃｕを主成分として形成されており、
    前記金属間化合物は、前記ＣｕとＳｎを主成分としている、半導体装置。
  10. 請求項６記載の半導体装置において、
    前記金属板の前記はんだと接合するはんだ接合部に、Ｎｉめっきが形成されており、
    前記金属間化合物は、ＮｉとＳｎを主成分としている、半導体装置。
  11. （ａ）表面に導体部が設けられた配線基板の前記表面上にはんだを介在させて半導体チップを載置する工程、
    （ｂ）ギ酸雰囲気で前記配線基板および前記はんだを加熱する工程、
    を有し、
    前記（ｂ）工程では、前記加熱により前記配線基板の前記表面の酸化膜を還元して前記表面に多孔質構造を形成し、前記加熱により溶融された前記はんだを前記多孔質構造の複数の孔に濡れ広がらせることで、前記導体部に含まれる金属と、前記はんだに含まれる金属と、からなる金属間化合物を、平面視で、前記はんだの外側の領域に迫り出させ、かつ前記表面に露出するように形成する、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｂ）工程の後、前記配線基板および前記半導体チップを封止樹脂を用いて封止する（ｃ）工程を有し、
    前記（ｃ）工程では、前記金属間化合物の外側の領域に形成された前記多孔質構造の複数の孔に前記封止樹脂を埋め込む、半導体装置の製造方法。
JP2018082580A 2018-04-23 2018-04-23 半導体装置およびその製造方法 Active JP6966379B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018082580A JP6966379B2 (ja) 2018-04-23 2018-04-23 半導体装置およびその製造方法
PCT/JP2019/010158 WO2019207996A1 (ja) 2018-04-23 2019-03-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082580A JP6966379B2 (ja) 2018-04-23 2018-04-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019192739A JP2019192739A (ja) 2019-10-31
JP6966379B2 true JP6966379B2 (ja) 2021-11-17

Family

ID=68293890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082580A Active JP6966379B2 (ja) 2018-04-23 2018-04-23 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP6966379B2 (ja)
WO (1) WO2019207996A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7543863B2 (ja) 2020-11-17 2024-09-03 富士電機株式会社 半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565315B2 (ja) * 2010-05-18 2014-08-06 トヨタ自動車株式会社 半導体装置の製造方法
JP6843503B2 (ja) * 2015-12-21 2021-03-17 株式会社 日立パワーデバイス 半導体装置及び移動体
WO2018042890A1 (ja) * 2016-08-31 2018-03-08 三菱電機株式会社 接合体およびこれを用いた半導体装置

Also Published As

Publication number Publication date
JP2019192739A (ja) 2019-10-31
WO2019207996A1 (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US7821130B2 (en) Module including a rough solder joint
US20120306087A1 (en) Semiconductor device including excess solder
US8198712B2 (en) Hermetically sealed semiconductor device module
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
US9991220B2 (en) Semiconductor device
JP2008042041A (ja) 半導体装置
JP2005095977A (ja) 回路装置
CN105917463B (zh) 半导体装置
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2017050441A (ja) 半導体装置
JP6966379B2 (ja) 半導体装置およびその製造方法
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP6546892B2 (ja) 半導体装置
JP2003289129A (ja) 半導体装置
JP6843503B2 (ja) 半導体装置及び移動体
JP7347047B2 (ja) 半導体装置
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
WO2016132453A1 (ja) 半導体装置
JP6936595B2 (ja) 半導体装置
CN111755405A (zh) 半导体装置
US11756923B2 (en) High density and durable semiconductor device interconnect
US20230335516A1 (en) Manufacturing package by solderable or sinterable metallic connection structure applied on sacrificial carrier
JP7322369B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211021

R150 Certificate of patent or registration of utility model

Ref document number: 6966379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350