JP2021144984A - 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両 - Google Patents

製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両 Download PDF

Info

Publication number
JP2021144984A
JP2021144984A JP2020041099A JP2020041099A JP2021144984A JP 2021144984 A JP2021144984 A JP 2021144984A JP 2020041099 A JP2020041099 A JP 2020041099A JP 2020041099 A JP2020041099 A JP 2020041099A JP 2021144984 A JP2021144984 A JP 2021144984A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor
assembly
semiconductor assembly
welded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020041099A
Other languages
English (en)
Inventor
哲也 稲葉
Tetsuya Inaba
哲也 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020041099A priority Critical patent/JP2021144984A/ja
Priority to CN202110096415.3A priority patent/CN113380684B/zh
Publication of JP2021144984A publication Critical patent/JP2021144984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】レーザ光照射時に発生するスパッタやヒュームガスが製品に付着するおそれがあった。【解決手段】半導体アセンブリを有する半導体モジュールを製造するための製造方法は、弾性部材と両端に開口が形成された筒状部材とを有する治具アセンブリを半導体アセンブリに被せることによって、半導体アセンブリと外部の装置とを接続するために半導体アセンブリの上方に配置された端子の溶接領域が、平面視において筒状部材の一端の開口内に収まるように筒状部材を位置決めする段階と、弾性部材の弾性力により、筒状部材の一端を端子のおもて面に密着させ、且つ、端子の裏面を半導体アセンブリの被溶接部に当接させる段階と、筒状部材の他端の側から筒状部材の内側を通じて端子の溶接領域にレーザを照射することによって、端子の溶接領域を半導体アセンブリの被溶接部に溶接する段階とを備える。【選択図】図１８

Description

本発明は、製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両に関する。
半導体モジュールにおいて、パワー半導体素子の端子とリード配線とを重ね合わせて、重ね合わせた部分のリード配線を筒状の加圧ノズルにて上方から押圧して、端子とリード配線との接合部を加圧した状態で、加圧ノズルの内部空間を通じてリード配線の接合部の表面にレーザ光を照射することによって、リード配線と端子とをレーザ溶接する技術が知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］特開２００８−１７７３０７号公報
上記の技術によれば、加圧ノズルは、上記接合部の周縁を押圧するように構成されているが、リード配線に接触する加圧ノズルの下面、リード配線の上面、リード配線の下面、および、端子の上面が互いに平行を取れていない場合には、加圧ノズルの下面とリード配線の上面との間に隙間が生じ、レーザ光照射時に発生するスパッタやヒュームガスが製品に付着するおそれがあった。
本発明の第１の態様においては、半導体アセンブリを有する半導体モジュールを製造するための製造方法を提供する。製造方法は、弾性部材と両端に開口が形成された筒状部材とを有する治具アセンブリを半導体アセンブリに被せることによって、半導体アセンブリと外部の装置とを接続するために半導体アセンブリの上方に配置された端子の溶接領域が、平面視において筒状部材の一端の開口内に収まるように筒状部材を位置決めする段階を備えてもよい。製造方法は、弾性部材の弾性力により、筒状部材の一端を端子のおもて面に密着させ、且つ、端子の裏面を半導体アセンブリの被溶接部に当接させる段階を備えてもよい。製造方法は、筒状部材の他端の側から筒状部材の内側を通じて端子の溶接領域にレーザを照射することによって、端子の溶接領域を半導体アセンブリの被溶接部に溶接する段階を備えてもよい。
当接させる段階は、筒状部材の一端における開口の全周に亘って一端を端子のおもて面に密着させることによって、端子の溶接領域周りの空間と半導体アセンブリ周りの空間とを隔離する段階を更に含んでもよい。
半導体モジュールは、半導体アセンブリが実装された冷却装置を更に有してもよい。治具アセンブリは、冷却装置と共に半導体アセンブリを包囲するためのカバー部材を更に有してもよい。筒状部材は、カバー部材との間に弾性部材を挟んだ状態で、カバー部材に形成された貫通孔内に遊嵌していてもよい。当接させる段階は、カバー部材の貫通孔内で筒状部材をカバー部材に対して相対移動させることによって、弾性部材を圧縮させる段階を含んでもよい。
当接させる段階は、カバー部材との間に弾性部材を挟むように筒状部材が貫通孔内に遊嵌した状態のカバー部材によって、カバー部材と冷却装置との間の空間を密閉することによって、端子の溶接領域周りの空間と半導体アセンブリ周りの空間とを遮断する段階を更に含んでもよい。
当接させる段階は、カバー部材および冷却装置が有する位置ずれ防止手段によって、筒状部材の一端が端子のおもて面に密着した状態で位置ずれすることを防止する段階を含んでもよい。
防止する段階は、冷却装置における半導体アセンブリが実装されている側の面にカバー部材の端面を当接させ、カバー部材および冷却装置の互いの当接面内に形成された、互いに相補的な形状を有する凸部および凹部を嵌合させることによって、筒状部材の一端が端子のおもて面に密着した状態で位置ずれすることを防止する段階を含んでもよい。
端子の溶接領域には、レーザを照射するための視覚的な目印となる凹状の刻印が形成されていてもよい。溶接する段階は、撮像手段によって溶接領域を撮像し、端子の溶接領域内でレーザの照射を開始しようとする開始位置が、刻印の位置と関連する予め定められた位置からずれている場合には、レーザ照射手段と、治具アセンブリを被せた半導体モジュールとの何れか一方を相対移動させて、開始位置が予め定められた位置になるよう補正する段階を含んでもよい。
刻印は、端子のおもて面に対して角度を有する傾斜面を含んでもよい。補正する段階は、撮像手段によって撮像した端子の溶接領域の画像内で、刻印と、端子のおもて面における刻印の周囲の領域とのコントラストによって刻印の位置を認識する段階を含んでもよい。
刻印は、端子のおもて面に直交する平面内における頂点の内角が６０°以上１２０°以下で、刻印の周囲の領域と同一面内に位置する仮想的な底面の直径が０．３ｍｍ以上２．０ｍｍ以下の円錐形状であって、表面を鏡面仕上げされていてもよい。
刻印は、端子の溶接領域内でレーザの照射を開始すべき位置である始点、および、端子の溶接領域内でレーザの照射を終了または停止すべき位置である終点のそれぞれに形成されていてもよい。溶接する段階は、撮像手段によって撮像した溶接領域の画像内で始点および終点の位置を認識し、端子の溶接領域内で始点から終点に向けてレーザを走査する段階を更に含んでもよい。
半導体アセンブリの上方には、端子が複数配置されてもよい。治具アセンブリは、筒状部材と弾性部材との組を複数有してもよい。位置決めする段階は、複数の端子のそれぞれの溶接領域が複数の筒状部材のそれぞれの一端の開口内に収まるように複数の筒状部材をまとめて位置決めする段階を含んでもよい。当接させる段階は、複数の弾性部材のそれぞれの弾性力により、複数の筒状部材のそれぞれの一端を複数の端子のそれぞれの表面に密着させ、且つ、複数の端子のそれぞれの裏面を複数の被溶接部のそれぞれに一斉に当接させる段階を含んでもよい。
半導体モジュールは、複数の半導体アセンブリを有してもよい。治具アセンブリは、複数の半導体アセンブリのそれぞれに対応する、筒状部材と弾性部材との組を有してもよい。位置決めする段階は、複数の半導体アセンブリにおいて、複数の端子のそれぞれの溶接領域が複数の筒状部材のそれぞれの一端の開口内に収まるように複数の筒状部材をまとめて位置決めする段階を含んでもよい。当接させる段階は、複数の半導体アセンブリにおいて、複数の弾性部材のそれぞれの弾性力により、複数の筒状部材のそれぞれの一端を複数の端子のそれぞれの表面に密着させ、且つ、複数の端子のそれぞれの裏面を複数の被溶接部のそれぞれに一斉に当接させる段階を含んでもよい。
端子は、銅を含む金属部材の外表面全体にニッケルめっきが施されていてもよい。溶接する段階は、金属部材に比べてニッケルめっきがより吸収し易い波長のレーザによって端子の溶接領域にレーザを照射する段階を含んでもよい。
半導体アセンブリの被溶接部は、銅を含む金属部材が露出していてもよい。
筒状部材の内側は、銅を含む金属部材が露出していてもよい。
本発明の第２の態様においては、半導体アセンブリを有する半導体モジュールを製造するための製造装置を提供する。製造装置は、弾性部材と両端に開口が形成された筒状部材とを有する治具アセンブリを備えてもよい。製造装置は、治具アセンブリを半導体アセンブリに被せることによって、半導体アセンブリと外部の装置とを接続するために半導体アセンブリの上方に配置された端子の溶接領域が、平面視において筒状部材の一端の開口内に収まるように筒状部材を位置決めする手段を備えてもよい。製造装置は、弾性部材の弾性力により、筒状部材の一端を端子のおもて面に密着させ、且つ、端子の裏面を半導体アセンブリの被溶接部に当接させる手段を備えてもよい。製造装置は、筒状部材の他端の側から筒状部材の内側を通じて端子の溶接領域にレーザを照射することによって、端子の溶接領域を半導体アセンブリの被溶接部に溶接する手段を備えてもよい。
本発明の第３の態様においては、半導体アセンブリを有する半導体モジュールを製造するために用いられる治具アセンブリを提供する。治具アセンブリは、半導体アセンブリに被せられるカバー部材を備えてもよい。治具アセンブリは、弾性部材を備えてもよい。治具アセンブリは、両端に開口が形成され、カバー部材との間に弾性部材を挟んだ状態で、カバー部材に形成された貫通孔内に遊嵌している筒状部材を備えてもよい。治具アセンブリは、治具アセンブリが半導体アセンブリに被せられた場合に、半導体アセンブリと外部の装置とを接続するために半導体アセンブリの上方に配置された端子の溶接領域が、平面視において筒状部材の一端の開口内に収まるように筒状部材が位置決めされることが可能であってもよい。治具アセンブリは、筒状部材の一端が端子のおもて面を押圧した場合に、カバー部材の貫通孔内で筒状部材がカバー部材に対して相対移動することによって圧縮された弾性部材の弾性力により、筒状部材の一端を端子のおもて面に密着させ、且つ、端子の裏面を半導体アセンブリの被溶接部に当接させることが可能であってもよい。治具アセンブリは、筒状部材の他端の側から筒状部材の内側を通じて端子の溶接領域にレーザを照射した場合に、端子の溶接領域を半導体アセンブリの被溶接部に溶接することが可能であってもよい。
本発明の第４の態様においては、半導体アセンブリと端子とを備える半導体モジュールを提供する。半導体アセンブリは、回路基板、および、回路基板上に設置された通電兼放熱用のブロックを有してもよい。端子は、半導体アセンブリと外部の装置とを接続するために半導体アセンブリのブロックの上方に配置され、レーザが照射される溶接領域を含んでもよい。平面視において、ブロックの輪郭の少なくとも一部は、端子の輪郭よりも内側に位置してもよい。
端子は、半導体アセンブリと外部の装置とが接続された場合に溶接領域よりも外部の装置の側に位置するネック部分を含んでもよい。端子の延伸方向と交差する幅方向において、ネック部分における端子の幅は溶接領域周りにおける端子の幅よりも狭く形成されていてもよい。
平面視において、ブロックの輪郭の一部は、端子の輪郭よりも外側に位置する。
半導体アセンブリは、回路基板上に設置された半導体チップと回路パターンとを接続する導電接続部材を更に備えてもよい。回路基板上に設置されたブロックの高さは、端子と半導体チップとの間に長い沿面距離を確保すべく、導電接続部材の高さよりも高くてもよい。
本発明の第５の態様においては、第４の態様に係る半導体アセンブリを備える車両を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体モジュール１００の一例を示す模式的な斜視図である。 本発明の一つの実施形態に係る半導体モジュール１００の回路基板７６の一例を示す模式的な平面図である。 図１に示すＵ相ユニット７０−Ｕを含む範囲を部分的に拡大した模式的な斜視図である。 図３に示すＩ−Ｉ線において、収容部７２、出力端子９３Ｕ、ブロック７７、回路基板７６などをｘｚ平面で仮想的に切断した状態を示す模式的な断面図である。 本発明の一つの実施形態に係る治具アセンブリ３００の一例を示す模式的な斜視図である。 本発明の一つの実施形態に係る治具アセンブリ３００の弾性部材３２０と筒状部材３３０との組の一例を示す模式的な斜視図である。 図５に示すＩＩ−ＩＩ線においてカバー部材３１０、弾性部材３２０および筒状部材３３０をｘｚ平面で仮想的に切断した状態を示す模式的な断面図である。 本発明の一つの実施形態に係る半導体モジュール１００の製造方法の一例を示すフロー図である。 本発明の一つの実施形態に係る半導体モジュール１００の製造装置４００の一例を示すブロック図である。 図８のフロー図に示す位置決め段階を説明するための模式的な斜視図である。 図８のフロー図に示す位置決め段階を説明するための模式的な斜視図である。 図１１に示す状態におけるＵ相ユニット７０−Ｕを含む範囲を部分的に拡大した模式的な斜視図である。 図１１に示す状態における出力端子９３Ｕを含む範囲を部分的に拡大した模式的な斜視図である。 図８のフロー図に示す当接段階を説明するための模式的な断面図である。 図８のフロー図に示す当接段階を説明するための模式的な断面図である。 図８のフロー図に示す溶接段階を説明するための模式的な断面図である。 図８のフロー図に示す溶接段階を説明するための模式的な断面図である。 図８のフロー図に示す溶接段階を説明するための模式的な断面図である。 本発明の一つの実施形態に係る車両２００の概要を示す図である。 本発明の一つの実施形態に係る半導体モジュール１００の主回路図である。 本発明の複数の態様が全体的又は部分的に具現化されうるコンピュータ１２００の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一つの実施形態に係る半導体モジュール１００の一例を示す模式的な斜視図である。半導体モジュール１００は、半導体アセンブリ７０と、端子９０とを備える。本実施形態による半導体モジュール１００は更に、主面を有する冷却装置１０と、冷却装置１０の主面上に固定された環状の収容部７２とを備える。なお、図１では、単に説明を明確にする目的で、収容部７２を破線で示す。以降で説明する図３、１０、１２においても同様とする。
半導体アセンブリ７０は、回路基板７６、および、回路基板７６上に設置された通電兼放熱用のブロック７７を有する。本実施形態による半導体アセンブリ７０は更に、回路基板７６上に設置された半導体チップ７８を有する。
本実施形態による半導体アセンブリ７０は、冷却装置１０に実装され、より具体的には、冷却装置１０の主面上に固定される。本実施形態の説明では、半導体アセンブリ７０が固定されている冷却装置１０の主面をｘｙ面とし、ｘｙ面と垂直な軸をｚ軸とする。ｘｙｚ軸は右手系をなす。本実施形態の説明では、ｚ軸方向において冷却装置１０から半導体アセンブリ７０に向かう方向を上、逆の方向を下と称するが、上および下の方向は、重力方向に限定されない。また本実施形態の説明では、各部材の面のうち、上側の面を上面、下側の面を下面、上面および下面の間の面を側面と称する。本実施形態の説明において、平面視は、ｚ軸正方向から半導体モジュール１００を見た場合を意味する。
本実施形態による半導体アセンブリ７０は、冷却装置１０の主面上で、環状の収容部７２の内側に位置する。本実施形態の半導体アセンブリ７０はそれぞれ、回路基板７６を有し、各回路基板７６には少なくとも２つの半導体チップ７８が搭載される。図示した例では、各回路基板７６に４つの半導体チップ７８が搭載されている。本実施形態の半導体モジュール１００は、三相交流インバータを構成する装置として機能する。図１に示す通り、本実施形態の半導体モジュール１００は、３個の半導体アセンブリ７０を備え、パワー半導体アセンブリとして、回路基板７６および４つの半導体チップ７８を含むＵ相ユニット７０−Ｕと、回路基板７６および４つの半導体チップ７８を含むＶ相ユニット７０−Ｖと、回路基板７６および４つの半導体チップ７８を含むＷ相ユニット７０−Ｗと、を有する。なお、Ｕ相ユニット７０−Ｕ、Ｖ相ユニット７０−ＶおよびＷ相ユニット７０−Ｗは、冷却装置１０の主面上で、ｙ軸正方向から順に並んで配置されている。
なお、本明細書において、半導体モジュール１００は、それぞれに複数の半導体チップ７８が搭載された回路基板７６を複数有する半導体アセンブリ７０を備える、と説明する場合がある。本明細書中では、これに代えて、半導体モジュール１００は、複数の半導体アセンブリ７０を備え、各半導体アセンブリ７０は複数の半導体チップ７８が搭載された回路基板７６を有する、と説明する場合もあるが、これらの説明は互いに同義であって相反するものではない。
本実施形態において、Ｕ相ユニット７０−Ｕは、第１半導体チップ７８Ａ、第２半導体チップ７８Ｂ、第３半導体チップ７８Ｃおよび第４半導体チップ７８Ｄを含む。また、Ｖ相ユニット７０−Ｖは、第１半導体チップ７８Ｅ、第２半導体チップ７８Ｆ、第３半導体チップ７８Ｇおよび第４半導体チップ７８Ｈを含む。また、Ｗ相ユニット７０−Ｗは、第１半導体チップ７８Ｉ、第２半導体チップ７８Ｊ、第３半導体チップ７８Ｋおよび第４半導体チップ７８Ｌを含む。なお、Ｕ相ユニット７０−Ｕ、Ｖ相ユニット７０−ＶおよびＷ相ユニット７０−Ｗの各半導体チップ７８は、半導体モジュール１００が動作した場合に熱を生じる発熱源となる。
なお、以降の説明では、Ｕ相ユニット７０−Ｕ〜Ｗ相ユニット７０−Ｗを代表してＵ相ユニット７０−Ｕの構成のみを示す場合がある。Ｖ相ユニット７０−ＶおよびＷ相ユニット７０−Ｗは、Ｕ相ユニット７０−Ｕと同じ構成を備えてもよく、一部の構成が異なっていてもよい。Ｖ相ユニット７０−ＶおよびＷ相ユニット７０−Ｗが備える構成のうち、Ｕ相ユニット７０−Ｕと同じ構成については、重複する説明を省略する。
半導体チップ７８は縦型の半導体素子であり、上面電極および下面電極を有する。半導体チップ７８は、一例として、シリコン等の半導体基板に形成された絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）および還流ダイオード（ＦＷＤ）等の素子を含む。半導体チップ７８は、ＩＧＢＴおよびＦＷＤが一枚の半導体基板に形成された逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）であってもよい。ＲＣ−ＩＧＢＴにおいてＩＧＢＴとＦＷＤは逆並列に接続されてよい。
半導体チップ７８の下面電極は、回路基板７６の上面に接続されている。半導体チップ７８の上面電極はエミッタ、ソースあるいはアノード電極であってよく、下面電極はコレクタ、ドレインあるいはカソード電極であってよい。半導体チップ７８における半導体基板は、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）であってもよい。
ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を含む半導体チップ７８は、制御電極を有する。半導体モジュール１００は、半導体チップ７８の制御電極に接続される制御端子を有してもよい。スイッチング素子は、制御端子を介し、外部の制御回路により制御され得る。
回路基板７６は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。
本実施形態によるブロック７７は、回路基板７６の上面に固定されている。本実施形態によるブロック７７は、銅を含む金属部材が露出している。銅を含む金属部材とは、銅を含む金属によって形成された部材を意図する。当該金属は、銅であってもよく、銅合金であってもよい。本願明細書において、特定の金属部材が露出している状態とは、当該金属部材の外表面の少なくとも一部が、他の材料で覆われていない状態、例えば、他の金属でメッキされていない状態や、樹脂などでコーティングされていない状態を意図してもよい。本実施形態によるブロック７７の外表面には、ニッケルなどのメッキが施されていない。ブロック７７は、銅に追加して又は銅に代えて、熱伝導率が樹脂よりも高い金属、例えば銀、金、アルミニウムなどの金属を含んでもよい。また、本実施形態によるブロック７７は、実質的に角柱または円柱であるブロック状の部材であってもよい。ブロック７７は、実質的に直方体の金属ブロック、好ましくは銅合金ブロックであってよい。ブロック７７が金属ブロックの場合、ブロック７７の辺および頂点は面取りされてもよい。ブロック７７は、少なくともｘｙ面に平行な底面と、ｚ軸方向の高さ（厚み）を有してよい。
端子９０は、半導体アセンブリ７０と外部の装置とを接続するために半導体アセンブリ７０のブロック７７の上方に配置される。端子９０の他端は外部の装置に物理的、電気的且つ熱的に接続され得る。端子９０の一端がブロック７７に接合された場合、端子９０は、ブロック７７によって回路基板７６に物理的、電気的且つ熱的に接続される。この場合、端子９０が接続されている外部の装置で発生する熱や、端子９０とブロック７７との接合部で発生する熱は、ブロック７７および回路基板７６を介して、冷却装置１０へ移動できる。
端子９０は、一例として、銅、銅合金、アルミニウムまたはアルミニウム合金等の導電材料で形成された板状の配線である。端子９０は、表面にニッケル、銀、錫などのメッキ膜が形成されてもよい。本実施形態による端子９０は、銅を含む金属部材の外表面全体にニッケルめっきが施されている。端子９０は銅合金等からなる金属板を折り曲げて得られる。
本実施形態による端子９０は、収容部７２に固定される。端子９０は、収容部７２に一体的に設けられていてもよく、例えばインサート成形されていてもよい。本実施形態による端子９０は、Ｎ端子９１、Ｐ端子９２および出力端子９３Ｕ、９３Ｖ、９３Ｗを含む。
Ｎ端子９１、Ｐ端子９２および出力端子（９３Ｕ、９３Ｖ、９３Ｗ）は、Ｕ相ユニット７０−Ｕ、Ｖ相ユニット７０−ＶおよびＷ相ユニット７０−Ｗのそれぞれに対して１つずつ配置される。換言すると、本実施形態による半導体アセンブリ７０の上方には、端子９０が複数配置される。
Ｕ相ユニット７０−Ｕにおいて、Ｎ端子９１は、一方を外部の装置、例えば外部電源の負極に接続され、他方を、第１半導体チップ７８Ａおよび第３半導体チップ７８Ｃの入力側に接続され得る。Ｐ端子９２は、一方を外部の装置、例えば外部電源の正極に接続され、他方を、第２半導体チップ７８Ｂおよび第４半導体チップ７８Ｄの入力側に接続され得る。出力端子９３Ｕは、一方を第１半導体チップ７８Ａ〜第４半導体チップ７８Ｄの出力側に接続され、他方を、外部の装置、例えば車両などのモーターに電気的に接続され得る。
冷却装置１０は、一例として金属で形成され、より具体的な一例としてアルミニウムを含む金属で形成されている。冷却装置１０は、アルミニウムを含む金属のほか、銅を含む金属で形成されてもよい。冷却装置１０は、表面にニッケルなどのめっき層が形成されてもよい。冷却装置１０は、回路基板７６が搭載されるベース板であってよい。また冷却装置１０は、フィンが設けられたベース板、さらにはフィンを収容するジャケットとベース板の組合せであってもよい。冷却装置１０には、各半導体チップ７８において発生した熱が伝達される。冷却装置１０は、例えば内部を冷媒が循環することによって低温に保たれており、主面に実装された半導体アセンブリ７０を冷却する。
本実施形態による冷却装置１０の主面は、平面視において矩形である。冷却装置１０の主面は、ｘｙ平面内において環状の収容部７２よりも外側まで延在している領域を含む。
本願明細書において、矩形とは、四角形または長方形を意味してもよく、また、少なくとも１つの角部が、面取りされた形状や滑らかな形状であってもよい。例えば、矩形は、４つの角部のそれぞれが面取りされた、８角形、１２角形、１６角形などを含んでもよい。
本実施形態による冷却装置１０は、主面上における当該領域内の、矩形の四隅のうちの１つの対角線上に位置する二隅のそれぞれにおいて、位置決め用ピン１１を有する。位置決め用ピン１１は、当該領域における異なる位置に３つ以上形成されていてもよい。なお、位置決め用ピン１１は、位置ずれ防止手段の一例である。
図２は、本発明の一つの実施形態に係る半導体モジュール１００の回路基板７６の一例を示す模式的な平面図である。また、図３は、図１に示すＵ相ユニット７０−Ｕを含む範囲を部分的に拡大した模式的な斜視図である。また、図４は、図３に示すＩ−Ｉ線において、収容部７２、出力端子９３Ｕ、ブロック７７、回路基板７６などをｘｚ平面で仮想的に切断した状態を示す模式的な断面図である。なお、図３では、単に説明を明確にする目的で、冷却装置１０の図示を省略した。以降で説明する図１２においても同様とする。
図４に示す通り、本実施形態による回路基板７６は、上面と下面を有する絶縁板８１と、絶縁板８１の上面に設けられ、第１半導体チップ７８Ａ等を実装する回路層８３と、絶縁板８１の下面に設けられた金属層８５とを順に有する積層基板である。回路基板７６は、平面視における形状が矩形である。
絶縁板８１は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成されてよい。
回路層８３は、導電材料を含む板材であってよく、導電材料は、銅、銅合金、アルミニウム、および、アルミニウム合金の何れかを含んでもよい。回路層８３は、はんだやロウ等によって絶縁板８１の上面側に固定されている。回路層８３の上面には、半導体チップ７８がはんだ等によって電気的、機械的に接続され、すなわち電気回路的に直接接続されている。
図２に示す通り、本実施形態の回路層８３は、それぞれがｘ軸方向に延伸する、第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３を含む。
本実施形態において、第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３はそれぞれ、他の２つの主回路パターンに互いに隣接する。より具体的には、第１主回路パターン４１は、第２主回路パターン４２および第３主回路パターン４３の両方に隣接し、第２主回路パターン４２は、第１主回路パターン４１および第３主回路パターン４３の両方に隣接する。
本実施形態では、平面視において、第１主回路パターン４１は２つの長手部４１Ａ、４１Ｂを含むＵ字形状である。また、本実施形態では、平面視において、第２主回路パターン４２はＩ字形状であり、第３主回路パターン４３は１つの長手部４３Ａを含むＬ字形状である。また、本実施形態では、平面視において、このような形状を有する第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３は、上記の矩形を形成するように位置する。第１主回路パターン４１、第２主回路パターン４２および第３主回路パターン４３の組合せの外形は、平面視において、矩形であってもよい。
図２に示す通り、本実施形態において、第１半導体チップ７８Ａおよび第３半導体チップ７８Ｃはそれぞれ、第１主回路パターン４１の２つの長手部４１Ａ、４１Ｂのうちの長手部４１Ａの両端に位置する。また、第２半導体チップ７８Ｂおよび第４半導体チップ７８Ｄはそれぞれ、第２主回路パターン４２のＩ字形状の両端に位置する。
本実施形態において、回路層８３は、それぞれがｙ軸方向に延伸する、第１制御回路パターン５１、第２制御回路パターン５２、第３制御回路パターン５３、および、第４制御回路パターン５４を更に含む。なお、各制御回路パターンには、上述した制御端子が実装され得る。なお、上記で説明した回路層８３の各回路パターンは、他の回路パターンとの間にスリットが形成されており、それぞれの回路パターンは互いに隔離されている。
金属層８５は、回路層８３と同様に、導電材料を含む板材であってよい。当該導電材料は、銅、銅合金、アルミニウム、および、アルミニウム合金の何れかを含んでもよい。
本実施形態の半導体モジュール１００において、冷却装置１０、回路基板７６および半導体チップ７８は、ｚ軸正方向に向かってこの順に配置される。冷却装置１０および回路基板７６の間、ならびに、回路基板７６および半導体チップ７８の間は、熱的に接続されてよい。本実施形態では、半導体チップ７８、回路基板７６および冷却装置１０のそれぞれの間がはんだ７９で固定されており、各部材は当該はんだ７９を介して熱的に接続される。
本実施形態による半導体アセンブリ７０は、３つのブロック７７を有し、各ブロック７７は回路基板７６の回路層８３上に固定される。図４に示すように、本実施形態によるブロック７７は、はんだ７９によって回路基板７６の回路層８３の上面に固定されている。これにより、ブロック７７は、回路基板７６に物理的、電気的且つ熱的に接続される。
３つのブロック７７のうち、１つのブロック７７は、第１主回路パターン４１上に固定され、例えば本実施形態のように長手部４１Ａと長手部４１Ｂとを接続する部分に配置される。３つのブロック７７のうち、他の１つのブロック７７は、第２主回路パターン４２上に固定され、例えば本実施形態のようにｘ軸方向の最も負側に配置される。３つのブロック７７のうち、残りの１つのブロック７７は、第３主回路パターン４３上に固定され、例えば本実施形態のようにｘ軸方向の最も負側に配置される。
また、本実施形態による半導体アセンブリ７０は、回路基板７６上に設置された半導体チップ７８と回路パターンとを接続する導電接続部材７３を更に有する。導電接続部材７３は、銅、銅合金、アルミニウムまたはアルミニウム合金等の導電材料で形成された板状の配線である。導電接続部材７３は銅合金等からなる金属板を折り曲げて得られる。導電接続部材７３は表面にメッキ膜が形成されてもよい。なお、半導体アセンブリ７０は、導電接続部材７３として、例えば導電性のワイヤ、リボンやクリップ等の配線を有してもよい。
本実施形態による半導体アセンブリ７０は、４つの導電接続部材７３を有し、より具体的には、一端を各半導体チップ７８の上面電極上に固定されて他端を回路基板７６の回路層８３上に固定された、アーチ状の導電接続部材７３を４つ有する。一例として、各導電接続部材７３は、はんだや焼結材等の接合材あるいはレーザ溶接、ティグ溶接や抵抗溶接などの溶接により、各半導体チップ７８および回路層８３のそれぞれの上面に接合されてもよい。
図２および図３に拡大して示すように、４つの導電接続部材７３のうち、１つの導電接続部材７３は、一端を第３主回路パターン４３の長手部４３Ａ上に固定され、他端を第１半導体チップ７８Ａ上に固定され、これによって、第３主回路パターン４３と第１半導体チップ７８Ａとの間を物理的、電気的且つ熱的に接続している。他の１つの導電接続部材７３は、一端を第１主回路パターン４１の長手部４１Ｂ上に固定され、他端を第２半導体チップ７８Ｂ上に固定され、これによって、第１主回路パターン４１と第２半導体チップ７８Ｂとの間を物理的、電気的且つ熱的に接続している。
他の１つの導電接続部材７３は、一端を第３主回路パターン４３の長手部４３Ａ上に固定され、他端を第３半導体チップ７８Ｃ上に固定され、これによって、第３主回路パターン４３と第３半導体チップ７８Ｃとの間を物理的、電気的且つ熱的に接続している。残りの１つの導電接続部材７３は、一端を第１主回路パターン４１の長手部４１Ｂ上に固定され、他端を第２半導体チップ７８Ｂ上に固定され、これによって、第１主回路パターン４１と第２半導体チップ７８Ｂとの間を物理的、電気的且つ熱的に接続している。
端子９０は、レーザを照射される溶接領域を含む。図１、３、１１、１２および１３は、それぞれ当該溶接領域の一例を斜線で示す。本実施形態による端子９０は、上面および下面を有する平坦な端部９０ｅと、端部９０ｅに接続されたネック９０ｎとを備えてもよく、当該溶接領域は、端部９０ｅに設けられてもよい。上述の通り、端子９０はブロック７７の上方に配置されており、当該溶接領域はブロック７７のブロック上面７７Ａに溶接される。なお、ブロック７７は、被溶接部の一例である。
端子９０の溶接領域には、レーザを照射するための検出可能な目印が形成されていてもよい。当該印は、一例として、視認可能なレーザーマーキング、打痕、インク印字、バンプ状の突起物などの目印であってもよい。
本実施形態において、当該目印は凹状の刻印９５である。刻印９５を用いることによって、例えば当該目印としてインク印字を用いた場合に生じ得る、熱処理時のインクの白濁や分解の他、インクを起点として、回路基板を覆う封止樹脂がインクごと端子から剥離すること等のリスクを回避することができる。
図４に拡大して示す通り、刻印９５は、端子９０のおもて面に対して角度を有する傾斜面を含む。刻印９５は、端子９０のおもて面に直交する平面内における頂点の内角が６０°以上１２０°以下であってもよい。本実施形態による刻印９５は、図４に示すように、当該頂点の内角が９０°である。傾斜面は、角錐や円錐など錐体の側面であってよい。
例えば、刻印９５に照明を当てて刻印９５をカメラで撮像する場合、カメラには端子９０の刻印９５周りの表面からの反射光は入射せず、刻印９５内で乱反射した光のみが入射し、これによって刻印９５のみを視認することができる。上記の頂点の内角が６０°未満または１２０°超である場合に、刻印９５の視認性が著しく低下することが実験的に確認されており、当該内角が９０°である場合に、刻印９５を最も明瞭に認識することができることも確認されている。
また、刻印９５は、刻印９５の周囲の領域と同一面内、例えばｘｙ平面内に位置する仮想的な底面の直径が、０．３ｍｍ以上２．０ｍｍ以下の円錐形状であってもよい。円錐形状の刻印９５の当該直径が０．３ｍｍ未満である場合は、カメラによる刻印９５の認識が困難になり、および／または、異物や傷を刻印９５として誤認識し易くなる。その一方で、当該直径が２．０ｍｍよりも大きい場合は、例えば刻印９５をプレス成型する場合において、プレス時に刻印９５の周囲に外輪山のような肉盛りが形成されることがある。この結果、肉盛りの存在によりハレーションが生じて刻印９５の輪郭が不明瞭になることや、肉盛りが刻印９５と同様に光を反射して刻印９５の正確な位置を特定できいことが起こり得る。なお、刻印９５は、円錐形状に代えて、角錐形状や、十字状等の任意の立体形状であってもよい。
刻印９５は、端子９０の刻印９５周囲の表面との識別性を高めるべく、表面を鏡面仕上げされていてもよい。また、刻印９５は、端子９０の溶接領域内に１つ又は複数形成されていてもよい。本実施形態による刻印９５は、端子９０の溶接領域内でレーザの照射を開始すべき位置である始点、および、端子９０の溶接領域内でレーザの照射を終了または停止すべき位置である終点のそれぞれに形成されている。これに代えて、刻印９５は、当該始点および終点のそれぞれから予め定められた距離だけ離れた位置に形成されていてもよい。
また、図３に拡大して示すように、平面視において、ブロック７７の上面の輪郭の少なくとも一部は、端子９０の輪郭よりも内側に位置する。また、本実施形態による端子９０のネック９０ｎは、端部９０ｅよりも幅が狭い。ネック９０ｎは、半導体アセンブリ７０と外部の装置とが接続された場合に、溶接領域が設けられた端部９０ｅよりも外部の装置の側に位置する。ネック９０ｎは、ネック部分の一例である。また、本実施形態による端子９０は、端子９０の延伸方向と交差する幅方向において、ネック９０ｎにおける端子９０の幅が、溶接領域周りにおける端子９０の幅よりも狭く形成されている。端子９０の延伸方向の一例はｘ軸方向であり、端子９０の延伸方向と交差する幅方向の一例はｙ軸方向である。
より具体的には、Ｎ端子９１およびＰ端子９２はそれぞれ、収容部７２から半導体アセンブリ７０の側に、すなわちｘ軸正方向に突出しており、当該突出している部分のうちのｘ軸方向の負側において、ネック９０ｎを含む。また、出力端子９３Ｕは、収容部７２から半導体アセンブリ７０の側に、すなわちｘ軸負方向に突出しており、当該突出している部分のうちのｘ軸方向の正側において、ネック９０ｎを含む。
また、本実施形態では、平面視において、端子９０の輪郭は、先端の角部が面取りされた形状を有する。このように、端子９０において、半導体チップ７８側の端部９０ｅ先端の角は斜めに切断されてもよい。より具体的には、図３に示すように、Ｎ端子９１の輪郭は、第３半導体チップ７８Ｃの側の先端の角部が面取りされた形状（部分９０ｃ）を有する。また、Ｐ端子９２の輪郭は、第４半導体チップ７８Ｄの側の先端の角部が面取りされた形状（部分９０ｃ）を有する。また、出力端子９３Ｕの輪郭は、第１半導体チップ７８Ａの側の先端の角部が面取りされた形状（部分９０ｃ）を有する。
また、本実施形態では、平面視において、ブロック７７の輪郭の一部が、端子９０の輪郭よりも外側に位置してもよい。より具体的には、例えば図３に示すように、平面視において、上述した端子９０の端部９０ｅにおける角が斜めに切断された部分９０ｃから、ブロック７７が部分的に露出してもよい。換言すると、ブロック７７の上面７７Ａの一部は、端子９０の端部９０ｅにおける角が斜めに切断された部分９０ｃによって覆われていなくてもよい。ブロック７７と端子９０のこのような配置によれば、ブロック７７と端子９０との接合状態を評価することができる。例えば、端子９０のｚ軸方向の厚みを予め測定しておき、端子９０とブロック７７との接合工程後に、ｚ軸正方向から、端子９０の上面までの距離と、ブロック７７のブロック上面７７Ａまでの距離とをそれぞれ測定し、これらの距離の差分と上記の厚みとを比較することによって当該接合状態を評価してもよい。また、当該配置によれば、端子９０の端部９０ｅにおける周縁部分と、回路基板７６上に設置された半導体チップ７８のうちの端子９０に最も近い半導体チップ７８を離間させることができる。
なお、上述した通り、銅を含む金属部材によって形成されたブロック７７の外表面には、ニッケルなどのめっき膜が形成されていない。ニッケルは銅に比べて融点が高く、ニッケルめっきが形成されていない銅製のブロック７７によれば、レーザ溶接される端子９０との接合性を高めることができる。
収容部７２は、例えば熱硬化型樹脂、紫外線硬化型樹脂等の絶縁材料で形成された枠体であり、半導体アセンブリ７０の各構成要素を収容する。収容部７２は、半導体チップ７８、回路基板７６、導電接続部材７３、ブロック７７およびその他の回路要素を収容する内部空間を規定する。収容部７２は、冷却装置１０の上面に接着されていてもよい。他の例では、半導体アセンブリ７０は収容部７２の下面に露出するベース板を有しており、当該ベース板の上面に回路基板７６が固定され、当該ベース板が冷却装置１０の上面に固定されていてもよい。
なお、図４に一点鎖線で示すように、収容部７２の内部空間には、半導体チップ７８等を封止する封止部７４が充填されてよい。封止部７４は、例えばシリコーンゲルまたはエポキシ樹脂等の樹脂を含む絶縁部材である。なお、他の図面においては、説明の簡略化を目的として、収容部７２および封止部７４の何れかの図示を省略する場合がある。
以上で説明した半導体モジュール１００において、回路基板７６、ブロック７７、はんだ７９の層、収容部７２と一体的に成形された端子９０などの各構成のそれぞれの厚みには、設計値に対する誤差（ばらつき）が存在し得る。そのため、半導体モジュール１００が組み立てられる際に、当該誤差が完成品の寸法に影響を与える場合がある。図４に示す半導体アセンブリ７０の出力端子９３Ｕは、収容部７２に固定されて外力を受けていない状態において、当該誤差の影響により、ブロック７７のブロック上面７７Ａとの間にクリアランスＣ（隙間）を有することがある。端子９０の溶接領域をブロック７７にレーザ溶接する場合、端子９０を加圧した状態で、当該溶融領域にレーザを照射する必要がある。
図５は、本発明の一つの実施形態に係る治具アセンブリ３００の一例を示す模式的な斜視図である。また、図６は、本発明の一つの実施形態に係る治具アセンブリ３００の弾性部材３２０と筒状部材３３０との組の一例を示す模式的な斜視図である。また、図７は、図５に示すＩＩ−ＩＩ線においてカバー部材３１０、弾性部材３２０および筒状部材３３０をｘｚ平面で仮想的に切断した状態を示す模式的な断面図である。
治具アセンブリ３００は、半導体モジュール１００を製造するために用いられる。より具体的には、治具アセンブリ３００は、端子９０の溶接領域をブロック７７にレーザ溶接する場合において、端子９０を加圧した状態で当該溶融領域にレーザを照射することを可能にすべく、構成されている。
治具アセンブリ３００は、カバー部材３１０と、弾性部材３２０と、筒状部材３３０とを備える。本実施形態による治具アセンブリ３００は、図６に示す、筒状部材３３０と弾性部材３２０との組を複数有する。より具体的には、治具アセンブリ３００は、１つの半導体アセンブリ７０に対応する、筒状部材３３０と弾性部材３２０との組を、複数有する。また、本実施形態による治具アセンブリ３００は更に、複数の半導体アセンブリ７０のそれぞれに対応する、筒状部材３３０と弾性部材３２０との組を有する。
本実施形態によるカバー部材３１０は、冷却装置１０と共に半導体アセンブリ７０および収容部７２を包囲するために用いられる。本実施形態によるカバー部材３１０は、主面と、主面の外周から主面の厚み方向に延在する環状の側面とを有する蓋状の部材である。図５に示すように、カバー部材３１０の主面は、平面視において矩形である。カバー部材３１０は、半導体アセンブリ７０に被せられ得る。
本実施形態において、半導体アセンブリ７０を包囲すべくカバー部材３１０が冷却装置１０上の適切な位置に載置された場合、平面視において、カバー部材３１０の輪郭と冷却装置１０の輪郭とは概ね一致してもよい。また、カバー部材３１０の環状の側壁は、カバー部材３１０が冷却装置１０上の適切な位置に載置された場合に、半導体アセンブリ７０の収容部７２よりも外側に位置するような厚みを有する。これによって、カバー部材３１０は、冷却装置１０上に載置された場合に、複数の半導体アセンブリ７０、および、複数の半導体アセンブリ７０等を囲う収容部７２の両方との干渉を回避することができる。
カバー部材３１０には、筒状部材３３０を内部で遊嵌させるための貫通孔３１５が形成されている。貫通孔３１５は、カバー部材３１０の主面および裏面を貫通する。カバー部材３１０には、一例として、カバー部材３１０が被せられる半導体アセンブリ７０において互いに溶接される端子９０とブロック７７との組の数と同じ数の貫通孔３１５が形成されている。より具体的には、半導体モジュール１００において、Ｕ相ユニット７０−Ｕなどの各ユニットには互いに溶接される端子９０とブロック７７との組が３組含まれ、且つ、半導体モジュール１００は３つのユニットを備えるので、カバー部材３１０には９つの貫通孔３１５が形成されている。なお、カバー部材３１０は、一例として、貫通孔３１５以外に貫通孔を有していなくてもよい。
また、図７に示すように、本実施形態によるカバー部材３１０は、主面の裏面にねじ穴３１７が形成されている。カバー部材３１０には、一例として、貫通孔３１５と同じ数のねじ穴３１７が形成されている。より具体的には、カバー部材３１０には９つのねじ穴３１７が形成されている。
本実施形態によるカバー部材３１０は、環状の側壁の下面内の、矩形の四隅のうちの１つの対角線上に位置する二隅のそれぞれにおいて、位置決め用穴３１１を有する。２つの位置決め用穴３１１はそれぞれ、冷却装置１０が有する２つの位置決め用ピン１１のうちの対応する一方と相補的な形状を有し、相互に嵌合可能である。上記で説明した冷却装置１０の位置決め用ピン１１、および、カバー部材３１０の位置決め用穴３１１は、カバー部材３１０および冷却装置１０の互いの当接面内に形成された、互いに相補的な形状を有する凸部および凹部の一例である。嵌合はすきまばめであってよい。
位置決め用穴３１１は、環状の側壁の下面における異なる位置に３つ以上形成されていてもよい。なお、位置決め用穴３１１は、位置ずれ防止手段の一例である。なお、カバー部材３１０は、例えば重量を軽くするためにアルミニウムなどの金属部材によって形成されていてもよい。
筒状部材３３０は、両端にレーザ用開口部３３５が形成されており、換言すると、レーザが通過するための貫通孔が形成されている。本実施形態において、筒状部材３３０のレーザ用開口部３３５の輪郭は、端子９０の輪郭と相補的な形状を有する。
本実施形態による筒状部材３３０は、例えば銅を含む金属部材によって成型されており、筒状部材３３０の内側、すなわちレーザ用開口部３３５の内面は、銅を含む金属部材が露出している。換言すると、筒状部材３３０のレーザ用開口部３３５の内面は、ニッケルなどのメッキ膜が形成されていない。
図６に示すように、本実施形態による筒状部材３３０は、筒状部３３１とフランジ部３３３とを含む。筒状部３３１は、一例として、上面、下面および側面を有する角筒形状であって、上面および下面の中心にレーザ用開口部３３５が形成されている。筒状部３３１には弾性部材３２０が変形可能にはめ込まれている。筒状部３３１の側面の周囲は、環状の弾性部材３２０によって部分的に覆われている。
フランジ部３３３は、一例として、平面視においてＬ字形状を有する板状の部材である。フランジ部３３３は、一例として、Ｌ字形状の一端にレーザ用開口部３３５が形成されており、他端にビス用開口部３３７が形成されている。
フランジ部３３３は、互いのレーザ用開口部３３５が一致するように筒状部３３１に接続されており、一例として、筒状部３３１と一体的に成形されている。フランジ部３３３は、筒状部３３１の側面の周囲に配置された弾性部材３２０がｚ軸負方向に向かって落下することを防止するために、平面視において弾性部材３２０の内周の輪郭よりも大きな輪郭を有する。
図５に示すように、筒状部材３３０の筒状部３３１がカバー部材３１０の貫通孔３１５内に挿入された状態で、平面視において、筒状部３３１の輪郭は貫通孔３１５の輪郭よりも内側に位置する。換言すると、筒状部３３１が貫通孔３１５に挿入された状態で、筒状部３３１の側面と貫通孔３１５の内面との間には隙間が存在する。そのため、図７に示すように、筒状部材３３０は、カバー部材３１０との間に弾性部材３２０を挟んだ状態で、カバー部材３１０に形成された貫通孔３１５内に遊嵌することが可能である。
弾性部材３２０は、環状の形状を有し、弾性変形が可能な材料によって形成されている。弾性部材３２０は、例えばゴム製であってもよく、金属製のスプリングであってもよく、金属製やプラスチック製の蛇腹（ベローズ）であってもよい。
本実施形態による治具アセンブリ３００は、図７に示すビス３４０を更に備える。ビス３４０は、雄ねじであって、側面にねじ山が形成されており、先端が尖っていない形状を有する。
ビス３４０のねじ山の直径は、筒状部材３３０のビス用開口部３３７の直径よりも小さい。そのため、ビス３４０がビス用開口部３３７内に挿入された状態で、ビス３４０の側面とビス用開口部３３７の内面との間には隙間が存在する。そのため、図７に示すように、ビス３４０は、ビス用開口部３３７内に遊嵌することが可能である。
ビス３４０は、弾性部材３２０が取り付けられた筒状部材３３０のビス用開口部３３７に挿入された状態で、カバー部材３１０のねじ穴３１７に締結される。これにより、ビス３４０は、弾性部材３２０および筒状部材３３０の組が、ビス３４０の周囲で動くことを許容しつつ、カバー部材３１０からｚ軸負方向に向かって落下することを防止することができる。
なお、図５においては、単に説明を明確にする目的で、弾性部材３２０およびビス３４０の図示を省略した。以降で説明する図１０および１３においても同様とする。
図８は、本発明の一つの実施形態に係る半導体モジュール１００の製造方法の一例を示すフロー図である。図９は、本発明の一つの実施形態に係る半導体モジュール１００の製造装置４００の一例を示すブロック図である。
半導体モジュール１００の製造方法は、位置決め段階（ステップＳ１０１）と、当接段階（ステップＳ１０２）と、溶接段階（ステップＳ１０３）とを備える。半導体モジュール１００の製造装置４００は、治具アセンブリ３００を備え、治具アセンブリ３００を用いてステップＳ１０１〜Ｓ１０３を実行するための他の構成を更に備える。より具体的には、製造装置４００は、ステップＳ１０１を実行するための位置合わせ部４１０と、ステップＳ１０２を実行するための加圧部４２０と、ステップＳ１０３を実行するための撮像部４３０、位置補正部４４０およびレーザ照射部４５０とを備える。以降の図１０〜１８を用いて、製造装置４００の各構成によって実行されるステップＳ１０１〜Ｓ１０３を説明する。
図１０から図１１は、図８のフロー図に示す位置決め段階を説明するための模式的な斜視図である。位置合わせ部４１０は、治具アセンブリ３００を半導体アセンブリ７０および収容部７２に被せることによって、半導体アセンブリ７０の上方に配置された端子９０の溶接領域が、平面視において筒状部材３３０の一端のレーザ用開口部３３５内に収まるように筒状部材３３０を位置決めする位置決め段階（ステップＳ１０１）を実行する。なお、図１０および図１１において、治具アセンブリ３００の移動方向を黒塗りの矢印で示す。また、図１１では、単に説明を明確にする目的で、治具アセンブリ３００の構成のうち、レーザ用開口部３３５の輪郭、位置決め用穴３１１、および、カバー部材３１０の外形のみを図示し、他の構成の図示を省略した。同様の目的で、半導体モジュール１００の構成のうち、収容部７２の図示を省略した。
本実施形態による位置合わせ部４１０は、一例として、移動式ステージと、搬送アームと、顕微鏡と、干渉計とを有してもよい。移動式ステージは、半導体モジュール１００の冷却装置１０側を保持した状態でｘ軸方向、ｙ軸方向およびｚ軸方向に並進移動可能であってもよい。搬送アームは、治具アセンブリ３００のカバー部材３１０の側面を把持した状態で、治具アセンブリ３００をｘ軸方向、ｙ軸方向およびｚ軸方向に搬送可能であってもよい。顕微鏡は、移動式ステージに保持された半導体モジュール１００の冷却装置１０に形成されている位置決め用ピン１１および搬送アームに把持された治具アセンブリ３００のカバー部材３１０に形成された位置決め用穴３１１を検出可能であってもよい。顕微鏡の代わりに、画像センサと組合せ可能な様々なレンズが用いられてよい。干渉計は、移動式ステージおよび搬送アームのそれぞれに設けられた反射鏡を用いて、移動式ステージおよび搬送アームのそれぞれの位置を検出可能であってもよい。
本実施形態では、ステップＳ１０１の一例として、既知の位置で静止している移動式ステージによって保持されている半導体モジュール１００の上方に向けて、搬送アームが治具アセンブリ３００を搬送してきてもよい。この場合、移動式ステージ上の冷却装置１０に形成された２つの位置決め用ピン１１の位置も既知とする。移動する搬送アームの位置は、干渉計によって検出され、搬送アームに把持されているカバー部材３１０に形成された２つの位置決め用穴３１１の位置が顕微鏡によって検出される。
この場合、一例として、位置合わせ部４１０は、一対の位置決め用ピン１１および位置決め用穴３１１のｘｙ平面内における位置が一致し、且つ、他の一対の位置決め用ピン１１および位置決め用穴３１１のｘｙ平面内における位置が一致するように、治具アセンブリ３００を保持している搬送アームをｘｙ平面内で移動させる（図１０に示す状態）。位置合わせ部４１０は更に、二対の位置決め用ピン１１および位置決め用穴３１１のそれぞれが互いに嵌合するように、治具アセンブリ３００を保持している搬送アームをｚ軸負方向に移動させる（図１１に示す状態）。
図１１に示すように、治具アセンブリ３００を半導体アセンブリ７０に被せた状態では、治具アセンブリ３００のカバー部材３１０の下面と、半導体モジュール１００の冷却装置１０の主面とは、未だ互いに当接しておらず、互いの間に間隙Ｇが存在している。この場合、各位置決め用ピン１１は、各位置決め用穴３１１内へと更に嵌入することが可能な状態である。
図１２は、図１１に示す状態におけるＵ相ユニット７０−Ｕを含む範囲を部分的に拡大した模式的な斜視図である。また、図１３は、図１１に示す状態における出力端子９３Ｕを含む範囲を部分的に拡大した模式的な斜視図である。なお、図１２では、単に説明を明確にする目的で、治具アセンブリ３００の構成のうち、レーザ用開口部３３５のみを図示し、他の構成の図示を省略した。
位置合わせ部４１０によって半導体アセンブリ７０に被せられた治具アセンブリ３００において、筒状部材３３０は、図１３に示すように、半導体アセンブリ７０の上方に配置された端子９０の溶接領域が、平面視において筒状部材３３０の一端のレーザ用開口部３３５内に収まるように位置合わせされる。換言すると、治具アセンブリ３００は、治具アセンブリ３００が半導体アセンブリ７０に被せられた場合に、半導体アセンブリ７０の上方に配置された端子９０の溶接領域が、平面視において筒状部材３３０の一端のレーザ用開口部３３５内に収まるように筒状部材３３０が位置決めされることが可能である。
本例における位置合わせ部４１０は、このようにしてステップＳ１０１を実行する。なお、位置合わせ部４１０は、位置決めする手段の一例である。
ステップＳ１０１は、図１２に示すように、複数の端子９０、例えばＮ端子９１、Ｐ端子９２および出力端子９３Ｕのそれぞれの溶接領域が、複数の筒状部材３３０のそれぞれの一端のレーザ用開口部３３５内に収まるように複数の筒状部材３３０をまとめて位置決めする段階を含んでもよい。換言すると、治具アセンブリ３００は、複数の端子９０のそれぞれの溶接領域が、複数の筒状部材３３０のそれぞれの一端のレーザ用開口部３３５内に収まるように複数の筒状部材３３０がまとめて位置決めされることが可能であってもよい。
また、ステップＳ１０１は、図１１に示すように、複数の半導体アセンブリ７０において、複数の端子９０のそれぞれの溶接領域が複数の筒状部材３３０のそれぞれの一端のレーザ用開口部３３５内に収まるように複数の筒状部材３３０をまとめて位置決めする段階を含んでもよい。換言すると、治具アセンブリ３００は、複数の半導体アセンブリ７０において、複数の端子９０のそれぞれの溶接領域が複数の筒状部材３３０のそれぞれの一端のレーザ用開口部３３５内に収まるように複数の筒状部材３３０がまとめて位置決めされることが可能であってもよい。
図１３に一例を示すように、筒状部材３３０のレーザ用開口部３３５の輪郭は、端子９０の端部９０ｅの輪郭よりも内側に位置する。また、上述の通り、筒状部材３３０のレーザ用開口部３３５の輪郭は、端子９０の端部９０ｅの輪郭と相補的な形状である。これにより、筒状部材３３０は、端子９０の溶接領域周りで、端子９０の端部９０ｅの輪郭よりも少し内側を押下することができる。従って、平面視において筒状部材３３０のレーザ用開口部３３５内に端子９０の溶接領域の周囲を含めることができ、ブロック７７のブロック上面７７Ａ全体を端子９０に溶接し易くすることができる。
ブロック７７のブロック上面７７Ａに対する、端子９０のネック９０ｎを除く端部９０ｅの面積比率は、好ましくは１２０％以上３００％以下であり、より好ましくは１５０以上２５０％以下であり、さらにより好ましくは２００％である。当該面積比率が１２０％未満の場合には、端子９０をブロック７７のブロック上面７７Ａに加圧接触させることが難しくなり、換言すると、筒状部材３３０によって押圧するための押さえ代を確保し難く、この場合、レーザ溶接中に発生する金属ガス（ヒューム）や金属溶融微粒物、すなわちスパッタを回路基板７６に落下およびまたは付着させてしまう可能性が高まる。一方で、当該面積比率が３００％よりも大きい場合、端子９０が半導体アセンブリ７０の他の構成と物理的およびまたは電気的に干渉する可能性が高くなる。
また、上記の面積比率の好適な範囲を採用した場合、端子９０の溶接領域に対して筒状部材３３０のレーザ用開口部３３５を広く採ることができる。これにより、スパッタをレーザ用開口部３３５内の壁面に付着し難くすることができる。また、これにより、端子９０の溶接領域の面積およびまたは形状の自由度を高めることができる。また、これにより、レーザ溶接を行う際に弾性部材３２０へ加わり得る熱衝撃を緩和することができる。また、上記の面積比率の好適な範囲を採用した場合、封止部７４を有する半導体モジュール１００において、端子９０の端部９０ｅで電界が集中し易い周縁部分と、当該端子９０に最も近い半導体チップ７８との沿面距離を十分に長く確保することもできる。
また、ブロック７７のブロック上面７７Ａに対する端子９０の溶接領域の面積比率は、好ましくは１０％以上４０％以下である。当該面積比率が１０％以上である場合、端子９０とブロック７７との間において、通電性、信頼性（すなわち接合強度）、および、放熱性（すなわち、端子９０とブロック７７間の通電時における熱拡散性）を確保することができる。一方で、当該面積比率が４０％以下である場合、半導体モジュール１００の製造性を確保することができる。例えば、スパッタが回路基板７６に向かって飛散するリスクを低減させることや、レーザ溶接を行う際に弾性部材３２０へ加わり得る熱衝撃を緩和することや、ブロック７７と回路基板７６との間の固定部分へ加わり得る熱衝撃を緩和することができる。
また、本実施形態によれば、上述の通り、平面視において、ブロック７７のブロック上面７７Ａの輪郭の少なくとも一部は、端子９０の輪郭よりも内側に位置する。ここで、ブロック７７のブロック上面７７Ａの輪郭全体が又は輪郭の殆どが端子９０の輪郭よりも外側に位置する比較例を仮定した場合、上記の溶接領域の面積が小さくなり、且つ、溶接領域の周囲において筒状部材３３０が端子９０を押圧する領域を十分に確保できない。これに対して本実施形態によれば、当該比較例に比べて、端子９０の輪郭が相対的に大きい。上記の比較例とブロック上面７７Ａの面積が同じブロック７７を用いた場合、本実施形態の当該構成によれば、上記の比較例に比べて、上記の溶接領域の面積が大きくなり、且つ、溶接領域の周囲において筒状部材３３０が端子９０を押圧する領域を十分に確保できる。
図１４から図１５は、図８のフロー図に示す当接段階を説明するための模式的な断面図である。加圧部４２０は、治具アセンブリ３００の弾性部材３２０の弾性力により、筒状部材３３０の一端を端子９０のおもて面に密着させ、且つ、端子９０の裏面を半導体アセンブリ７０のブロック７７に当接させる当接段階（ステップＳ１０２）を実行する。より具体的な一例として、ステップＳ１０２は、カバー部材３１０の貫通孔３１５内で筒状部材３３０をカバー部材３１０に対して相対移動させることによって、弾性部材３２０を圧縮させる段階を含む。
なお、図１４および図１５において、加圧部４２０による加圧方向、および、圧縮された弾性部材３２０の弾性力の方向をそれぞれ黒塗りの矢印で示す。以降で説明する図１６〜図１８においても同様とする。
本実施形態による加圧部４２０は、一例として、加圧アームであってもよい。加圧アームは、カバー部材３１０の主面の１又は複数個所を加圧可能であってもよい。本実施形態では、ステップＳ１０２の一例として、静止している移動式ステージ上に保持されている半導体モジュール１００の半導体アセンブリ７０に対して、搬送アーム治具アセンブリ３００が被っている状態（図１１に示す状態）で、加圧部４２０が治具アセンブリ３００の主面の複数個所をｚ軸負方向に押圧する。
図１４には、加圧部４２０が、弾性部材３２０の弾性力により、筒状部材３３０の一端を端子９０のおもて面に密着させた状態を示す。図１４に示す状態において、加圧部４２０によるｚ軸負方向の加圧により、カバー部材３１０のねじ穴３１７に締結されているビス３４０によって保持されていた筒状部材３３０および弾性部材３２０の組は、筒状部材３３０のフランジ部３３３が端子９０のおもて面に当接し、更に、弾性部材３２０が圧縮され、ビス３４０から離間する。
図１４に示す状態では、治具アセンブリ３００のカバー部材３１０の下面と、半導体モジュール１００の冷却装置１０の主面とは、未だ互いに当接しておらず、互いの間に間隙Ｇが存在している。また、当該状態では、半導体アセンブリ７０の出力端子９３Ｕとブロック７７のブロック上面７７Ａとの間にクリアランスＣが依然として存在している。
図１５には、加圧部４２０が、弾性部材３２０の弾性力により、端子９０の裏面を半導体アセンブリ７０のブロック７７に当接させた状態を示す。上述した通り、本実施形態による端子９０は、収容部７２側の根本において、相対的に細いネック９０ｎを含む。このような構成は、端子９０を比較的撓み易くし、結果として端子９０とブロック７７との接続を容易にすることができる。
図１５に示す状態において、加圧部４２０によるｚ軸負方向の加圧により、筒状部材３３０が端子９０をｚ軸負方向に更に押圧し、端子９０がネック９０ｎを起点として撓み、端子９０の裏面がブロック７７のブロック上面７７Ａに当接する。すなわち、上記のクリアランスＣが存在しなくなる。よって、端子９０はブロック上面７７Ａの形状に倣う、すなわち、端子９０の裏面がブロック上面７７Ａに面接触することになる。本実施形態では、一例として、ブロック上面７７Ａがｘｙ平面に対して傾斜している。なお、この状態で、上記の間隙Ｇも存在しなくなり、すなわち、各位置決め用ピン１１が各位置決め用穴３１１内へと更に嵌入することが不可能になる。
ここで、上述した通り、筒状部３３１が貫通孔３１５に挿入された状態で、筒状部３３１の側面と貫通孔３１５の内面との間には隙間が存在しているため、筒状部材３３０は、カバー部材３１０との間に弾性部材３２０を挟んだ状態で、カバー部材３１０に形成された貫通孔３１５内に遊嵌している。また同様に、ビス３４０がビス用開口部３３７内に挿入された状態で、ビス３４０の側面とビス用開口部３３７の内面との間には隙間が存在しているため、ビス３４０は、ビス用開口部３３７内に遊嵌している。
よって、ブロック上面７７Ａがｘｙ平面に対して傾斜している場合、フランジ部３３３の下面が端子９０のおもて面に密着した状態を維持している筒状部材３３０は、ブロック上面７７Ａの傾斜に応じて、全体的にｚ軸に対して傾動する。
なお、図１５に示す状態において、治具アセンブリ３００の弾性部材３２０は、ｘｙ平面内で圧縮変形の態様が異なる。より具体的には、図１５に示す状態で、弾性部材３２０は、ｘ軸方向負側に位置する部分に比べてｘ軸方向正側に位置する部分の方がより大きくｚ軸方向に圧縮されている。
このように、治具アセンブリ３００は、筒状部材３３０の一端が端子９０のおもて面を押圧した場合に、カバー部材３１０の貫通孔３１５内で筒状部材３３０がカバー部材３１０に対して相対移動することによって圧縮された弾性部材３２０の弾性力により、筒状部材３３０の一端を端子９０のおもて面に密着させ、且つ、端子９０の裏面を半導体アセンブリ７０のブロック７７に当接させることが可能である。なお、加圧部４２０は、当接させる手段の一例である。
ステップＳ１０２は、図１４に示すように、筒状部材３３０の一端におけるレーザ用開口部３３５の全周に亘って、当該一端を端子９０のおもて面に密着させることによって、端子９０の溶接領域周りの空間と半導体アセンブリ７０周りの空間とを隔離する段階を更に含んでもよい。換言すると、治具アセンブリ３００は、筒状部材３３０の一端におけるレーザ用開口部３３５の全周に亘って、当該一端が端子９０のおもて面に密着することによって、端子９０の溶接領域周りの空間と半導体アセンブリ７０周りの空間とを隔離することが可能であってもよい。なお、この状態において、弾性部材３２０と筒状部材３３０との間に隙間は存在せず、弾性部材３２０とカバー部材３１０の貫通孔３１５周りとの間にも隙間は存在しない。
これに加えて、ステップＳ１０２は更に、図１５に示すように、カバー部材３１０との間に弾性部材３２０を挟むように筒状部材３３０が貫通孔３１５内に遊嵌した状態のカバー部材３１０によって、カバー部材３１０と冷却装置１０との間の空間を密閉することによって、端子９０の溶接領域周りの空間と半導体アセンブリ７０周りの空間とを遮断する段階を更に含んでもよい。換言すると、治具アセンブリ３００は、当該状態のカバー部材３１０により、カバー部材３１０と冷却装置１０との間の空間を密閉することによって、端子９０の溶接領域周りの空間と半導体アセンブリ７０周りの空間とを遮断することが可能である。
本実施形態による治具アセンブリ３００は、上記の間隙Ｇを無くすことにより、すなわち、カバー部材３１０の側壁の下面と冷却装置１０の主面とを密着させることによって、カバー部材３１０と冷却装置１０との間の空間を密閉することができる。なお、この場合、カバー部材３１０は、貫通孔３１５以外に貫通孔を有していない。
また、ステップＳ１０２は、カバー部材３１０および冷却装置１０が有する位置ずれ防止手段によって、筒状部材３３０の一端が端子９０のおもて面に密着した状態で位置ずれすることを防止する段階を含んでもよい。より具体的には、当該防止する段階は、冷却装置１０における半導体アセンブリ７０が実装されている側の面にカバー部材３１０の端面を当接させ、冷却装置１０の２つの位置決め用ピン１１とカバー部材３１０の２つの位置決め用穴３１１とを互いに嵌合させることによって、筒状部材３３０の一端が端子９０のおもて面に密着した状態で位置ずれすることを防止する段階を含んでもよい。換言すると、治具アセンブリ３００は、冷却装置１０における半導体アセンブリ７０が実装されている側の面にカバー部材３１０の端面を当接させ、冷却装置１０の２つの位置決め用ピン１１とカバー部材３１０の２つの位置決め用穴３１１とを互いに嵌合させることによって、筒状部材３３０の一端が端子９０のおもて面に密着した状態で位置ずれすることを防止することが可能であってもよい。
また、ステップＳ１０２は、複数の弾性部材３２０のそれぞれの弾性力により、複数の筒状部材３３０のそれぞれの一端を複数の端子９０のそれぞれの表面に密着させ、且つ、複数の端子９０のそれぞれの裏面を複数のブロック７７のそれぞれに一斉に当接させる段階を含んでもよい。換言すると、治具アセンブリ３００は、複数の弾性部材３２０のそれぞれの弾性力により、複数の筒状部材３３０のそれぞれの一端を複数の端子９０のそれぞれの表面に密着させ、且つ、複数の端子９０のそれぞれの裏面を複数のブロック７７のそれぞれに一斉に当接させることが可能である。
また、ステップＳ１０２は、複数の半導体アセンブリ７０において、複数の弾性部材３２０のそれぞれの弾性力により、複数の筒状部材３３０のそれぞれの一端を複数の端子９０のそれぞれの表面に密着させ、且つ、複数の端子９０のそれぞれの裏面を複数のブロック７７のそれぞれに一斉に当接させる段階を含んでもよい。換言すると、治具アセンブリ３００は、複数の弾性部材３２０のそれぞれの弾性力により、複数の筒状部材３３０のそれぞれの一端を複数の端子９０のそれぞれの表面に密着させ、且つ、複数の端子９０のそれぞれの裏面を複数のブロック７７のそれぞれに一斉に当接させることが可能であってもよい。
図１６から図１８は、図８のフロー図に示す溶接段階を説明するための模式的な断面図である。レーザ照射部４５０は溶接段階（ステップＳ１０３）を実行する。レーザ照射部４５０は、治具アセンブリ３００の筒状部材３３０における、端子９０に密着している一端の他端の側から、筒状部材３３０の内側を通じて端子９０の溶接領域にレーザを照射し、端子９０の溶接領域を半導体アセンブリ７０のブロック７７に溶接する。換言すると、治具アセンブリ３００は、筒状部材３３０の他端の側から筒状部材３３０の内側を通じて端子９０の溶接領域にレーザを照射した場合に、端子９０の溶接領域を半導体アセンブリ７０のブロック７７に溶接することが可能である。
ステップＳ１０３は、端子９０の溶接領域にレーザを照射する前工程として、図１６に示すように、撮像部４３０によって端子９０の溶接領域を撮像する段階を含んでもよい。当該撮像する段階は、一例として、撮像部４３０によって撮像した端子９０の溶接領域の画像内で、刻印９５と、端子９０のおもて面における刻印９５の周囲の領域とのコントラストによって刻印９５の位置を認識する段階を含んでもよい。
撮像部４３０は、一例として、カメラ４３１と照明４３３とを含んでもよい。照明４３３は、例えばＬＥＤランプであってもよい。上述の通り、半導体モジュール１００によれば、端子９０がレーザを照射する目印として刻印９５を有するので、照明４３３によって刻印９５を含む領域に光を照射した状態でカメラ４３１により当該領域を撮像した場合、刻印９５の周囲は黒く映り、刻印９５だけ乱反射によって光り輝く。よって、半導体モジュール１００によれば、端子９０の溶接領域の視認性を向上することができる。なお、撮像部４３０は撮像手段の一例である。
ステップＳ１０３は、撮像する段階に続けて、端子９０の溶接領域内でレーザの照射を開始しようとする開始位置が、刻印９５の位置と関連する予め定められた位置からずれている場合には、図１７に一例を示すように、治具アセンブリ３００を被せた半導体モジュール１００を相対移動させて、上記の開始位置が予め定められた位置になるよう補正する段階を含んでもよい。本実施形態において、当該補正する段階は、位置補正部４４０が実行する。なお、上記の予め定められた位置は、レーザの照射を開始すべき始点を意図しており、端子９０のおもて面において、刻印９５がレーザの照射を開始すべき始点に形成されている場合には刻印９５の位置を指し、刻印９５が当該始点から予め定められた距離だけ離れて形成されている場合には刻印９５の位置を指さない。
位置補正部４４０は、一例として、撮像部４３０によって撮像された画像を取得し、当該画像内で刻印９５の位置を認識し、上記の開始位置が刻印９５の位置からずれているか否かを判断する。位置補正部４４０は、両位置が互いにずれていると判断した場合、上記の移動式ステージを駆動する。図１７に示す一例では、位置補正部４４０は、治具アセンブリ３００を被せた半導体モジュール１００を保持している移動式ステージをｙ軸周りに回転させることによって、上記の開始位置が刻印９５の位置になるように補正する。
レーザ照射部４５０は、図１８に示すように、カバー部材３１０の主面側に露出している筒状部材３３０のレーザ用開口部３３５を通じて、端子９０の溶融領域にレーザを照射する。これによって、レーザ照射部４５０は、端子９０の溶融領域とブロック７７とが互いに溶接されている溶接部９７を形成する。
ステップＳ１０３は、撮像部４３０によって撮像した端子９０の溶接領域の画像内で、上記の始点および終点の位置を認識し、端子９０の溶接領域内で当該始点から終点に向けてレーザを走査する段階を更に含んでもよい。
レーザの走査方法は、始点から終点までの間を一筆で斜めにジグザグと走査してもよく、始点から終点までの直線を複数作るように、レーザのオンオフを切り替えて走査してもよい。なお、レーザ照射部４５０は、溶接する手段の一例であって、レーザ照射手段の一例でもある。なお、上記の補正する段階は、上記のずれが生じている場合に、半導体モジュール１００に代えてレーザ照射部４５０を相対移動させることによって、上記の開始位置が予め定められた位置になるよう補正してもよい。
また、ステップＳ１０３は、端子９０を形成している金属部材、例えば銅に比べて、端子９０のおもて面に形成されているニッケルめっきがより吸収し易い波長のレーザによって、端子９０の溶接領域にレーザを照射する段階を含んでもよい。この場合において、筒状部材３３０も当該金属部材で形成され、筒状部材３３０のレーザ用開口部３３５の内面にニッケルめっきが形成されていない場合、筒状部材３３０がレーザを吸収し難く、より効率的に端子９０の溶接領域をレーザ溶接できる。
図６を用いて説明した通り、平面視において、筒状部材３３０のレーザ用開口部３３５の輪郭は、端子９０の輪郭よりも内側に位置する。そのため、本実施形態の製造装置４００、製造方法および治具アセンブリ３００によれば、端子９０と、端子９０に押圧された筒状部材３３０との間に隙間が生じることを防止することができ、よって、スパッタ５００が当該隙間から半導体アセンブリ７０の回路基板７６側に漏れて半導体アセンブリ７０に付着することを防止することができる。また、治具アセンブリ３００を用いることによって、高い位置精度で深い溶け込みが可能なレーザ照射を封止工程前に可能にすることができる。また、治具アセンブリ３００を用いることによって、スパッタ５００が半導体アセンブリ７０に付着することを防止し、且つ、端子９０をブロック７７に密着させて溶接することで、端子９０とブロック７７との接合性を高めることができる。
本実施形態による端子９０は、端部９０ｅにおいて、ｘｙ平面内において溶接領域の周囲よりも外側まで延在している領域を含む。図１３に示すように、当該領域は、スパッタ５００が回路基板７６に付着することを防止すべく、治具アセンブリ３００の筒状部材３３０の下面を押し当てられる。また、上述の通り、平面視において、ブロック７７の輪郭の少なくとも一部は、端子９０の輪郭よりも内側に位置する。
これにより、平面視において、筒状部材３３０の下面が押し当てられる上記領域が、ブロック７７の輪郭よりも外側に位置する場合には、ブロック７７のブロック上面７７Ａ全体を溶接することが可能である。換言すると、半導体モジュール１００によれば、平面視において、ブロック７７の輪郭よりも大きな輪郭を有する端子９０を備えることにより、ブロック７７のブロック上面７７Ａ全体を溶接することを可能にすることができる。よって、半導体モジュール１００によれば、本実施形態のように半導体アセンブリ７０が冷却装置１０に実装されている場合、端子９０に接続される外部の装置で生じた熱や端子９０で発生したジュール熱を、端子９０、ブロック７７および半導体アセンブリ７０を介して効率的に冷却装置１０に伝達することができる。
以上で説明した実施形態によれば、製造装置４００および製造方法は、端子９０に形成された刻印９５を撮像部４３０によって認識することによって、溶接を高い位置精度で行うことができる。また、製造装置４００、製造方法および半導体モジュール１００によれば、厚みのあるブロック７７を回路基板７６にはんだ付けすることによって、端子９０に発生するジュール熱を回路基板７６および冷却装置１０に向けて放熱することができる。
以上の実施形態において、回路基板７６上に設置されたブロック７７のｚ軸方向の高さは、例えば２ｍｍ以上であってもよい。一例として、ブロック７７の当該高さは、端子９０と半導体チップ７８との間に長い沿面距離を確保すべく、導電接続部材７３のｚ軸方向の高さよりも高くてもよい。本実施形態によるブロック７７は、はんだ７９によって回路基板７６上に固定されており、端子９０の溶接領域がレーザを照射された場合、端子９０と接合されるブロック７７のブロック下面７７Ｂにまで熱が伝達し、はんだ７９が溶融してブロック７７が位置ずれを起こす場合がある。上記のように、ブロック７７のｚ軸方向の高さを例えば導電接続部材７３のｚ軸方向の高さよりも高くすることによって、ブロック７７の熱容量を大きくし、上記の熱がブロック下面７７Ｂにまで伝達することを抑止することができる。
以上の実施形態において、冷却装置１０の主面上に位置決め用ピン１１が形成され、カバー部材３１０の側壁の下面上に位置決め用穴３１１が形成され、位置決め用ピン１１および位置決め用穴３１１が相補的な形状を有し、互いに嵌合する構成として説明した。代替的に又は追加的に、冷却装置１０およびカバー部材３１０の少なくとも何れか一方に位置決め用の他の手段が形成されていてもよい。例えば、冷却装置１０の当該主面上でレールのように連続する凸部が形成され、カバー部材３１０の側壁の下面上には当該凸部が嵌入する溝が形成されていてもよい。例えば、冷却装置１０の異なる３つ以上の側面からｚ軸正方向に延在する枠部が形成され、カバー部材３１０がｘｙ平面内で当該枠部よりも内側に嵌入してもよい。
以上で説明した実施形態において、回路層８３および金属層８５は、同じ材料から形成されてもよい。また、回路層８３および金属層８５は、互いに同じ厚みを有してもよい。回路層８３が含む、複数のスリットの一部又は全ては、互いに同じ幅を有してもよい。
また、以上の実施形態において、回路層８３の複数のスリットは、直線状のスリットとして説明した。これに代えて、これら複数のうちの何れか１つ又は複数のスリットは、曲線状のスリットであってもよい。
また、以上の実施形態において、回路層８３の複数のスリットは、回路層８３を貫通するスリット、すなわち絶縁板８１を露出させるスリットとして示したが、これに代えて、これら複数のうちの何れか１つ又は複数のスリットは、回路層８３を貫通しない凹状のスリット、すなわち絶縁板８１を露出させないスリットであってもよい。
図１９は、本発明の一つの実施形態に係る車両２００の概要を示す図である。車両２００は、少なくとも一部の推進力を、電力を用いて発生する車両である。一例として車両２００は、全ての推進力をモーター等の電力駆動機器で発生させる電気自動車、または、モーター等の電力駆動機器と、ガソリン等の燃料で駆動する内燃機関とを併用するハイブリッド車である。
車両２００は、半導体モジュール１００を備える。より具体的には、車両２００は、モーター等の電力駆動機器を制御する制御装置２１０を備え、制御装置２１０には、半導体モジュール１００が設けられている。半導体モジュール１００は、電力駆動機器に供給する電力を制御してよい。なお、制御装置２１０は、外部の装置の一例である。
図２０は、本発明の複数の実施形態に係る半導体モジュール１００の主回路図である。半導体モジュール１００は、出力端子Ｕ、ＶおよびＷを有する三相交流インバータ回路として機能し、車両のモーターを駆動する車載用ユニットの一部であってよい。
半導体モジュール１００において、第２半導体チップ７８Ｂ、７８Ｆ、７８Ｊ、および、第４半導体チップ７８Ｄ、７８Ｈ、７８Ｌは上アームを、第１半導体チップ７８Ａ、７８Ｅ、７８Ｉ、および、第３半導体チップ７８Ｃ、７８Ｇ、７８Ｋは下アームを構成してよい。
第１半導体チップ７８Ａおよび第３半導体チップ７８Ｃの少なくとも何れかと第２半導体チップ７８Ｂおよび第４半導体チップ７８Ｄの少なくとも何れかとの組み合わせはレグ（Ｕ相）を構成してよい。第１半導体チップ７８Ｅおよび第３半導体チップ７８Ｇの少なくとも何れかと第２半導体チップ７８Ｆおよび第４半導体チップ７８Ｈの少なくとも何れかとの組み合わせもレグ（Ｖ相）を構成してよい。第１半導体チップ７８Ｉおよび第３半導体チップ７８Ｋの少なくとも何れかと第２半導体チップ７８Ｊおよび第４半導体チップ７８Ｌの少なくとも何れかとの組み合わせもレグ（Ｗ相）を構成してよい。
第１半導体チップ７８Ａおよび第３半導体チップ７８Ｃの少なくとも何れかにおいて、エミッタ電極が入力端子Ｎ１に、コレクタ電極が出力端子Ｕに、それぞれ電気的に接続してよい。第２半導体チップ７８Ｂおよび第４半導体チップ７８Ｄの少なくとも何れかにおいて、エミッタ電極が出力端子Ｕに、コレクタ電極が入力端子Ｐ１に、それぞれ電気的に接続してよい。
同様に、第１半導体チップ７８Ｅおよび第３半導体チップ７８Ｇの少なくとも何れか、および、第１半導体チップ７８Ｉおよび第３半導体チップ７８Ｋの少なくとも何れかにおいて、エミッタ電極がそれぞれ入力端子Ｎ２、Ｎ３に、コレクタ電極がそれぞれ出力端子Ｖ、Ｗに、電気的に接続してよい。さらに、第２半導体チップ７８Ｆおよび第４半導体チップ７８Ｈの少なくとも何れか、および、第２半導体チップ７８Ｊおよび第４半導体チップ７８Ｌの少なくとも何れかにおいて、エミッタ電極がそれぞれ出力端子Ｖ、Ｗに、コレクタ電極がそれぞれ入力端子Ｐ２、Ｐ３に、電気的に接続してよい。
各半導体チップ７８は、対応する制御端子に入力される信号により交互にスイッチングされてよい。本実施形態において、各半導体チップ７８はスイッチング時に発熱してよい。入力端子Ｐ１、Ｐ２、Ｐ３は外部電源の正極に、入力端子Ｎ１、Ｎ２、Ｎ３は外部電源の負極に、出力端子Ｕ、Ｖ、Ｗは負荷にそれぞれ接続してよい。入力端子Ｐ１、Ｐ２、Ｐ３は互いに電気的に接続されてよく、また、他の入力端子Ｎ１、Ｎ２、Ｎ３も互いに電気的に接続されてよい。
半導体モジュール１００において、各半導体チップ７８は、ＲＣ‐ＩＧＢＴ（逆導通ＩＧＢＴ）半導体チップであってよい。また、各半導体チップ７８は、ＭＯＳＦＥＴやＩＧＢＴなどのトランジスタとダイオードとの組み合わせを含んでよい。
本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、（１）操作が実行されるプロセスの段階または（２）操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および／またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび／またはアナログハードウェア回路を含んでよく、集積回路（ＩＣ）および／またはディスクリート回路を含んでよい。プログラマブル回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（ＲＴＭ）ディスク、メモリスティック、集積回路カード等が含まれてよい。
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
図２１は、本発明の複数の態様が全体的又は部分的に具現化されうるコンピュータ１２００の例を示す。コンピュータ１２００にインストールされたプログラムは、コンピュータ１２００に、本発明の実施形態に係る装置に関連付けられるオペレーション又は当該装置の１又は複数の「部」として機能させ、又は当該オペレーション又は当該１又は複数の「部」を実行させることができ、及び／又はコンピュータ１２００に、本発明の実施形態に係るプロセス又は当該プロセスの段階を実行させることができる。このようなプログラムは、コンピュータ１２００に、本明細書に記載のフローチャート及びブロック図のブロックのうちのいくつか又はすべてに関連付けられた特定のオペレーションを実行させるべく、ＣＰＵ１２１２によって実行されてよい。
本実施形態によるコンピュータ１２００は、ＣＰＵ１２１２、ＲＡＭ１２１４、グラフィックコントローラ１２１６、及びディスプレイデバイス１２１８を含み、これらはホストコントローラ１２１０によって相互に接続される。コンピュータ１２００はまた、通信インターフェース１２２２、ハードディスクドライブ１２２４、ＤＶＤ−ＲＯＭドライブ１２２６、及びＩＣカードドライブのような入出力ユニットを含み、これらは入出力コントローラ１２２０を介してホストコントローラ１２１０に接続される。コンピュータはまた、ＲＯＭ１２３０及びキーボード１２４２のようなレガシの入出力ユニットを含み、これらは入出力チップ１２４０を介して入出力コントローラ１２２０に接続される。
ＣＰＵ１２１２は、ＲＯＭ１２３０及びＲＡＭ１２１４内に格納されたプログラムに従い動作し、これにより各ユニットを制御する。グラフィックコントローラ１２１６は、ＲＡＭ１２１４内に提供されるフレームバッファ等又は当該グラフィックコントローラ１２１６自体の中に、ＣＰＵ１２１２によって生成されるイメージデータを取得し、イメージデータがディスプレイデバイス１２１８上に表示させる。
通信インターフェース１２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ１２２４は、コンピュータ１２００内のＣＰＵ１２１２によって使用されるプログラム及びデータを格納する。ＤＶＤ−ＲＯＭドライブ１２２６は、プログラム又はデータをＤＶＤ−ＲＯＭ１２０１から読み取り、ハードディスクドライブ１２２４にＲＡＭ１２１４を介してプログラム又はデータを提供する。ＩＣカードドライブは、プログラム及びデータをＩＣカードから読み取り、及び／又はプログラム及びデータをＩＣカードに書き込む。
ＲＯＭ１２３０は、内部に、アクティブ化時にコンピュータ１２００によって実行されるブートプログラム等、及び／又はコンピュータ１２００のハードウェアに依存するプログラムを格納する。入出力チップ１２４０はまた、様々な入出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入出力コントローラ１２２０に接続してよい。
プログラムが、ＤＶＤ−ＲＯＭ１２０１又はＩＣカードのようなコンピュータ可読記憶媒体によって提供される。プログラムは、コンピュータ可読記憶媒体から読み取られ、コンピュータ可読記憶媒体の例でもあるハードディスクドライブ１２２４、ＲＡＭ１２１４、又はＲＯＭ１２３０にインストールされ、ＣＰＵ１２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ１２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置又は方法が、コンピュータ１２００の使用に従い情報のオペレーション又は処理を実現することによって構成されてよい。
例えば、通信がコンピュータ１２００及び外部デバイス間で実行される場合、ＣＰＵ１２１２は、ＲＡＭ１２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インターフェース１２２２に対し、通信処理を命令してよい。通信インターフェース１２２２は、ＣＰＵ１２１２の制御の下、ＲＡＭ１２１４、ハードディスクドライブ１２２４、ＤＶＤ−ＲＯＭ１２０１、又はＩＣカードのような記録媒体内に提供される送信バッファ領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、又はネットワークから受信した受信データを記録媒体上に提供される受信バッファ領域等に書き込む。
また、ＣＰＵ１２１２は、ハードディスクドライブ１２２４、ＤＶＤ−ＲＯＭドライブ１２２６（ＤＶＤ−ＲＯＭ１２０１）、ＩＣカード等のような外部記録媒体に格納されたファイル又はデータベースの全部又は必要な部分がＲＡＭ１２１４に読み取られるようにし、ＲＡＭ１２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ１２１２は次に、処理されたデータを外部記録媒体にライトバックしてよい。
様々なタイプのプログラム、データ、テーブル、及びデータベースのような、様々なタイプの情報が、情報処理されるべく、記録媒体に格納されてよい。ＣＰＵ１２１２は、ＲＡＭ１２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプのオペレーション、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ１２１４に対しライトバックする。また、ＣＰＵ１２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ１２１２は、当該複数のエントリの中から、第１の属性の属性値が指定されている条件に一致するエントリを検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、これにより予め定められた条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。
以上の説明によるプログラム又はソフトウェアモジュールは、コンピュータ１２００上又はコンピュータ１２００近傍のコンピュータ可読記憶媒体に格納されてよい。また、専用通信ネットワーク又はインターネットに接続されたサーバシステム内に提供されるハードディスク又はＲＡＭのような記録媒体が、コンピュータ可読記憶媒体として使用可能であり、これにより、プログラムをコンピュータ１２００にネットワークを介して提供する。
以上の複数の実施形態の説明において、例えば「略同じ」、「略一致」、「略一定」、「略対称」、「略菱形」などのように、「略」との言葉を一緒に用いて特定の状態を表現している場合があるが、これらは何れも、厳密に当該特定の状態であるものだけでなく、概ね当該特定の状態であるものを含む意図である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。その様な変更または改良を加えた形態もまた、本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
例えば、上記の実施形態においては、半導体モジュール１００が３つの半導体アセンブリ７０を備える構成として説明したが、これに代えて、１つ、２つ、又は、４つ以上の半導体アセンブリ７０を備えてもよい。
例えば、上記の実施形態においては、製造装置４００が、治具アセンブリ３００を半導体アセンブリ７０に被せることによって、半導体アセンブリ７０の上方に配置された端子９０の溶接領域が、平面視において筒状部材３３０の一端のレーザ用開口部３３５内に収まるように筒状部材３３０を位置決めする手段を備えるものとして説明した。これに代えて、製造装置４００は、当該位置決めする手段を備えていなくてもよく、例えば人間の手によって、当該位置決めを行ってもよい。この場合、製造装置４００には、予め治具アセンブリ３００が適切に被った状態の半導体モジュール１００が搬入され、続けて、製造装置４００によって上記の当接段階等が実行されてもよい。
例えば、上記の実施形態においては、製造装置４００の加圧部４２０は、溶接段階Ｓ１０３の間も継続して、移動式ステージ上に保持されている半導体モジュール１００上の治具アセンブリ３００を押圧する構成として説明した。これに代えて、製造装置４００は、溶接段階Ｓ１０３に移行する前に、治具アセンブリ３００と半導体モジュール１００との相対位置がずれないよう両構成を係合させてもよい。これに代えて、製造装置４００は、両構成の外周側を挟持する装置を用いて、両構成の相対位置がずれないようにしてもよい。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 冷却装置、１１ 位置決め用ピン、４１ 第１主回路パターン、４１Ａ、４１Ｂ 長手部、４２ 第２主回路パターン、４３ 第３主回路パターン、４３Ａ 長手部、５１ 第１制御回路パターン、５２ 第２制御回路パターン、５３ 第３制御回路パターン、５４ 第４制御回路パターン、７０ 半導体アセンブリ、７０−Ｕ Ｕ相ユニット、７０−Ｖ Ｖ相ユニット、７０−Ｗ Ｗ相ユニット、７２ 収容部、７３ 導電接続部材、７４ 封止部、７６ 回路基板、７７ ブロック、７７Ａ ブロック上面、７７Ｂ ブロック下面、７８ 半導体チップ、７８Ａ、７８Ｅ、７８Ｉ 第１半導体チップ、７８Ｂ、７８Ｆ、７８Ｊ 第２半導体チップ、７８Ｃ、７８Ｇ、７８Ｋ 第３半導体チップ、７８Ｄ、７８Ｈ、７８Ｌ 第４半導体チップ、７９ はんだ、８１ 絶縁板、８３ 回路層、８５ 金属層、９０ 端子、９０ｃ 部分、９０ｅ 端部、９０ｎ ネック、９１ Ｎ端子、９２ Ｐ端子、９３Ｕ、９３Ｖ、９３Ｗ 出力端子、９５ 刻印、９７ 溶接部、１００ 半導体モジュール、２００ 車両、２１０ 制御装置、３００ 治具アセンブリ、３１０ カバー部材、３１１ 位置決め用穴、３１５ 貫通孔、３１７ ねじ穴、３２０ 弾性部材、３３０ 筒状部材、３３１ 筒状部、３３３ フランジ部、３３５ レーザ用開口部、３３７ ビス用開口部、３４０ ビス、４００ 製造装置、４１０ 位置合わせ部、４２０ 加圧部、４３０ 撮像部、４３１ カメラ、４３３ 照明、４４０ 位置補正部、４５０ レーザ照射部、５００ スパッタ、１２００ コンピュータ、１２０１ ＤＶＤ−ＲＯＭ、１２１０ ホストコントローラ、１２１２ ＣＰＵ、１２１４ ＲＡＭ、１２１６ グラフィックコントローラ、１２１８ ディスプレイデバイス、１２２０ 入出力コントローラ、１２２２ 通信インターフェース、１２２４ ハードディスクドライブ、１２２６ ＤＶＤ−ＲＯＭドライブ、１２３０ ＲＯＭ、１２４０ 入出力チップ、１２４２ キーボード

Claims (22)

  1. 半導体アセンブリを有する半導体モジュールを製造するための製造方法であって、
    弾性部材と両端に開口が形成された筒状部材とを有する治具アセンブリを前記半導体アセンブリに被せることによって、前記半導体アセンブリと外部の装置とを接続するために前記半導体アセンブリの上方に配置された端子の溶接領域が、平面視において前記筒状部材の一端の前記開口内に収まるように前記筒状部材を位置決めする段階と、
    前記弾性部材の弾性力により、前記筒状部材の前記一端を前記端子のおもて面に密着させ、且つ、前記端子の裏面を前記半導体アセンブリの被溶接部に当接させる段階と、
    前記筒状部材の他端の側から前記筒状部材の内側を通じて前記端子の前記溶接領域にレーザを照射することによって、前記端子の前記溶接領域を前記半導体アセンブリの前記被溶接部に溶接する段階と
    を備える製造方法。
  2. 前記当接させる段階は、前記筒状部材の前記一端における前記開口の全周に亘って前記一端を前記端子の前記おもて面に密着させることによって、前記端子の前記溶接領域周りの空間と前記半導体アセンブリ周りの空間とを隔離する段階を更に含む、
    請求項１に記載の製造方法。
  3. 前記半導体モジュールは、前記半導体アセンブリが実装された冷却装置を更に有し、
    前記治具アセンブリは、前記冷却装置と共に前記半導体アセンブリを包囲するためのカバー部材を更に有し、
    前記筒状部材は、前記カバー部材との間に前記弾性部材を挟んだ状態で、前記カバー部材に形成された貫通孔内に遊嵌しており、
    前記当接させる段階は、前記カバー部材の前記貫通孔内で前記筒状部材を前記カバー部材に対して相対移動させることによって、前記弾性部材を圧縮させる段階を含む、
    請求項１または２に記載の製造方法。
  4. 前記当接させる段階は、前記カバー部材との間に前記弾性部材を挟むように前記筒状部材が前記貫通孔内に遊嵌した状態の前記カバー部材によって、前記カバー部材と前記冷却装置との間の空間を密閉することによって、前記端子の前記溶接領域周りの空間と前記半導体アセンブリ周りの空間とを遮断する段階を更に含む、
    請求項３に記載の製造方法。
  5. 前記当接させる段階は、前記カバー部材および前記冷却装置が有する位置ずれ防止手段によって、前記筒状部材の前記一端が前記端子の前記おもて面に密着した状態で位置ずれすることを防止する段階を含む、
    請求項３または４に記載の製造方法。
  6. 前記防止する段階は、前記冷却装置における前記半導体アセンブリが実装されている側の面に前記カバー部材の端面を当接させ、前記カバー部材および前記冷却装置の互いの当接面内に形成された、互いに相補的な形状を有する凸部および凹部を嵌合させることによって、前記筒状部材の前記一端が前記端子の前記おもて面に密着した状態で位置ずれすることを防止する段階を含む、
    請求項５に記載の製造方法。
  7. 前記端子の前記溶接領域には、レーザを照射するための視覚的な目印となる凹状の刻印が形成されており、
    前記溶接する段階は、撮像手段によって前記溶接領域を撮像し、前記端子の前記溶接領域内でレーザの照射を開始しようとする開始位置が、前記刻印の位置と関連する予め定められた位置からずれている場合には、レーザ照射手段と、前記治具アセンブリを被せた前記半導体モジュールとの何れか一方を相対移動させて、前記開始位置が前記予め定められた位置になるよう補正する段階を含む、
    請求項１から６のいずれか一項に記載の製造方法。
  8. 前記刻印は、前記端子の前記おもて面に対して角度を有する傾斜面を含み、
    前記補正する段階は、前記撮像手段によって撮像した前記端子の前記溶接領域の画像内で、前記刻印と、前記端子の前記おもて面における前記刻印の周囲の領域とのコントラストによって前記刻印の位置を認識する段階を含む、
    請求項７に記載の製造方法。
  9. 前記刻印は、前記端子の前記おもて面に直交する平面内における頂点の内角が６０°以上１２０°以下で、前記刻印の周囲の領域と同一面内に位置する仮想的な底面の直径が０．３ｍｍ以上２．０ｍｍ以下の円錐形状であって、表面を鏡面仕上げされている、
    請求項８に記載の製造方法。
  10. 前記刻印は、前記端子の前記溶接領域内でレーザの照射を開始すべき位置である始点、および、前記端子の前記溶接領域内でレーザの照射を終了または停止すべき位置である終点のそれぞれに形成されており、
    前記溶接する段階は、前記撮像手段によって撮像した前記溶接領域の画像内で前記始点および前記終点の位置を認識し、前記端子の前記溶接領域内で前記始点から前記終点に向けてレーザを走査する段階を更に含む、
    請求項７から９のいずれか一項に記載の製造方法。
  11. 前記半導体アセンブリの上方には、前記端子が複数配置され、
    前記治具アセンブリは、前記筒状部材と前記弾性部材との組を複数有し、
    前記位置決めする段階は、複数の前記端子のそれぞれの前記溶接領域が複数の前記筒状部材のそれぞれの一端の前記開口内に収まるように前記複数の筒状部材をまとめて位置決めする段階を含み、
    前記当接させる段階は、複数の前記弾性部材のそれぞれの弾性力により、前記複数の筒状部材のそれぞれの前記一端を前記複数の端子のそれぞれの前記おもて面に密着させ、且つ、前記複数の端子のそれぞれの前記裏面を複数の前記被溶接部のそれぞれに一斉に当接させる段階を含む、
    請求項１から１０のいずれか一項に記載の製造方法。
  12. 前記半導体モジュールは、複数の前記半導体アセンブリを有し、
    前記治具アセンブリは、前記複数の半導体アセンブリのそれぞれに対応する、前記筒状部材と前記弾性部材との組を有し、
    前記位置決めする段階は、前記複数の半導体アセンブリにおいて、複数の前記端子のそれぞれの前記溶接領域が複数の前記筒状部材のそれぞれの一端の前記開口内に収まるように前記複数の筒状部材をまとめて位置決めする段階を含み、
    前記当接させる段階は、前記複数の半導体アセンブリにおいて、複数の前記弾性部材のそれぞれの弾性力により、前記複数の筒状部材のそれぞれの前記一端を前記複数の端子のそれぞれの前記おもて面に密着させ、且つ、前記複数の端子のそれぞれの前記裏面を複数の前記被溶接部のそれぞれに一斉に当接させる段階を含む、
    請求項１から１１のいずれか一項に記載の製造方法。
  13. 前記端子は、銅を含む金属部材の外表面全体にニッケルめっきが施されており、
    前記溶接する段階は、前記金属部材に比べて前記ニッケルめっきがより吸収し易い波長のレーザによって前記端子の前記溶接領域にレーザを照射する段階を含む、
    請求項１から１２のいずれか一項に記載の製造方法。
  14. 前記半導体アセンブリの前記被溶接部は、銅を含む金属部材が露出している、
    請求項１３に記載の製造方法。
  15. 前記筒状部材の前記内側は、銅を含む金属部材が露出している、
    請求項１３または１４に記載の製造方法。
  16. 半導体アセンブリを有する半導体モジュールを製造するための製造装置であって、
    弾性部材と両端に開口が形成された筒状部材とを有する治具アセンブリと、
    前記治具アセンブリを前記半導体アセンブリに被せることによって、前記半導体アセンブリと外部の装置とを接続するために前記半導体アセンブリの上方に配置された端子の溶接領域が、平面視において前記筒状部材の一端の前記開口内に収まるように前記筒状部材を位置決めする手段と、
    前記弾性部材の弾性力により、前記筒状部材の前記一端を前記端子のおもて面に密着させ、且つ、前記端子の裏面を前記半導体アセンブリの被溶接部に当接させる手段と、
    前記筒状部材の他端の側から前記筒状部材の内側を通じて前記端子の前記溶接領域にレーザを照射することによって、前記端子の前記溶接領域を前記半導体アセンブリの前記被溶接部に溶接する手段と
    を備える製造装置。
  17. 半導体アセンブリを有する半導体モジュールを製造するために用いられる治具アセンブリであって、
    前記半導体アセンブリに被せられるカバー部材と、
    弾性部材と、
    両端に開口が形成され、前記カバー部材との間に前記弾性部材を挟んだ状態で、前記カバー部材に形成された貫通孔内に遊嵌している筒状部材と
    を備え、
    前記治具アセンブリが前記半導体アセンブリに被せられた場合に、前記半導体アセンブリと外部の装置とを接続するために前記半導体アセンブリの上方に配置された端子の溶接領域が、平面視において前記筒状部材の一端の前記開口内に収まるように前記筒状部材が位置決めされることが可能であり、
    前記筒状部材の前記一端が前記端子のおもて面を押圧した場合に、前記カバー部材の前記貫通孔内で前記筒状部材が前記カバー部材に対して相対移動することによって圧縮された前記弾性部材の弾性力により、前記筒状部材の前記一端を前記端子の前記おもて面に密着させ、且つ、前記端子の裏面を前記半導体アセンブリの被溶接部に当接させることが可能であり、
    前記筒状部材の他端の側から前記筒状部材の内側を通じて前記端子の前記溶接領域にレーザを照射した場合に、前記端子の前記溶接領域を前記半導体アセンブリの前記被溶接部に溶接することが可能である、
    治具アセンブリ。
  18. 回路基板、および、前記回路基板上に設置された通電兼放熱用のブロックを有する半導体アセンブリと、
    前記半導体アセンブリと外部の装置とを接続するために前記半導体アセンブリの前記ブロックの上方に配置され、レーザを照射される溶接領域を含む、端子と、
    を備え、
    平面視において、前記ブロックの輪郭の少なくとも一部は、前記端子の輪郭よりも内側に位置する、
    半導体モジュール。
  19. 前記端子は、前記半導体アセンブリと前記外部の装置とが接続された場合に前記溶接領域よりも前記外部の装置の側に位置するネック部分を含み、
    前記端子の延伸方向と交差する幅方向において、前記ネック部分における前記端子の幅は前記溶接領域周りにおける前記端子の幅よりも狭く形成されている、
    請求項１８に記載の半導体モジュール。
  20. 平面視において、前記ブロックの輪郭の一部は、前記端子の前記輪郭よりも外側に位置する、
    請求項１８または１９に記載の半導体モジュール。
  21. 前記半導体アセンブリは、前記回路基板上に設置された半導体チップと回路パターンとを接続する導電接続部材を更に有し、
    前記回路基板上に設置された前記ブロックの高さは、前記端子と前記半導体チップとの間に長い沿面距離を確保すべく、前記導電接続部材の高さよりも高い、
    請求項１８から２０のいずれか一項に記載の半導体モジュール。
  22. 請求項１８から２１のいずれか一項に記載の半導体モジュールを備える車両。
JP2020041099A 2020-03-10 2020-03-10 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両 Pending JP2021144984A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020041099A JP2021144984A (ja) 2020-03-10 2020-03-10 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両
CN202110096415.3A CN113380684B (zh) 2020-03-10 2021-01-25 制造方法、制造装置、夹具组件、半导体模块和车辆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041099A JP2021144984A (ja) 2020-03-10 2020-03-10 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両

Publications (1)

Publication Number Publication Date
JP2021144984A true JP2021144984A (ja) 2021-09-24

Family

ID=77569616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041099A Pending JP2021144984A (ja) 2020-03-10 2020-03-10 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両

Country Status (2)

Country Link
JP (1) JP2021144984A (ja)
CN (1) CN113380684B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2070743A1 (en) * 1991-06-18 1992-12-19 Masanori Nishiguchi Semiconductor chip module and method for manufacturing the same
JP2001196607A (ja) * 2000-01-12 2001-07-19 Sumitomo Electric Ind Ltd マイクロベンチとその製造方法及びそれを用いた光半導体モジュール
CN100477136C (zh) * 2006-01-10 2009-04-08 矽品精密工业股份有限公司 电路板及其构装结构
JP4959318B2 (ja) * 2006-12-20 2012-06-20 株式会社ディスコ ウエーハの計測装置およびレーザー加工機
HK1109708A2 (en) * 2007-04-24 2008-06-13 On Track Innovations Ltd Interface card and apparatus and process for the formation thereof
JP4775327B2 (ja) * 2007-06-06 2011-09-21 富士電機株式会社 半導体装置の製造方法
JP5183642B2 (ja) * 2007-12-20 2013-04-17 アイシン・エィ・ダブリュ株式会社 半導体装置およびその製造方法
JP5062217B2 (ja) * 2009-04-30 2012-10-31 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP6354415B2 (ja) * 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法
JP2015119072A (ja) * 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
JP6750416B2 (ja) * 2016-09-14 2020-09-02 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
CN109559994B (zh) * 2017-09-26 2024-05-10 江苏高凯精密流体技术股份有限公司 一种锡球排序分离装置

Also Published As

Publication number Publication date
CN113380684A (zh) 2021-09-10
CN113380684B (zh) 2024-09-20

Similar Documents

Publication Publication Date Title
JP5373934B2 (ja) Ｌｅｄパッケージ組立体
KR100593945B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
US20080150102A1 (en) Semiconductor device and manufacturing method of semiconductor device
US10943859B2 (en) Semiconductor device
CN112805823B (zh) 半导体装置
JP2008294275A (ja) 電力半導体装置
JP2017199849A (ja) 発光装置の製造方法、レーザモジュールの製造方法及び発光装置
JP4557804B2 (ja) 半導体装置及びその製造方法
CN112585745B (zh) 封装构造、半导体装置以及封装构造的形成方法
JP4888085B2 (ja) 半導体装置の製造方法
JP2021144984A (ja) 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両
JP7163970B2 (ja) センサモジュール
WO2018180255A1 (ja) 半導体装置および半導体装置の製造方法
CN1149512C (zh) 用于制造至少包含一个装在底座上的芯片的器件的装置和方法
JP4678154B2 (ja) 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
JP2022181822A (ja) 半導体装置
JP2022116905A (ja) 半導体装置の製造方法及び半導体装置
JP4100685B2 (ja) 半導体装置
JP7361000B2 (ja) 半導体パッケージ
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP4750376B2 (ja) リード線接合方法
WO2022249804A1 (ja) 半導体装置
WO2023162501A1 (ja) 半導体装置
CN107871717B (zh) 半导体装置及其制造方法
JP2022012569A (ja) 半導体モジュールおよび半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240722

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240827