WO2018180255A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018180255A1
WO2018180255A1 PCT/JP2018/008377 JP2018008377W WO2018180255A1 WO 2018180255 A1 WO2018180255 A1 WO 2018180255A1 JP 2018008377 W JP2018008377 W JP 2018008377W WO 2018180255 A1 WO2018180255 A1 WO 2018180255A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
peripheral edge
lead frame
end surface
lateral
Prior art date
Application number
PCT/JP2018/008377
Other languages
English (en)
French (fr)
Inventor
光俊 齊藤
高橋　敬一
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2019509092A priority Critical patent/JP7136767B2/ja
Priority to DE212018000086.7U priority patent/DE212018000086U1/de
Priority to CN201880022238.0A priority patent/CN110520987B/zh
Priority to US16/491,499 priority patent/US12009287B2/en
Priority to DE112018002151.3T priority patent/DE112018002151T5/de
Publication of WO2018180255A1 publication Critical patent/WO2018180255A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • Patent Document 1 discloses a switching element, a drain lead, a source lead, and a gate lead electrically connected to the switching element, and a sealing body that seals the switching element so as to expose a part of these leads.
  • a semiconductor package including a heat radiating fin protruding from a sealing body is disclosed. The corners of the radiating fins are constituted by straight side portions that are inclined with respect to the leading edge of the radiating fins.
  • the shape of a metal member such as the heat dissipating fin of Patent Document 1 is determined by a cut shape that appears by cutting the lead frame in a predetermined pattern during manufacture.
  • An object of the present invention is to provide a highly reliable semiconductor device having no burrs on the periphery of a metal member protruding from a package material.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing the occurrence of burrs at the periphery of a metal member protruding from a package material after cutting a lead frame.
  • a semiconductor device includes a semiconductor element, a package material that seals the semiconductor element, and a metal that is electrically connected to the semiconductor element and protrudes from an end surface of the package material.
  • the projecting portion is disposed at a lateral peripheral edge along the end surface of the package material, a vertical peripheral edge along a normal direction to the end surface, and a corner of the projecting portion, and the lateral peripheral edge
  • an angular rim composed of a side continuous with the vertical rim, and the angular rim intersects the vertical rim substantially perpendicularly and extends in a direction approaching the end surface of the package material.
  • a first side part, and a second side part having one end intersecting the first side part substantially perpendicularly and the other end intersecting the vertical peripheral edge substantially perpendicularly.
  • the semiconductor device can be manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • the semiconductor device manufacturing method includes a step of mounting a semiconductor element on a lead frame, a step of sealing the semiconductor element with a package material so that a part of the lead frame is exposed, and the lead frame having a predetermined pattern. Cutting the package material from the lead frame by cutting at a step, and leaving the lead frame remaining on the package material side as a metal member having a projecting portion projecting from an end surface of the package material.
  • the peripheral edge of the protruding portion that appears by cutting is disposed at the lateral peripheral edge along the end surface of the package material, the vertical peripheral edge along the normal direction to the end surface, and the corner of the protruding portion, and the lateral direction
  • a peripheral edge and an angular peripheral edge formed by a side part continuous with the vertical peripheral edge, and the angular peripheral edge is the lateral peripheral edge.
  • a second side having an end.
  • an intersection between the first side and the second side may be formed in a curved shape.
  • the angle ⁇ 3 formed by the portion and the peripheral edge in the vertical direction may be all 90 °.
  • a ratio (L1 / L2) between the length L1 of the first side and the length L2 of the second side is in a range of 1/10 to 10. May be.
  • the thickness T1 of the protrusion is 0.1 mm to 2 mm
  • the protrusion amount L3 of the protrusion from the end surface of the package material is 0.1 mm to 2 mm. It may be.
  • the second side portion may be formed in parallel to the lateral peripheral edge.
  • the second side portion may be formed to be inclined with respect to the lateral peripheral edge.
  • the end surface of the protruding portion occupies from the back surface side of the protruding portion to the middle in the thickness direction and from the surface side of the protruding portion to the plating region. And a base region of the metal member.
  • the protruding portion of the metal member may include a radiating fin for releasing heat generated in the semiconductor device.
  • the semiconductor element may include a transistor chip, and the metal member may include a drain terminal connected to a drain of the transistor chip.
  • the semiconductor element may include a transistor chip
  • the metal member may include a source terminal connected to a source of the transistor chip
  • the semiconductor element may include a transistor chip
  • the metal member may include a gate terminal connected to a gate of the transistor chip.
  • the portion to be left as the protruding portion of the metal member is supported by a support member from the front side of the lead frame.
  • a step of cutting a portion of the lead frame that is not supported by a support member from the back side of the lead frame may be included.
  • the step of cutting the lead frame does not support unnecessary portions of the lead frame by the support member, and does not support the portions of the lead frame that are not supported.
  • a step of punching with a punching member may be included.
  • FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a bottom view of the semiconductor device according to the embodiment of the present invention.
  • FIG. 3 is a front view of a semiconductor device according to an embodiment of the present invention.
  • FIG. 4 is a rear view of the semiconductor device according to the embodiment of the present invention.
  • FIG. 5 is a left side view of the semiconductor device according to the embodiment of the present invention.
  • FIG. 6 is a right side view of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is an enlarged view of a portion surrounded by a one-dot chain line VII in FIG. 8A and 8B are diagrams for explaining detailed dimensions of the protruding portion of FIG. FIG.
  • FIG. 9 is a schematic plan view of a lead frame according to an embodiment of the present invention.
  • FIG. 10 is an enlarged view of a main part of the lead frame.
  • FIG. 11A and FIG. 11B are diagrams for explaining processes related to the cutting of the lead frame.
  • FIG. 12 is a plan view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 13 is a bottom view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 14 is a front view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 15 is a rear view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 16 is a left side view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 12 is a plan view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 13 is a bottom view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 14 is a front view of a semiconductor device according
  • FIG. 17 is a right side view of a semiconductor device according to another embodiment of the present invention.
  • FIG. 18 is an enlarged view of a main part of a semiconductor device according to still another embodiment of the present invention.
  • FIG. 19 is an enlarged view of a main part of a semiconductor device according to still another embodiment of the present invention.
  • 20A to 20D are diagrams for confirming the evaluation of the occurrence of burrs in the example.
  • 21A to 21E are diagrams for confirming the evaluation of occurrence of burrs in the comparative example.
  • 22A to 22D are diagrams for confirming the evaluation of the occurrence of burrs in the reference example.
  • FIG. 1 is a plan view of a semiconductor device 1 according to an embodiment of the present invention.
  • FIG. 2 is a bottom view of the semiconductor device 1 according to one embodiment of the present invention.
  • FIG. 3 is a front view of the semiconductor device 1 according to the embodiment of the present invention.
  • FIG. 4 is a rear view of the semiconductor device 1 according to the embodiment of the present invention.
  • FIG. 5 is a left side view of the semiconductor device 1 according to the embodiment of the present invention.
  • FIG. 6 is a right side view of the semiconductor device 1 according to the embodiment of the present invention.
  • a portion indicated by a broken line is a portion covered with the resin package 6 and cannot be visually recognized.
  • the semiconductor device 1 is, for example, a surface-mounted power transistor, and includes, for example, a drive circuit for driving an electric motor used as a power source for an electric vehicle (including a hybrid vehicle), a train, an industrial robot, and the like. It can be incorporated in a power module used in the inverter circuit to be configured. It can also be incorporated into a power module used in an inverter circuit that converts electric power generated by a solar cell, wind power generator, or other power generation device (especially an in-house power generation device) to match the power of a commercial power source.
  • the semiconductor device 1 includes a plurality of terminals 2, 3, and 4 as an example of a metal member of the present invention, a semiconductor element 5, and a resin package 6 as an example of a package material of the present invention.
  • the size of the semiconductor device 1 is not particularly limited.
  • the vertical dimension may be 2 mm to 30 mm
  • the horizontal dimension may be 2 mm ⁇ 30 mm
  • the thickness may be 0.5 mm to 5 mm.
  • the vertical direction may be the extending direction (protruding direction) of the plurality of terminals 2, 3, 4, and the horizontal direction may be a direction orthogonal to the vertical direction.
  • the size of the semiconductor device 1 indicates the size of the resin package 6.
  • the resin package 6 is formed in a substantially rectangular parallelepiped shape that covers a part of each of the plurality of terminals 2, 3, 4 and the semiconductor element 5.
  • the resin package 6 has a front surface 6A, a back surface 6B on the opposite side, and four end surfaces (side surfaces) 6C, 6D, 6E, and 6F that connect the front surface 6A and the back surface 6B.
  • the end surface 6C and the end surface 6E are opposed in the longitudinal direction, and the end surface 6D and the end surface 6F are opposed in the lateral direction.
  • the resin package 6 is made of, for example, a black epoxy resin.
  • the plurality of terminals 2, 3, and 4 include, for example, a drain terminal 2, a source terminal 3, and a gate terminal 4. These terminals 2, 3, 4 may be defined by different names according to the type of the semiconductor element 5 mounted on the semiconductor device 1. For example, when the semiconductor element 5 is a MOSFET, as described above, when the semiconductor element 5 is an IGBT, the plurality of terminals 2, 3, and 4 may be referred to as a collector terminal, an emitter terminal, and a gate terminal, respectively. Good. Further, as a comprehensive name, the plurality of terminals 2, 3, and 4 may be referred to as a first external terminal, a second external terminal, and a third external terminal, respectively.
  • the drain terminal 2, the source terminal 3 and the gate terminal 4 are made of a metal plate, preferably made of either Cu or Ni, or an alloy or 42 alloy thereof.
  • the thickness of the drain terminal 2, the source terminal 3 and the gate terminal 4 is, for example, 0.1 mm to 1.0 mm, and may be about 0.6 mm in this embodiment.
  • the drain terminal 2 is formed wider than the source terminal 3 and the gate terminal 4 so that the semiconductor element 5 can be mounted in the inner region.
  • the drain terminal 2 integrally includes an island portion 7 on which the semiconductor element 5 is mounted and a terminal portion 8.
  • a semiconductor element 5 is mounted on the island portion 7.
  • the semiconductor element 5 is, for example, a transistor (MOSFET) formed in a chip shape, and includes a source 9 and a gate 10 on the front surface and a drain 11 on the back surface.
  • MOSFET transistor
  • reference numerals of the source 9, the gate 10 and the drain 11 are shown only in FIGS. 1 and 2 in FIGS.
  • the source 9 and the gate 10 may be pad-shaped electrodes that are selectively disposed on the surface of the semiconductor element 5.
  • the drain 11 may be an electrode disposed on the entire back surface of the semiconductor element 5.
  • the semiconductor element 5 is bonded to the island portion 7 by bonding the drain 11 and the island portion 7 using a conductive bonding agent (for example, Ag paste or the like). Thereby, the drain 11 of the semiconductor element 5 is electrically connected to the island portion 7.
  • the source 9 and the gate 10 are connected to the source terminal 3 and the gate terminal 4 using bonding wires 12 and 13, respectively.
  • the terminal portion 8 is formed slightly wider than the island portion 7, and a part of the terminal portion 8 protrudes from the end surface 6 ⁇ / b> C of the resin package 6 as a fin shape as the protruding portion 14.
  • the resin package 6 includes a lateral side portion 15 along the end surface 6E, and longitudinal side portions 16 extending from both ends of the lateral side portion 15 along the end surfaces 6D and 6F. 16 is formed, and a region 17 having an open end face 6C side is formed in a central portion surrounded by the horizontal side portion 15 and the vertical side portion 16.
  • the island portion 7 and the terminal portion 8 are supported by the lateral side portion 15 and the vertical side portion 16 so that the island portion 7 and the terminal portion 8 are removed from the resin package 6. It is prevented.
  • the island part 7 and the terminal part 8 are exposed as a connection part 18 of the drain terminal 2 from the region 17 to the mounting substrate (not shown).
  • the connecting portion 18 is exposed on the same plane as the resin package 6. That is, the connection portion 18 and the horizontal side portion 15 and the vertical side portion 16 of the resin package 6 are continuous without a step.
  • the source terminal 3 and the gate terminal 4 are formed as lead terminals extending linearly in a plan view, and a plurality of source terminals 3 and gate terminals 4 are arranged at intervals.
  • a total of seven lead terminals 3, 4 are arranged so as to protrude from the end surface 6 E of the resin package 6 to the opposite side to the protruding direction of the protruding portion 14, and the lead at the extreme end (left end in plan view).
  • the terminal is the gate terminal 4 and the remaining lead terminal is the source terminal 3. Note that the number and arrangement of the source terminals 3 and the gate terminals 4 may be appropriately changed according to the characteristics of the semiconductor element 5 mounted on the semiconductor device 1, the pad position, and the like.
  • the source terminal 3 integrally includes a wire bonding portion 19, a bent portion 20, and a terminal portion 21.
  • the wire bonding part 19 is covered with the resin package 6 and connected to the bonding wire 12 inside the resin package 6.
  • the terminal portion 21 is a portion that is joined by solder when the semiconductor device 1 is mounted on a mounting substrate. As shown in FIG. 6, the terminal portion 21 is located on the outside of the resin package 6 away from the wire bonding portion 19 toward the back surface 6B side (more specifically, the same plane as the back surface 6B of the resin package 6). Position). That is, with respect to the back surface 6B, a height difference is provided between the terminal portion 21 and the wire bonding portion 19 so that the wire bonding portion 19 is at a high position, and bending is performed to compensate for the height difference.
  • the part 20 connects the wire bonding part 19 and the terminal part 21. As shown in FIGS. 1 and 2, a part of the source terminal 3 (in this embodiment, the source terminal 3 disposed in the center) is not bent and is shorter than the other source terminals 3. It may be.
  • the gate terminal 4 integrally includes a wire bonding portion 22, a bent portion 23, and a terminal portion 24.
  • the wire bonding part 22 is covered with the resin package 6 and connected to the bonding wire 13 inside the resin package 6.
  • the terminal part 24 is a part to be joined by solder when the semiconductor device 1 is mounted on the mounting substrate. As shown in FIG. 5, the terminal portion 24 is located outside the resin package 6 at a position away from the wire bonding portion 22 on the back surface 6B side (more specifically, on the same plane as the back surface 6B of the resin package 6). Position). That is, with respect to the back surface 6B, a height difference is provided between the terminal portion 24 and the wire bonding portion 22 so that the wire bonding portion 22 is at a high position, and bending is performed to compensate for this height difference.
  • the part 23 connects the wire bonding part 22 and the terminal part 24.
  • the resin package 6 has recesses 25 and 26 having substantially semicircular shapes in plan view on both end surfaces 6D and 6F in the lateral direction.
  • the recesses 25 and 26 extend from the front surface 6A of the resin package 6 to the middle of the resin package 6 in the thickness direction (in this embodiment, the height position of the drain terminal 2 with respect to the back surface 6B of the resin package 6). It is formed so as to cut out a part of.
  • the peripheral edges 27 and 28 of the drain terminal 2 (terminal portion 8) are exposed. The peripheral edges 27 and 28 are exposed at positions farther inward than the end faces 6D and 6F.
  • FIG. 7 is an enlarged view of a portion surrounded by a one-dot chain line VII in FIG. 8A and 8B are diagrams for explaining detailed dimensions of the protruding portion 14 in FIG. 7, in which FIG. 8A is a plan view and FIG. 8B is a side view.
  • FIG. 7 is an enlarged view of a portion surrounded by a one-dot chain line VII in FIG. 8A and 8B are diagrams for explaining detailed dimensions of the protruding portion 14 in FIG. 7, in which FIG. 8A is a plan view and FIG. 8B is a side view.
  • FIG. 7 is an enlarged view of a portion surrounded by a one-dot chain line VII in FIG. 8A and 8B are diagrams for explaining detailed dimensions of the protruding portion 14 in FIG. 7, in which FIG. 8A is a plan view and FIG. 8B is a side view.
  • FIG. 7 is an enlarged view of a portion surrounded by a one-dot chain line VII in
  • the protruding portion 14 has substantially the same width as the width of the resin package 6.
  • the projecting portion 14 extends along the lateral peripheral edge 29 along the end surface 6C of the resin package 6 (in this embodiment, parallel to the end surface 6C) and the end surfaces 6D and 6F perpendicular to the end surface 6C (in this embodiment, Parallel to the end surfaces 6D and 6F), the longitudinal peripheral edges 30 and 30 disposed on the substantially extended lines of the end surfaces 6D and 6F, and the lateral peripheral edges 29 and 30 in the lateral end corners of the protrusion 14. , 30 and angular peripheral edges 31, 31 constituted by sides that are continuous.
  • the corners 31 and 31 of the shape that are convex toward the inside of the protrusion 14 from the lateral periphery 29 to the longitudinal periphery 30 in the plan view are defined at both corners of the protrusion 14.
  • a recess 32 is formed.
  • the angular peripheral edge 31 intersects the lateral peripheral edge 29 at an angle ⁇ 1 and extends in a direction approaching the end surface 6C of the resin package 6, and the first side part And a second side 34 having one end intersecting 33 at an angle ⁇ 2 and a longitudinal peripheral edge 30 and the other end intersecting at an angle ⁇ 3.
  • the angular rim 31 is constituted by a first side 33 and a second side 34 connected to each other.
  • the corner periphery 31 is a straight line connecting the first side 33 extending in an arc shape so as to bulge from the lateral periphery 29 toward the end face 6 ⁇ / b> C, and the first side 33 and the longitudinal periphery 30.
  • Second side portion 34 having a shape.
  • the second side portion 34 is a straight line parallel to the lateral peripheral edge 29.
  • the intersection of the first side 33 and the second side 34 is formed in a curved shape. Since the intersecting portion has a curved shape, it is possible to prevent the intersecting portion between the first side portion 33 and the second side portion 34 from being lost when the lead frame 36 described later is cut.
  • angles ⁇ 1, ⁇ 2, and ⁇ 3 shown in FIG. 8A are each substantially vertical, preferably 80 ° to 100 °, and more preferably 90 ° to 100 °. In this embodiment, the angles ⁇ 1, ⁇ 2, and ⁇ 3 are all 90 °.
  • the angle ⁇ 1 is determined by the tangent 35 of the arc at the intersection of the lateral peripheral edge 29 and the first side portion 33, and the lateral direction. You may define as the angle which the periphery 29 makes.
  • the angle ⁇ ⁇ b> 2 may be defined as an angle formed between the tangent line 35 and the extension line of the linear second side portion 34.
  • the ratio (L1 / L2) between the length L1 of the first side 33 and the length L2 of the second side 34 is, for example, in the range of 1/10 to 10, and preferably 1/5 to The range is 5.
  • the length L2 of the second side portion 34 is between the tangent line 35 of the first side portion 33 and the longitudinal peripheral edge 30. It may be defined as distance.
  • the thickness T1 of the protrusion 14 (that is, the thickness of the drain terminal 2, the source terminal 3, and the gate terminal 4) is, for example, 0.1 mm to 2 mm (preferably 1.1 mm).
  • the protrusion amount L3 of the protrusion 14 from the end surface 6C of the resin package 6 is, for example, 0.1 mm to 2 mm.
  • the semiconductor device 1 is used, for example, by being surface-mounted on a mounting board (printed board) having a circuit (pattern) wiring formed on the surface.
  • the drain terminal 2, the source terminal 3, and the gate terminal 4 are each connected to circuit wiring on the mounting substrate by solder or the like.
  • the protruding portion 14 of the drain terminal 2 also functions as a heat radiating fin for releasing the heat of the semiconductor device 1 generated by driving the semiconductor element 5 to the mounting substrate. Further, the heat dissipation of the semiconductor device 1 can also be performed through the drain terminal 2 exposed from the recesses 25 and 26 of the resin package 6.
  • FIG. 9 is a schematic plan view of the lead frame 36 according to an embodiment of the present invention.
  • FIG. 10 is an enlarged view of a main part of the lead frame 36.
  • FIG. 11A and FIG. 11B are diagrams for explaining processes related to cutting of the lead frame 36. 9 to 11 show only the reference numerals shown in FIGS. 1 to 8 that are necessary for the description of the manufacturing flow of the semiconductor device 1, and the other reference numerals are omitted.
  • the lead frame 36 includes a wide frame portion 37 constituting a skeleton of the lead frame 36, an island portion 38 integrated with the frame portion 37, and supported by the frame portion 37 and a lead portion 39.
  • the lead frame 36 is made of a metal plate, and is preferably made of either Cu or Ni, or an alloy or 42 alloy thereof.
  • the lead frame 36 is formed, for example, by punching a metal plate, and the lead frame 36 is formed with a plurality of punched portions (space portions 40) surrounded by the frame portion 37. More specifically, the frame part 37 extends in the vertical direction between the base frame 41 and the fin frame 42 on the opposite side, and the base frame 41 and the fin frame 42 extending in the lateral direction in parallel with each other. And a connection frame 43 to be connected. A plurality of connection frames 43 are provided with a space therebetween, and a space 40 is defined between adjacent connection frames 43.
  • the fin frame 42 is a portion that constitutes the protruding portion 14 that is exposed in a fin shape from the resin package 6, and the first portion 44 and the second portion 45 that are both rectangular are stepped along the horizontal direction. It is arranged. Thereby, the connection part of the 1st part 44 and the 2nd part 45 is comprised as the bending part 46 refracted
  • the island part 38 and the lead part 39 are arranged in each space part 40 partitioned by the frame part 37.
  • the island part 38 is a part constituting the island part 7 of the drain terminal 2.
  • the island portion 38 is cantilevered by the first portion 44 of the fin frame 42 and extends to the base frame 41 side.
  • the lead part 39 is a part constituting the source terminal 3 and the gate terminal 4 and is cantilevered and supported by the base frame 41 in the same number as the terminals 3 and 4 and extends to the fin frame 42 side.
  • the respective lead portions 39 are displaced from the central portion of the lead portion 39 in the length direction when the semiconductor device 1 is manufactured (for example, when bonding wires 12 and 13 are joined).
  • a connecting portion 47 that connects a plurality of lead portions 39 together is formed.
  • the semiconductor element 5 is bonded to each island part 38.
  • the semiconductor element 5 is bonded to each island part 38 using, for example, a conductive bonding agent (for example, Ag paste).
  • a conductive bonding agent for example, Ag paste.
  • the second portion 45 of the fin frame 42 is separated from the first portion 44 by cutting the lead frame 36 along the cutting line 48 set in the bent portion 46 as indicated by a broken line in FIG. It is. Further, the base frame 41 is separated from the lead portion 39 by cutting the boundary portion between the lead portion 39 and the base frame 41 and the connecting portion 47. As a result, individual pieces of the semiconductor device 1 are cut from the lead frame 36 one by one.
  • the first portion 44 of the fin frame 42 remaining after cutting is formed as the protruding portion 14 of the drain terminal 2, and the angular periphery 31 is formed in a shape along the cutting line 48.
  • the lead portion 39 is formed as the source terminal 3 and the gate terminal 4.
  • the above cutting step may be performed as shown in FIGS. 11A and 11B, for example.
  • the portion of the lead frame 36 that is sealed with the resin package 6 that is, the first portion 44 and the lead portion 39 of the fin frame 42
  • the surface side of the lead frame 36 (resin It is supported by a dedicated die 49 as an example of a support member of the present invention from the front surface 6A side of the package 6 and is pressed by the stripper 50 from the back surface side of the lead frame 36 (back surface 6B side of the resin package 6).
  • an unnecessary portion of the lead frame 36 (only the second portion 45 of the fin frame 42 is shown in FIG. 11B) is formed by the punch 51 as an example of the punching member of the present invention. Punched from the back side to the front side. By this punching process, in addition to the second portion 45, the base frame 41, the connecting portion 47 and the like can be simultaneously punched.
  • the lead frame 36 is cut in a pattern in which the corner periphery 31 of the protrusion 14 of the drain terminal 2 includes the first side 33 and the second side 34 as shown in FIG. 8A. Therefore, it can suppress that a burr
  • FIG. 12 is a plan view of a semiconductor device 61 according to another embodiment of the present invention.
  • FIG. 13 is a bottom view of a semiconductor device 61 according to another embodiment of the present invention.
  • FIG. 14 is a front view of a semiconductor device 61 according to another embodiment of the present invention.
  • FIG. 15 is a rear view of a semiconductor device 61 according to another embodiment of the present invention.
  • FIG. 16 is a left side view of a semiconductor device 61 according to another embodiment of the present invention.
  • FIG. 17 is a right side view of a semiconductor device 61 according to another embodiment of the present invention. 12 to FIG. 17, the same components as those shown in FIG. 1 to FIG.
  • the protruding portion 14 of the drain terminal 2 has a width narrower than the width of the resin package 6 (in this embodiment, a width that is approximately 1 ⁇ 2 of the width of the resin package 6).
  • the narrow projecting portion 14 is spaced from each of the end surfaces 6D and 6F of the resin package 6 at an equal interval, and projects from a substantially central portion in the width direction of the end surface 6C. Accordingly, a part of the end surface 6C of the resin package 6 is formed on both lateral sides of the protrusion 14 in the rear view shown in FIG.
  • the drain terminal 2 has side extending portions 62 and 62 extending from the side edges of the island portion 7 toward the end surfaces 6D and 6F of the resin package 6, respectively.
  • the laterally extending portions 62 and 62 extend from the side edges of the island portion 7 in the opposite directions on the same straight line, and are projected and exposed from the end surfaces 6D and 6F of the resin package 6.
  • the source terminal 63 and the gate terminal 64 are wider than the source terminal 3 and the gate terminal 4 shown in FIGS. 1 and 2, respectively, and are provided one by one.
  • the source terminal 63 and the gate terminal 64 are arranged on the same plane as the drain terminal 2, and some of them protrude from the end face 6 ⁇ / b> E of the resin package 6 in the shape of fins as protruding portions 65 and 66. Corner edges 67 and 68 and recesses 69 and 70 having the same shape as the corner periphery 31 and the recess 32 described with reference to FIG. 8A are formed at both corners in the lateral direction of each protrusion 65 and 66. Further, the source terminal 63 and the gate terminal 64 are partially exposed as connection portions 71 and 72 from the back surface 6 ⁇ / b> B of the resin package 6, as in the connection portion 18 of the drain terminal 2. .
  • the source terminal 63 and the gate terminal 64 protruding in a fin shape also have the first side portion 33 and the second side portion 34 shown in FIG. 8A.
  • the corner edges 67 and 68 of the pattern including the are formed. Therefore, it is possible to suppress the occurrence of burrs at the corners of the protrusions 65 and 66 after the lead frame is cut during the manufacture of the semiconductor device 61.
  • the second side 34 of the corner rim 31 does not have to be parallel to the lateral rim 29 as shown in FIG. 8A and is inclined with respect to the lateral rim 29 as shown in FIG. It may be linear.
  • the inclination angle ⁇ 4 may be, for example, 5 ° to 30 °.
  • first side portion 33 of the corner rim 31 does not need to be arcuate as shown in FIG. 8A, and intersects with the lateral rim 29 and the second side 34 perpendicularly as shown in FIG. It may be linear.
  • each of the projecting portions 14, 65, 66 is a part of the external terminal electrically connected to the semiconductor element 5. It may be a heat-dissipating fin provided only for escape (that is, electrically separated from the semiconductor element 5).
  • the MOSFET transistor chip is exemplified as the element structure of the semiconductor element 5, but the semiconductor element of the present invention may be, for example, an element such as an IGBT, JFET, or Schottky barrier diode. .
  • the first side portion 33 that intersects the lateral peripheral edge 29 at 90 ° and extends in a direction approaching the end surface 6 ⁇ / b> C of the resin package 6, as in the above-described embodiment.
  • a second peripheral edge 34 that intersects the first peripheral edge 33 and the vertical peripheral edge 30 at 90 °.
  • the comparative example does not include the first side portion 33 but has a linear angular periphery 73 that inclines from the lateral peripheral edge 29 toward the vertical peripheral edge 30.
  • the reference example is inclined with respect to the lateral peripheral edge 29 and extends to the side opposite to the first side 33 of the embodiment (in FIG. 8A, the direction away from the end face 6C of the resin package 6). It has an angular periphery 76 including a first side 74 and a linear second side 75 that is inclined from the first side 74 toward the longitudinal periphery 30 with respect to the lateral periphery 29.
  • the lead frame was selectively punched from the back surface side of the resin package in accordance with the manufacturing process described with reference to FIGS. 9 to 11 so that the protruding portion 14 has the above-described design shape.
  • the shape of the protrusion 14 actually obtained was photographed with a scanning electron microscope (SEM) from various angles.
  • SEM scanning electron microscope
  • the obtained SEM images are shown in FIGS. 20B to 20D (Example), FIGS. 21B to 21E (Comparative Example), and FIGS. 22B to 22D (Reference Example).
  • 20B, FIG. 21B, and FIG. 22B are images of the back surface of the protruding portion 14, and FIG. 20C, FIG. 21C, and FIG.
  • FIGS. 20B to 20D burrs did not occur at the corners of the protrusions 14 in the examples according to the above-described embodiment.
  • a plating layer for example, Sn plating layer
  • FIG. 20C a plating layer (for example, Sn plating layer) on the lead frame is brought into contact with the end surface 77 of the projecting portion 14 from the back surface 80 when the lead frame is punched.
  • the plating region 78 was formed from the back surface 80 of the protrusion 14 to the middle in the thickness direction.
  • the region that occupies the surface of the protrusion 14 from the surface 81 side to the plating region 78 is a substrate region 79 that remains the substrate (for example, Cu) of the lead frame.
  • the first side portion 74 is formed so as to extend to the outside of the protruding portion 14, and therefore, compared with the embodiment.
  • the size of the semiconductor device is increased by the extension amount L4 of the first side portion 74. This is inferior to the embodiment in terms of space saving in light of the recent refinement of printed circuit boards.
  • SYMBOLS 1 ... Semiconductor device, 2 ... Drain terminal, 3 ... Source terminal, 4 ... Gate terminal, 5 ... Semiconductor element, 6 ... Resin package, 7 ... Island part, 8 ... Terminal part, 9 ... Source, 10 ... Gate, 11 ... Drain, 12 ... bonding wire, 13 ... bonding wire, 14 ... protruding part, 15 ... lateral side part, 16 ... vertical side part, 17 ... ridge region, 18 ... connecting part, 19 ... wire bonding part, 20 ... bending part, 21 DESCRIPTION OF SYMBOLS ... Terminal part, 22 ... Wire bonding part, 23 ... Bending part, 24 ... Terminal part, 25 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、半導体素子と、前記半導体素子を封止するパッケージ材と、前記半導体素子に電気的に接続され、前記パッケージ材の端面から突出する突出部を有する金属部材とを含み、前記突出部は、前記パッケージ材の前記端面に沿う横方向周縁と、当該端面に対する法線方向に沿う縦方向周縁と、前記突出部の角部に配置され、前記横方向周縁および前記縦方向周縁に連続する辺部で構成された角周縁とを有し、前記角周縁は、前記横方向周縁に対して略垂直に交差し、前記パッケージ材の前記端面に近づく方向に延びる第１辺部と、前記第１辺部と略垂直に交差する一端および前記縦方向周縁と略垂直に交差する他端を有する第２辺部とを含む。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置およびその製造方法に関する。
　たとえば、特許文献１は、スイッチング素子と、スイッチング素子に電気的に接続されたドレインリード、ソースリードおよびゲートリードと、これらリードの一部を露出させるようにスイッチング素子を封止する封止体と、封止体から突出する放熱フィンとを含む、半導体パッケージを開示している。放熱フィンの角部は、放熱フィンの先端縁に対して傾斜する直線状の辺部で構成されている。
特開２０１５－９２６０９号公報
　特許文献１の放熱フィンのような金属部材の形状は、製造時にリードフレームを所定パターンで切断することによって現れる切断形状で定められる。
　しかしながら、特許文献１の放熱フィンの角部のような切断パターンでリードフレームを切断すると、放熱フィンの角部に不要な突起（バリ）が残ることがある。このようなバリは、半導体パッケージの実装時に短絡の要因となるため、残らないことが好ましい。
　本発明の目的は、パッケージ材から突出する金属部材の周縁にバリがなく、信頼性の高い半導体装置を提供することである。
　本発明の他の目的は、リードフレームの切断後にパッケージ材から突出する金属部材の周縁にバリが発生することを抑制することができる半導体装置の製造方法を提供することである。
　本発明の一実施形態に係る半導体装置は、半導体素子と、前記半導体素子を封止するパッケージ材と、前記半導体素子に電気的に接続され、前記パッケージ材の端面から突出する突出部を有する金属部材とを含み、前記突出部は、前記パッケージ材の前記端面に沿う横方向周縁と、当該端面に対する法線方向に沿う縦方向周縁と、前記突出部の角部に配置され、前記横方向周縁および前記縦方向周縁に連続する辺部で構成された角周縁とを有し、前記角周縁は、前記横方向周縁に対して略垂直に交差し、前記パッケージ材の前記端面に近づく方向に延びる第１辺部と、前記第１辺部と略垂直に交差する一端および前記縦方向周縁と略垂直に交差する他端を有する第２辺部とを含む。
　前記半導体装置は、本発明の一実施形態に係る半導体装置の製造方法によって製造することができる。当該半導体装置の製造方法は、リードフレーム上に半導体素子を搭載する工程と、前記リードフレームの一部が露出するように前記半導体素子をパッケージ材で封止する工程と、前記リードフレームを所定パターンで切断することによって前記パッケージ材を前記リードフレームから切り離し、前記パッケージ材側に残った前記リードフレームを前記パッケージ材の端面から突出する突出部を有する金属部材として残す工程とを含み、前記所定パターンの切断によって現れる前記突出部の周縁は、前記パッケージ材の前記端面に沿う横方向周縁と、当該端面に対する法線方向に沿う縦方向周縁と、前記突出部の角部に配置され、前記横方向周縁および前記縦方向周縁に連続する辺部で構成された角周縁とを有し、前記角周縁は、前記横方向周縁に対して略垂直に交差し、前記パッケージ材の前記端面に近づく方向に延びる第１辺部と、前記第１辺部と略垂直に交差する一端および前記縦方向周縁と略垂直に交差する他端を有する第２辺部とを含む。
　この方法によれば、突出部の角周縁が上記第１辺部および第２辺部を含むようなパターンでリードフレームが切断されるので、切断後に、突出部の角部にバリが発生することを抑制することができる。その結果、得られた半導体装置には、金属部材の周縁にバリが残らないので、信頼性の高い半導体装置を提供することができる。
　本発明の一実施形態に係る半導体装置では、前記第１辺部と前記第２辺部との交差部は、湾曲形状に形成されていてもよい。
　本発明の一実施形態に係る半導体装置では、前記横方向周縁と前記第１辺部とがなす角度θ１、前記第１辺部と前記第２辺部とがなす角度θ２、および前記第２辺部と前記縦方向周縁とがなす角度θ３が、すべて９０°であってもよい。
　本発明の一実施形態に係る半導体装置では、前記第１辺部の長さＬ１と前記第２辺部の長さＬ２との比（Ｌ１／Ｌ２）が、１／１０～１０の範囲であってもよい。
　本発明の一実施形態に係る半導体装置では、前記突出部の厚さＴ１が０．１ｍｍ～２ｍｍであり、前記パッケージ材の前記端面からの前記突出部の突出量Ｌ３が、０．１ｍｍ～２ｍｍであってもよい。
　本発明の一実施形態に係る半導体装置では、前記第２辺部は、前記横方向周縁に対して平行に形成されていてもよい。
　本発明の一実施形態に係る半導体装置では、前記第２辺部は、前記横方向周縁に対して傾斜して形成されていてもよい。
　本発明の一実施形態に係る半導体装置では、前記突出部の端面は、前記突出部の裏面側から厚さ方向途中までを占めるめっき領域と、前記突出部の表面側から前記めっき領域までを占める前記金属部材の素地領域とを含んでいてもよい。
　本発明の一実施形態に係る半導体装置では、前記金属部材の前記突出部は、前記半導体装置で発生する熱を逃がすための放熱フィンを含んでいてもよい。
　本発明の一実施形態に係る半導体装置では、前記半導体素子が、トランジスタチップを含み、前記金属部材が、前記トランジスタチップのドレインに接続されたドレイン端子を含んでいてもよい。
　本発明の一実施形態に係る半導体装置では、前記半導体素子が、トランジスタチップを含み、前記金属部材が、前記トランジスタチップのソースに接続されたソース端子を含んでいてもよい。
　本発明の一実施形態に係る半導体装置では、前記半導体素子が、トランジスタチップを含み、前記金属部材が、前記トランジスタチップのゲートに接続されたゲート端子を含んでいてもよい。
　本発明の一実施形態に係る半導体装置の製造方法では、前記リードフレームを切断する工程は、前記金属部材の前記突出部として残す部分を前記リードフレームの表側から支持部材で支持した状態で、前記支持部材で支持されていない前記リードフレームの部分を前記リードフレームの裏側から切断する工程を含んでいてもよい。
　本発明の一実施形態に係る半導体装置の製造方法では、前記リードフレームを切断する工程は、前記リードフレームの不要部分を前記支持部材で支持せず、当該支持されていない前記リードフレームの部分を打ち抜き部材で打ち抜く工程を含んでいてもよい。
図１は、本発明の一実施形態に係る半導体装置の平面図である。 図２は、本発明の一実施形態に係る半導体装置の底面図である。 図３は、本発明の一実施形態に係る半導体装置の正面図である。 図４は、本発明の一実施形態に係る半導体装置の背面図である。 図５は、本発明の一実施形態に係る半導体装置の左側面図である。 図６は、本発明の一実施形態に係る半導体装置の右側面図である。 図７は、図１の一点鎖線VIIで囲まれた部分の拡大図である。 図８Ａおよび図８Ｂは、図７の突出部の詳細な寸法を説明するための図である。 図９は、本発明の一実施形態に係るリードフレームの模式的な平面図である。 図１０は、前記リードフレームの要部拡大図である。 図１１Ａおよび図１１Ｂは、前記リードフレームの切断に関連する工程を説明するための図である。 図１２は、本発明の他の実施形態に係る半導体装置の平面図である。 図１３は、本発明の他の実施形態に係る半導体装置の底面図である。 図１４は、本発明の他の実施形態に係る半導体装置の正面図である。 図１５は、本発明の他の実施形態に係る半導体装置の背面図である。 図１６は、本発明の他の実施形態に係る半導体装置の左側面図である。 図１７は、本発明の他の実施形態に係る半導体装置の右側面図である。 図１８は、本発明のさらに他の実施形態に係る半導体装置の要部拡大図である。 図１９は、本発明のさらに他の実施形態に係る半導体装置の要部拡大図である。 図２０Ａ～図２０Ｄは、実施例のバリの発生評価を確認するための図である。 図２１Ａ～図２１Ｅは、比較例のバリの発生評価を確認するための図である。 図２２Ａ～図２２Ｄは、参考例のバリの発生評価を確認するための図である。
　以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
　図１は、本発明の一実施形態に係る半導体装置１の平面図である。図２は、本発明の一実施形態に係る半導体装置１の底面図である。図３は、本発明の一実施形態に係る半導体装置１の正面図である。図４は、本発明の一実施形態に係る半導体装置１の背面図である。図５は、本発明の一実施形態に係る半導体装置１の左側面図である。図６は、本発明の一実施形態に係る半導体装置１の右側面図である。なお、図１～図６において、破線で示した部分は、樹脂パッケージ６で覆われた部分であり、外観上視認できない部分である。
　半導体装置１は、たとえば、表面実装型のパワートランジスタであり、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
　半導体装置１は、本発明の金属部材の一例としての複数の端子２，３，４と、半導体素子５と、本発明のパッケージ材の一例としての樹脂パッケージ６とを含む。
　半導体装置１の大きさは特に限定されず、この実施形態では、たとえば、縦方向寸法が２ｍｍ～３０ｍｍ、横方向寸法が２ｍｍ×３０ｍｍ、厚さが０．５ｍｍ～５ｍｍであってもよい。この実施形態では、縦方向が複数の端子２，３，４の延出方向（突出方向）であり、横方向が縦方向に直交する方向であってもよい。なお、上記半導体装置１の大きさは、樹脂パッケージ６の大きさを示している。
　樹脂パッケージ６は、複数の端子２，３，４の一部ずつと、半導体素子５とを覆う略直方体形状に形成されている。この樹脂パッケージ６は、表面６Ａ、その反対側の裏面６Ｂ、および表面６Ａと裏面６Ｂとの間を繋げる４つの端面（側面）６Ｃ，６Ｄ，６Ｅ，６Ｆを有している。端面６Ｃと端面６Ｅとが前記縦方向において相対し、端面６Ｄと端面６Ｆとが前記横方向において相対している。また、樹脂パッケージ６は、たとえば黒色のエポキシ樹脂からなる。
　複数の端子２，３，４は、たとえば、ドレイン端子２、ソース端子３、ゲート端子４を含む。これらの端子２，３，４は、半導体装置１に搭載される半導体素子５の種類に合わせて、別の名称で定義されてもよい。たとえば、半導体素子５がＭＯＳＦＥＴの場合は前述の通りであるが、半導体素子５がＩＧＢＴの場合、複数の端子２，３，４は、それぞれ、コレクタ端子、エミッタ端子、ゲート端子と称されてもよい。また、包括的な名称として、複数の端子２，３，４は、それぞれ、第１外部端子、第２外部端子、第３外部端子と称されてもよい。
　ドレイン端子２、ソース端子３およびゲート端子４は、金属板からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイ等からなる。ドレイン端子２、ソース端子３およびゲート端子４の厚さは、たとえば０．１ｍｍ～１．０ｍｍであり、この実施形態では０．６ｍｍ程度であってもよい。
　図１および図２に示すように、ドレイン端子２は、ソース端子３およびゲート端子４に比べて、半導体素子５を内方領域に搭載できる程度の幅広に形成されている。ドレイン端子２は、半導体素子５が搭載されるアイランド部７と、端子部８とを一体的に含む。アイランド部７には、半導体素子５が搭載されている。
　半導体素子５は、たとえばチップ状に形成されたトランジスタ（ＭＯＳＦＥＴ）であり、表面にソース９およびゲート１０を備え、裏面にドレイン１１を備えている。図面の明瞭化のため、図１～図６のうち図１および図２のみにおいて、ソース９、ゲート１０およびドレイン１１の符号を示している。ソース９およびゲート１０は、図１に示すように、半導体素子５の表面に選択的に配置されたパッド状の電極であってもよい。ドレイン１１は、図２に示すように、半導体素子５の裏面全体に配置された電極であってもよい。
　半導体素子５は、導電接合剤（たとえばＡｇペースト等）を使用してドレイン１１とアイランド部７とを接合することによって、アイランド部７にボンディングされている。これにより、半導体素子５のドレイン１１は、アイランド部７に電気的に接続されている。一方、ソース９およびゲート１０は、それぞれ、ボンディングワイヤ１２，１３を使用してソース端子３およびゲート端子４に接続されている。
　端子部８は、この実施形態では、アイランド部７よりも若干幅広に形成されており、その一部が、突出部１４として樹脂パッケージ６の端面６Ｃからフィン状に突出している。
　アイランド部７および端子部８（突出部１４を除く部分）は、大部分の領域が樹脂パッケージ６で覆われているが、裏面の一部の領域が、樹脂パッケージ６の裏面６Ｂから選択的に露出している。より具体的には、図２に示す底面視において、樹脂パッケージ６は、端面６Ｅに沿う横辺部１５と、当該横辺部１５の両端から端面６Ｄ，６Ｆに沿って延びる縦辺部１６，１６とを含むコ字状に形成され、当該横辺部１５および縦辺部１６で囲まれた中央部に、端面６Ｃ側が開放された領域１７が形成されている。樹脂パッケージ６の裏面６Ｂ側において、アイランド部７および端子部８の周縁が横辺部１５および縦辺部１６で支持されることによって、樹脂パッケージ６からのアイランド部７および端子部８の抜け落ちが防止されている。一方、アイランド部７および端子部８は、領域１７から実装基板（図示せず）に対するドレイン端子２の接続部１８として露出している。この接続部１８は、樹脂パッケージ６と同一平面で露出している。つまり、接続部１８と、樹脂パッケージ６の横辺部１５および縦辺部１６との間は、段差なく連続している。
　図１および図２に示すように、ソース端子３およびゲート端子４は、平面視において直線状に延びるリード端子として形成され、互いに間隔を空けて複数配置されている。この実施形態では、合計７本のリード端子３，４が、樹脂パッケージ６の端面６Ｅから突出部１４の突出方向と反対側に突出して配置されており、最も端（平面視で左端）のリード端子がゲート端子４であり、残りのリード端子がソース端子３である。なお、ソース端子３およびゲート端子４の数や配列は、半導体装置１に搭載される半導体素子５の特性やパッド位置等に合わせて適宜変更してもよい。
　ソース端子３は、ワイヤボンディング部１９と、屈曲部２０と、端子部２１とを一体的に含む。
　ワイヤボンディング部１９は、樹脂パッケージ６に覆われており、樹脂パッケージ６の内部でボンディングワイヤ１２に接続されている。
　端子部２１は、半導体装置１を実装基板に実装する際に、はんだによって接合される部位である。端子部２１は、図６に示すように、樹脂パッケージ６の外側において、ワイヤボンディング部１９に対して裏面６Ｂ側に離れた位置（より具体的には、樹脂パッケージ６の裏面６Ｂと同一平面の位置）に配置されている。つまり、裏面６Ｂを基準として、端子部２１とワイヤボンディング部１９との間には、ワイヤボンディング部１９が高い位置となるように高低差が設けられており、この高低差を補うように、屈曲部２０がワイヤボンディング部１９と端子部２１とを繋いでいる。なお、図１および図２に示すように、ソース端子３の一部（この実施形態では、中央に配置されたソース端子３）は、屈曲せず、他のソース端子３に比べて短く形成されていてもよい。
　ゲート端子４は、ワイヤボンディング部２２と、屈曲部２３と、端子部２４とを一体的に含む。
　ワイヤボンディング部２２は、樹脂パッケージ６に覆われており、樹脂パッケージ６の内部でボンディングワイヤ１３に接続されている。
　端子部２４は、半導体装置１を実装基板に実装する際に、はんだによって接合される部位である。端子部２４は、図５に示すように、樹脂パッケージ６の外側において、ワイヤボンディング部２２に対して裏面６Ｂ側に離れた位置（より具体的には、樹脂パッケージ６の裏面６Ｂと同一平面の位置）に配置されている。つまり、裏面６Ｂを基準として、端子部２４とワイヤボンディング部２２との間には、ワイヤボンディング部２２が高い位置となるように高低差が設けられており、この高低差を補うように、屈曲部２３がワイヤボンディング部２２と端子部２４とを繋いでいる。
　樹脂パッケージ６には、横方向の両端面６Ｄ，６Ｆに、それぞれ、平面視略半円形状の凹部２５，２６が形成されている。凹部２５，２６は、樹脂パッケージ６の表面６Ａから樹脂パッケージ６の厚さ方向途中（この実施形態では、樹脂パッケージ６の裏面６Ｂを基準とするドレイン端子２の高さ位置）まで、樹脂パッケージ６の一部を切り欠くように形成されている。各凹部２５，２６には、ドレイン端子２（端子部８）の周縁２７，２８が露出している。周縁２７，２８は、端面６Ｄ，６Ｆよりも内側に離れた位置で露出している。
　図７は、図１の一点鎖線VIIで囲まれた部分の拡大図である。図８Ａおよび図８Ｂは、図７の突出部１４の詳細な寸法を説明するための図であり、図８Ａが平面図であり、図８Ｂが側面図である。図７、図８Ａおよび図８Ｂを参照して、ドレイン端子２の突出部１４の構成について具体的に説明する。
　まず、図７に示すように、突出部１４は、樹脂パッケージ６の幅とほぼ同じ幅を有している。突出部１４は、樹脂パッケージ６の端面６Ｃに沿う（この実施形態では、端面６Ｃに平行）横方向周縁２９と、当該端面６Ｃに対して垂直交わる端面６Ｄ，６Ｆに沿い（この実施形態では、端面６Ｄ，６Ｆに平行）、端面６Ｄ，６Ｆの略延長線上に配置された縦方向周縁３０，３０と、突出部１４の横方向両端角部に配置され、横方向周縁２９および縦方向周縁３０，３０に連続する辺部で構成された角周縁３１，３１とを有している。これにより、突出部１４の両端角部には、平面視で横方向周縁２９から縦方向周縁３０へと突出部１４の内側に向かって凸となる形状の角周縁３１，３１によって画成された凹部３２が形成されている。
　図８Ａおよび図８Ｂに示すように、角周縁３１は、横方向周縁２９に対して角度θ１で交差し、樹脂パッケージ６の端面６Ｃに近づく方向に延びる第１辺部３３と、第１辺部３３と角度θ２で交差する一端および縦方向周縁３０と角度θ３で交差する他端を有する第２辺部３４とを含む。角周縁３１は、第１辺部３３と第２辺部３４とが連なって構成されている。
　より具体的には、角周縁３１は、横方向周縁２９から端面６Ｃに向かって膨出するように弧状に延びる第１辺部３３と、第１辺部３３と縦方向周縁３０とを繋ぐ直線状の第２辺部３４とを含む。第２辺部３４は、この実施形態では、横方向周縁２９に対して平行な直線状である。これにより、第１辺部３３と第２辺部３４との交差部は湾曲形状に形成されている。当該交差部が湾曲形状であることで、後述するリードフレーム３６の切断時に、第１辺部３３と第２辺部３４との交差部が欠けることを防止することができる。
　また、図８Ａに示す角度θ１、θ２およびθ３は、それぞれ、略垂直であり、好ましくは、８０°～１００°であり、さらに好ましくは、９０°～１００°である。この実施形態では、角度θ１、θ２およびθ３は、すべて９０°となっている。なお、図８Ａに示すように、第１辺部３３が弧状である場合には、角度θ１は、横方向周縁２９と第１辺部３３との交差部における当該弧の接線３５と、横方向周縁２９とのなす角度と定義してもよい。同様に、角度θ２は、接線３５と直線状の第２辺部３４の延長線とのなす角度として定義してもよい。
　また、第１辺部３３の長さＬ１と第２辺部３４の長さＬ２との比（Ｌ１／Ｌ２）は、たとえば、１／１０～１０の範囲であり、好ましくは、１／５～５の範囲である。なお、図８Ａに示すように、第１辺部３３が弧状である場合には、第２辺部３４の長さＬ２は、第１辺部３３の接線３５と縦方向周縁３０との間の距離と定義してもよい。
　また、この実施形態では、突出部１４の厚さＴ１（つまり、前述のドレイン端子２、ソース端子３およびゲート端子４の厚さ）が、たとえば、０．１ｍｍ～２ｍｍ（好ましくは、１．１ｍｍ～１．５ｍｍ）であり、樹脂パッケージ６の端面６Ｃからの突出部１４の突出量Ｌ３が、たとえば、０．１ｍｍ～２ｍｍである。
　そして、半導体装置１は、たとえば、表面に回路（パターン）配線が形成された実装基板（プリント基板）上に表面実装されることによって、使用される。ドレイン端子２、ソース端子３およびゲート端子４は、それぞれ、実装基板上の回路配線に、はんだ等によって接続される。ドレイン端子２の突出部１４は、半導体素子５の駆動等に起因して発生する半導体装置１の熱を実装基板に逃がすための放熱用フィンとしても機能する。また、半導体装置１の放熱は、樹脂パッケージ６の凹部２５，２６から露出するドレイン端子２を介しても行うことができる。
　図９は、本発明の一実施形態に係るリードフレーム３６の模式的な平面図である。図１０は、リードフレーム３６の要部拡大図である。図１１Ａおよび図１１Ｂは、リードフレーム３６の切断に関連する工程を説明するための図である。なお、図９～図１１では、図１～図８に示した参照符号のうち、半導体装置１の製造フローの説明に必要なもののみを示し、その他の参照符号は省略する。
　次に、図９～図１１を参照して、半導体装置１の製造方法を説明する。
　半導体装置１を製造するには、まず、図９に示すように、リードフレーム３６が準備される。リードフレーム３６は、リードフレーム３６の骨格を構成する幅広なフレーム部３７と、フレーム部３７と一体的にされ、フレーム部３７に支持されたアイランド部３８およびリード部３９とを含む。リードフレーム３６は、金属板からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイ等からなる。
　リードフレーム３６は、たとえば、金属板に打ち抜き加工を施すことによって形成されており、リードフレーム３６には、フレーム部３７で取り囲まれた複数の打ち抜き部分（空間部４０）が形成されている。より具体的には、フレーム部３７は、互いに平行に横方向に延びるベースフレーム４１および反対側のフィン用フレーム４２と、ベースフレーム４１とフィン用フレーム４２との間を縦方向に延びてこれらを繋げる接続フレーム４３とを有している。接続フレーム４３は、互いに間隔を空けて複数本設けられており、隣り合う接続フレーム４３間に空間部４０を区画している。
　フィン用フレーム４２は、樹脂パッケージ６からフィン状に露出することになる突出部１４を構成する部位であり、共に四角形状の第１部分４４および第２部分４５が、横方向に沿って段違いに配列されている。これにより、第１部分４４と第２部分４５との接続部は、クランク状に屈折した屈曲部４６として構成されている。
　アイランド部３８およびリード部３９は、フレーム部３７によって区画された各空間部４０に配置されている。
　アイランド部３８は、ドレイン端子２のアイランド部７を構成する部位である。アイランド部３８は、フィン用フレーム４２の第１部分４４に片持ち支持され、ベースフレーム４１側に延びている。
　リード部３９は、ソース端子３およびゲート端子４を構成する部位であり、これらの端子３，４と同数でベースフレーム４１に片持ち支持され、フィン用フレーム４２側に延びている。また、リード部３９の長さ方向略中央部には、各リード部３９が半導体装置１の製造時（たとえば、ボンディングワイヤ１２，１３の接合時等）に、長尺な各リード部３９がずれ動くことを防止するために、複数本のリード部３９をまとめて繋げる連結部４７が形成されている。
　リードフレーム３６の準備後、各アイランド部３８に半導体素子５がボンディングされる。半導体素子５は、たとえば、導電接合剤（たとえばＡｇペースト等）を使用して各アイランド部３８に接合される。次に、図９～図１１では示されていないが、半導体素子５のソース９およびゲート１０が、それぞれ、ボンディングワイヤ１２，１３によって、ソース端子３およびゲート端子４に対応するリード部３９に接続される。
　次に、リードフレーム３６上に、選択的にモールド樹脂を流し込むことによって、半導体素子５、アイランド部３８およびリード部３９の一部が、樹脂パッケージ６で封止される。
　次に、図１０に破線で示すように屈曲部４６に設定された切断線４８に沿ってリードフレーム３６が切断されることによって、フィン用フレーム４２の第２部分４５が第１部分４４から切り離される。また、リード部３９とベースフレーム４１との境界部および連結部４７も切断されることによって、ベースフレーム４１がリード部３９から切り離される。これにより、半導体装置１の個片がリードフレーム３６から１つずつ切り分けられる。切断後に残ったフィン用フレーム４２の第１部分４４が、ドレイン端子２の突出部１４として形成され、切断線４８に沿う形状で角周縁３１が形成される。また、リード部３９は、ソース端子３およびゲート端子４として形成される。
　上記の切断工程は、たとえば、図１１Ａおよび図１１Ｂに示すように行われてもよい。まず、図１１Ａに示すように、樹脂パッケージ６で封止後のリードフレーム３６の残す部分（つまり、フィン用フレーム４２の第１部分４４およびリード部３９）が、リードフレーム３６の表面側（樹脂パッケージ６の表面６Ａ側）から本発明の支持部材の一例としての専用のダイ４９によって支持され、リードフレーム３６の裏面側（樹脂パッケージ６の裏面６Ｂ側）からはストリッパ５０で押さえられる。
　次に、図１１Ｂに示すように、リードフレーム３６の不要部分（図１１Ｂでは、フィン用フレーム４２の第２部分４５のみを示す）が、本発明の打ち抜き部材の一例としてのパンチ５１でリードフレームの裏面側から表面側へ向かって打ち抜かれる。このパンチング加工によって、第２部分４５に加え、ベースフレーム４１や連結部４７等も同時に打ち抜くことができる。
　以上の方法によれば、ドレイン端子２の突出部１４の角周縁３１が、図８Ａに示したような第１辺部３３および第２辺部３４を含むようなパターンでリードフレーム３６が切断されるので、切断後に、突出部１４の角部にバリが発生することを抑制することができる。その結果、得られた半導体装置１には、ドレイン端子２の突出部１４の周縁にバリが残らないので、信頼性の高い半導体装置１として提供することができる。
　図１２は、本発明の他の実施形態に係る半導体装置６１の平面図である。図１３は、本発明の他の実施形態に係る半導体装置６１の底面図である。図１４は、本発明の他の実施形態に係る半導体装置６１の正面図である。図１５は、本発明の他の実施形態に係る半導体装置６１の背面図である。図１６は、本発明の他の実施形態に係る半導体装置６１の左側面図である。図１７は、本発明の他の実施形態に係る半導体装置６１の右側面図である。図１２～図１７において、図１～図８に示した構成と同様の構成については、同一の参照符号を付して説明を省略する。
　半導体装置６１では、ドレイン端子２の突出部１４は、樹脂パッケージ６の幅よりも狭い幅（この実施形態では、樹脂パッケージ６の幅の約１／２の幅）を有している。当該幅狭の突出部１４は、樹脂パッケージ６の端面６Ｄ，６Ｆのそれぞれから等しい間隔を空け、端面６Ｃの幅方向略中央部から突出している。したがって、図１５に示す背面視において、突出部１４の横方向両側には、樹脂パッケージ６の端面６Ｃの一部が形成されている。
　また、ドレイン端子２は、アイランド部７の側縁から樹脂パッケージ６の端面６Ｄ，６Ｆのそれぞれに向かって延びる側方延出部６２，６２が形成されている。側方延出部６２，６２は、アイランド部７の側縁から、同一直線上において互いに反対方向に延び、樹脂パッケージ６の端面６Ｄ，６Ｆから突出して露出している。
　また、この半導体装置６１では、ソース端子６３およびゲート端子６４は、それぞれ、図１および図２に示したソース端子３およびゲート端子４よりも幅広で、１つずつ設けられている。ソース端子６３およびゲート端子６４は、ドレイン端子２と同一平面上に配置され、それらの一部が、突出部６５，６６として樹脂パッケージ６の端面６Ｅからフィン状に突出している。各突出部６５，６６の横方向両端角部には、図８Ａで説明した角周縁３１および凹部３２と同一形状の角周縁６７，６８および凹部６９，７０が形成されている。また、ソース端子６３およびゲート端子６４は、裏面の一部の領域が、ドレイン端子２の接続部１８と同様に、樹脂パッケージ６の裏面６Ｂから接続部７１，７２として選択的に露出している。
　この半導体装置６１によれば、ドレイン端子２の突出部１４に加えて、フィン状に突出するソース端子６３およびゲート端子６４にも、図８Ａに示した第１辺部３３および第２辺部３４を含むようなパターンの角周縁６７，６８が形成されている。そのため、半導体装置６１の製造時においてリードフレームの切断後、突出部６５，６６の角部にバリが発生することも抑制することができる。
　以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
　たとえば、角周縁３１の第２辺部３４は、図８Ａに示したように横方向周縁２９に対して平行である必要はなく、図１８に示すように、横方向周縁２９に対して傾斜した直線状であってもよい。この場合の傾斜角θ４は、たとえば、５°～３０°であってもよい。
　また、角周縁３１の第１辺部３３は、図８Ａに示したような弧状である必要はなく、図１９に示すように、横方向周縁２９および第２辺部３４に対して垂直に交差する直線状であってもよい。
　また、前述の実施形態では、突出部１４，６５，６６は、いずれも、半導体素子５に電気的に接続された外部端子の一部であったが、たとえば、半導体装置１，６１の熱を逃がすためだけに設けられた（つまり、半導体素子５とは電気的に切り離された）放熱用のフィンであってもよい。
　また、前述の実施形態では、半導体素子５の素子構造としてＭＯＳＦＥＴのトランジスタチップを例示したが、本発明の半導体素子としては、たとえば、ＩＧＢＴ、ＪＦＥＴ、ショットキーバリアダイオード等の素子であってもよい。
　その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
　本出願は、２０１７年３月２８日に日本国特許庁に提出された特願２０１７－０６３１９８号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
　次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
　以下では、前述のドレイン端子２の突出部１４の角部形状に関して、実施例、比較例および参考例の３つの打ち抜きパターンによってバリの発生評価を行った。実施例、比較例および参考例における突出部１４の設計上の形状は、それぞれ、図２０Ａ、図２１Ａおよび図２２Ａに示すとおりである。
　つまり、実施例は、図２０Ａに示すように、前述の実施形態と同様に、横方向周縁２９に対して９０°で交差し、樹脂パッケージ６の端面６Ｃに近づく方向に延びる第１辺部３３と、第１辺部３３および縦方向周縁３０と９０°で交差する第２辺部３４とを含む角周縁３１を有している。
　比較例は、図２１Ａに示すように、第１辺部３３を備えておらず、横方向周縁２９から縦方向周縁３０へ向かって傾斜する直線状の角周縁７３を有している。
　参考例は、図２２Ａに示すように、横方向周縁２９に対して傾斜し、実施例の第１辺部３３とは反対側（図８Ａでは、樹脂パッケージ６の端面６Ｃから離れる方向）に延びる第１辺部７４と、当該第１辺部７４から縦方向周縁３０へ向かって横方向周縁２９に対して傾斜する直線状の第２辺部７５とを含む角周縁７６を有している。
　突出部１４が上記の設計形状となるように、図９～図１１で説明した製造工程に倣って、リードフレームを樹脂パッケージの裏面側から選択的に打ち抜いた。実際に得られた突出部１４の形状を様々な角度から走査型電子顕微鏡（ＳＥＭ）で撮影した。得られたＳＥＭ画像を、図２０Ｂ～図２０Ｄ（実施例）、図２１Ｂ～図２１Ｅ（比較例）および図２２Ｂ～図２２Ｄ（参考例）に示す。図２０Ｂ、図２１Ｂおよび図２２Ｂが突出部１４の裏面の画像であり、図２０Ｃ、図２１Ｃおよび図２２Ｃが打ち抜いた後の切断面（突出部１４の端面）の画像であり、図２０Ｄ、図２１Ｄおよび図２２Ｄが突出部１４の表面の画像である。また、図２１Ｅは、比較例のバリを拡大して示す図である。
＜評価＞
　図２０Ｂ～図２０Ｄに示すように、前述の実施形態に倣った実施例では、突出部１４の角部にバリが発生することはなかった。また、図２０Ｃに示すように、突出部１４の端面７７には、リードフレームの打ち抜きの際にリードフレーム上のめっき層（たとえば、Ｓｎめっき層等）がパンチ５１に連れられて裏面８０から表面８１へ延びることで、突出部１４の裏面８０から厚さ方向途中までめっき領域７８が形成された。一方、突出部１４の表面８１側からめっき領域７８までを占める領域は、リードフレームの素地（たとえば、Ｃｕ等）のままの素地領域７９であった。
　これに対し、図２１Ｂ～図２１Ｅ（特に図２１Ｅ）に示すように、比較例では、横方向周縁２９の端部にバリ８２が発生する結果となった。
　一方、参考例では、図２２Ａ～図２２Ｄに示すように、バリの発生は観察されなかったものの、第１辺部７４を突出部１４の外側に延びるように形成することから、実施例に比べて半導体装置のサイズが、第１辺部７４の延出量Ｌ４によって大きくなることが分かった。これは、近年のプリント基板の精密化に照らせば、実施例に比べて省スペース性に関しては劣ることである。
　１…半導体装置、２…ドレイン端子、３…ソース端子、４…ゲート端子、５…半導体素子、６…樹脂パッケージ、７…アイランド部、８…端子部、９…ソース、１０…ゲート、１１…ドレイン、１２…ボンディングワイヤ、１３…ボンディングワイヤ、１４…突出部、１５…横辺部、１６…縦辺部、１７… 領域、１８…接続部、１９…ワイヤボンディング部、２０…屈曲部、２１…端子部、２２…ワイヤボンディング部、２３…屈曲部、２４…端子部、２５…凹部、２６…凹部、２７…周縁、２８…周縁、２９…横方向周縁、３０…縦方向周縁、３１…角周縁、３２…凹部、３３…第１辺部、３４…第２辺部、３５…接線、３６…リードフレーム、３７…フレーム部、３８…アイランド部、３９…リード部、４０…空間部、４１…ベースフレーム、４２…フィン用フレーム、４３…接続フレーム、４４…第１部分、４５…第２部分、４６…屈曲部、４７…連結部、４８…切断線、４９…ダイ、５０…ストリッパ、５１…パンチ、６１…半導体装置、６２…側方延出部、６３…ソース端子、６４…ゲート端子、６５…突出部、６６…突出部、６７…角周縁、６８…角周縁、６９…凹部、７０…凹部、７１…    接続部、７２…接続部、７３…角周縁、７４…第１辺部、７５…第２辺部、７６…角周縁、７７…端面、７８…めっき領域、７９…素地領域、８０…裏面、８１…表面、８２…   バリ 

Claims (15)

  1. 　半導体素子と、
    　前記半導体素子を封止するパッケージ材と、
    　前記半導体素子に電気的に接続され、前記パッケージ材の端面から突出する突出部を有する金属部材とを含み、
    　前記突出部は、前記パッケージ材の前記端面に沿う横方向周縁と、当該端面に対する法線方向に沿う縦方向周縁と、前記突出部の角部に配置され、前記横方向周縁および前記縦方向周縁に連続する辺部で構成された角周縁とを有し、
    　前記角周縁は、前記横方向周縁に対して略垂直に交差し、前記パッケージ材の前記端面に近づく方向に延びる第１辺部と、前記第１辺部と略垂直に交差する一端および前記縦方向周縁と略垂直に交差する他端を有する第２辺部とを含む、半導体装置。
  2. 　前記第１辺部と前記第２辺部との交差部は、湾曲形状に形成されている、請求項１に記載の半導体装置。
  3. 　前記横方向周縁と前記第１辺部とがなす角度θ１、前記第１辺部と前記第２辺部とがなす角度θ２、および前記第２辺部と前記縦方向周縁とがなす角度θ３が、すべて９０°である、請求項１または２に記載の半導体装置。
  4. 　前記第１辺部の長さＬ１と前記第２辺部の長さＬ２との比（Ｌ１／Ｌ２）が、１／１０～１０の範囲である、請求項１～３のいずれか一項に記載の半導体装置。
  5. 　前記突出部の厚さＴ１が０．１ｍｍ～２ｍｍであり、前記パッケージ材の前記端面からの前記突出部の突出量Ｌ３が、０．１ｍｍ～２ｍｍである、請求項１～４のいずれか一項に記載の半導体装置。
  6. 　前記第２辺部は、前記横方向周縁に対して平行に形成されている、請求項１～５のいずれか一項に記載の半導体装置。
  7. 　前記第２辺部は、前記横方向周縁に対して傾斜して形成されている、請求項１～５のいずれか一項に記載の半導体装置。
  8. 　前記突出部の端面は、前記突出部の裏面側から厚さ方向途中までを占めるめっき領域と、前記突出部の表面側から前記めっき領域までを占める前記金属部材の素地領域とを含む、請求項１～７のいずれか一項に記載の半導体装置。
  9. 　前記金属部材の前記突出部は、前記半導体装置で発生する熱を逃がすための放熱フィンを含む、請求項１～８のいずれか一項に記載の半導体装置。
  10. 　前記半導体素子が、トランジスタチップを含み、
    　前記金属部材が、前記トランジスタチップのドレインに接続されたドレイン端子を含む、請求項１～９のいずれか一項に記載の半導体装置。
  11. 　前記半導体素子が、トランジスタチップを含み、
    　前記金属部材が、前記トランジスタチップのソースに接続されたソース端子を含む、請求項１～１０のいずれか一項に記載の半導体装置。
  12. 　前記半導体素子が、トランジスタチップを含み、
    　前記金属部材が、前記トランジスタチップのゲートに接続されたゲート端子を含む、請求項１～１１のいずれか一項に記載の半導体装置。
  13. 　リードフレーム上に半導体素子を搭載する工程と、
    　前記リードフレームの一部が露出するように前記半導体素子をパッケージ材で封止する工程と、
    　前記リードフレームを所定パターンで切断することによって前記パッケージ材を前記リードフレームから切り離し、前記パッケージ材側に残った前記リードフレームを前記パッケージ材の端面から突出する突出部を有する金属部材として残す工程とを含み、
    　前記所定パターンの切断によって現れる前記突出部の周縁は、前記パッケージ材の前記端面に沿う横方向周縁と、当該端面に対する法線方向に沿う縦方向周縁と、前記突出部の角部に配置され、前記横方向周縁および前記縦方向周縁に連続する辺部で構成された角周縁とを有し、
    　前記角周縁は、前記横方向周縁に対して略垂直に交差し、前記パッケージ材の前記端面に近づく方向に延びる第１辺部と、前記第１辺部と略垂直に交差する一端および前記縦方向周縁と略垂直に交差する他端を有する第２辺部とを含む、半導体装置の製造方法。
  14. 　前記リードフレームを切断する工程は、前記金属部材の前記突出部として残す部分を前記リードフレームの表側から支持部材で支持した状態で、前記支持部材で支持されていない前記リードフレームの部分を前記リードフレームの裏側から切断する工程を含む、請求項１３に記載の半導体装置の製造方法。
  15. 　前記リードフレームを切断する工程は、前記リードフレームの不要部分を前記支持部材で支持せず、当該支持されていない前記リードフレームの部分を打ち抜き部材で打ち抜く工程を含む、請求項１４に記載の半導体装置の製造方法。
PCT/JP2018/008377 2017-03-28 2018-03-05 半導体装置および半導体装置の製造方法 WO2018180255A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019509092A JP7136767B2 (ja) 2017-03-28 2018-03-05 半導体装置および半導体装置の製造方法
DE212018000086.7U DE212018000086U1 (de) 2017-03-28 2018-03-05 Halbleitervorrichtung
CN201880022238.0A CN110520987B (zh) 2017-03-28 2018-03-05 半导体器件和半导体器件的制造方法
US16/491,499 US12009287B2 (en) 2017-03-28 2018-03-05 Semiconductor device with packaging material and metal member protruding from the packaging material
DE112018002151.3T DE112018002151T5 (de) 2017-03-28 2018-03-05 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017063198 2017-03-28
JP2017-063198 2017-03-28

Publications (1)

Publication Number Publication Date
WO2018180255A1 true WO2018180255A1 (ja) 2018-10-04

Family

ID=63675328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/008377 WO2018180255A1 (ja) 2017-03-28 2018-03-05 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP7136767B2 (ja)
CN (1) CN110520987B (ja)
DE (2) DE112018002151T5 (ja)
WO (1) WO2018180255A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022049315A (ja) * 2020-09-16 2022-03-29 株式会社東芝 半導体装置及びその製造方法
JP2023503634A (ja) * 2019-11-27 2023-01-31 ザ・ノコ・カンパニー 半導体デバイス、プリント回路基板（ｐｃｂ）、および電池管理システム（ｂｍｓ）における、パワー半導体デバイス（ｍｏｓｆｅｔ）の制御ピン（ゲートピン）をプリント回路基板（ｐｃｂ）にインターフェースする方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49103375U (ja) * 1972-12-26 1974-09-05
JPH07307424A (ja) * 1994-05-10 1995-11-21 Hitachi Cable Ltd トランジスタリードフレーム
JPH11123471A (ja) * 1997-10-24 1999-05-11 Nec Kyushu Ltd テ−プ打ち抜き金型

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577160A (en) * 1978-12-07 1980-06-10 Nec Corp Semiconductor device
US7745930B2 (en) * 2005-04-25 2010-06-29 International Rectifier Corporation Semiconductor device packages with substrates for redistributing semiconductor device electrodes
KR20080031446A (ko) * 2005-08-31 2008-04-08 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP4815300B2 (ja) * 2006-07-31 2011-11-16 日本電産サンキョー株式会社 ステッピングモータのステータコアの製造方法並びにそのステッピングモータ
DE102006053273A1 (de) * 2006-11-06 2008-05-08 Varta Microbattery Gmbh Galvanisches Element mit Kurzschluss-Schutz
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8816390B2 (en) * 2012-01-30 2014-08-26 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
JP5824135B2 (ja) 2014-12-25 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置
KR102519178B1 (ko) 2015-09-25 2023-04-06 삼성전자주식회사 색분리 소자를 포함하는 이미지 센서 및 이를 포함하는 촬상 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49103375U (ja) * 1972-12-26 1974-09-05
JPH07307424A (ja) * 1994-05-10 1995-11-21 Hitachi Cable Ltd トランジスタリードフレーム
JPH11123471A (ja) * 1997-10-24 1999-05-11 Nec Kyushu Ltd テ−プ打ち抜き金型

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023503634A (ja) * 2019-11-27 2023-01-31 ザ・ノコ・カンパニー 半導体デバイス、プリント回路基板（ｐｃｂ）、および電池管理システム（ｂｍｓ）における、パワー半導体デバイス（ｍｏｓｆｅｔ）の制御ピン（ゲートピン）をプリント回路基板（ｐｃｂ）にインターフェースする方法
JP7408804B2 (ja) 2019-11-27 2024-01-05 ザ・ノコ・カンパニー 半導体デバイス、プリント回路基板（ｐｃｂ）、および電池管理システム（ｂｍｓ）における、パワー半導体デバイス（ｍｏｓｆｅｔ）の制御ピン（ゲートピン）をプリント回路基板（ｐｃｂ）にインターフェースする方法
JP2022049315A (ja) * 2020-09-16 2022-03-29 株式会社東芝 半導体装置及びその製造方法
JP7393312B2 (ja) 2020-09-16 2023-12-06 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20200035587A1 (en) 2020-01-30
JPWO2018180255A1 (ja) 2020-02-06
DE112018002151T5 (de) 2020-01-16
JP7136767B2 (ja) 2022-09-13
CN110520987B (zh) 2023-10-27
CN110520987A (zh) 2019-11-29
DE212018000086U1 (de) 2019-06-17

Similar Documents

Publication Publication Date Title
US9455384B2 (en) Semiconductor light-emitting device
JP6028592B2 (ja) 半導体装置
JP2015144217A (ja) コネクタフレーム及び半導体装置
JP2023036823A (ja) 半導体装置
WO2018180255A1 (ja) 半導体装置および半導体装置の製造方法
JP2000133761A (ja) 半導体装置及びその製造方法
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
US9159676B2 (en) Semiconductor module
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP6092645B2 (ja) 半導体装置
JP2014103365A (ja) 半導体装置
US20190318974A1 (en) Circuit module and method of manufacturing the same
US11600561B2 (en) Semiconductor device
JP5112972B2 (ja) 半導体装置およびその製造方法
US12009287B2 (en) Semiconductor device with packaging material and metal member protruding from the packaging material
JP2011044570A (ja) 放熱板、半導体装置、および放熱板の製造方法
JP2017028131A (ja) パッケージ実装体
JP2007150044A (ja) 半導体装置
JP4849802B2 (ja) 半導体装置
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
JP7484800B2 (ja) 半導体装置および半導体装置の製造方法
JP4952555B2 (ja) 半導体装置の製造方法
JP2022146222A (ja) 半導体装置
JP7117597B2 (ja) 配線基板およびその製造方法とその配線基板を用いた自動車のヘッドライト
JP2023161954A (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18775942

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019509092

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18775942

Country of ref document: EP

Kind code of ref document: A1