JP4764983B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4764983B2
JP4764983B2 JP2006201588A JP2006201588A JP4764983B2 JP 4764983 B2 JP4764983 B2 JP 4764983B2 JP 2006201588 A JP2006201588 A JP 2006201588A JP 2006201588 A JP2006201588 A JP 2006201588A JP 4764983 B2 JP4764983 B2 JP 4764983B2
Authority
JP
Japan
Prior art keywords
lead frame
joint
semiconductor device
manufacturing
joint portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006201588A
Other languages
English (en)
Other versions
JP2008028286A (ja
Inventor
克彦 吉原
圭輔 佐藤
友彰 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006201588A priority Critical patent/JP4764983B2/ja
Publication of JP2008028286A publication Critical patent/JP2008028286A/ja
Application granted granted Critical
Publication of JP4764983B2 publication Critical patent/JP4764983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、パワー半導体モジュールなどを対象とした半導体装置の製造方法に関し、詳しくは半導体装置の構成部品間に配線したリードフレームのレーザ溶接方法に係わる。
頭記のパワー半導体モジュールは、電流容量の増大，小形化に伴い半導体チップが高電流密度で使用されることから、ハイパワー動作での信頼性を確保するには半導体チップの発生熱を効率よく放熱することが重要課題となっている。この観点から絶縁基板にマウントした半導体チップの配線構造について、在来のボンディングワイヤに代えて通電，伝熱容量の大きなストラップ状のリードフレーム（Ｃｕ箔）を半導体チップの主電極面に接合し、該リードフレームを伝熱経路として半導体チップの発生熱を上面側からも放熱させるようにした配線構造、およびこの配線構造においてリードフレームと配線用端子との間の接合にスポット溶接，超音波接合のほか、レーザ溶接法を用いるようにしたことが知られている（例えば、特許文献１参照）。
また、半導体チップの上面側からの放熱性を高め、併せて温度分布の集中を緩和させる手段として、伝熱性の高い金属板で作られたヒートスプレッダを半導体チップの上面に伝熱的に接合し、このヒートスプレッダを介して半導体チップの中央部分に集中する発生熱を周囲に分散させ、チップ全体での温度分布を平均化させるようにした構成も知られている（例えば、特許文献２参照）。
一方、前記したストラップ状のリードフレームをヒートスプレッダと組合せてチップ上面側からの放熱性を高めるようにした配線構造の開発も進められており、次にその半導体装置の組立構造を図７に示す。なお、図示はブリッジ回路になる多相インバータ装置の一相分に対応するＩＧＢＴ (Insulated Gate Bipolar Transistor) モジュールである。
図７において、１は放熱用銅ベース、２Ａ，２Ｂは左右に並べて銅ベース１に搭載した絶縁基板（セラミックス基板表，裏両面に銅箔を直接接合して導体パターンを形成したＤＣＢ（Direct Copper Bonding）基板）、２ａ〜２ｅは絶縁基板２Ａ，２Ｂの上面に形成した導体パターン、３は絶縁基板２Ａ，２Ｂの導体パターン２ａ，２ｄにマウントしたＩＧＢＴチップ、４はＦＷＤ（Free Wheel Diode）、５はＩＧＢＴチップ３およびＦＷＤ４の上面電極に重ねて接合した銅，アルミ板，あるいはＭｏ，Ｗ等の焼結体に銅を含浸させた複合材で作られたヒートスプレッダ、６はヒートスプレッダ５の上面と絶縁基板２の導体パターン２ｂ，２ｅとの間に配線したリードフレーム（Ｃｕ，Ｃｕ合金箔）、７は絶縁基板２Ａと２Ｂの間に跨がって導体パターン２ｃと２ｄ，および２ｂと２ｅとの間に配線したリードフレーム、８(+)，８(-)，８(o)は入力，出力端子として導体パターン２ｂ，２ｃ，２ｅの端部から引出したリードフレームである。
ここで、銅ベース１と絶縁基板２Ａ，２Ｂの間、絶縁基板２Ａ，２Ｂの導体パターン２ａ，２ｄとここに搭載したＩＧＢＴチップ３，ＦＷＤ４との間、およびＩＧＢＴチップ２，ＦＷＤ３とヒートスプレッダ５との間がそれぞれ半田９で接合されている。
これに対して、リードフレーム６，７，８を接合相手部材であるヒートスプレッダ５の上面，絶縁基板２Ａ，２Ｂの各導体パターンに接合する方法として、次記のようにレーザ溶接法により重ね溶接するようにしており、その溶接部を符号１０で示す。
すなわち、図８はヒートスプレッダ５の上面にリードフレーム６を接合するレーザ溶接法の工程図であり、ヒートスプレッダ５の上面にリードフレーム６の接合部を重ね合わせた状態で、レーザ発振器（例えば半導体レーザ）から光ファイバーを通じてレーザヘッダ１２に導光したレーザ光１３を集光し、レーザヘッダ１２からリードフレーム６の接合部上面にスポット状に照射する。これにより、レーザ光１３の光エネルギーが金属の自由電子に吸収されることで、リードフレーム６が局部的に加熱されて表面から溶融し、熱伝導的に溶融領域の深さがヒートスプレッダ５の表面まで拡大して図示のような溶接部１０が形成されることは周知の通りである。なお、レーザ溶接箇所は、ヒートスプレッダ５，リードフレーム６の外形サイズ，通電容量に合わせて１〜６箇所に分けてスポット状に溶接する。
なお、前記したレーザ光の重ね溶接法とは別に、レーザ光を利用して金属，電子部品，半導体を熱処理，加工処理する分野における従来技術として、被処理材料の表面粗度を調整してレーザ光の吸収率を向上させる方法が知られている（例えば、特許文献３参照）
特開２００４−９６１３５号公報 特開２０００−３０７０５８号公報（図１） 特開平６−２４６４７７号公報
ところで、図７に示した配線構造の半導体装置について、発明者等はリードフレーム６（厚さ0.５ｍｍの無酸素銅板）の接合部をヒートスプレッダ６の上に重ね合わせ、リードフレーム６の上面側から半導体レーザ（波長：８０８ｎｍ）により、照射条件（パワー密度：０．１〜０．３ＭＷ／ｃｍ２，照射時間：１〜４ｓｅｃ）を変えて溶接し、その溶接部１０を検証したところ、リードフレーム６の表面状態（表面粗さ，反射率）によって溶接強度に大きなバラツキの生じることが認められた。
すなわち、図９（ａ）のように表面が平滑（表面粗さが小さい）を呈しているリードフレーム６にレーザ光１３を照射した場合には、リードフレームの表面で全反射する反射レーザ光１３ａの割合が多くなり、リードフレーム６に吸収されるレーザの光エネルギー／熱エネルギーの変換効率が低くなる。これに加えて、リードフレームの接合部と接合相手部材の接合面との間が密着状態で重なり合っていると、リードフレームのレーザ光照射地点に生じた溶融部から接合界面を経て接合相手部材に伝熱して放散する放熱量も多くなって十分な熱エネルギーが蓄積されず、その結果として前記したレーザ照射条件では、図９（ｂ）で表すようにレーザ光照射によりリードフレーム６に生じた溶融領域の溶け込み深さが接合相手部材であるヒートスプレッダ５の領域まで成長せずにリードフレーム６／ヒートスプレッダ５間の溶接不良が生じるようになる。
また、前記とは逆にレーザ光のパワー密度を大に設定すると、溶融領域の溶け込み深さが接合相手部材であるヒートスプレッダ５，絶縁基板２の導体パターン２ａを貫通してしまい、そのためにセラミック基板，半導体チップ３，ＦＷＤ４を破壊するといったダメージが発生することがある。
本発明は上記の点に鑑みなされたものであり、前述したレーザ溶接の検証，考察結果を基に、配線部材であるリードフレームの接合部を接合相手部材であるヒートスプレッダ，絶縁基板の導体パターンの上に重ねてレーザ溶接する際に、低パワーのレーザ光照射で、溶接バラツキの少ない溶接が高い再現性で実現できるように改良した半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、半導体装置の内部配線用リード材としてのリードフレームの接合部を接合相手部材の上に重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを重ね溶接してなる半導体装置の製造方法おいて、
（１）母材表面にＮｉまたはＳｎのメッキを施し、メッキ層のレーザ光照射面を粗面化したリードフレームを用意し、前記リードフレームの接合部を、接合相手部材として用意した半導体チップの上面電極に接合されたヒートスプレッダもしくは半導体チップをマウントする絶縁基板の導体パターンに布設して重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを溶接する（請求項１）。
（２）母材表面にＮｉまたはＳｎのメッキを施し、レーザ光照射面とは反対側のメッキ層表面を粗面化したリードフレームを用意し、前記リードフレームの接合部を、接合相手部材として用意した半導体チップの上面電極に接合されたヒートスプレッダもしくは半導体チップをマウントする絶縁基板の導体パターンに布設して重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを溶接する（請求項２）。
（３）前項（２）により裏面側の粗面化と併せて、レーザ光が照射されるリードフレームの接合部上面も粗面化する（請求項３）。
（４）リードフレームの接合部上面，ないし裏面に形成した粗面の表面粗さは、パラメータＲａ（算術平均粗さ）を０．１〜１０μｍ、Ｒｙ（最大高さ）をリードフレームのメッキ層厚さ以下に設定する（請求項４）。
（５）リードフレームの接合部裏面および該接合部裏面と対峙する接合相手部材の接合面の双方を粗面化する場合には、その表面粗さはパラメータＲａ（算術平均粗さ）を０．０５〜５μｍ、Ｒｙ（最大高さ）をリードフレームのメッキ層厚さ以下に設定する（請求項５）。
（６）前記の各項において、リードフレームの接合部に照射するレーザ光は、波長が０．１９〜１０．６μｍのレーザを使用する（請求項６）。
上記のレーザ溶接方法によれば、次記の効果を奏する。
（１）リードフレームの接合部上面を粗面化してここに照射したレーザ光を粗面上で乱反射させることにより、全反射の割合を低く抑えてレーザ光の吸収率を高めることができ、これによりレーザ光エネルギー／熱エネルギーの変換効率が向上して低パワーでのレーザ溶接が可能となる。
ここで、前記リードフレームの母材（Ｃｕ）の表面に腐食防止の保護膜を兼ねてＮｉまたはＳｎのメッキを施した後に、レーザ光を照射する接合部の表面を粗面化することにより、メッキ無しに比べてレーザ光の吸収率がより一層向上する。すなわち、物質に吸収されるレーザ光の吸収率は、物質，レーザ光の波長によって異なり、具体的な数値例としてリードフレームの母材であるＣｕに半導体レーザ（波長０．８０８μｍ）のレーザ光を照射した場合の吸収率は高々約１５％であるのに対して、Ｎｉ，Ｓｎの吸収率は約３０％である。したがって、リードフレームの表面にＮｉあるいはＳｎをメッキする（メッキ層の厚さは通常１０μｍ程度）ことで、前記した表面の粗面化との相乗効果でレーザ光の吸収率が格段に向上し、これにより低パワーでのレーザ溶接が可能となる。
なお、メッキ層の粗面化処理によってリードフレームの下地（Ｃｕ）が露出してしまうとレーザ光の吸収率が低下してしまうおそれがある。かかる点、粗面化したメッキ層の表面粗さのパラメータについて、Ｒａ（算術平均粗さ）を０．1〜１０μｍ、Ｒｙ（最大高さ）を前記メッキ層の厚さ以下に設定して粗面化処理することにより、リードフレームの母材下地が露出することがなくてレーザ光の高い吸収率を確保できる。
（２）一方、リードフレームの接合部裏面，ないし接合相手部材の接合面を粗面化してリードフレームを重ね合わせると、その重なり面には表面粗さに相応した空隙が生成して接合界面の伝熱抵抗が増す。したがって、この部分が熱溜まりとなってリードフレームの溶融部から伝熱してきた熱エネルギーが十分に蓄積されるようになる。これにより、リードフレームに生じた溶融領域の深さが接合相手部材との接合界面まで十分に成長してリードフレーム／接合相手部材間に強固な溶接部を形成することができる。
なお、この場合にリードフレームの接合部裏面，接合相手部材の表面粗さが極端に小さいと、接合界面が殆ど密着状態になって前記した熱溜まりの効果で発揮できず、逆に表面粗さが極端に大きくなっても接合相手部材への溶融領域の拡大が阻害される。かかる点、リードフレームの接合部裏面のみを粗面化(接合相手部材は粗面化しない)して溶接する場合には、前項（１）で述べたリードフレーム上面の表面粗さと同様に、パラメータＲａ（算術平均粗さ）を０．1〜１０μｍ、Ｒｙ（最大高さ）をリードフレームのメッキ層厚さ以下に設定することで前記の熱溜まり効果を発揮できる。また、接合相手部材の接合面およびリードフレームの接合部裏面の双方を粗面化して重ね溶接する場合には、それぞれの表面粗さを前記の半分、つまりパラメータＲａを０．０５〜５μｍ、最大高さＲｙをリードフレームのメッキ層厚さ以下に設定することで、前記と同等な熱溜まり効果が確保できる。
したがって、リードフレーム／接合相手部材間の接合面をあらかじめ前記設定の表面粗さに粗面化処理し、これに合わせてリードフレームの上面に照射するレーザ光のパワー密度，照射時間を適正管理することにより、低パワーで、しかも溶接部のバラツキを抑えた接合信頼性の高いレーザ溶接を再現性よく行うことができる。
以下、本発明の実施の形態を図１〜図６に示す実施例に基づいて説明する。なお、図示実施例は図８，図９と同様にリードフレーム６とヒートスプレッダ５との溶接部を対象としている。
まず、本発明の請求項１に対応する基本的な実施例を図１により説明する。この実施例では、内部配線用リード材としてリードフレーム６を用いる。このリードフレーム６は、板状の銅（Ｃｕ）であって、半導体装置の電流容量等に応じて、その幅，厚さを選択すればよい。この実施例では厚さ１mm,幅５mmの銅板を用いた。他の実施例においても同様である。なお、厚さが前記よりも薄い銅箔状の部材を使用することもできるが、後述する表面の粗面化処理を考慮して剛性のある板状の部材のほうが有利である。
ここで、前記の粗面化は、少なくともレーザ光が照射される接合面域の部分について処理を施す必要があるが、処理作業性の面からリードフレームの全面を粗面化処理してもよい。なお、この粗面化処理は他の実施例においても同様である。そして、リードフレーム６の上面にはあらかじめサンドペーパー，サンドブラスト，化学的なエッチングなどにより粗面化処理して粗面６ａを形成しておく。その後、図示のように前記の粗面６ａを上に向けてリードフレーム６をヒートスプレッダ５の上面に重ね合わせ、この状態で上方からレーザ光１３を粗面６ａに照射してリードフレーム６／ヒートスプレッダ５の間を重ね溶接する。
上記のようにリードフレーム６の上面を粗面化してレーザ光１３を照射すると、レーザ光１３は粗面６ａで乱反射し、全反射する反射レーザ光１３ａの割合が図９（ａ）と比べて大幅に減少する。これにより、レーザ光１３の吸収率が増加して光エネルギー／熱エネルギーの変換効率が高まり、照射するレーザ光のパワーが多少低くてもリードフレーム６／ヒートスプレッダ５間の適正な溶接が可能となる。
次に、本発明の請求項２に対応する実施例を図２（ａ），（ｂ）に示す。この実施例では、レーザ光１３を照射するリードフレーム６の接合部上面と反対側の接合部裏面，ないし該接合部裏面と向かい合うヒートスプレッダ５（接合相手部材）の接合面のいずれか一方、もしくは双方の面を粗面化処理し、ヒートスプレッダ５の上面にリードフレーム６の接合部を重ね合わせた状態でリードフレーム６の上面にレーザ光１３を照射してリードフレーム６／ヒートスプレッダ５の間を溶接する。
すなわち、図２（ａ）の実施例ではリードフレーム６の裏面に粗面６ｂを形成し、図２（ｂ）ではヒートスプレッダ５の上面に粗面５ａを形成している。したがって、ヒートスプレッダ５の上にリードフレーム６を重ね合わせた状態では、両者間の接合界面に粗面５ａ，６ｂの表面粗さに対応した空隙が分散し、レーザ溶接時にはこの空隙部分が熱溜まりとなってリードフレーム６に生成した溶融部から伝熱する熱エネルギーが十分に蓄積されるようになる。これにより、リードフレーム６に生じた溶融の溶け込み深さがヒートスプレッダ５との間の接合界面まで十分に成長して溶融金属が前記空隙に浸透し、リードフレーム６／ヒートスプレッダ５間に大きな接合面積で接合強度の高い溶接部を形成することができる。
なお、図示してないが、リードフレーム６の接合部裏面に形成した前記粗面６ｂとヒートスプレッダ５の上面に形成した前記粗面５ａを重ね合わせるようにしてもよい。
図３は本発明の請求項３に対応する実施例であり、実施例２でリードフレームの裏面側を粗面化した図２（ａ）のリードフレーム６について、その接合部上面にも図１と同様に粗面６ａが形成されている。
これにより、レーザ溶接工程でリードフレーム６の接合部上面にレーザ光１３を照射した際には、実施例１で述べたレーザ光の吸収率が向上する効果と実施例２で述べた熱溜まり効果が相乗的に加わり、低パワーで溶接バラツキの少ないレーザ溶接が可能となる。
次に、実施例１〜３を基本として、これをさらに発展させた本発明の請求項５〜７に対応する具体的な実施例を図４ないし図６で説明する。
図４に示す実施例では、リードフレーム６（厚さ：０．５ｍｍの無酸素銅箔）の表面にＮｉメッキを施してＮｉメッキ層１４（メッキ層厚１０μｍの無電解メッキ層，あるいは電解メッキ層）形成したものを供試片として、このＮｉメッキ層１４に対して接合部上面を粗面化処理して粗面１４ａを形成した上で、図示のようにリードフレーム６の接合部をヒートスプレッダ５の上面に重ね合わせ、この状態でリードフレーム６の上方から前記粗面１４ａにレーザ１３を照射して溶接する。
ここで、前記粗面１４ａの表面粗さは、パラメータＲａ（算術平均粗さ）を０．１〜１０μｍ、Ｒｙ（最大高さ）をＮｉメッキ層１４の層厚以下に設定した。また、レーザ発振器には半導体レーザ（波長：８０８ｎｍ，パワー密度：０．１〜０．３ＭＷ／ｃｍ２）を使用した。
上記のようにリードフレーム６の母材表面にＮｉメッキを施した上で、このＮｉメッキ層１４に粗面１４ａを形成することにより、レーザ光１３の吸収率が図１と比べて大幅に向上するようになる。すなわち、リードフレーム６の母材であるＣｕに照射したレーザ光１３（半導体レーザ（波長０．８０８μｍ））の吸収率は高々約１５％であるのに対して、Ｎｉの吸収率は約３０％である。したがって、リードフレーム６の表面にＮｉメッキを施した上で、このＮｉメッキ層１４（メッキ層厚：１０μｍ）に対して接合部上面を粗面化して粗面１４ａを形成することにより、図１で述べたリードフレーム表面の粗面化とＮｉメッキのレーザ吸収率との相乗効果でリードフレーム６へのレーザ光１３の吸収率が格段に向上し、これにより図１の場合より低パワーでのレーザ溶接が可能となる。なお、表面粗さのパラメータＲｙをＮｉメッキ層厚以下に設定することで、粗面化処理によりリードフレーム６の母材下地がレーザ照射面に露呈することがなくなる。また、Ｎｉメッキ層１４はリードフレーム６の母材が酸化，腐食するのを防ぐ保護層の役目も兼ねている。
なお、発明者等が半導体レーザを使用して溶接した溶接部の検証結果によれば、リードフレーム６の表面を粗面化しない場合は、レーザ光の照射時間を４ｓｅｃに設定しても所定の接合強度が得られなかったのに対して、前記のようにＮｉメッキを施した上で、レーザ光の照射面を粗面化したことにより、レーザ光の照射時間１ｓｅｃでも十分な接合強度を確保できることが確認された。このレーザ照射時間の短縮によりレーザ溶接工程のスループット性が向上する。
また、前記のＮｉメッキ層を、Ｓｎメッキ層に代えてレーザ溶接した結果でも、Ｎｉメッキとほぼ同等なレーザ吸収率向上の効果の得られることが確認されている。
図５（ａ），（ｂ）は先記の実施例２に対応する改良実施例を示すものである。すなわち、図５（ａ）ではリードフレーム６にＮＩメッキを施した上で、その接合部裏面を粗面化して粗面１４ｂを形成し、この粗面１４ｂをヒートスプレッダ５の上面に重ね合わせて
レーザ溶接を行うようにしている。また、図５（ｂ）では、前記の粗面１４ｂに加えてヒートスプレッダ５の上面も粗面化し、図示のように粗面１４ｂと粗面５ａを上下に重ねてレーザ溶接するようにしている。
これにより、レーザ溶接時には、リードフレーム６のＮｉメッキ層１４に形成した粗面（裏面）１４ｂ，ないしヒートスプレッダ５の上面に形成した粗面５ａとの間の接合界面に分散形成された空隙が実施例２で述べたと同様に熱溜まりとして有効に機能するとともに、前記の熱溜まり効果により溶融した裏面側Ｎｉメッキ層の金属が前記空隙を満たすように浸透してリードフレーム６／ヒートスプレッダ５の間が広い接合面積で溶接されるようになる。なお、この場合にヒートスプレッダ５の上面にもＮｉメッキを施しておくことで、Ｎｉメッキ層同士が溶融し合って接合信頼性の高い接合が得られる。
なお、前記したリードフレーム６の粗面１４ｂ，およびヒートスプレッダ５の粗面５ａについては、リードフレーム６のメッキ層厚ａを１０μｍとして、図５（ａ）の場合には表面粗さのパラメータＲａ（算術平均粗さ）を０．１〜１０μｍ、Ｒｙ（最大高さ）をＮｉメッキ層１４の層厚以下に設定する。また、図５（ｂ）のようにリードフレーム６の裏面，ヒートスプレッダ５の上面の両面を粗面化した場合には、それぞれの表面粗さを図５（ａ）の半分の値としてパラメータＲａを０．０５〜０．５μｍ、Ｒｙをメッキ層厚以下に設定する。
図６（ａ），（ｂ）は先記の実施例４と５を組合せた実施例を示すものである。すなわち、図５（ａ）ではリードフレーム６にＮＩメッキを施した上で、その接合部の上面と裏面を粗面化して粗面１４ａ，１４ｂを形成した上で、裏面側の粗面１４ｂをヒートスプレッダ５の上面に重ね合わせてレーザ溶接を行うようにしている。また、図５（ｂ）では、リードフレーム６の粗面１４ａ，１４ｂに加えてヒートスプレッダ５の上面も粗面化している。
これにより、実施例４で述べたレーザ光吸収率の向上と、実施例５で述べた熱溜まりとの相乗効果により、低パワーで接合強度の高いレーザ溶接を高い再現性で達成できる。
なお、前記の各実施例ではリードフレーム６／ヒートスプレッダ５間の溶接について述べたが、リードフレーム６の接合相手部材が図７に示した絶縁基板２Ａ，２Ｂの導体パターンであっても同様な効果を奏することは勿論である。
また、このレーザ溶接方法に適用するレーザ光は、各実施例で述べた半導体レーザ（波長：０．８０８μｍ）に限定されるものではなく、ＹＡＧレーザ，ＣＯ２レーザなどの異なる波長のレーザ光も同様に適用できるが、発明者等の行った実験，検証の結果では、粗面化により得られる効果は半導体レーザを用いた場合に最も顕著であった。
リードフレームの接合部上面を粗面化した実施例によるレーザ溶接法の模式説明図 リードフレーム／ヒートスプレッダ間の接合面を粗面化した実施例によるレーザ溶接法の模式説明図で、（ａ）はリードフレームの裏面のみを粗面化した実施例，（ｂ）はヒートスプレッダ上面を粗面化した実施例の模式図 リードフレームの上面および裏面を粗面化した実施例によるレーザ溶接法の模式説明図 リードフレームにＮｉメッキを施した上で、その接合部上面を粗面化した実施例によるレーザ溶接法の模式説明図 リードフレームにＮｉメッキを施した上で、リードフレーム／ヒートスプレッダ間の接合面を粗面化した実施例によるレーザ溶接法の模式説明図で、（ａ）はリードフレームの裏面のみを粗面化した実施例，（ｂ）はリードフレームの裏面とヒートスプレッダ上面を粗面化した実施例の模式図 リードフレームにＮｉメッキを施した上で、リードフレームの接合部上面，およびリードフレーム／ヒートスプレッダ間の接合面を粗面化した実施例によるレーザ溶接法の模式説明図で、（ａ）はリードフレームの上面と裏面を粗面化した実施例，（ｂ）はリードフレームの上面および裏面とヒートスプレッダ上面を粗面化した実施例の模式図 本発明の実施対象となる半導体装置の組立構造図で、（ａ）は平面図、（ｂ），（ｃ）はそれぞれ（ａ）における矢視Ａ−Ａ，Ｂ−Ｂの断面側視図 レーザ光照射によるリードフレーム／ヒートスプレッダ間の溶接工程図 従来のレーザ溶接法の説明図で、（ａ），（ｂ）はそれぞれレーザ光の照射状態、溶接接合部を表す模式図
符号の説明
２Ａ，２Ｂ 絶縁基板
２ａ〜２ｅ 導体パターン
３ ＩＧＢＴチップ（半導体チップ）
４ ＦＷＤ（半導体チップ）
５ ヒートスプレッダ
５ａ 粗面（上面）
６〜８ リードフレーム
１０ 溶接部
１３ レーザ光
１４ Ｎｉメッキ層
１４ａ 粗面（上面）
１４ｂ 粗面（裏面）

Claims (6)

  1. 半導体装置の内部配線用リード材としてのリードフレームの接合部を接合相手部材の上に重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを重ね溶接してなる半導体装置の製造方法において、
    母材表面にＮｉまたはＳｎのメッキを施し、メッキ層のレーザ光照射面を粗面化したリードフレームを用意し、前記リードフレームの接合部を、接合相手部材として用意した半導体チップの上面電極に接合されたヒートスプレッダもしくは半導体チップをマウントする絶縁基板の導体パターンに布設して重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを溶接することを特徴とする半導体装置の製造方法。
  2. 半導体装置の内部配線用リード材としてのリードフレームの接合部を接合相手部材の上に重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを重ね溶接してなる半導体装置の製造方法において、
    母材表面にＮｉまたはＳｎのメッキを施し、レーザ光照射面とは反対側のメッキ層表面を粗面化したリードフレームを用意し、前記リードフレームの接合部を、接合相手部材として用意した半導体チップの上面電極に接合されたヒートスプレッダもしくは半導体チップをマウントする絶縁基板の導体パターンに布設して重ね合わせ、この状態で前記接合部の上面にレーザ光を照射して前記リードフレームと前記接合相手部材とを溶接することを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の製造方法において、レーザ光が照射されるリードフレームの接合部上面を粗面化したことを特徴とする半導体装置の製造方法。
  4. 請求項１ないし３のいずれかの項に記載の製造方法において、リードフレームの接合部表面に形成した粗面の表面粗さは、パラメータＲａが０．１〜１０μｍ、Ｒｙがリードフレームのメッキ層厚さ以下であることを特徴とする半導体装置の製造方法。
  5. 請求項２に記載の製造方法において、リードフレームの接合部裏面および該接合部裏面と対峙する接合相手部材の接合面の双方に形成した粗面の表面粗さは、パラメータＲａが０．０５〜５μｍ、Ｒｙがリードフレームのメッキ層厚さ以下であることを特徴とする半導体装置の製造方法。
  6. 請求項１ないし５のいずれかの項に記載の製造方法において、リードフレームの接合部に照射するレーザ光の波長が０．１９〜１０．６μｍであることを特徴とする半導体装置の製造方法。
JP2006201588A 2006-07-25 2006-07-25 半導体装置の製造方法 Active JP4764983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006201588A JP4764983B2 (ja) 2006-07-25 2006-07-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006201588A JP4764983B2 (ja) 2006-07-25 2006-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008028286A JP2008028286A (ja) 2008-02-07
JP4764983B2 true JP4764983B2 (ja) 2011-09-07

Family

ID=39118587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006201588A Active JP4764983B2 (ja) 2006-07-25 2006-07-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4764983B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119139B2 (ja) * 2008-12-12 2013-01-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5218009B2 (ja) * 2008-12-16 2013-06-26 富士電機株式会社 半導体装置
DE102011002458A1 (de) 2011-01-05 2012-07-05 Robert Bosch Gmbh Elektronische Baugruppe mit verbessertem Thermo-Management
EP2662893B1 (en) 2011-01-07 2020-09-23 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039099A1 (ja) 2011-09-15 2013-03-21 富士電機株式会社 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
JP5988782B2 (ja) * 2012-09-04 2016-09-07 パナソニック デバイスＳｕｎｘ竜野株式会社 Ｌｅｄパッケージ及びｌｅｄ発光素子
JP5983249B2 (ja) * 2012-09-28 2016-08-31 サンケン電気株式会社 半導体モジュールの製造方法
JP7195710B2 (ja) * 2017-04-28 2022-12-26 古河電気工業株式会社 銅合金粒子、表面被覆銅系粒子および混合粒子
CN107570878B (zh) * 2017-09-29 2019-06-28 深圳市长盈精密技术股份有限公司 移动终端用天线支架的镭雕方法
CN117878540A (zh) * 2024-03-12 2024-04-12 蜂巢能源科技股份有限公司 连接片及电芯

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179223B2 (ja) * 1992-12-08 2001-06-25 マツダ株式会社 重合せビーム溶接方法
DE19625384A1 (de) * 1996-06-25 1998-01-02 Siemens Ag Zusammengesetzter Leiterrahmen
JPH10180478A (ja) * 1996-12-25 1998-07-07 Miyota Co Ltd 溶接方法及び表面実装型部品
JPH10334962A (ja) * 1997-06-03 1998-12-18 Harness Sogo Gijutsu Kenkyusho:Kk レーザ溶接構造
JP3825706B2 (ja) * 2002-03-11 2006-09-27 三洋電機株式会社 二次電池
JP3916586B2 (ja) * 2003-05-16 2007-05-16 株式会社三井ハイテック リードフレームのめっき方法
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置
JP2006140403A (ja) * 2004-11-15 2006-06-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および製造装置
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP2008028286A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP4764983B2 (ja) 半導体装置の製造方法
JP4858238B2 (ja) レーザ溶接部材およびそれを用いた半導体装置
JP4765853B2 (ja) 半導体装置の製造方法
JP6686691B2 (ja) 電子装置
JP4976688B2 (ja) ヒートスプレッダと金属板との接合方法
CN108604579B (zh) 电子装置及其制造方法
JP2015119072A (ja) レーザ溶接方法、レーザ溶接治具、半導体装置
WO2020179369A1 (ja) 半導体装置および接合方法
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
JP7319295B2 (ja) 半導体装置
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
US20240079292A1 (en) Semiconductor device
JP2019133965A (ja) 半導体装置及びその製造方法
JP2007305620A (ja) 半導体装置の製造方法
JP2016181607A (ja) 半導体装置及びその製造方法
JP3671123B2 (ja) 集積回路ウエハに取り付けられた絶縁ゲート型バイポーラトランジスタチップを電気接続する方法
JP2012094643A (ja) 半導体装置及びその製造方法
US20240079290A1 (en) Semiconductor device
WO2022249807A1 (ja) 半導体装置
US20240079291A1 (en) Semiconductor device
WO2022249805A1 (ja) 半導体装置
US20240071861A1 (en) Semiconductor device
WO2022249814A1 (ja) 半導体装置
JP5151837B2 (ja) 半導体装置の製造方法
JP2022185936A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent or registration of utility model

Ref document number: 4764983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250