JP2022006876A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022006876A
JP2022006876A JP2020109429A JP2020109429A JP2022006876A JP 2022006876 A JP2022006876 A JP 2022006876A JP 2020109429 A JP2020109429 A JP 2020109429A JP 2020109429 A JP2020109429 A JP 2020109429A JP 2022006876 A JP2022006876 A JP 2022006876A
Authority
JP
Japan
Prior art keywords
terminal
connection terminal
front surface
semiconductor device
power terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020109429A
Other languages
English (en)
Inventor
慎司 多田
Shinji Tada
遼一 加藤
Ryoichi Kato
良成 池田
Yoshinari Ikeda
悠馬 村田
Yuma Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020109429A priority Critical patent/JP2022006876A/ja
Priority to US17/345,554 priority patent/US11664342B2/en
Publication of JP2022006876A publication Critical patent/JP2022006876A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/04—Mountings specially adapted for mounting on a chassis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/106—Fixing the capacitor in a housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

Figure 2022006876000001
【課題】周囲に損傷を与えることなく端子間が接合される。
【解決手段】連結部材４０の裏面４０２が第１パワー端子２４に配置され、連結部材４０は第１パワー端子２４におもて面４０１から裏面４０２を貫通する溶接部５０により接合されている。そして、溶接部５０のおもて面４０１からの溶け込み深さの最底部５１とおもて面２３１との距離Ｄは、０．３ｍｍ以上である。このため、第１絶縁シート２３は損傷を受けていないため、第１絶縁シート２３の絶縁性が保たれる。したがって、第１パワー端子２４の周囲に損傷を与えることなく、連結部材４０と第１パワー端子２４とが接合されて、半導体装置の信頼性の低下を抑制することができる。
【選択図】図６

Description

本発明は、半導体装置に関する。
半導体装置は、半導体モジュールとキャパシタとを有している。半導体モジュールとキャパシタとは電気的に接続されている。半導体モジュールは、パワーデバイスを含み、例えば、電力変換機能を有する。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このような半導体装置では、半導体モジュールのＰ端子及びＮ端子とキャパシタのＰ端子及びＮ端子とがバスバーにより接続されている。この際の接続は、接続工程を容易にするために、ネジ留めにより行われていた。しかし、このような接続方法では、半導体モジュールとキャパシタとの間の配線長が長くなってしまう場合がある。そうするとインダクタンスが増大してしまうという問題点があった。そこで、ネジ留めを用いずに、より簡便に接続でき、インダクタンスを低減する接続方法が提案されている（例えば、特許文献１参照）。特許文献１の記載によれば、半導体モジュール側の接続機構では、インダクタンスの低減が期待できる。また、ここでの接続端子の接合には超音波接合が用いられている。
特開２００７－２３４６９４号公報
ところで、半導体モジュールとキャパシタとの接続に溶接による接合が用いられる場合がある。溶接接合では、例えば、重ねられた２枚の端子が溶接される。この際、溶接が、重ねられた２枚の端子を突き抜けてしまうと、これらの端子の下に設けられた部材が損傷を受けてしまう。損傷を受けてしまった部材は本来の機能を果たすことができなくなる。例えば、これらの端子の下に絶縁部材が配置されて、溶接により絶縁部材に孔が空いてしまうと絶縁部材の絶縁性が損なわれてしまう。これにより、半導体モジュールとキャパシタとを含む半導体装置の信頼性が低下してしまう。
本発明は、このような点を鑑みてなされたものであり、周囲に損傷を与えることなく端子間が接合された半導体装置を提供することを目的とする。
本発明の一観点によれば、キャパシタ及び半導体モジュールを含む半導体装置であって、前記キャパシタは、キャパシタ端子を含むケースと、第１おもて面と前記第１おもて面の反対側の第１裏面とを含む第１接続端子とを備え、前記第１接続端子が前記ケースから延出しており、前記半導体モジュールは、第１パワー端子と、第２おもて面を含む第１絶縁部材とを備え、前記第２おもて面に前記第１パワー端子が重なっており、前記第１接続端子の前記第１裏面が前記第１パワー端子に配置され、前記第１接続端子は前記第１パワー端子に前記第１おもて面から前記第１裏面を貫通する第１溶接部により接合されて、前記第１溶接部の前記第１おもて面からの溶け込み深さの第１最底部と前記第２おもて面との距離は０．３ｍｍ以上である、半導体装置が提供される。
開示の技術によれば、周囲に損傷を与えることなく端子間が接合されて、信頼性の低下を抑制することができる。
実施の形態の半導体装置である。 実施の形態の半導体モジュールである。 実施の形態の半導体装置の半導体モジュールで構成される等価回路である。 実施の形態のキャパシタである。 実施の形態の半導体装置に含まれる接続機構を示す断面図である。 実施の形態の半導体装置に含まれる溶接部の要部断面図である。 実施の形態の半導体装置の接続方法を説明するための断面図（その１）である。 実施の形態の半導体装置の接続方法を説明するための斜視図（その１）である。 実施の形態の半導体装置の接続方法を説明するための断面図（その２）である。 実施の形態の半導体装置の接続方法を説明するための斜視図（その２）である。 実施の形態の半導体装置の接続方法におけるレーザ出力に対する絶縁良否を示す表である。 実施の形態の半導体装置の接続方法におけるレーザ出力に対する溶接良否を示す表である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
実施の形態の半導体装置について、図１を用いて説明する。図１は、実施の形態の半導体装置である。半導体装置１０は、半導体モジュール２０とキャパシタ３０とを含んでいる。この際、半導体モジュール２０とキャパシタ３０とはできる限り近接して、互いの側部が対向するように配置されている。連結部材４０ａ，４０ｂ，４０ｃが半導体モジュール２０とキャパシタ３０とを電気的に接続すると共に機械的に連結する。この際、連結部材４０ａ，４０ｂ，４０ｃは、キャパシタ３０側及び半導体モジュール２０側に点線状のレーザ溶接痕４４ａ，４４ｂが直線的に示されている。レーザ溶接痕４４ａ，４４ｂについては、後述する。なお、連結部材４０ａ，４０ｂ，４０ｃの個数及び幅は一例である。半導体モジュール２０に含まれる（後述する）端子積層部２５ａ，２５ｂ，２５ｃの個数及び幅に応じて、連結部材４０ａ，４０ｂ，４０ｃの個数及び幅が選択される。なお、以後、連結部材４０ａ，４０ｂ，４０ｃ及び端子積層部２５ａ，２５ｂ，２５ｃは、必要に応じて、特に区別しない場合には、連結部材４０及び端子積層部２５として説明する。
次に、半導体装置１０に含まれる半導体モジュール２０について図２及び図３を用いて説明する。図２は、実施の形態の半導体モジュールであり、図３は、実施の形態の半導体装置の半導体モジュールで構成される等価回路である。
半導体モジュール２０は、半導体ユニット（図示を省略）と当該半導体ユニットを格納するケース２１とを有している。半導体ユニットは、セラミック回路基板と当該セラミック回路基板上に設けられた第１，第２半導体チップとを有する。セラミック回路基板は、絶縁板と当該絶縁板の裏面に形成された放熱板と当該絶縁板のおもて面に形成された複数の回路パターンとを有している。絶縁板は、熱伝導性に優れたセラミックスにより構成されている。このようなセラミックスは、高温伝導性の酸化アルミニウム、窒化アルミニウム、窒化珪素等である。放熱板は、熱伝導性に優れた金属により構成されている。このような金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等である。回路パターンは、導電性に優れた金属で構成されている。このような金属は、銅あるいは銅合金等である。なお、回路パターンの数及び形状は、半導体モジュール２０の仕様等に応じて適宜選択される。このような構成を有するセラミック回路基板として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。
第１半導体チップは、シリコンまたは炭化シリコンから構成されるスイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。このような第１半導体チップは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。また、第２半導体チップは、シリコンまたは炭化シリコンから構成されるダイオード素子である。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような第２半導体チップは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。また、第１，第２半導体チップに代わって、ＩＧＢＴとＦＷＢの機能を合わせ持つＲＣ（Reverse-Conducting）－ＩＧＢＴを用いてもよい。このような半導体チップの個数、種類もまた、半導体モジュール２０の仕様に応じて適宜選択される。
ケース２１は、収納領域２１ｃ１，２１ｃ２，２１ｃ３を含んでいる。また、ケース２１は第２パワー端子２２ａ，２２ｂ，２２ｃと第１絶縁シート２３ａ，２３ｂ，２３ｃと第１パワー端子２４ａ，２４ｂ，２４ｃとを含んでいる。さらに、ケース２１は、Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとを含んでいる。このようなケース２１は、熱可撓性樹脂を用いて射出成形により成形される。また、ケース２１には、制御端子２６ａ，２６ｂ，２６ｃが収納領域２１ｃ１，２１ｃ２，２１ｃ３の（ケース２１の短手方向に平行に）側部にそれぞれ取り付けられている。熱可撓性樹脂は、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等である。なお、制御端子２６ａ，２６ｂ，２６ｃも熱可撓性樹脂を用いて射出成形により所定の端子を含んで構成される。なお、収納領域２１ｃ１，２１ｃ２，２１ｃ３、第２パワー端子２２ａ，２２ｂ，２２ｃ、第１パワー端子２４ａ，２４ｂ，２４ｃは、特に区別しない場合には、収納領域２１ｃ、第２パワー端子２２、第１パワー端子２４として説明する。また、後述する第１絶縁シート２３ａ，２３ｂ，２３ｃについても同様に第１絶縁シート２３として説明する。
収納領域２１ｃ１，２１ｃ２，２１ｃ３は、平面視でケース２１の中間部にケース２１の長手方向に沿ってそれぞれ設けられた空間である。収納領域２１ｃ１，２１ｃ２，２１ｃ３には、既述の半導体ユニットがそれぞれ格納されている。半導体ユニットは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で、第２パワー端子２２ａ，２２ｂ，２２ｃと第１パワー端子２４ａ，２４ｂ，２４ｃとＵ端子２７ａとＶ端子２７ｂとＷ端子２７ｃと電気的にそれぞれ接続される。また、半導体ユニットは、制御端子２６ａ，２６ｂ，２６ｃとも電気的に接続される。この際の電気的接続は、ボンディングワイヤ、リードフレーム等の配線部材が用いられる。配線部材は、導電性に優れた材質により構成される。このような材質は、アルミニウムや銅等の金属、または、少なくともこれらの一種を含む合金等である。収納領域２１ｃ１，２１ｃ２，２１ｃ３は、半導体ユニットがこのようにして格納されると、図２に示すように、封止樹脂により内部が封止される。封止部材は、熱硬化性樹脂と当該熱硬化性樹脂に含まれる充填剤とを含んでいる。熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等である。充填剤は、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。
第２パワー端子２２ａ，２２ｂ，２２ｃのおもて面の一端部は、ケース２１の第１側部２１ａの端子領域２１ａ１，２１ａ２，２１ａ３に、長手方向に沿ってそれぞれ露出されている。第２パワー端子２２ａ，２２ｂ，２２ｃの他端部は、ケース２１内部で半導体チップのＮ端子に相当する箇所に電気的に接続されている。第２パワー端子２２ａ，２２ｂ，２２ｃは、少なくとも第１側部２１ａ側は平板状を成している。第２パワー端子２２ａ，２２ｂ，２２ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
第１パワー端子２４ａ，２４ｂ，２４ｃは、第１絶縁シート２３ａ，２３ｂ，２３ｃを挟んで第２パワー端子２２ａ，２２ｂ，２２ｃ上に第２パワー端子２２ａ，２２ｂ，２２ｃの一端部を露出して配置されている。なお、第１絶縁シート２３ａ，２３ｂ，２３ｃの先端部（テラス部２８ａ，２８ｂ，２８ｃ）は、第２パワー端子２２ａ，２２ｂ，２２ｃの先端部と、第１パワー端子２４ａ，２４ｂ，２４ｃの先端部との間に位置している。これにより、第２パワー端子２２ａ，２２ｂ，２２ｃと、第１パワー端子２４ａ，２４ｂ，２４ｃとの絶縁性が維持される。第１絶縁シート２３ａ，２３ｂ，２３ｃは、絶縁性を有する絶縁材により構成されている。このような絶縁材は、例えば、全芳香族ポリアミドポリマーによる絶縁紙、フッ素系、ポリイミド系の樹脂材料により形成されたシート状のものが適用される。なお、テラス部２８ａ，２８ｂ，２８ｃは、特に区別しない場合には、テラス部２８として説明する。第１パワー端子２４ａ，２４ｂ，２４ｃのおもて面の一端部は、ケース２１の第１側部２１ａに、長手方向に沿ってそれぞれ露出されている。第１パワー端子２４ａ，２４ｂ，２４ｃの他端部は、ケース２１内部で半導体チップのＰ端子に相当する箇所に電気的に接続されている。第１パワー端子２４ａ，２４ｂ，２４ｃは、少なくとも第１側部２１ａ側は平板状を成している。第１パワー端子２４ａ，２４ｂ，２４ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
このように第２パワー端子２２ａ，２２ｂ，２２ｃと第１絶縁シート２３ａ，２３ｂ，２３ｃと第１パワー端子２４ａ，２４ｂ，２４ｃとは順に積層されて端子積層部２５ａ，２５ｂ，２５ｃを構成する。この際、第１側部２１ａ側の第２パワー端子２２ａ，２２ｂ，２２ｃと第１絶縁シート２３ａ，２３ｂ，２３ｃと第１パワー端子２４ａ，２４ｂ，２４ｃとのおもて面の縁部領域がそれぞれ露出されている。また、後に図５で示すように、第２パワー端子２２ａ，２２ｂ，２２ｃ（図５では、第２パワー端子２２）の先端部は、第１パワー端子２４ａ，２４ｂ，２４ｃ（図５では、第１パワー端子２４）の先端部から所定の距離、離間している。これにより、第２パワー端子２２ａ，２２ｂ，２２ｃと、第１パワー端子２４ａ，２４ｂ，２４ｃとの沿面距離を保っている。なお、この場合の距離は、半導体装置１０の耐電圧値によって異なる。この距離は、例えば、３ｍｍ以上、１４．５ｍｍ以下である。または、６ｍｍ以上、１２．５ｍｍ以下であってもよい。さらに、この距離は、耐電圧値が７５０Ｖの場合には、７．５ｍｍに公差０．５ｍｍを加え、１２００Ｖの場合には、１２ｍｍに公差０．５ｍｍを加えてよい。また、第１絶縁シート２３ａ，２３ｂ，２３ｃの先端部はこの沿面距離の間に位置している。
制御端子２６ａ，２６ｂ，２６ｃは、その一端部が図２中上方に延出している。また、制御端子２６ａ，２６ｂ，２６ｃの他端部は、収納領域２１ｃ１，２１ｃ２，２１ｃ３内の各半導体ユニットの半導体チップのゲート電極にそれぞれ電気的に接続されている。制御端子２６ａ，２６ｂ，２６ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金等である。
Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの他端部は、収納領域２１ｃ１，２１ｃ２，２１ｃ３内の各半導体ユニットにおいて、上アームの半導体チップのソース電極（または、エミッタ電極）と、下アームの半導体チップのドレイン電極（または、コレクタ電極）にそれぞれ電気的に接続されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの一端部は、ケース２１の第２側部２１ｂにケース２１の長手方向に沿ってそれぞれ露出されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
このような半導体モジュール２０は、図３に示される等価回路を含んでいる。なお、図３では、スイッチング素子が用いられていればよく、半導体チップとして、パワーＭＯＳＦＥＴまたはＩＧＢＴが用いられてよい。半導体装置１０では、Ｐ端子である第１パワー端子２４ａ，２４ｂ，２４ｃは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で各半導体ユニットの上アームの第１半導体チップのドレイン電極（または、コレクタ電極）に電気的にそれぞれ接続されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内の各半導体ユニットにおいて、上アームの第１半導体チップのソース電極（または、エミッタ電極）と、下アームの第２半導体チップのドレイン電極（または、コレクタ電極）に電気的に接続されている。また、Ｎ端子である第２パワー端子２２ａ，２２ｂ，２２ｃは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で各半導体ユニットの下アームの第２半導体チップのソース電極（または、エミッタ電極）に電気的にそれぞれ接続されている。
次に、キャパシタ３０について図４を用いて説明する。図４は、実施の形態のキャパシタである。なお、図４（Ａ）は、キャパシタ３０の斜視図であり、図４（Ｂ）は、図４（Ａ）とは反対方向からのキャパシタ３０の斜視図である。キャパシタ３０は、ケース３１と第１接続端子３４と第２絶縁シート３３と第２接続端子３２とを含んでいる。
ケース３１は、キャパシタ本体である。ケース３１は、複数のキャパシタ素子を収納していてもよい。キャパシタ素子は、例えば、一対のフィルムの誘電体を積層して巻かれて、正極及び負極に接続されている。このため、ケース３１は、キャパシタ素子に対して絶縁性を保つことができ、軽量な材質により構成されている。このような材質は、例えば、エポキシ樹脂である。第２接続端子３２は、その他端部はケース３１内で全てキャパシタ素子のＮ極に電気的に接続されている。第２接続端子３２の一端部は、ケース３１の第３側部３１ａから外部に延出されている。第２接続端子３２のケース３１から延出している部分は、側面視で略Ｌ字状を成している。略Ｌ字状を成す第２接続端子３２は、図５で後述するように、第１導通部３２１と第１配線部３２２とを含む。第１導通部３２１は、他端部がケース３１内でキャパシタ素子のＮ極と電気的に接続されて、ケース３１のおもて面から鉛直に外部に延出している。第１配線部３２２は、第１導通部３２１に対して略直交して、ケース３１のおもて面に略平行に第３側部３１ａ側に延出している。また、第２接続端子３２のケース３１から延出している部分（第１配線部３２２）は、平面視で、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃに分かれて櫛歯状を成している。なお、図４（Ｂ）では、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの符号の図示を省略している。この第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの幅は、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３（第２パワー端子２２ａ，２２ｂ，２２ｃ）の第１絶縁シート２３ａ，２３ｂ，２３ｃの幅より狭い。第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの先端は、図２に示した第１絶縁シート２３ａ，２３ｂ，２３ｃの凹部に配置される。第２接続端子３２は、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
第１接続端子３４は、その他端部はケース３１内で全てキャパシタ素子のＰ極に電気的に接続されている。第１接続端子３４の一端部は、ケース３１の第３側部３１ａから外部に延出されている。第１接続端子３４は、第２接続端子３２に対して、第３側部３１ａの反対側に離間して設けられている。第１接続端子３４のケース３１から延出している部分は、側面視で略Ｌ字状を成している。略Ｌ字状を成す第１接続端子３４は、図５で後述するように、第２導通部３４１と第２配線部３４２とを含む。第２導通部３４１は、他端部がケース３１内でキャパシタ素子のＰ極と電気的に接続されて、ケース３１のおもて面から鉛直に外部に延出している。第２配線部３４２は、第２導通部３４１に対して略直交して、ケース３１のおもて面に略平行に第３側部３１ａの反対側に延出している。第１接続端子３４は、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
第２絶縁シート３３は、第２接続端子３２よりも外部に延出する距離が長く、第１接続端子３４および第２接続端子３２よりも幅が広く、かつ、ケース３１の第２接続端子３２と第１接続端子３４との間から外部に延出している。第２絶縁シート３３の第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの幅は、第２接続端子３２の第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの幅よりもそれぞれ広い。すなわち、第２絶縁シート３３の外縁は、第２接続端子３２の外縁よりも外側に延出している。また、連結部材４０ａ，４０ｂ，４０ｃの幅は、第２絶縁シート３３の第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの幅より狭い。したがって、ケース３１の外部にて、第２接続端子３２と、連結部材４０ａ，４０ｂ，４０ｃに接続される第１接続端子３４とは、第２絶縁シート３３により絶縁性が維持される。第２絶縁シート３３は、可撓性を備え、絶縁性を有する絶縁材により構成されている。このような絶縁材は、例えば、全芳香族ポリアミドポリマーによる絶縁紙、フッ素系、ポリイミド系の樹脂材料により形成されたシート状のものが適用される。また、第２絶縁シート３３の先端部は、平面視で、第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃに分かれて櫛歯状を成している。なお、図４（Ｂ）では、第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの符号の図示を省略している。この第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの幅は、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３（第１絶縁シート２３ａ，２３ｂ，２３ｃ）の幅にそれぞれ対応している。
なお、図示を省略するものの、ケース３１には端子がさらに設けられている。このような端子は、その他端部はケース３１内で全てのキャパシタ素子の正極及び負極にそれぞれ電気的に接続されている。端子の一端部は、ケース３１から外部に延出している。端子のケース３１における延出箇所は、第２接続端子３２及び第１接続端子３４と異なるところであればよい。例えば、第３側部３１ａの反対側の側部に沿って設けられる。端子は、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
次に、連結部材４０ａ，４０ｂ，４０ｃについて説明する（図１を参照）。連結部材４０ａ，４０ｂ，４０ｃは、平面視で平板状を成している。連結部材４０ａ，４０ｂ，４０ｃの一端部の幅は、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３（第１パワー端子２４ａ，２４ｂ，２４ｃ）のケース２１に設けられた凹部（収納領域２１ｃ１，２１ｃ２，２１ｃ３）の幅より狭い。連結部材４０ａ，４０ｂ，４０ｃの厚さは、第１パワー端子２４ａ，２４ｂ，２４ｃの厚さよりも薄く構成されている。なお、連結部材４０ａ，４０ｂ，４０ｃと第１パワー端子２４ａ，２４ｂ，２４ｃとの厚さについては後述する。連結部材４０ａ，４０ｂ，４０ｃの一端部は、第１パワー端子２４ａ，２４ｂ，２４ｃにレーザ溶接により接合されている。連結部材４０ａ，４０ｂ，４０ｃの他端部は、キャパシタ３０の第１接続端子３４にレーザ溶接により接合されている。レーザ溶接による接合は、連続的にレーザ光を発射するシームレーザ、パルス状のレーザ光を照射するスポットレーザのいずれでもよい。図１では、スポットレーザにより接合している場合を示している。このため、図１の連結部材４０ａ，４０ｂ，４０ｃには、キャパシタ３０側及び半導体モジュール２０側にそれぞれ点線状（シームレーザの場合には直線状）のレーザ溶接痕４４ａ，４４ｂが表示されている。連結部材４０ａ，４０ｂ，４０ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。なお、実施の形態では、第１パワー端子２４ａ，２４ｂ，２４ｃに対して３つの連結部材４０ａ，４０ｂ，４０ｃをそれぞれ接合させている。
別々の連結部材４０ａ，４０ｂ，４０ｃを用いることに限らず、第２接続端子３２、第２絶縁シート３３のように、１つの平板状の連結部材４０が、半導体モジュール２０側の端部を第１パワー端子２４ａ，２４ｂ，２４ｃに対応するように櫛歯状（連結部材４０ａ，４０ｂ，４０ｃのように）に分かれた形状であってもよい。
次に、半導体装置１０の半導体モジュール２０とキャパシタ３０との接続機構について、図５を用いて説明する。図５は、実施の形態の半導体装置に含まれる接続機構を示す断面図である。なお、図５は、図１に示す一点鎖線Ｘ－Ｘにおける断面図である。なお、図５は、図１の半導体装置１０の他の連結部材４０ｂ，４０ｃの断面でも同様の構成を成す。
半導体装置１０では、キャパシタ３０の第２接続端子３２の第１配線部３２２が、半導体モジュール２０の第２パワー端子２２の第２接合領域２２１に接合されている。すなわち、図示を省略するものの、第２接続端子３２の第１配線部３２２の第１接続部分３２ａと第２接続部分３２ｂと第３接続部分３２ｃとが、半導体モジュール２０の第２パワー端子２２ａ，２２ｂ，２２ｃのそれぞれの第２接合領域２２１に接合されている。なお、第２接合領域２２１は、第２パワー端子２２ａ，２２ｂ，２２ｃのそれぞれの第２接合領域の総称である。
キャパシタ３０の第２絶縁シート３３が第２接続端子３２を上側から覆って、半導体モジュール２０側に折れ曲がっている。第２絶縁シート３３の先端部は半導体モジュール２０の第１絶縁シート２３のテラス部２８上まで及んでいる。また、第２絶縁シート３３の先端部は、第１パワー端子２４の手前まで延伸している。すなわち、テラス部２８と第２絶縁シート３３の先端部との間、または、第２絶縁シート３３の先端部と連結部材４０との間に間隙が存在している。また、この際の第２接続端子３２の先端部から第１パワー端子２４の先端部までの間隔は、必要とされる耐電圧値に応じて適宜変更可能である。このような間隔は、例えば、６ｍｍ以上、１２．５ｍｍ以下である。なお、テラス部２８は、平面視において後述する第１接合領域２４１から後述する第２接合領域２２１に向かう方向へ延伸する。また、図示を省略するものの、第１絶縁シート２３の先端部の第１取付部分３３ａと第２取付部分３３ｂと第３取付部分３３ｃとが、半導体モジュール２０の第１絶縁シート２３ａ，２３ｂ，２３ｃ上までそれぞれ及んでいる。
キャパシタ３０の第１接続端子３４の第２配線部３４２のおもて面は、半導体モジュール２０の第１パワー端子２４のおもて面と同一平面を成している。そして、連結部材４０の一端部がキャパシタ３０の第１接続端子３４の第２配線部３４２の第３接合領域３４３に接合され、連結部材４０の他端部が半導体モジュール２０の第１パワー端子２４の第１接合領域２４１に接合される。この際、第１接合領域２４１及び第３接合領域３４３が、第２接合領域２２１に対して平行に配置されている。また、図示を省略するものの、連結部材４０ａ，４０ｂ，４０ｃの他端部は、半導体モジュール２０の第１パワー端子２４ａ，２４ｂ，２４ｃの第１接合領域２４１に接合されている。なお、第１接合領域２４１は、第１パワー端子２４ａ，２４ｂ，２４ｃのそれぞれの第１接合領域の総称である。これにより、連結部材４０は、キャパシタ３０の第１接続端子３４と、半導体モジュール２０の第１パワー端子２４とを電気的に接続する。なお、第１接合領域２４１の詳細については後述する。このような連結部材４０の裏面とキャパシタ３０の第２接続端子３２の第１配線部３２２のおもて面との間には間隙が構成されている。第２絶縁シート３３はこの間隙に設けられる。このため、第２接続端子３２は、連結部材４０及び第１接続端子３４に対して絶縁性が維持される。また、第２絶縁シート３３は、図５の状態に限らず、この間隙の中で、連結部材４０の裏面、第２接続端子３２のおもて面、第１パワー端子２４の先端部に接触していてもよい。
次に、第１接合領域２４１の溶接について、図６を用いて説明する。図６は、実施の形態の半導体装置に含まれる溶接部の要部断面図である。なお、図６は、図５の第１接合領域２４１において積層された連結部材４０及び第１パワー端子２４を接合する溶接部５０近傍の断面を拡大して示している。また、ここで説明する溶接部５０は、スポットレーザにて溶接を行った際の１スポット分である。
第１絶縁シート２３のおもて面２３１（第２おもて面）に第１パワー端子２４が設けられており、第１パワー端子２４上に連結部材４０の裏面４０２（第１裏面）側が設けられている。なお、この際の連結部材４０の厚さＴ１は、０．８ｍｍ程度である。第１パワー端子２４の厚さＴ２は、１．０ｍｍ、または、１．２ｍｍである。そして、連結部材４０のおもて面４０１（第１おもて面）の第１接合領域２４１において、溶接部５０がおもて面４０１に対して図６中鉛直下方に溶け込んでいる。すなわち、溶接部５０は、連結部材４０のおもて面４０１から裏面４０２を貫通して、第１パワー端子２４まで溶け込んでいる。これにより、連結部材４０と第１パワー端子２４とが溶接部５０により接合されている。この際、溶接部５０の溶け込み深さの最底部５１は、第１絶縁シート２３のおもて面２３１から距離Ｄ離れている。この際の距離Ｄは、０．３ｍｍ以上である。したがって、溶接部５０は、第１絶縁シート２３には及んでいない。すなわち、第１絶縁シート２３は溶接部５０により損傷を受けておらず、第１パワー端子２４と第２パワー端子２２とは絶縁性が保たれている。なお、図６の場合に限らず、例えば、ケース２１のおもて面に第２パワー端子２２及び第２接続端子３２が順に積層されて、積層された第２パワー端子２２及び第２接続端子３２の第２接合領域２２１を溶接する場合でも、上記と同様に溶接部５０により接合してもよい。その際は、第２接合領域２２１の溶接部５０の最底部５１は、ケース２１の第２パワー端子２２が際されている面から０．３ｍｍ以上離れている。
また、図６の場合において、（１つの）溶接部５０の連結部材４０の裏面４０２における溶接面積Ｓは、０．２２ｍｍ２以上である。溶接部５０はこのような溶接面積Ｓを成すことで、連結部材４０と第１パワー端子２４とが離脱しない接合強度を保つことができる。この場合の接合強度とは、２０Ｎ以上である。なお、図６のレーザ溶接の詳細については後述する。
次に、このような半導体装置１０における、半導体モジュール２０とキャパシタ３０との接続方法について図７～図１０並びに図５及び図６を用いて説明する。図７及び図９は、実施の形態の半導体装置の接続方法を説明するための断面図である。図８及び図１０は、実施の形態の半導体装置の接続方法を説明するための斜視図である。なお、図７及び図９は、図５の断面図に対応している。図８及び図１０は、半導体モジュール２０とキャパシタ３０との接続を拡大した斜視図である。
まず、キャパシタ３０の第２接続端子３２の第１配線部３２２の先端部を、半導体モジュール２０の第２パワー端子２２に位置合わせする。この際、キャパシタ３０の第１接続端子３４の第２配線部３４２のおもて面と、半導体モジュール２０の第１パワー端子２４（第１パワー端子２４ａ，２４ｂ，２４ｃ）のおもて面とは同一平面を成している。この状態において、レーザ溶接により、第１配線部３２２の先端部を第２パワー端子２２の第２接合領域２２１に接合する（図７）。なお、この際のレーザ溶接については、第１接合領域２４１の溶接の際に説明する。また、既述の通り、第１配線部３２２は、平面視で、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃに分かれた櫛歯状を成している。このため、第１配線部３２２の第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃは、端子領域２１ａ１，２１ａ２，２１ａ３の第２パワー端子２２ａ，２２ｂ，２２ｃの第２接合領域にそれぞれ接合される（図８）。なお、図８では、第２パワー端子２２ａ，２２ｂ，２２ｃは、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの裏側に存在しており、図８では表示されていない。また、図８では、第２接続端子３２の第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃには、それぞれレーザ溶接痕４４ｃが表示されている。このレーザ溶接痕４４ｃも、シームレーザまたはスポットレーザのいずれかにより得られる。図８では、スポットレーザにより接合している場合を示している。
次いで、キャパシタ３０の第２絶縁シート３３を半導体モジュール２０側に折り曲げる。第２絶縁シート３３を折り曲げる際には、第２絶縁シート３３は可撓性を有するため、一度に折り曲げることができる。折り曲げた後、第２絶縁シート３３の先端部は、半導体モジュール２０の第２パワー端子２２の露出部分と第１パワー端子２４の端部の間に露出されている第１絶縁シート２３のテラス部２８上に位置する（図９）。なお、折り曲げられた第２絶縁シート３３は、第２パワー端子２２、第１絶縁シート２３、第１パワー端子２４に触れていてもよい。また、既述の通り、第２絶縁シート３３の先端部は、平面視で第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃに分かれて櫛歯状を成している。このため、第２絶縁シート３３の第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃは、第１絶縁シート２３ａ，２３ｂ，２３ｃ上をそれぞれ覆っている（図１０）。なお、第１絶縁シート２３ａ，２３ｂ，２３ｃは第２絶縁シート３３の第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの裏面に存在しており、図１０では表示されていない。
次いで、連結部材４０の一端部と他端部とをキャパシタ３０の第１接続端子３４の第２配線部３４２のおもて面と半導体モジュール２０の第１パワー端子２４のおもて面とにそれぞれセットする。そして、レーザ溶接により、連結部材４０の一端部と他端部とをキャパシタ３０の第２配線部３４２のおもて面と半導体モジュール２０の第１パワー端子２４のおもて面とにそれぞれ接合する（図５）。連結部材４０の厚さは第１パワー端子２４の厚さよりも薄いために、より効果的にレーザ溶接を行うことができる。また、このような連結部材４０ａ，４０ｂ，４０ｃは、半導体モジュール２０の第１パワー端子２４ａ，２４ｂ，２４ｃとキャパシタ３０の第１接続端子３４の第２配線部３４２とをそれぞれ接合する（図１）。このようにして、半導体モジュール２０及びキャパシタ３０が連結された半導体装置１０が得られる。
ここで、図６に示した連結部材４０と第１パワー端子２４とに対するレーザ溶接について説明する。なお、この際はスポットレーザを行った場合について説明する。また、溶接に用いられるレーザは、一般的に用いられるものである。このようなレーザは、例えば、炭酸ガスレーザ、ＹＡＧ（Yttrium Aluminum Garnet）レーザ、ファイバーレーザ、ディスクレーザである。
まず、レーザ出力に応じた絶縁良否並びにその際の溶接部５０の最底部５１と第１絶縁シート２３のおもて面２３１との距離Ｄについて図１１を用いて説明する。図１１は、実施の形態の半導体装置の接続方法におけるレーザ出力に対する絶縁良否を示す表である。なお、図１１は、１スポット分の溶接部５０に関する値の表である。図１１において、「レーザ出力」とは、実際のレーザ出力値を正規化した値である。「絶縁良否」とは、第１絶縁シート２３に損傷が生じて第１絶縁シート２３の絶縁性が保たれているか否かを表す。この場合の損傷とは、例えば、溶接部５０が第１パワー端子２４を貫通してしまい、第１絶縁シート２３に孔が空いてしまった場合である。第１絶縁シート２３に孔が開いてしまうと、第１パワー端子２４と第２パワー端子２２との絶縁性が保たれなくなる。これを踏まえて、絶縁性が保たれている場合には、「〇」を、保たれていない場合には、「×」がそれぞれ記されている。「距離Ｄ［ｍｍ］」とは、図６に示した溶接部５０の最底部５１と第１絶縁シート２３のおもて面２３１との距離Ｄである。また、図１１に示す表では、同一のレーザ出力によりスポットレーザを数か所に行ったもののうち、距離Ｄが最小のものを値として利用している。
図１１によれば、レーザ出力が増加するに伴って、距離Ｄが短くなっていることが分かる。これは、レーザ出力が増加するに伴って、溶接部５０の溶け込み深さが深くなるために、距離Ｄが短くなっている。レーザ出力が１．００から１．０４までは絶縁性が保たれている。すなわち、レーザ出力が１．０４まで第１絶縁シート２３が損傷を受けていない。また、レーザ出力が１．０４の際の距離Ｄは０．３１ｍｍである。
一方、レーザ出力が１．０４を超えて、１．０６となると、絶縁性が保たれなくなってしまう。つまり、距離Ｄが０となっていることから分かるように、溶接部５０が第１絶縁シート２３まで達してしまい、第１絶縁シート２３に孔が空いてしまったことが考えられる。このため、第１パワー端子２４と第２パワー端子２２との絶縁性が保たれていないことから、絶縁良否に「×」が記されている。したがって、レーザ出力が１．０６を超えると、絶縁良否は「×」であり、距離Ｄも０となる。
したがって、第１絶縁シート２３のおもて面２３１に第１パワー端子２４及び連結部材４０が順に積層されて、連結部材４０のおもて面４０１に対してレーザ溶接を行う場合、絶縁性が保たれるために必要な、レーザ出力の最大値は１．０４である。また、絶縁性が保たれるためには、溶接部５０の最底部５１と第１絶縁シート２３のおもて面２３１との距離Ｄは、０．３ｍｍ以上であることを要する。より好ましくは、０．３１ｍｍ以上であることを要する。すなわち、距離Ｄは、０．３ｍｍ未満となると、絶縁性が保たれない。このような距離Ｄは、厚さＴ２が、例えば、１．２ｍｍである場合でも同様である。
次に、レーザ出力に応じた溶接良否及び強度良否並びにその際の溶接部５０の溶接面積Ｓについて図１２を用いて説明する。図１２は、実施の形態の半導体装置の接続方法におけるレーザ出力に対する溶接良否を示す表である。なお、図１２もまた、１スポット分の溶接部５０についての表である。図１２において、「レーザ出力」は、図１１と同様である。「溶接良否」とは、連結部材４０と第１パワー端子２４との溶接状態の良否を表す。すなわち、溶接部５０の最底部５１が第１パワー端子２４の間にある場合には、「〇」が、無い場合には、「×」が記されている。レーザ出力が１．０６以上の場合の溶接良否は、連結部材４０と第１パワー端子２４とが接合されていても、第１絶縁シート２３が破損しているか否かによる。すなわち、レーザ出力が１．０６以上の場合の溶接良否は、図１１のレーザ出力が１．０６以上の「絶縁良否」に基づいて判断されている。「強度（平均）［Ｎ］」とは、図６に示した溶接部５０による連結部材４０と第１パワー端子２４との接合強度の平均である。図１２に示す表も、同一のレーザ出力によりスポットレーザを数か所に行ったものの結果である。強度の平均とは、この数か所の強度の平均を表している。「強度良否」とは、連結部材４０と第１パワー端子２４とが剥がれずに接合が維持されているか否かを表す。この場合の接合が維持されているとは、溶接された連結部材４０及び第１パワー端子２４を人為的に剥がそうとしても接合が維持されているか否かを表す。そして、接合が維持されている場合には、「〇」が、維持されていない場合には、「×」がそれぞれ記されている。「溶接面積Ｓ［ｍｍ２］」とは、図６に示した溶接部５０の連結部材４０の裏面４０２における溶接面積Ｓである。
図１２を踏まえて、まず、溶接良否について説明する。レーザ出力が０．９６の時には、溶接良否が「×」であり、０．９８以上、１．０４以下の時には、溶接良否が「〇」であり、１．０６以上で溶接良否は「×」となっている。
レーザ出力が０．９６の時は、溶接部５０の最底部５１が第１パワー端子２４に達するにはレーザ出力が十分ではないことが考えられる。したがって、連結部材４０と第１パワー端子２４とは十分溶接されておらず、強度良否は「×」が記されている。なお、同一のレーザ出力でも溶接による溶け込み深さはばらつきが生じる。このため、溶接部５０が第１パワー端子２４に多少は達している場合がある。
レーザ出力が０．９８以上、１．０４以下の場合には、溶接部５０の最底部５１が第１パワー端子２４に達していることが考えられる。したがって、連結部材４０と第１パワー端子２４とは十分溶接されており、強度良否は「〇」が記されている。そして、レーザ出力が１．０６以上の場合は、図１１で説明したように、溶接部５０の最底部５１が第１パワー端子２４を貫通して、第１絶縁シート２３に達していることが考えられる。したがって、連結部材４０と第１パワー端子２４とは溶接されているものの、第１絶縁シート２３が破損していることから、溶接良否は「×」が記されている。
次いで、強度について説明する。レーザ出力が増加するに連れて、強度がほぼ増加していることが分かる。なお、溶接良否が「×」であっても、強度（［Ｎ］）が計測されている。既述の通り、同一のレーザ出力でも溶接による溶け込み深さはばらつきが生じる。このため、レーザ出力が０．９６の場合には、既述の通り、溶接良否は「×」ではあるものの、溶接部５０が第１パワー端子２４に多少は達しており、連結部材４０と第１パワー端子２４との間で弱いながらも強度が発生していることが考えられる。また、このように強度が２０［Ｎ］以上となると、強度良否は、「〇」が記されており、連結部材４０と第１パワー端子２４との溶接は十分な強度が得られている。さらに、レーザ出力が増加するに連れて、溶接面積Ｓもおおよそ増加している。すなわち、レーザ出力の増加により、溶接部５０の溶け込み深さと共に溶接面積Ｓも増加することが連結部材４０と第１パワー端子２４との間の強度の増加に起因していることが考えられる。
したがって、第１絶縁シート２３のおもて面２３１に第１パワー端子２４及び連結部材４０が順に積層されて、連結部材４０のおもて面４０１に対してレーザ溶接を行う場合、第１パワー端子２４及び連結部材４０の確実な強度を得るためには、溶接面積Ｓは、０．２２ｍｍ２以上である必要がある。さらに、溶接良否（並びに絶縁良否）を考慮すると溶接面積Ｓは、好ましくは、０．６１ｍｍ２以下である。
このように、連結部材４０と第１パワー端子２４との第１接合領域２４１に対するレーザ溶接は、上記の距離Ｄ並びに溶接面積Ｓとなるように行われる。また、ケース２１から櫛歯状に露出している第１パワー端子２４ａ，２４ｂ，２４ｃ及び各連結部材４０ａ，４０ｂ，４０ｂのそれぞれの幅は、収納領域２１ｃ１，２１ｃ２，２１ｃ３のケース２１の長手方向の幅にそれぞれ対応している。このような被溶接部材（連結部材４０）の溶接個所の幅は、例えば、１６．５ｍｍ以上、２０．４ｍｍ以下である。半導体装置１０では、この幅に対して、溶接部５０をそれぞれ一列の点線状（シームレーザの場合は直線状）にスポットレーザにより溶接する。例えば、被溶接部材の溶接個所の幅が、１６．５ｍｍ、レーザ出力が１．００の場合、レーザスポットのスポット径は１．２ｍｍで、スポット数は１３か所とした。このため、これらのレーザスポットの合計面積値（連結部材４０上面のレーザの照射面積合計値）は、１４．７ｍｍ２（半径０．６ｍｍ×半径０．６ｍｍ×π×１３か所）となる。溶接面積は、レーザのスポット径、上面の被溶接部材の厚さ、レーザの絞り角度を調整することで適宜調整される。さらに、この場合の強度（平均）は、４９４（＝３８Ｎ×１３か所）Ｎとなる。このようなレーザスポットによる溶接を２列、３列行う場合には、レーザスポットのスポット数、全体のスポットの合計面積値、強度（平均）は、それぞれ、一列時の２倍、３倍となる。
また、第２接続端子３２と第２パワー端子２２とに対しても、上記と同様にレーザ溶接を行ってもよい。すなわち、ケース２１のおもて面（第２おもて面）に第２パワー端子２２が設けられており、第２パワー端子２２に第２接続端子３２の裏面（第１裏面）側が設けられている。第２接続端子３２のおもて面（第１おもて面）の第２接合領域２２１において、溶接部が第２接続端子３２のおもて面に対して鉛直下方（ケース２１側）に溶け込んでいる。すなわち、溶接部は、第２接続端子３２のおもて面から第２接続端子３２の裏面を貫通して、第２パワー端子２２まで溶け込んでいる。これにより、第２接続端子３２と第２パワー端子２２とが溶接部により接合されている。この際、溶接部の溶け込み深さの最底部とケース２１のおもて面との間は距離Ｄ、空いている。この際の距離Ｄもまた、０．３ｍｍ以上である。そして、この場合でも、溶接部の第２接続端子３２の裏面における溶接面積Ｓは、０．２２ｍｍ２以上であることが好ましい。これにより、第２パワー端子２２が配置されている、樹脂で構成されるケース２１に対する損傷を防止しつつ、第２接続端子３２と第２パワー端子２２とを確実な強度となるように溶接することができる。
このような半導体装置１０は、半導体モジュール２０とキャパシタ３０とを含んでいる。キャパシタ３０は、キャパシタ素子を含むケース３１、第２接続端子３２、第１接続端子３４、及び、第２接続端子３２と第１接続端子３４との間に設けられた第２絶縁シート３３を有し、第２接続端子３２、第２絶縁シート３３及び第１接続端子３４がケース３１から外部へ延出している。半導体モジュール２０は、第２パワー端子２２、第１絶縁シート２３及び第１パワー端子２４が順に重なっている端子積層部２５を有する。当該第２パワー端子２２は、第２接続端子３２と導電接続された第２接合領域２２１を有し、当該第１パワー端子２４は、第１接続端子３４と導電接続された第１接合領域２４１を有し、当該第１絶縁シート２３は、平面視において第１接合領域２４１から第２接合領域２２１に向かう方向へ延伸するテラス部２８を有する。
また、半導体装置１０では、キャパシタ３０及び半導体モジュール２０を含んでいる。キャパシタ３０は、キャパシタ端子を含むケース３１と、おもて面４０１とおもて面４０１の反対側の裏面４０２とを含む連結部材４０に電気的に接続された第１接続端子３４とを備え、第１接続端子３４がケース３１から延出している。半導体モジュール２０は、第１パワー端子２４と、おもて面２３１を含む第１絶縁シート２３とを備え、おもて面２３１に第１パワー端子２４が重なっている。連結部材４０の裏面４０２が第１パワー端子２４に配置され、連結部材４０は第１パワー端子２４におもて面４０１から裏面４０２を貫通する溶接部５０により接合されている。そして、溶接部５０のおもて面４０１からの溶け込み深さの最底部５１とおもて面２３１との距離Ｄは、０．３ｍｍ以上である。このため、第１絶縁シート２３は損傷を受けていないため、第１絶縁シート２３の絶縁性が保たれる。したがって、第１パワー端子２４の周囲に損傷を与えることなく、連結部材４０と第１パワー端子２４とが接合されて、半導体装置１０の信頼性の低下を抑制することができる。
さらに、半導体装置１０は、半導体モジュール２０とキャパシタ３０とが連結部材４０及び第２接続端子３２により最短で接続されている。このため、半導体モジュール２０とキャパシタ３０との間の配線長も最短となる。これにより、半導体装置１０のインダクタンスを低減することができる。また、この接続において、第２接続端子３２と連結部材４０とが平行に設けられている。これにより、第２接続端子３２を導通する電流と、連結部材４０を導通する電流とは反対向きとなり、それぞれの電流により生じる磁界が相殺される。このため、半導体装置１０のインダクタンスをさらに低減することができる。したがって、半導体装置１０は、単に、半導体モジュール２０とキャパシタ３０とをネジ留めを用いて接続する場合に比べると、大幅にインダクタンスを低減することが可能となる。
１０ 半導体装置
２０ 半導体モジュール
２１，３１ ケース
２１ａ 第１側部
２１ａ１，２１ａ２，２１ａ３ 端子領域
２１ｂ 第２側部
２１ｃ，２１ｃ１，２１ｃ２，２１ｃ３ 収納領域
２２，２２ａ，２２ｂ，２２ｃ 第２パワー端子
２３，２３ａ，２３ｂ，２３ｃ 第１絶縁シート
２４，２４ａ，２４ｂ，２４ｃ 第１パワー端子
２５，２５ａ，２５ｂ，２５ｃ 端子積層部
２６ａ，２６ｂ，２６ｃ 制御端子
２７ａ Ｕ端子
２７ｂ Ｖ端子
２７ｃ Ｗ端子
２８，２８ａ，２８ｂ，２８ｃ テラス部
３０ キャパシタ
３１ａ 第３側部
３２ 第２接続端子
３２ａ 第１接続部分
３２ｂ 第２接続部分
３２ｃ 第３接続部分
３３ 第２絶縁シート
３３ａ 第１取付部分
３３ｂ 第２取付部分
３３ｃ 第３取付部分
３４ 第１接続端子
４０，４０ａ，４０ｂ，４０ｃ 連結部材
４４ａ，４４ｂ，４４ｃ レーザ溶接痕
５０ 溶接部
５１ 最底部
２２１ 第２接合領域
２３１，４０１ おもて面
２４１ 第１接合領域
３２１ 第１導通部
３２２ 第１配線部
３４１ 第２導通部
３４２ 第２配線部
３４３ 第３接合領域
４０２ 裏面

Claims (12)

  1. キャパシタ及び半導体モジュールを含む半導体装置であって、
    前記キャパシタは、キャパシタ端子を含むケースと、第１おもて面と前記第１おもて面の反対側の第１裏面とを含む第１接続端子とを備え、前記第１接続端子が前記ケースから延出しており、
    前記半導体モジュールは、第１パワー端子と、第２おもて面を含む第１絶縁部材とを備え、前記第２おもて面に前記第１パワー端子が重なっており、
    前記第１接続端子の前記第１裏面が前記第１パワー端子に配置され、前記第１接続端子は前記第１パワー端子に前記第１おもて面から前記第１裏面を貫通する第１溶接部により接合されて、
    前記第１溶接部の前記第１おもて面からの溶け込み深さの第１最底部と前記第２おもて面との距離は、０．３ｍｍ以上である、
    半導体装置。
  2. 前記第１溶接部による前記第１裏面における前記第１接続端子と前記第１パワー端子との接合強度は、２０Ｎ以上である、
    請求項１に記載の半導体装置。
  3. 前記第１溶接部の前記第１裏面における溶接面積は、０．２２ｍｍ２以上である、
    請求項２に記載の半導体装置。
  4. 前記第１溶接部は、平面視で、直線状に複数設けられている
    請求項１に記載の半導体装置。
  5. 前記キャパシタは、さらに、第３おもて面及び前記第３おもて面に対向する第３裏面を含む第２接続端子と前記第１接続端子及び前記第２接続端子の間に設けられた可撓性絶縁部材とを有し、前記第１接続端子と共に、前記可撓性絶縁部材及び前記第２接続端子が前記ケースから外部へ延出しており、
    前記半導体モジュールは、さらに、第４おもて面を含む第２絶縁部材及び第２パワー端子を備え、前記第２絶縁部材の前記第４おもて面に、前記第１パワー端子、前記第１絶縁部材、前記第１パワー端子が順に積層されている端子積層部を有し、
    前記第２接続端子の前記第３裏面が前記第２パワー端子に配置され、前記第２接続端子は前記第２パワー端子に前記第３おもて面から前記第３裏面を貫通する第２溶接部により接合されて、
    前記第２溶接部の前記第３おもて面からの溶け込み深さの第２最底部と前記第４おもて面との距離は、０．３ｍｍ以上であり、
    前記第１絶縁部材は、平面視において前記第１溶接部から前記第２溶接部に向かう方向へ延伸するテラス部を有する、
    請求項１に記載の半導体装置。
  6. 前記端子積層部は、前記半導体モジュールの第１側部に設けられ、
    前記キャパシタの前記第１接続端子、前記可撓性絶縁部材及び前記第２接続端子は、前記第１側部の近傍に隣接して配置された、
    請求項５に記載の半導体装置。
  7. 前記第２接続端子から前記第２パワー端子までの電流経路の少なくとも一部は、前記可撓性絶縁部材を介して前記第２接続端子と平行である、
    請求項６に記載の半導体装置。
  8. 前記半導体モジュールにおいて、
    前記第２パワー端子の端及び前記第２溶接部は、前記第１絶縁部材の前記テラス部よりも外側にあり、
    前記第１絶縁部材の前記テラス部は、前記第１パワー端子の端よりも外側にある、
    請求項５乃至７のいずれか一項に記載の半導体装置。
  9. 前記第２接続端子の主面の一端部は、前記第２パワー端子の前記第２溶接部により接合されている、
    請求項６に記載の半導体装置。
  10. 前記第２接続端子の接合領域に導電接続し、前記第１パワー端子に前記第１溶接部により導電接続する連結部材をさらに備え、前記接合領域及び前記第１溶接部が平行に配置された、
    請求項９に記載の半導体装置。
  11. 前記連結部材の厚さは、前記第１パワー端子の厚さより薄い、
    請求項１０に記載の半導体装置。
  12. 前記半導体モジュールは、前記第１側部に沿って前記端子積層部を複数設ける、
    請求項１１に記載の半導体装置。
JP2020109429A 2020-06-25 2020-06-25 半導体装置 Pending JP2022006876A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020109429A JP2022006876A (ja) 2020-06-25 2020-06-25 半導体装置
US17/345,554 US11664342B2 (en) 2020-06-25 2021-06-11 Semiconductor device with a laser-connected terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020109429A JP2022006876A (ja) 2020-06-25 2020-06-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2022006876A true JP2022006876A (ja) 2022-01-13

Family

ID=79031467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020109429A Pending JP2022006876A (ja) 2020-06-25 2020-06-25 半導体装置

Country Status (2)

Country Link
US (1) US11664342B2 (ja)
JP (1) JP2022006876A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876930B2 (ja) 1993-03-17 1999-03-31 日産自動車株式会社 レーザ溶接の溶接状態および溶接条件管理方法
US5786230A (en) * 1995-05-01 1998-07-28 Motorola, Inc. Method of fabricating multi-chip packages
JP4736850B2 (ja) 2006-02-28 2011-07-27 株式会社豊田自動織機 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP5119139B2 (ja) 2008-12-12 2013-01-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2011203055A (ja) 2010-03-25 2011-10-13 Toyota Central R&D Labs Inc 溶接接合幅測定方法、電位差計測装置及び溶接接合幅測定システム
JP5737412B2 (ja) * 2011-09-15 2015-06-17 富士電機株式会社 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
JP6354415B2 (ja) * 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法

Also Published As

Publication number Publication date
US11664342B2 (en) 2023-05-30
US20210407955A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US8710666B2 (en) Semiconductor device and method for fabricating the same
US9355950B1 (en) Power semiconductor module having low gate drive inductance flexible board connection
US8779584B2 (en) Semiconductor apparatus
US11887925B2 (en) Semiconductor device comprising a capacitor
JP6439389B2 (ja) 半導体装置
JP6750721B1 (ja) 半導体装置及び半導体装置の製造方法
US11581252B2 (en) Semiconductor module and wire bonding method
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP6638620B2 (ja) 半導体装置
JP2022006876A (ja) 半導体装置
US11887902B2 (en) Semiconductor device
US11984386B2 (en) Semiconductor device
US20230187376A1 (en) Semiconductor module
US20230142607A1 (en) Semiconductor module, semiconductor device, and semiconductor device manufacturing method
US20210288016A1 (en) Wiring structure and semiconductor module
US20230092121A1 (en) Semiconductor device
US20240186221A1 (en) Semiconductor device
US11658231B2 (en) Semiconductor device
US11804465B2 (en) Semiconductor device
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法
JP3995618B2 (ja) 半導体装置
JP2023156806A (ja) 半導体モジュール
CN114902407A (zh) 半导体模块
CN113363228A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240430