JP3995618B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3995618B2
JP3995618B2 JP2003058075A JP2003058075A JP3995618B2 JP 3995618 B2 JP3995618 B2 JP 3995618B2 JP 2003058075 A JP2003058075 A JP 2003058075A JP 2003058075 A JP2003058075 A JP 2003058075A JP 3995618 B2 JP3995618 B2 JP 3995618B2
Authority
JP
Japan
Prior art keywords
case portion
semiconductor chip
electrode
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003058075A
Other languages
English (en)
Other versions
JP2004273492A (ja
Inventor
正行 高良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003058075A priority Critical patent/JP3995618B2/ja
Publication of JP2004273492A publication Critical patent/JP2004273492A/ja
Application granted granted Critical
Publication of JP3995618B2 publication Critical patent/JP3995618B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に関する。
【0002】
【従来の技術】
従来のパワーモジュールにおいては、絶縁基板上に、その内部に電力用素子が形成された半導体チップが配置される。例えば、その半導体チップ内には、ダイオード、IGBT(Insulated Gate Bipolar Transistor)またはパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等が形成される。半導体チップ内に、例えば、ダイオードが形成される場合、半導体チップの上面にアノード電極が設けられ、下面にカソード電極が設けられる。一般に、パワーモジュールにおいて、半導体チップの下面に設けられた電極は、半田を介して、絶縁基板上に形成された金属パターンに接続され、半導体チップの上面に設けられた電極は、ボンディングワイヤであるアルミニウム等の金属ワイヤを介して、電極端子に接続される。
【0003】
しかし、上述の金属ワイヤによる接続は、半導体チップの電極とワイヤとの接触面が小さいために、接続の強度が低く、温度サイクルに対する接続の信頼性が低い。従って、半導体チップの温度サイクル寿命がボンディングワイヤによって決定されるという問題がある。
【0004】
例えば、従来のパワーモジュールには、半導体チップの表面および裏面に設けられた電極を、半田によって、絶縁板に設けられた金属膜、および、金属端子に接続するものがある(例えば、特許文献1参照。)。
【0005】
また、従来の別のパワーモジュールには、半導体素子の下面が、放熱板に搭載され、半導体素子の上面が、上記放熱板に接合された金属から成る放熱部材に、半田等により接続されるものがある(例えば、特許文献2参照。)。
【0006】
【特許文献1】
特開平8−8395号公報(第4−6頁、図1−図7)
【特許文献2】
特開2000−156439号公報(第3−5頁、図1−図3)
【0007】
【発明が解決しようとする課題】
特許文献1および特許文献2などに開示されるパワーモジュールにおいては、半導体チップの電極と外部電極とを、金属ワイヤを用いることなく接続し、熱抵抗が低減される等の効果を有する。
【0008】
しかし、構造がより簡単なパワーモジュールが望まれている。
【0009】
本発明の目的は、半導体チップの温度サイクル寿命が長く、かつ、構造が簡単なパワーモジュール(半導体装置)を提供することである。
【0010】
【課題を解決するための手段】
本発明に係る半導体装置は、互いに対向する第1の主面および第2の主面を備え、かつ、前記の第1の主面および前記の第2の主面に、それぞれ、第1の電極および第2の電極を備える半導体チップと、前記の半導体チップの第1の主面および第2の主面にそれぞれ面して位置され、かつ、前記の第1の電極および前記の第2の電極が、それぞれ、導電性接続部材を介して接続される第1の導電性ケース部分および第2の導電性ケース部分と、前記の第1の導電性ケース部分および前記の第2の導電性ケース部分の間に位置される第1の絶縁体とを備える。また、前記の第1の導電性ケース部分、前記の第2の導電性ケース部分および前記の第1の絶縁体は、前記の半導体チップ全体を覆うケースを構成する。
【0011】
【発明の実施の形態】
実施の形態1.
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
図1は、実施の形態1による半導体装置の構成を図式的に示す図である。図1の(1)は、本実施の形態による半導体装置の上面図、図1の(2)は、図1の(1)の破線A−Aにおける断面図である。図1の(2)に示されるように、本実施の形態による半導体装置10は、半導体チップ11、第1の金属ケース部分12、第2の金属ケース部分13および絶縁体平板14を備える。絶縁体平板14は、第1の金属ケース部分12と第2の金属ケース部分13とによって挟持される。半導体チップ11は、第1の金属ケース部分12、第2の金属ケース部分13、および、絶縁体平板14により構成される中空部分に設置される。半導体チップ11は、対向する2つの主面を有し、各々の主面に単一の電極が設けられる。半導体チップ11の一方の主面15に設けられた電極は、半田16を介して、第1の金属ケース部分12に接続され、半導体チップ11の他方の主面17に設けられた電極は、半田18を介して、第2の金属ケース部分13に接続される。ここで、半導体チップ11内に形成される素子は、例えば、ダイオードである。その場合、半導体チップ11の一方の主面にはアノード電極が、他方の主面には、カソード電極が設けられる。
【0012】
第1の金属ケース部分12は、方形の平坦部と、その平坦部の四辺から垂直に延びた側壁部とから成る。第1の金属ケース部分12は、その平坦部が、半導体チップ11の主面15に対向するように位置される。第1の金属ケース部分12の側壁部は、平坦部の周囲から半導体チップ11の主面15側に、その平坦部に垂直に延びるように位置される。以上のように、第1の金属ケース部分12は、半導体チップ11の主面15を覆うように設置される。第2の金属ケース部分13も、第1の金属ケース部分12と同一の形状を有する。第2の金属ケース部分13は、その平坦部が、半導体チップ11の主面17に対向し、その側壁部が、平坦部の周囲から半導体チップ11の主面17側に、その平坦部に垂直に延びるように設置される。第2の金属ケース部分12は、半導体チップ11の主面17を覆うように設置される。第1の金属ケース部分12および第2の金属ケース部分13は、それぞれ、半導体チップ11の互いに対向する主面15および主面17を覆うので、2つの金属ケース部分12,13および2つの金属ケース部分12,13の間に位置された絶縁体平板14を組み合せて、半導体チップ11全体を覆う1つのケースとしてみなすことができる。
【0013】
絶縁体平板14は、図1の(1)および図1の(2)に示されるように、半導体チップ11の周囲を囲むように配置され、第1の金属ケース部分12と第2の金属ケース部分13とによって挟持される。この絶縁体平板14は、第1の金属ケース部分12と第2の金属ケース部分13とを絶縁する。絶縁体平板14は、2つの金属ケース部分によって挟持される部分からそれらの金属ケース部分の外側に突出する部分を含む。
【0014】
半導体装置10においては、半導体チップ11の主面15および主面17に設けられた電極が、それぞれ、半田を介して、第1の金属ケース部分12および第2の金属ケース部分13に接続される。例えば、半導体チップ11内にダイオードが形成され、半導体チップの主面15および主面17に、それぞれ、アノード電極およびカソード電極が設けられた場合、アノード電極およびカソード電極が、ともに、半田を介して、対応する金属ケース部分に接続される。これらの金属ケース部分は、電極端子として使用でき、半導体装置は、金属ケース部分を介して、外部の回路と接続される。
【0015】
本実施の形態による半導体装置においては、半導体チップと金属ケース部分が半田を介して接続される。半田を介した接続は、ワイヤによる接続よりも大きい面積で行われるため、接続の強度が高く、温度サイクルに対する接続の信頼性が高い。従って、本実施の形態による半導体装置において、半導体チップは、ワイヤボンディングによって接続が行われていた従来の半導体チップと比較して、温度サイクル寿命が長い。
【0016】
また、本実施の形態による半導体装置においては、半導体チップの表面に設けられた電極が、ワイヤ接続される場合より大きい面積で外部電極と接続されるので、接続による抵抗を低減できる。
【0017】
また、本実施の形態による半導体装置においては、半導体チップの表面に設けられた電極が、ワイヤ接続される場合より大きい面積で外部電極と接続されるので、電極への突入電流の許容範囲が大きくなる。
【0018】
さらに、本実施の形態による半導体装置においては、第1の金属ケース部分および第2の金属ケース部分が、半導体チップを覆うパッケージを兼ねるため、その構造が簡単でかつ安価な半導体装置を実現できる。
【0019】
また、本実施の形態による半導体装置においては、表面積の小さい半導体チップを、熱伝導効率のよい金属ケース部分に直接接触させるため、放熱用の面積が大きくなり、放熱の効率が上がる。従って、半導体チップの電極と外部電極との接続が金属ワイヤによって行われる従来の半導体装置と比較して、半導体装置全体の熱抵抗を低減できる。また、これにより、半導体装置のパワーサイクル寿命を延ばすことができる。
【0020】
なお、本実施の形態による半導体装置において、第1の金属ケース部分および第2の金属ケース部分を、方形の平坦部と、その平坦部の四辺から垂直に延びた側壁部とから成る矩形型ケースとしたが、これに限られない。例えば、方形の平坦部と、その平坦部の四辺からその平坦部と90度以外の所定の角度を成すように延びた側壁部とから成る金属ケース部分であってよい。また、曲面を含み、その断面が例えば半円となるような金属ケース部分であってもよい。そのような場合であっても、本実施の形態による半導体装置と同様の効果が得られる。ただし、金属ケース部分を上述のように構造が単純な矩形型ケースとすれば、安価な半導体装置を提供できる。
【0021】
なお、本実施の形態による半導体装置において、2つの金属ケース部分によって挟持される絶縁体を、半導体チップの周囲に配置される絶縁体平板としたが、それに限られない。2つの金属ケース部分を絶縁することができれば、任意の形状であってよく、例えば、2つの金属ケース部分の接触面のみに設けられてもよい。そのような場合であっても、本実施の形態による半導体装置と同様の効果が得られる。ただし、この絶縁体が、第1の金属ケース部分と接合する部分から第1の金属ケース部分の外側に突出する部分を有する、および/または、第2の金属ケース部分と接合する部分から第2の金属ケース部分の外側に突出する部分を有する場合は、2つの金属ケース部分間の距離を一定の距離として容易に確保できる。
【0022】
なお、本実施の形態による半導体装置において、2つの金属ケース部分を同一形状としたが、これに限られない。例えば、2つの金属ケースの一方のみが、方形の平坦部と、その平坦部の四辺から垂直に延びた側壁部とから成ってもよい。2つの金属ケース部分が異なる形状であっても、2つの金属ケース部分と絶縁体とを用いて、半導体チップ全体を覆うことができれば、本実施の形態による半導体装置と同一の効果が得られる。
【0023】
なお、本実施の形態による半導体装置においては、半導体チップと金属ケース部分とを半田によって接続しているが、これに限られない。半田の代わりに、例えば、導電性接着剤等の他の導電性接続部材を用いてもよい。その場合であっても、本実施の形態による半導体装置と同一の効果が得られる。
【0024】
実施の形態2.
図2は、実施の形態2による半導体装置の構成を図式的に示す図である。図2の(1)は、本実施の形態による半導体装置の上面図、図2の(2)は、図2の(1)の破線B−Bにおける断面図である。図2に示される半導体装置20において、図1に示される半導体装置10と同一の構成要素には、同一の符号を付し、説明を省略する。図2の(2)に示されるように、本実施の形態による半導体装置20は、半導体チップ21、第1の金属ケース部分22、第2の金属ケース部分13および絶縁体平板14を備える。絶縁体平板14は、第1の金属ケース部分22と第2の金属ケース部分13とによって挟持される。半導体チップ21は、第1の金属ケース部分22、第2の金属ケース部分13、および、絶縁体平板14により構成される中空部分に設置される。半導体チップ21は、対向する2つの主面を有し、各々の主面に電極が設けられる。このとき、半導体チップ21の一方の主面25に2つの電極が設けられ、他方の主面27に1つの電極が設けられる。例えば、半導体チップ21内に形成される素子がIGBTである場合、半導体チップ21の一方の主面25に、ゲート電極30およびエミッタ電極(図示されない)が設けられ、半導体チップ21の他方の主面27に、コレクタ電極(図示されない)が設けられる。例えば、主面25において、ゲート電極30は、主面25の中央に位置され、エミッタ電極は、そのゲート電極30の周囲に配置される。主面27に設けられたコレクタ電極は、半田18を介して、第2の金属ケース部分13に接続される。
【0025】
第1の金属ケース部分22は、方形の平坦部と、その平坦部の四辺から垂直に延びた側壁部とから成る。また、図2の(1)に示されるように、第1の金属ケース部分22は、その平坦部の中央に貫通穴31を有する。貫通穴31は、半導体チップ21のゲート電極30が露出するように、第1の金属ケース部分22においてゲート電極30と並ぶ位置に設けられる。第1の金属ケース部分22は、その平坦部が、半導体チップ21の主面25に対向するように位置される。第1の金属ケース部分22の側壁部は、平坦部の周囲から半導体チップ21の主面25側に、その平坦部に垂直に延びるように位置される。以上により、第1の金属ケース部分22は、半導体チップ21の主面25を覆うように設置される。
【0026】
貫通穴31の内壁には、その内壁に沿って絶縁体32が設けられる。絶縁体32は、貫通穴31の開口部から、第1の金属ケース部分22と半導体チップ21との間の空洞部分を通って、半導体チップ21まで延びた筒型の形状をしている。絶縁体32は、半導体チップ21の主面25において、ゲート電極30の周囲を囲う。この絶縁体32により、ゲート電極30とエミッタ電極は、分離され、絶縁される。図2の(2)に示されるように、ゲート電極30は、貫通穴31を介して半導体装置20の外部に露出する。
【0027】
主面25に設けられたもう1つの電極であるエミッタ電極は、半田33を介して、第1の金属ケース部分22に接続される。半田33は、筒型形状の絶縁体32の外部に配置される。
【0028】
半導体装置20において、ゲート電極30は、金属ワイヤによって、外部の金属端子と接続される。主面25に設けられたエミッタ電極および主面17に設けられたコレクタ電極は、それぞれ、半田を介して、第1の金属ケース部分22および第2の金属ケース部分13に接続される。これらの金属ケース部分22,13は、電極端子として使用でき、半導体装置20は、金属ケース部分を介して、外部の回路と接続される。ゲート電極30に接続された金属端子は、外部の駆動回路と接続される。
【0029】
本実施の形態による半導体装置においては、エミッタ電極が、半田を介して、金属ケース部分に接続される。従って、ゲート電極とエミッタ電極が共に金属ワイヤにより接続されていた従来のパワーモジュールと比較して、ワイヤにより接続される電極の数が減り、接続の信頼性が高くなる。これは、半導体チップの温度サイクル寿命を長くする。また、エミッタ電極についていえば、半田を介した接続により、接続の面積が大きくなるため、温度サイクルに対する接続の信頼性が高くなり、半導体チップの温度サイクル寿命が長くなる。
【0030】
また、本実施の形態による半導体装置においては、半導体チップの表面に設けられたエミッタ電極が、ワイヤ接続される場合より大きい面積で外部電極と接続されるので、接続による抵抗を低減できる。結果として、半導体素子(ここでは、IGBT)のオン抵抗が低減できる。
【0031】
また、本実施の形態による半導体装置においては、半導体チップの表面に設けられたエミッタ電極が、ワイヤ接続される場合より大きい面積で外部電極と接続されるので、電極への突入電流の許容範囲が大きくなる。
【0032】
さらに、本実施の形態による半導体装置においては、第1の金属ケース部分および第2の金属ケース部分が、半導体チップを覆うパッケージを兼ねるため、その構造が簡単でかつ安価な半導体装置を実現できる。
【0033】
さらに、本実施の形態による半導体装置においては、ゲート電極の周囲を囲むように絶縁体が設けられているため、ゲート電極と外部電極との接続を、他の回路との絶縁について必要以上に注意することなく容易に行うことができる。従って、制御電極と外部電極との接続を極めて簡単に行える安価な半導体装置を提供できる。
【0034】
また、本実施の形態による半導体装置においては、表面積の小さい半導体チップを、熱伝導効率のよい金属ケース部分に直接接触させるため、放熱用の面積が大きくなり、放熱の効率が上がる。従って、半導体チップの電極と外部電極との接続が金属ワイヤによって行われる従来の半導体装置と比較して、半導体装置全体の熱抵抗を低減できる。また、これにより、半導体装置のパワーサイクル寿命を延ばすことができる。
【0035】
なお、本実施の形態による半導体装置においては、半導体チップ内にIGBTが形成されるとしたが、これに限られない。半導体チップ内に、例えば、MOSFETが形成されてもよい。その場合には、例えば、半導体チップの一方の主面に、ゲート電極およびソース電極が設けられ、他方の主面にドレイン電極が設けられる。つまり、本実施の形態における半導体装置において、エミッタ電極がソース電極に、コレクタ電極がドレイン電極に置き換えられた構造となる。そのような場合であっても、本実施の形態による半導体装置と同一の効果が得られる。
【0036】
なお、本実施の形態による半導体装置において、金属ケース部分の貫通穴を、その金属ケース部分の平坦部の中央に設けたが、半導体チップの制御電極の位置に合わせて金属ケース部分の任意の箇所に設けることが可能である。また、半導体装置における貫通穴の位置、および、半田の位置は、半導体チップの電極の配置に合わせて任意に選択できる。さらに、貫通穴の形状は、その断面が円形である筒型形状に限らず、その断面が多角形の角柱型形状等の任意の形状であってよい。
【0037】
なお、本実施の形態による半導体装置において、第1の金属ケース部分および第2の金属ケース部分を、方形の平坦部と、その平坦部の四辺から垂直に延びた側壁部とから成る矩形型ケースとしたが、これに限られない。例えば、方形の平坦部と、その平坦部の四辺からその平坦部と90度以外の所定の角度を成すように延びた側壁部とから成る金属ケース部分であってよい。また、曲面を含み、その断面が例えば半円となるような金属ケース部分であってもよい。そのような場合であっても、本実施の形態による半導体装置と同様の効果が得られる。ただし、金属ケース部分を上述のように構造が単純な矩形型ケースとすれば、安価な半導体装置を提供できる。
【0038】
なお、本実施の形態による半導体装置において、2つの金属ケース部分によって挟持される絶縁体を、半導体チップの周囲に配置される絶縁体平板としたが、それに限られない。2つの金属ケース部分を絶縁することができれば、任意の形状であってよく、例えば、2つの金属ケース部分の接触面のみに設けられてもよい。そのような場合であっても、本実施の形態による半導体装置と同様の効果が得られる。ただし、この絶縁体が、第1の金属ケース部分と接合する部分から第1の金属ケース部分の外側に突出する部分を有する、および/または、第2の金属ケース部分と接合する部分から第2の金属ケース部分の外側に突出する部分を有する場合は、2つの金属ケース部分間の距離を一定の距離として容易に確保できる。
【0039】
なお、本実施の形態による半導体装置において、2つの金属ケース部分を同一形状としたが、これに限られない。例えば、2つの金属ケースの一方のみが、方形の平坦部と、その平坦部の四辺から垂直に延びた側壁部とから成ってもよい。2つの金属ケース部分が異なる形状であっても、2つの金属ケース部分と絶縁体とを用いて、半導体チップ全体を覆うことができれば、本実施の形態による半導体装置と同一の効果が得られる。
【0040】
なお、本実施の形態による半導体装置においては、コレクタ電極およびエミッタ電極が、半田を介して、金属ケース部分に接続されるが、これに限られない。半田の代わりに、例えば、導電性接着剤等の他の導電性接続部材を用いてもよい。その場合であっても、本実施の形態による半導体装置と同一の効果が得られる。
【0041】
【発明の効果】
本発明による半導体装置によれば、互いに対向する第1の主面および第2の主面を備え、かつ、第1の主面および第2の主面に、それぞれ、第1の電極および第2の電極を備える半導体チップと、半導体チップの第1の主面および第2の主面にそれぞれ面して位置され、かつ、第1の電極および第2の電極が、それぞれ、導電性接続部材を介して接続される第1の導電性ケース部分および第2の導電性ケース部分と、第1の導電性ケース部分および第2の導電性ケース部分の間に位置される第1の絶縁体とを備え、第1の導電性ケース部分、第2の導電性ケース部分および第1の絶縁体が、半導体チップ全体を覆うケースを構成するので、半導体チップの温度サイクル寿命が長く、かつ、構造が簡単な半導体装置を実現できる。
【図面の簡単な説明】
【図1】 (1)は、本発明の実施の形態1による半導体装置の上面図、(2)は、(1)に示された半導体装置の断面図である。
【図2】 (1)は、本発明の実施の形態2による半導体装置の上面図、(2)は、(1)に示された半導体装置の断面図である。
【符号の説明】
10 半導体装置、 11 半導体チップ、 12,13 金属ケース部分、
14 絶縁体、 16,18 半田

Claims (3)

  1. 互いに対向する第1の主面および第2の主面を備え、かつ、前記第1の主面および前記第2の主面に、それぞれ、第1の電極および第2の電極を備える半導体チップと、
    前記半導体チップの前記第1の主面および前記第2の主面にそれぞれ面して位置され、かつ、前記第1の電極および前記第2の電極が、それぞれ、導電性接続部材を介して接続される第1の導電性ケース部分および第2の導電性ケース部分と、
    前記第1の導電性ケース部分および前記第2の導電性ケース部分の間に位置される第1の絶縁体と
    を備え、
    前記第1の導電性ケース部分、前記第2の導電性ケース部分および前記第1の絶縁体が、前記半導体チップ全体を覆うケースを構成し、前記第1の導電性ケース部分および前記第2の導電性ケース部分の少なくとも一方が、前記半導体チップの対応する主面に対向する平坦部と、前記平坦部の周縁から延びる側壁部とから成る半導体装置。
  2. 前記第1の絶縁体が、前記第1の導電性ケース部分との接合部および前記第2の導電性ケース部分との接合部の少なくとも一方から、それぞれ、前記第1の導電性ケース部分の外側および前記第2の導電性ケース部分の外側に突出する請求項1に記載の半導体装置。
  3. 前記半導体チップが、さらに、前記第1の主面に第3の電極を有し、
    前記第1の導電性ケース部分が、さらに、貫通穴を有し、
    前記半導体チップおよび前記第1の導電性ケース部分が、それぞれ、前記第3の電極が前記貫通穴を介して外部に露出するように設置され、
    さらに、前記貫通穴の内壁に沿うように、かつ、前記第1の主面において前記第3の電極を囲うように、前記貫通穴の開口部から前記第1の主面まで延びた第2の絶縁体を備える請求項1または請求項2に記載の半導体装置。
JP2003058075A 2003-03-05 2003-03-05 半導体装置 Expired - Fee Related JP3995618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003058075A JP3995618B2 (ja) 2003-03-05 2003-03-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003058075A JP3995618B2 (ja) 2003-03-05 2003-03-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2004273492A JP2004273492A (ja) 2004-09-30
JP3995618B2 true JP3995618B2 (ja) 2007-10-24

Family

ID=33121276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003058075A Expired - Fee Related JP3995618B2 (ja) 2003-03-05 2003-03-05 半導体装置

Country Status (1)

Country Link
JP (1) JP3995618B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5381926B2 (ja) * 2010-07-27 2014-01-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2004273492A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
US7535076B2 (en) Power semiconductor device
JP2801534B2 (ja) パワー半導体モジュールおよびそれに使用する絶縁金属基板
US8441117B2 (en) Semiconductor device
KR101614669B1 (ko) 전력용 반도체 장치
JP4478049B2 (ja) 半導体装置
JP2008270527A (ja) 電力用半導体モジュール
KR100983959B1 (ko) 반도체 장치
JP2019216189A (ja) 半導体装置
JP6480856B2 (ja) 半導体モジュール
JP2021012897A (ja) 半導体モジュール、半導体装置、及び半導体モジュールの製造方法
JP5904041B2 (ja) 半導体装置
JP3995618B2 (ja) 半導体装置
KR101897639B1 (ko) 파워 모듈
JP7118204B1 (ja) 半導体装置
CN112687676B (zh) 压接式igbt子模组及压接式igbt模块
JP3741002B2 (ja) 半導体装置の実装構造
JP3525823B2 (ja) 相補型igbtの実装構造
JP5145966B2 (ja) 半導体モジュール
JP2020038885A (ja) 半導体装置
WO2023017708A1 (ja) 半導体装置
US20230260869A1 (en) Semiconductor device
WO2023140050A1 (ja) 半導体装置
US12021323B2 (en) Semiconductor module
US20240321693A1 (en) Semiconductor device
WO2023214500A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees