JP2019216189A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019216189A
JP2019216189A JP2018112785A JP2018112785A JP2019216189A JP 2019216189 A JP2019216189 A JP 2019216189A JP 2018112785 A JP2018112785 A JP 2018112785A JP 2018112785 A JP2018112785 A JP 2018112785A JP 2019216189 A JP2019216189 A JP 2019216189A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
conductor layer
inner conductor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018112785A
Other languages
English (en)
Other versions
JP7124474B2 (ja
Inventor
真悟 土持
Shingo TSUCHIMOCHI
真悟 土持
林太郎 淺井
Rintaro Asai
林太郎 淺井
明徳 榊原
Akinori Sakakibara
明徳 榊原
真男 野口
Masao Noguchi
真男 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018112785A priority Critical patent/JP7124474B2/ja
Priority to US16/396,822 priority patent/US11043474B2/en
Priority to CN201910485829.8A priority patent/CN110600457B/zh
Priority to DE102019115513.4A priority patent/DE102019115513B4/de
Publication of JP2019216189A publication Critical patent/JP2019216189A/ja
Application granted granted Critical
Publication of JP7124474B2 publication Critical patent/JP7124474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】二つの半導体素子が直列に接続された半導体装置の構成を簡素化する。【解決手段】半導体装置は、第1絶縁基板と、第1絶縁基板上に配置された第1半導体素子及び第2半導体素子と、第1半導体素子を介して第1絶縁基板に対向する第2絶縁基板と、第2半導体素子を介して第1絶縁基板に対向するとともに、第2絶縁基板と横並びに配置された第3絶縁基板とを備える。第1絶縁基板は、第1絶縁層と、第1半導体素子及び第2半導体素子に電気的に接続された第1内側導体層と、第1絶縁層の他方側に設けられている第1外側導体層とを有する。第2絶縁基板は、第2絶縁層と、第2半導体素子に電気的に接続された第2内側導体層と、第2絶縁層の他方側に設けられている第2外側導体層とを有する。第3絶縁基板は、第3絶縁層と、第2半導体素子に電気的に接続された第3内側導体層と、第3絶縁層の他方側に設けられている第3外側導体層とを有する。【選択図】図3

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1には、半導体装置が開示されている。この半導体装置では、二つの絶縁基板の間に、二つの半導体素子が設けられている。二つの半導体素子は直列に接続されており、インバータやコンバータといった電力変換回路において、上下一対のアームを構成することができる。なお、絶縁基板とは、セラミック基板といった絶縁層の両面に、金属層といった導体層が設けられた電力用の基板である。絶縁基板の典型例としては、特に限定されないが、DBC(Direct Bonded Copper)基板やDBA(Direct Bonded Aluminum)基板が挙げられる。
特開2012−146760号公報
上記した半導体装置では、二つの半導体素子の間が、二つの絶縁基板及び電力端子を介して接続されており、比較的に複雑な構成が採用されている。半導体装置の構成が複雑であると、半導体装置の製造コストだけでなく、半導体装置における電力損失が増大するおそれもある。そのことから、本明細書は、二つの半導体素子が直列に接続された半導体装置の構成を簡素化し得る技術を提供する。
本明細書が開示する半導体装置は、第1絶縁基板と、第1絶縁基板上に配置された第1半導体素子及び第2半導体素子と、第1半導体素子を介して第1絶縁基板に対向する第2絶縁基板と、第2半導体素子を介して第1絶縁基板に対向するとともに、第2絶縁基板と横並びに配置された第3絶縁基板とを備える。第1絶縁基板は、第1絶縁層と、第1絶縁層の一方側に設けられているとともに第1半導体素子及び第2半導体素子に電気的に接続された第1内側導体層と、第1絶縁層の他方側に設けられている第1外側導体層と、を有する。第2絶縁基板は、第2絶縁層と、第2絶縁層の一方側に設けられているとともに第2半導体素子に電気的に接続された第2内側導体層と、第2絶縁層の他方側に設けられている第2外側導体層と、を有する。第3絶縁基板は、第3絶縁層と、第3絶縁層の一方側に設けられているとともに第2半導体素子に電気的に接続された第3内側導体層と、第3絶縁層の他方側に設けられている第3外側導体層と、を有する。
上記した半導体装置では、第2絶縁基板と第3絶縁基板との間で、第1半導体素子と第2半導体素子とが直列に接続されている。第1半導体素子と第2半導体素子との間は、第1絶縁基板の第1内側導体層を介して接続されており、二つの半導体素子を接続する経路上に、他の絶縁基板や電力端子は介在しない。そのことから、半導体装置内の回路構造が簡素であり、例えば、半導体装置における電力損失を低減することができる。なお、横並びに配置された第2絶縁基板と第3絶縁基板は、単一の絶縁基板に置き換えられてもよい。しかしながら、第2絶縁基板と第3絶縁基板との間には、比較的に大きな電圧が印加され得る。この点に関して、単一の絶縁基板よりも、互いに独立した第2絶縁基板と第3絶縁基板を採用することによって、絶縁性を効果的に高めることができる。
実施例の半導体装置10の外観を示す図。 図1中のII−II線における断面図。 封止体16を省略して、半導体装置10の内部構造を示す分解図。 半導体装置10の回路構造を示す回路図。 第1絶縁基板20の第1内側導体層24を示す斜視図。 第2絶縁基板30の第2内側導体層34を示す斜視図。 第3絶縁基板40の第3内側導体層44を示す斜視図。
本技術の一実施形態において、第2絶縁基板のサイズは、第3絶縁基板のサイズと同じであってもよいし、異なってもよい。例えば、第2絶縁基板のサイズは、第3絶縁基板のサイズよりも小さくてもよい。あるいは、第2絶縁基板のサイズは、第3絶縁基板のサイズよりも大きくてもよい。第2絶縁基板及び第3絶縁基板の各サイズは、例えば第1半導体素子及び第2半導体素子の構造に応じて、適宜設計することができる。
本技術の一実施形態において、半導体装置は、第1半導体素子及び第2半導体素子を封止する封止体をさらに備えてもよい。この場合、第1絶縁基板の第1内側導体層は、第1半導体素子及び前記第2半導体素子に直接的にはんだ付けされていてもよい。第2絶縁基板の第2内側導体層は、第1半導体素子に直接的にはんだ付けされていてもよい。そして、第3絶縁基板の第3内側導体層は、第2半導体素子に直接的にはんだ付けされていてもよい。
本技術の一実施形態において、第1半導体素子及び第2半導体素子のそれぞれは、表面電極と裏面電極とを有し、表面電極と裏面電極との間を導通及び遮断するスイッチング素子であってもよい。この場合、第1半導体素子の表面電極は、第1絶縁基板の第1内側導体層に電気的に接続されていてもよい。第1半導体素子の裏面電極は、第2絶縁基板の第2内側導体層に電気的に接続されていてもよい。第2半導体素子の表面電極は、第3絶縁基板の第3内側導体層に電気的に接続されていてもよい。そして、第2半導体素子の裏面電極は、第1絶縁基板の第1内側導体層に電気的に接続されていてもよい。このような構成によると、半導体装置は、インバータやコンバータといった電力変換回路において、上下一対のアームを構成することができる。但し、他の実施形態として、第1半導体素子及び/又は第2半導体素子は、スイッチング素子に代えて、又は加えて、ダイオード素子といった他の種類のパワー半導体素子であってもよい。
本技術の一実施形態において、上述したスイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)であってもよい。この場合、表面電極はエミッタ電極であって、裏面電極はコレクタ電極であってもよい。あるいは、上述したスイッチング素子は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であってもよい。この場合、表面電極はソース電極であって、裏面電極はドレイン電極であってもよい。
上記した実施形態において、第1半導体素子及び第2半導体素子のそれぞれは、表面電極と同じ側に設けられた信号電極をさらに有してもよい。この場合、第1絶縁基板の第1内側導体層は、第1絶縁層上において互いに隔離された主領域と信号領域とを有してもよい。主領域は、第1半導体素子の表面電極及び第2半導体素子の裏面電極に電気的に接続されてもよく、信号領域は、第1半導体素子の信号電極に電気的に接続されてもよい。
上記した実施形態において、第1絶縁基板の第1内側導体層は、第1半導体素子及び第2半導体素子から電気的に絶縁されたフローティング領域をさらに有してもよい。この場合、フローティング領域は、信号領域が主領域とフローティング領域との間に位置するように、第1絶縁層の外周縁の近傍に設けられていてもよい。第1絶縁基板では、第1内側導体層と第1外側導体層との間の対称性が低下すると、第1絶縁基板に生じる熱変形(特に、反り変形)が大きくなる。特に、信号領域を含む範囲では、第1内側導体層が部分的に存在することから、第1内側導体層と第1外側導体層との間の対称性が低下しやすい。この点に関して、上述したフローティング領域が設けられていると、第1内側導体層と第1外側導体層との間の対称性が効果的に改善され、第1絶縁基板に生じる熱変形を抑制することができる。ここで、フローティング領域は、第1半導体素子及び第2半導体素子から電気的に絶縁されているので、半導体装置の電気的特性に与える影響も小さい。
上記した実施形態において、フローティング領域には、ダミー端子が接合されていてもよい。このような構成によると、例えば、半導体装置を製造するときに、ダミー端子を用いて第1絶縁基板の位置決めを行うことができる。特に、ダミー端子を、信号端子といった他の端子とともに一体のリードフレームで用意することで、それらの端子と第1絶縁基板との間の位置決めを行うことができる。
上記した実施形態において、第1絶縁基板を平面視したときに、フローティング領域の外周縁の一部は、第1外側導体層の外周縁と一致してもよい。このような構成によると、第1内側導体層と第1外側導体層との間の対称性が高まるので、第1絶縁基板に生じる熱変形を抑制することができる。
本技術の一実施形態において、第3絶縁基板の第3内側導体層は、第3絶縁層上において互いに隔離された主領域と信号領域とを有してもよい。この場合、第3内側導体層の主領域は、第2半導体素子の表面電極に電気的に接続されてもよく、第3内側導体層の信号領域は、第2半導体素子の前記信号電極に電気的に接続されてもよい。
上記した実施形態において、第3絶縁基板の第3内側導体層は、第1半導体素子及び前記第2半導体素子から電気的に絶縁されたフローティング領域をさらに有してもよい。この場合、第3絶縁基板では、信号領域が主領域とフローティング領域との間に位置するように、フローティング領域が第3絶縁層の外周縁の近傍に設けられていてもよい。このような構成によると、前記した第1絶縁基板の場合と同様に、第3絶縁基板の熱変形を抑制することができる。
本技術の一実施形態において、半導体装置は、第1絶縁基板と第3絶縁基板との間において、第1絶縁基板の第1内側導体層に接合された第1電力端子をさらに有してもよい。この場合、第3絶縁基板の第1電力端子に対向する範囲では、第3内側導体層が設けられていなくてもよい。このような構成によると、第1電力端子と第3絶縁基板の第3内側導体層との間が短絡することを避けることができる。
本技術の一実施形態において、半導体装置は、第1絶縁基板と第2絶縁基板との間において、第2絶縁基板の第2内側導体層に接合された第2電力端子をさらに有してもよい。この場合、第1絶縁基板の第2電力端子に対向する範囲では、第1内側導体層が設けられていなくてもよい。このような構成によると、第2電力端子と第1絶縁基板の第1内側導体層との間が短絡することを避けることができる。
本技術の一実施形態において、半導体装置は、第1絶縁基板と第3絶縁基板との間において、第3絶縁基板の第3内側導体層に接合された第3電力端子をさらに有してもよい。この場合、第1絶縁基板の第3電力端子に対向する範囲では、第1内側導体層が設けられていなくてもよい。このような構成によると、第3電力端子と第1絶縁基板の第1内側導体層との間が短絡することを避けることができる。
上記した実施形態において、第3電力端子は、第3絶縁基板と平行な方向に沿って屈曲する屈曲部を有してもよい。この場合、屈曲部は、封止体の内部に位置するとよい。このような構成によると、屈曲部によるアンカー効果によって、第3電力端子がしっかりと固定される。なお、同様の屈曲部は、例えば第1電力端子や第2電力端子といった、他の端子にも同様に採用することができる。
図面を参照して、実施例の半導体装置10について説明する。半導体装置10は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図1−図4に示すように、半導体装置10は、第1半導体素子12と、第2半導体素子14と、封止体16とを備える。第1半導体素子12及び第2半導体素子14は、封止体16の内部に封止されている。封止体16は、絶縁材料で構成されている。特に限定されないが、本実施例における封止体16は、例えばエポキシ樹脂といった熱硬化樹脂で構成されている。封止体16は、概して板形状を有しており、表面16aと、表面16aの反対側に位置する裏面16bとを有する。
第1半導体素子12は、表面電極12aと、裏面電極12bと、複数の信号電極12cとを有する。表面電極12a及び複数の信号電極12cは、第1半導体素子12の表面に位置しており、裏面電極12bは、第1半導体素子12の裏面に位置している。第1半導体素子12は、表面電極12aと裏面電極12bとの間を導通及び遮断するスイッチング素子である。特に限定されないが、本実施例における第1半導体素子12は、IGBT(Insulated Gate Bipolar Transistor)であって、表面電極12aはエミッタ電極であり、裏面電極12bはコレクタ電極である。また、第1半導体素子12には、IGBTに加えて、還流ダイオード12dが内蔵されている。なお、他の実施形態として、第1半導体素子12は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であってもよい。この場合、表面電極12aはソース電極であり、裏面電極12bはドレイン電極であってよい。
同様に、第2半導体素子14は、表面電極14aと、裏面電極14bと、複数の信号電極14cとを有する。表面電極14a及び複数の信号電極14cは、第2半導体素子14の表面に位置しており、裏面電極14bは、第2半導体素子14の裏面に位置している。第2半導体素子14は、表面電極14aと裏面電極14bとの間を導通及び遮断するスイッチング素子である。特に限定されないが、本実施例における第2半導体素子14は、IGBTであって、表面電極14aはエミッタ電極であり、裏面電極14bはコレクタ電極である。また、第2半導体素子14にも、IGBTに加えて、還流ダイオード14dが内蔵されている。なお、第2半導体素子14もまた、MOSFETであってよく、表面電極12aがソース電極であって、裏面電極12bがドレイン電極であってよい。
特に限定されないが、本実施例における第1半導体素子12と第2半導体素子14は、同じ構造を有しており、互いに反転させた姿勢で配置されている。但し、他の実施形態として、第1半導体素子12と第2半導体素子14は、互いに異なる構造を有してもよい。例えば、第1半導体素子12と第2半導体素子14は、互いに異なる構造のスイッチング素子であってもよい。あるいは、第1半導体素子12がスイッチング素子であって、第2半導体素子14がダイオード素子であってもよい。第1半導体素子12と第2半導体素子14には、様々な種類のパワー半導体素子を採用することができる。
半導体装置10は、第1絶縁基板20と、第2絶縁基板30と、第3絶縁基板40とをさらに備える。第1絶縁基板20は、第2絶縁基板30及び第3絶縁基板40よりも大きく、第1半導体素子12及び第2半導体素子14の両者が、第1絶縁基板上に配置されている。第1絶縁基板20は、第1絶縁層22と、第1絶縁層22の一方側に設けられた第1内側導体層24と、第1絶縁層22の他方側に設けられた第1外側導体層26とを有する。第1内側導体層24は、封止体16の内部において、第1半導体素子12及び第2半導体素子14に電気的に接続されている。一方、第1外側導体層26は、封止体16の裏面16bにおいて外部に露出されている。これにより、第1絶縁基板20は、電気回路の一部を構成するだけでなく、第1半導体素子12及び第2半導体素子14の熱を外部へ放出する放熱板としても機能する。
図5に示すように、第1絶縁基板20の第1内側導体層24は、第1絶縁層22上において互いに隔離された複数の領域24a、24b、24cを有する。複数の領域24a、24b、24cには、主領域24aと、複数の信号領域24bと、フローティング領域24cとが含まれる。主領域24aは、第1半導体素子12の表面電極12a及び第2半導体素子14の裏面電極14bに電気的に接続されている。これにより、第1半導体素子12と第2半導体素子14は、第1内側導体層24の主領域24aを介して互い接続されている。複数の信号領域24bは、第1半導体素子12の複数の信号電極12cにそれぞれ電気的に接続されている。一例ではあるが、本実施例では、第1半導体素子12と第2半導体素子14が、第1絶縁基板20の第1内側導体層24へ直接的にはんだ付けされている。但し、他の実施形態として、第1半導体素子12と第2半導体素子14の少なくとも一方が、第1絶縁基板20の第1内側導体層24へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
フローティング領域24cは、第1半導体素子12及び第2半導体素子14のいずれにも接続されておらず、第1半導体素子12及び第2半導体素子14から電気的に絶縁されている。フローティング領域24cは、複数の信号領域24bが主領域24aとフローティング領域24cとの間に位置するように、第1絶縁層22の外周縁の近傍に設けられている。このようなフローティング領域24cは、第1絶縁基板20に生じる熱変形(特に、反り変形)を抑制する。即ち、第1絶縁基板20では、第1内側導体層24と第1外側導体層26との間の対称性が低下すると、第1絶縁基板に生じる熱変形(特に、反り変形)が大きくなる。この点に関して、複数の信号領域24bを含む範囲では、主領域24aが形成された範囲と違って、第1内側導体層24(即ち、信号領域24b)が部分的に存在する。従って、第1内側導体層24と第1外側導体層26との間の対称性が低下しやすい。これに対して、上述したフローティング領域24cが設けられていると、第1内側導体層24と第1外側導体層26との間の対称性が効果的に改善され、第1絶縁基板20に生じる熱変形を抑制することができる。
フローティング領域24cを設ける位置については、特に限定されない。但し、第1絶縁基板20を平面視したときに、フローティング領域24cの外周縁の一部が、第1外側導体層26の外周縁と一致するとよい。このような構成によると、第1内側導体層24と第1外側導体層26との間の対称性が高まるので、第1絶縁基板20に生じる熱変形をより抑制することができる。
フローティング領域24cに加えて、主領域24aには、複数の信号領域24bと平行に延びる延出部24dが設けられている。延出部24dは、複数の信号領域24bから見て、フローティング領域24cとは反対側に設けられている。即ち、複数の信号領域24bは、フローティング領域24cと主領域24aの延出部24dとの間に位置している。このような構成によると、第1内側導体層24と第1外側導体層26との間の対称性がさらに改善され、第1絶縁基板20に生じる熱変形を抑制することができる。
第2絶縁基板30は、第1半導体素子12を介して第1絶縁基板20に対向している。即ち、第1半導体素子12は、第1絶縁基板20と第2絶縁基板30との間に配置されている。第2絶縁基板30は、第2絶縁層32と、第2絶縁層32の一方側に設けられた第2内側導体層34と、第2絶縁層32の他方側に設けられた第2外側導体層36とを有する。第2内側導体層34は、封止体16の内部において、第1半導体素子12に電気的に接続されている。一方、第2外側導体層36は、封止体16の表面16aにおいて外部に露出されている。これにより、第2絶縁基板30は、電気回路の一部を構成するだけでなく、第1半導体素子12の熱を外部へ放出する放熱板としても機能する。
図6に示すように、第2絶縁基板30の第2内側導体層34は、単一の領域のみを有する。単一の第2内側導体層34は、第1半導体素子12の裏面電極12bに電気的に接続されている。これにより、第2絶縁基板30の第2内側導体層34は、第1半導体素子12を介して、第1絶縁基板20の第1内側導体層24の主領域24aに電気的に接続されている。一例ではあるが、本実施例では、第1半導体素子12が、第2絶縁基板30の第2内側導体層34へ直接的にはんだ付けされている。但し、他の実施形態として、第1半導体素子12は、第2絶縁基板30の第2内側導体層34へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。また、第2絶縁基板30の第2内側導体層34は、第1絶縁基板20の第1内側導体層24と同様に、第2絶縁層32上において互いに隔離された複数の領域を有してもよい。
第3絶縁基板40は、第2絶縁基板30と横並びに配置されており、第2半導体素子14を介して第1絶縁基板20に対向している。即ち、第2半導体素子14は、第1絶縁基板20と第3絶縁基板40との間に配置されている。第3絶縁基板40は、第3絶縁層42と、第3絶縁層42の一方側に設けられた第3内側導体層44と、第3絶縁層42の他方側に設けられた第3外側導体層46とを有する。第3内側導体層44は、封止体16の内部において、第2半導体素子14に電気的に接続されている。一方、第3外側導体層46は、封止体16の表面16aにおいて外部に露出されている。これにより、第3絶縁基板40は、電気回路の一部を構成するだけでなく、第2半導体素子14の熱を外部へ放出する放熱板としても機能する。特に限定されないが、本実施例では、第3絶縁基板40のサイズが、第2絶縁基板30のサイズよりも大きい。但し、第3絶縁基板40のサイズは、第2絶縁基板30のサイズと同じであってもよいし、第2絶縁基板30のサイズよりも小さくてもよい。
図7に示すように、第3絶縁基板40の第3内側導体層44は、第3絶縁層42上において互いに隔離された複数の領域44a、44b、44cを有する。複数の領域44a、44b、44cには、主領域44aと、複数の信号領域44bと、フローティング領域44cとが含まれる。主領域44aは、第2半導体素子14の表面電極14aに接続されている。これにより、第3絶縁基板40の第3内側導体層44は、第2半導体素子14を介して、第1絶縁基板20の第1内側導体層24の主領域24aに電気的に接続されている。複数の信号領域44bは、第2半導体素子14の複数の信号電極14cにそれぞれ電気的に接続されている。一例ではあるが、本実施例では、第2半導体素子14が、第3絶縁基板40の第3内側導体層44へ直接的にはんだ付けされている。但し、他の実施形態として、第2半導体素子14は、第3絶縁基板40の第3内側導体層44へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
フローティング領域44cは、第1半導体素子12及び第2半導体素子14のいずれにも接続されておらず、第1半導体素子12及び第2半導体素子14から電気的に絶縁されている。フローティング領域44cは、複数の信号領域44bが主領域44aとフローティング領域44cとの間に位置するように、第3絶縁層42の外周縁の近傍に設けられている。前述した第1絶縁基板20と同様に、第3絶縁基板40のフローティング領域44cは、第3絶縁基板40に生じる熱変形(特に、反り変形)を抑制する。なお、第3絶縁基板40のフローティング領域44cは、第1絶縁基板20のフローティング領域24cに対して、上下及び左右対称な位置に設けられている。また、第3絶縁基板40においても、第3内側導体層44の主領域44aには、複数の信号領域44bと平行に延びる延出部44dが設けられている。第3絶縁基板40の延出部44dは、第1絶縁基板20の延出部24d(図5参照)と同様に、第3絶縁基板40の熱変形を抑制することができる。
一例ではあるが、本実施例における三つの絶縁基板20、30、40の各々は、DBC(Direct Bonded Copper)基板である。絶縁層22、32、42は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といった、セラミックで構成されている。また、内側導体層24、34、44及び外側導体層26、36、46は、銅で構成されている。但し、三つの絶縁基板20、30、40の各々は、DBC基板に限定されず、例えばDBA(Direct Bonded Aluminum)基板であってもよい。あるいは、絶縁層22、32、42は、DBC基板又はDBA基板とは異なる構造を有してもよい。絶縁基板20、30、40の各構成は特に限定されない。三つの絶縁基板20、30、40の各々は、絶縁材料で構成された絶縁層22、32、42と、金属といった導体で構成された内側導体層24、34、44及び外側導体層26、36、46を有すればよい。
図1、図3、図4に示すように、半導体装置10は、第1電力端子52と第2電力端子54と第3電力端子56とをさらに備える。これら三つの電力端子52、54、56は、封止体16から同じ方向へ突出しており、互いに平行に延びている。三つの電力端子52、54、56は、銅又はその他金属といった、導体で構成されている。特に限定されないが、半導体装置10の製造段階において、三つの電力端子52、54、56は、単一のリードフレームによって用意されてもよい。
第1電力端子52は、封止体16の内部において、第1絶縁基板20に電気的に接続されている。詳しくは、第1電力端子52は、第1絶縁基板20と第3絶縁基板40との間において、第1絶縁基板20の第1内側導体層24の主領域24aに接合されている。これにより、第1電力端子52は、第1内側導体層24の主領域24aを介して、第1半導体素子12の表面電極12a及び第2半導体素子14の裏面電極12bに電気的に接続されている。図5に示すように、第1内側導体層24の主領域24aでは、第1電力端子52の接合される部分24eが、他の部分よりも突出して設けられている。その一方で、図7に示すように、第3絶縁基板40の第1電力端子52に対向する範囲Xでは、第3内側導体層44が設けられていない。このような構成によると、第1電力端子52と第3絶縁基板40の第3内側導体層44とが近接せず、第1電力端子52と第3内側導体層44との間が短絡することを避けることができる。
第2電力端子54は、封止体16の内部において、第2絶縁基板30に電気的に接続されている。詳しくは、第2電力端子54は、第1絶縁基板20と第2絶縁基板30との間において、第2絶縁基板30の第2内側導体層34に接合されている。これにより、第2電力端子54は、第2内側導体層34を介して、第1半導体素子12の裏面電極12bに電気的に接続されている。図6に示すように、第2内側導体層34では、第2電力端子54の接合される部分34eが、他の部分よりも突出して設けられている。その一方で、図5に示すように、第1絶縁基板20の第2電力端子54に対向する範囲Yでは、第1内側導体層24が設けられていない。このような構成によると、第2電力端子54と第1絶縁基板20の第1内側導体層24とが近接せず、第2電力端子54と第1内側導体層24との間が短絡することを避けることができる。
第3電力端子56は、封止体16の内部において、第3絶縁基板40に電気的に接続されている。詳しくは、第3電力端子56は、第1絶縁基板20と第3絶縁基板40との間において、第3絶縁基板40の第3内側導体層44に接合されている。これにより、第3電力端子56は、第3内側導体層44を介して、第2半導体素子14の表面電極14aに電気的に接続されている。図7に示すように、第3内側導体層44の主領域44aでは、第3電力端子56の接合される部分44eが、他の部分よりも突出して設けられている。その一方で、図5に示すように、第1絶縁基板20の第3電力端子56に対向する範囲Zでは、第1内側導体層24が設けられていない。このような構成によると、第3電力端子56と第1絶縁基板20の第1内側導体層24とが近接せず、第3電力端子56と第1内側導体層24との間が短絡することを避けることができる。
第3電力端子56は、第3絶縁基板40と平行な方向に沿って屈曲する屈曲部56aを有する。屈曲部56aは、封止体16の内部に位置しており、そのアンカー効果によって、第3電力端子56がしっかりと固定される。なお、同様の屈曲部は、例えば第1電力端子52や第2電力端子54といった、他の端子にも同様に採用することができる。また、三つの電力端子52、54、56は、それぞれの厚み方向にも屈曲している。このような構成によると、各々の電力端子52、54、56が、封止体16の熱変形に応じて伸縮しやすくなるので、各々の電力端子52、54、56と内側導体層24、34、44との間の接合部分に作用する負荷を軽減することができる。
図1、図3、図4に示すように、半導体装置10は、複数の第1信号端子58と複数の第2信号端子60とをさらに備える。これら信号端子58、60は、封止体16から同じ方向へ突出しており、互いに平行に延びている。複数の信号端子58、60は、銅又はその他金属といった、導体で構成されている。
複数の第1信号端子58は、封止体16の内部において、第1絶縁基板20に電気的に接続されている。詳しくは、複数の第1信号端子58は、第1絶縁基板20の第1内側導体層24の複数の信号領域24b(図5参照)にそれぞれ接合されている。これにより、複数の第1信号端子58は、第1内側導体層24の複数の信号領域24bを介して、第1半導体素子12の複数の信号電極12cに、それぞれ電気的に接続されている。一例ではあるが、本実施例では、複数の第1信号端子58が、第1内側導体層24の複数の信号領域24bへ直接的にはんだ付けされている。但し、他の実施形態として、複数の第1信号端子58は、複数の信号領域24b(又は第1半導体素子12の複数の信号電極12c)へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
複数の第2信号端子60は、封止体16の内部において、第3絶縁基板40に電気的に接続されている。詳しくは、複数の第2信号端子60は、第3絶縁基板40の第3内側導体層44の複数の信号領域44b(図7参照)に、それぞれ接合されている。これにより、複数の第2信号端子60は、第3内側導体層44の複数の信号領域44bを介して、第2半導体素子14の複数の信号電極14cに、それぞれ電気的に接続されている。一例ではあるが、本実施例では、複数の第2信号端子60が、第3内側導体層44の複数の信号領域44bへ直接的にはんだ付けされている。但し、他の実施形態として、複数の第2信号端子60は、複数の信号領域44b(又は第2半導体素子14の複数の信号電極14c)へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
半導体装置10はさらに、二つのダミー端子62、64を備える。各々のダミー端子62、64は、複数の信号端子58、60と同じ方向に突出している。一方のダミー端子62は、第1絶縁基板20の第1内側導体層24のフローティング領域24cに接合されている。他方のダミー端子64は、第3絶縁基板40の第3内側導体層44のフローティング領域44cに接合されている。一例ではあるが、半導体装置10の製造段階において、二つのダミー端子62、64は、複数の信号端子58、60と共に、一体のリードフレームによって用意される。二つのダミー端子62、64が、フローティング領域24c、44cに接合されることで、複数の信号端子58、60を含むリードフレームが、第1絶縁基板20及び第3絶縁基板40に対して正しく位置決めされる。
以上のように、本実施例の半導体装置10では、第2絶縁基板30と第3絶縁基板40との間で、第1半導体素子12と第2半導体素子14とが直列に接続されている。第1半導体素子12と第2半導体素子14との間は、第1絶縁基板20の第1内側導体層24を介して接続されており、二つの半導体素子12、14を接続する経路上に、他の絶縁基板や電力端子は介在しない。そのことから、半導体装置10内の回路構造が簡素であり、例えば、半導体装置10における電力損失を低減することができる。なお、横並びに配置された第2絶縁基板30と第3絶縁基板40は、単一の絶縁基板に置き換えられてもよい。しかしながら、第2絶縁基板30と第3絶縁基板40との間には、比較的に大きな電圧が印加され得る。この点に関して、単一の絶縁基板よりも、互いに独立した第2絶縁基板30と第3絶縁基板40を採用することによって、絶縁性を効果的に高めることができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10:半導体装置
12:第1半導体素子
14:第2半導体素子
16:封止体
20:第1絶縁基板
22:第1絶縁層
24:第1内側導体層
26:第1外側導体層
30:第2絶縁基板
32:第2絶縁層
34:第2内側導体層
36:第2外側導体層
40:第3絶縁基板
42:第3絶縁層
44:第3内側導体層
46:第3外側導体層
52:第1電力端子
54:第2電力端子
56:第3電力端子
58:第1信号端子
60:第2信号端子
62、64:ダミー端子

Claims (18)

  1. 第1絶縁基板と、
    前記第1絶縁基板上に配置された第1半導体素子及び第2半導体素子と、
    前記第1半導体素子を介して前記第1絶縁基板に対向する第2絶縁基板と、
    前記第2半導体素子を介して前記第1絶縁基板に対向するとともに、前記第2絶縁基板と横並びに配置された第3絶縁基板と、
    を備え、
    前記第1絶縁基板は、第1絶縁層と、前記第1絶縁層の一方側に設けられているとともに前記第1半導体素子及び前記第2半導体素子に電気的に接続された第1内側導体層と、前記第1絶縁層の他方側に設けられている第1外側導体層と、を有し、
    前記第2絶縁基板は、第2絶縁層と、前記第2絶縁層の一方側に設けられているとともに前記第2半導体素子に電気的に接続された第2内側導体層と、前記第2絶縁層の他方側に設けられている第2外側導体層と、を有し、
    前記第3絶縁基板は、第3絶縁層と、前記第3絶縁層の一方側に設けられているとともに前記第2半導体素子に電気的に接続された第3内側導体層と、前記第3絶縁層の他方側に設けられている第3外側導体層と、を有する、
    半導体装置。
  2. 前記第2絶縁基板のサイズは、前記第3絶縁基板のサイズと異なる、請求項1に記載の半導体装置。
  3. 前記第2絶縁基板のサイズは、前記第3絶縁基板のサイズよりも小さい、請求項2に記載の半導体装置。
  4. 前記第2絶縁基板のサイズは、前記第3絶縁基板のサイズよりも大きい、請求項2に記載の半導体装置。
  5. 前記第1半導体素子及び前記第2半導体素子を封止する封止体をさらに備え、
    前記第1絶縁基板の前記第1内側導体層は、前記第1半導体素子及び前記第2半導体素子に直接的にはんだ付けされており、
    前記第2絶縁基板の前記第2内側導体層は、前記第1半導体素子に直接的にはんだ付けされており、
    前記第3絶縁基板の前記第3内側導体層は、前記第2半導体素子に直接的にはんだ付けされている、請求項1から4のいずれか一項に記載の半導体装置。
  6. 前記第1半導体素子及び前記第2半導体素子のそれぞれは、表面電極と裏面電極とを有し、前記表面電極と前記裏面電極との間を導通及び遮断するスイッチング素子であり、
    前記第1半導体素子の前記表面電極は、前記第1絶縁基板の前記第1内側導体層に電気的に接続されており、
    前記第1半導体素子の前記裏面電極は、前記第2絶縁基板の前記第2内側導体層に電気的に接続されており、
    前記第2半導体素子の前記表面電極は、前記第3絶縁基板の前記第3内側導体層に電気的に接続されており、
    前記第2半導体素子の前記裏面電極は、前記第1絶縁基板の前記第1内側導体層に電気的に接続されている、請求項1から5のいずれか一項に記載の半導体装置。
  7. 前記スイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)であって、前記表面電極はエミッタ電極であり、前記裏面電極はコレクタ電極である、請求項6に記載の半導体装置。
  8. 前記スイッチング素子は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であって、前記表面電極はソース電極であり、前記裏面電極はドレイン電極である、請求項6に記載の半導体装置。
  9. 前記第1半導体素子及び前記第2半導体素子のそれぞれは、前記表面電極と同じ側に設けられた信号電極をさらに有し、
    前記第1絶縁基板の前記第1内側導体層は、前記第1絶縁層上において互いに隔離された主領域と信号領域とを有し、
    前記主領域は、前記第1半導体素子の前記表面電極及び前記第2半導体素子の前記裏面電極に電気的に接続されており、
    前記信号領域は、前記第1半導体素子の前記信号電極に電気的に接続されている、請求項6から8のいずれか一項に記載の半導体装置。
  10. 前記第1絶縁基板の前記第1内側導体層は、前記第1半導体素子及び前記第2半導体素子から電気的に絶縁されたフローティング領域をさらに有し、
    前記フローティング領域は、前記信号領域が前記主領域と前記フローティング領域との間に位置するように、前記第1絶縁層の外周縁の近傍に設けられている、請求項9に記載の半導体装置。
  11. 前記フローティング領域には、ダミー端子が接合されている、請求項10に記載の半導体装置。
  12. 前記第1絶縁基板を平面視したときに、前記フローティング領域の外周縁の一部は、前記第1外側導体層の外周縁と一致する、請求項10又は11に記載の半導体装置。
  13. 前記第3絶縁基板の前記第3内側導体層は、前記第3絶縁層上において互いに隔離された主領域と信号領域とを有し、
    前記第3内側導体層の前記主領域は、前記第2半導体素子の前記表面電極に電気的に接続されており、
    前記第3内側導体層の前記信号領域は、前記第2半導体素子の前記信号電極に電気的に接続されている、請求項9から12のいずれか一項に記載の半導体装置。
  14. 前記第3絶縁基板の前記第3内側導体層は、前記第1半導体素子及び前記第2半導体素子から電気的に絶縁されたフローティング領域をさらに有し、
    前記第3絶縁基板において、前記フローティング領域は、前記信号領域が前記主領域と前記フローティング領域との間に位置するように、前記第3絶縁層の外周縁の近傍に設けられている、請求項13に記載の半導体装置。
  15. 前記第1絶縁基板と前記第3絶縁基板との間において、前記第1絶縁基板の前記第1内側導体層に接合された第1電力端子をさらに有し、
    前記第3絶縁基板の前記第1電力端子に対向する範囲では、前記第3内側導体層が設けられていない、請求項1から14のいずれか一項に記載の半導体装置。
  16. 前記第1絶縁基板と前記第2絶縁基板との間において、前記第2絶縁基板の前記第2内側導体層に接合された第2電力端子をさらに有し、
    前記第1絶縁基板の前記第2電力端子に対向する範囲では、前記第1内側導体層が設けられていない、請求項1から15のいずれか一項に記載の半導体装置。
  17. 前記第1絶縁基板と前記第3絶縁基板との間において、前記第3絶縁基板の前記第3内側導体層に接合された第3電力端子をさらに有し、
    前記第1絶縁基板の前記第3電力端子に対向する範囲では、前記第1内側導体層が設けられていない、請求項1から16のいずれか一項に記載の半導体装置。
  18. 前記第3電力端子は、前記第3絶縁基板と平行な方向に沿って屈曲する屈曲部を有する、請求項17に記載の半導体装置。
JP2018112785A 2018-06-13 2018-06-13 半導体装置 Active JP7124474B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018112785A JP7124474B2 (ja) 2018-06-13 2018-06-13 半導体装置
US16/396,822 US11043474B2 (en) 2018-06-13 2019-04-29 Semiconductor device
CN201910485829.8A CN110600457B (zh) 2018-06-13 2019-06-05 半导体装置
DE102019115513.4A DE102019115513B4 (de) 2018-06-13 2019-06-07 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018112785A JP7124474B2 (ja) 2018-06-13 2018-06-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2019216189A true JP2019216189A (ja) 2019-12-19
JP7124474B2 JP7124474B2 (ja) 2022-08-24

Family

ID=68724860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018112785A Active JP7124474B2 (ja) 2018-06-13 2018-06-13 半導体装置

Country Status (4)

Country Link
US (1) US11043474B2 (ja)
JP (1) JP7124474B2 (ja)
CN (1) CN110600457B (ja)
DE (1) DE102019115513B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199502A1 (en) 2020-12-18 2022-06-23 Semiconductor Components Industries, Llc Multiple substrate package systems and related methods
US11508642B2 (en) * 2020-12-30 2022-11-22 Amulaire Thermal Technology, Inc. Power module package structure
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules
US20230253362A1 (en) * 2022-02-08 2023-08-10 Semiconductor Components Industries, Llc High power module package structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP2013038848A (ja) * 2011-08-04 2013-02-21 Honda Motor Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100418216C (zh) * 2004-11-30 2008-09-10 株式会社东芝 半导体封装及半导体模块
JP4967447B2 (ja) 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
JP2008227336A (ja) * 2007-03-15 2008-09-25 Hitachi Metals Ltd 半導体モジュール、これに用いられる回路基板
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
US9099441B2 (en) 2013-02-05 2015-08-04 Infineon Technologies Austria Ag Power transistor arrangement and method for manufacturing the same
US9263440B2 (en) 2013-02-11 2016-02-16 Infineon Technologies Austria Ag Power transistor arrangement and package having the same
JP2017054855A (ja) * 2015-09-07 2017-03-16 株式会社東芝 半導体装置、及び半導体パッケージ
DE102016119485A1 (de) 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP2013038848A (ja) * 2011-08-04 2013-02-21 Honda Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20190385985A1 (en) 2019-12-19
DE102019115513B4 (de) 2023-06-29
JP7124474B2 (ja) 2022-08-24
CN110600457A (zh) 2019-12-20
US11043474B2 (en) 2021-06-22
CN110600457B (zh) 2023-11-24
DE102019115513A1 (de) 2019-12-19

Similar Documents

Publication Publication Date Title
CN110600457B (zh) 半导体装置
JP6565542B2 (ja) 半導体装置
JP4885046B2 (ja) 電力用半導体モジュール
JP2004047850A (ja) パワー半導体装置
WO2017199723A1 (ja) 半導体装置
JP2019186403A (ja) 半導体装置
KR101734712B1 (ko) 파워모듈
JP2012074730A (ja) 電力用半導体モジュール
US11201099B2 (en) Semiconductor device and method of manufacturing the same
CN110858577B (zh) 半导体装置
JP7118204B1 (ja) 半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP7159609B2 (ja) 半導体装置
US20220278006A1 (en) Semiconductor device
JP7180533B2 (ja) 半導体装置
JP2014192976A (ja) 半導体装置
JP2003243608A (ja) 電力用モジュール
US20220199578A1 (en) Semiconductor device
WO2020144907A1 (ja) 半導体装置
JPH10163416A (ja) パワー半導体モジュール
JP6475660B2 (ja) パワー半導体装置
JP2021111719A (ja) 半導体装置
JP2024013924A (ja) 半導体モジュール
JP2020188172A (ja) 半導体装置
JP2022129590A (ja) 電子部品および半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R151 Written notification of patent or utility model registration

Ref document number: 7124474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151